JP2007298664A

JP2007298664A - 映像表示装置

Info

Publication number: JP2007298664A
Application number: JP2006125509A
Authority: JP
Inventors: Hideki Abe; 秀喜安部; Kimiyoshi Suzuki; 公祥鈴木
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2006-04-28
Filing date: 2006-04-28
Publication date: 2007-11-15

Abstract

【課題】２−３プルダウンに起因するモーションジャダーを映像を補間する回路やバックライトの駆動周期を変化させること無く、簡易な構成で取り除くこと。
【解決手段】２−３プルダウン基準信号検出手段１０２が、入力映像信号からオリジナルの周波数（２４Ｈｚ）を検出し、この周波数またはその倍数で光源を点滅させるため、映像信号のフレームレートを変更しなくても、２−３プルダウンによるモーションジャダーのない映画本来の動きをそのまま再現できる映像表示装置を提供することができる。
【選択図】図１

Description

本発明はバックライト等の光源を有する液晶テレビやプロジェクタなどの映像機器に利用される光源（バックライト）制御に関するものである。

映画は通常一秒間に２４コマの静止画像が切り替わることで動画像を表現している。このような映画ソースを垂直同期信号が６０Ｈｚ付近のテレビ信号に変換する際２−３プルダウンと呼ばれる処理（テレシネ変換、単にテレシネとも呼ばれる）が行われる。

このような２−３プルダウンで処理された入力映像信号を表示する際、同一フレームが２枚、次のフレームが３枚連続するパターンが繰り返される。したがって、一枚のフレームの表示時間が異なるため、動きがカタカタと不自然に見える不具合（モーションジャダー）が生じる。

これを解決するための一例としてフレーム周波数を上げ映像の動きベクトルを求め中間フレームの補間を行う方法がある。この方法はもともとのソースが２４コマまであることに起因する動画ボケ（フィルムジャダー）までをも取り除くことができるという利点がある。

また、その他の例としては液晶パネルのフレーム周波数を２４Ｈｚやその倍数で表示しつつ、バックライトのインバーターもそれに応じた周波数で駆動する方法がある（例えば、特許文献１に記載）。
特開２００４−５６２８７号公報

しかしながら前者の方法では、映像の動きベクトルから中間フレームを補間する回路が必要となり回路規模が大きくなる、あるいは補間に誤りが生じた際に映像をかえって劣化させてしまう、といった課題があった。

また後者の方法は、液晶パネルの駆動周波数が変わるので、表示パネルが限られる、誤動作時の映像乱れ、広い周波数レンジでのパネル光学特性の確保、広い周波数レンジのＰＬＬが必要など、実用上実現が容易ではないという課題があった。

さらには、バックライトの調光に使われるＰＷＭ（ＰｕｌｓｅＰｈａｓｅＭｏｄｕｌａｔｉｏｎ）パルスのデューティ制御と映像の垂直同期信号は非同期の場合、光源および表示デバイスとの干渉によりそれぞれの周波数の差成分がビートとなって輝度ムラが生じるという課題があった
また、表示デバイスに液晶パネルを用いた場合、通常、水平・垂直同期信号に同期したイネーブルパルスあるいは水平・垂直同期信号そのものに応じて上側のラインから映像信号を書き込んでいく。この垂直同期信号の周期をＴｖとするとすべての映像の書き換えに要する時間はＴｖから垂直ブランキング期間を除いた時間となる。このように液晶パネルの場合書き込みに要する時間はブランキング期間が十分短いと仮定するとほぼＴｖ必要となり、書き換えが見えてしまうという課題があった。また、書き換えが見えないようにブランキング期間を多くとると液晶の書き込み時間が十分にとれず表示品質が劣化する副作用が生じ、バックライトの点灯期間を短くすれば映像が暗くなり、かつ、フリッカが目立つという課題もある。

本発明は上記従来の課題を解決するもので、補間のための回路を備えることなく、表示パネルの駆動周波数を変更せずに、２−３プルダウンによるモーションジャダーのない映画本来の動きをそのまま再現できる映像表示装置を提供することを目的とする。

また、本発明のバックライトスキャン技術と組み合わせることで書き換えが見えず明るさの犠牲も最小限におさえる構成を提供することを目的とする。

前記従来の課題を解決するために、本発明の映像表示装置は入力映像を映し出す映像表示手段と前期映像表示手段の映像を可視化するために用いられ、入力されたＰＷＭパルスに基づき調光される光源とを備えた映像表示装置であって、前記入力映像信号が２−３プルダウンされた信号のときに生じる同一元フレームから作られた２フレームと３フレームとからなる計５フレームの繰り返しタイミングを検出し、２−３プルダウン基準信号として出力する２−３プルダウン基準信号検出手段と、前記２−３プルダウン基準信号と後述する分周手段の出力の位相と周期が所定の関係となるようにＰＷＭパルス基準信号を出力するＰＬＬと、前記ＰＷＭパルス基準信号を所定の周期に分周する分周手段と、前記ＰＷＭパルス基準信号より所定の位相とデューティ比でＰＷＭパルスを発生し、前記光源へ出力するＰＷＭパルス発生手段とを有する。

本構成によって、２−３プルダウン基準信号検出手段が、入力映像信号からオリジナルの周波数（２４Ｈｚ）を検出し、この周波数またはその倍数で光源を点滅させるため、映像信号のフレームレートを変更しなくても、２−３プルダウンによるモーションジャダーのない映画本来の動きをそのまま再現できる映像表示装置を提供することができる。

また、本発明の映像表示装置は、入力映像を映し出す映像表示手段と前期映像表示手段の映像を可視化するために用いられ、入力された複数のＰＷＭパルスに基づきそれぞれ調光される複数の光源とを備えた映像表示装置であって、前記入力映像信号が２−３プルダウンされた信号のときに生じる同一元フレームから作られた２フレームと３フレームとからなる計５フレームの繰り返しタイミングを検出し、２−３プルダウン基準信号として出力する２−３プルダウン基準信号検出手段と、前記２−３プルダウン基準信号と後述する分周手段の出力の位相と周期が所定の関係となるようにＰＷＭパルス基準信号を出力するＰＬＬと、前記ＰＷＭパルス基準信号を所定の周期に分周する分周手段と、前記ＰＷＭパルス基準信号より所定の位相とデューティ比でＰＷＭパルスを発生し、前記複数の光源へそれぞれ出力する複数のＰＷＭパルス発生手段とを有したものである。

本構成によって、２−３プルダウン基準信号検出手段が、入力映像信号からオリジナルの周波数（２４Ｈｚ）を検出し、この周波数またはその倍数で複数の光源を点滅させ、その点滅位相は映像信号の書き換えが終了した画像領域に対応する光源を随時点灯させるように制御がなされるため、書き換えが見えず、かつ、映像信号のフレームレートを変更しなくても、２−３プルダウンによるモーションジャダーのない映画本来の動きをそのまま再現できる映像表示装置を提供することができる。

本発明の映像表示装置によれば映像信号のフレーム周波数を変更することなく、簡易な構成でモーションジャダーの低減をおこなうことができる。また、光源の点灯期間に元フレームの切り替わりがない為、ビートによる輝度ムラも生じない。また、映像フレームと通常のＴＶと駆動周波数がかわらないためパネルの限定がなく、安価に構成でき、映写機同様の雰囲気が味わえるという有利な効果が得られる。

以下本発明を実施するための最良の形態について図面を参照しながら説明する。

（実施の形態１）
図１は本発明の実施の形態１における映像表示装置を表すブロック図である。また、図２は本発明の実施の形態１における映像表示装置の動作を表すタイミング図である。また、図３はＰＷＭパルス基準信号が２４Ｈｚである時のバックライトの動作のタイミングを示す図である。

図１において映像表示手段１０１は液晶パネル等の表示の際に光源が必要な映像表示デバイスである。２−３プルダウン基準信号検出手段１０２は図２の（ｄ）のように２−３プルダウンされた信号の５フレームないしは５フィールドで構成される一連のシーケンスの開始タイミングを検出する手段である。このタイミングの検出方法は、２−３プルダウンされた信号をＩＰ（インターレース・プログレッシブ）変換する際すべてのフレームを静止画処理させる際に用いられる技術の応用であり、フレーム相関を取ることで得ることができる。

ＰＬＬ１０３は２−３プルダウン基準信号検出手段１０２が出力した信号に同期した任意の周期（後述する分周手段１０４にて決定される）のパルス（図２の（ｅ））を作りＰＷＭパルス基準信号として出力するＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ回路）である。分周手段１０４はＰＬＬ１０３が出力した信号を所定の分周比に分周する。図２の（ｆ）は１／２分周の時の例でありこのときＰＷＭパルス基準信号は２４Ｈｚとなる。このようにＰＬＬ１０３は２−３プルダウン基準信号とＰＷＭパルス基準信号の位相が合うよう動作し、これによってテレシネ信号からオリジナルのフィルム時の周期である２４Ｈｚが再生することができる。

なお、ＰＬＬ１０３は図２で示したような２−３プルダウンの周期がわかるタイミングパルスを出力できればアナログ的なＰＬＬでもよいし、デジタル的なＰＬＬでもよく、さらにいえば演算処理を組み合わせアルゴリズム的な処理を用いても良く、本実施の形態で用いたＰＬＬ１０３の例はなんら本発明を限定するものではない。

ＰＷＭパルス発生手段１０５はＰＷＭパルス基準信号を基準とし任意の位相とデューティ比のＰＷＭパルスを発生させる回路である。バックライト１０６はＰＷＭパルス発生手段で発生したＰＷＭパルスに基づき調光制御される。

図３にてその動作を説明する。図中のＰＷＭパルスがＨＩＧＨ期間光源であるバックライトは点灯する。この際、各フレームの切換の瞬間にバックライトが消灯していれば映像の書き換えが見えないこととなる。そこで、入力映像信号の垂直周期をＴｖとするとバックライトの点灯期間は最大２Ｔｖとすることができる。一方ＰＷＭの周期は２．５Ｔｖであるので、点灯期間を超えた期間であって且つ点灯時点から２．５Ｔｖ期間以内では消灯する。このように点灯周期を制御することでフレーム２ｎとフレーム（２ｎ＋１）との間の表示期間を同じにすることが可能となる。

かかる構成によれば、２−３プルダウン基準信号検出手段１０２が、入力映像信号からオリジナルの周波数（２４Ｈｚ）を検出し、この周波数またはその倍数で光源を点滅させるため、映像信号のフレームレートを変更しなくても、２−３プルダウンによるモーションジャダーのない映画本来の動きをそのまま再現できる映像表示装置を提供することができる。

なお、本実施の形態では分周比を１／２としたが、分周比を１／４とすることも可能である。分周比を１／４とした時のバックライト１０６の動作の様子を図４に示す。図４に記載のように、分周比を１／４とするとバックライト１０６を駆動するＰＷＭパルスは４８Ｈｚとなる。この場合、フリッカの抑制の効果がある。また、その際の最大点灯期間は０．７５Ｔｖとなる。

（実施の形態２）
図５は本実施の形態における映像表示装置を表すブロック図である。図６は４本の冷陰極線管を用いてバックライトスキャンを行うバックライトの詳細な構成を示す図である。図５において実施の形態１と同等の機能を持つものは同様の参照符号を付し説明は省略する。

図５においてＰＷＭパルスＡ発生手段５０１は所定の位相とデューティ比のＰＷＭパルスＡを出力する回路である。ＰＷＭパルスＢ発生手段５０２はＰＷＭパルスＢを出力する。同様にＰＷＭパルスＣ発生手段５０３はＰＷＭパルスＣを出力する。ＰＷＭパルスＤ発生手段５０４はＰＷＭパルスＤを出力する。これらＰＷＭパルスＡ〜Ｄはバックライト５１０に入力されそれぞれ対応する冷陰極管５１１〜５１４に接続される。図６を用いてその接続について説明する。液晶パネル５００は映像を表示するための液晶パネルであり、上から冷陰極線管５１１、冷陰極線管５１２、冷陰極線管５１３、冷陰極線管５１４が配置されている。それぞれの冷陰極線管は図のようにそれぞれＰＷＭパルスＡが接続されたインバータ５２１、ＰＷＭパルスＢが接続されたインバータ５２２、ＰＷＭパルスＣが接続されたインバータ５２３、ＰＷＭパルスＤが接続されたインバータ５２４によって駆動される。

図７を用いてバックライトスキャンの制御タイミングを説明する。図７において入力映像信号がフレーム０のとき、液晶パネル５００の上側から映像が書き込まれる。書き込み開始時点すなわち図中のＰＷＭパルス基準信号がＬになった時は、ＰＷＭパルスＡ、ＰＷＭパルスＢ、ＰＷＭパルスＣがＬとなり、対応する冷陰極線管５１１〜５１３が消灯する。なお、ＰＷＭパルスＤはＨであり、冷陰極線管５１４は点灯している。次に液晶パネル５００への映像の書き込みが画面上部１／４以上進んだときにはＰＷＭパルスＡがＨ、ＰＷＭパルスＤがＬとなり、冷陰極線管５１１が点灯、冷陰極線管５１４が消灯しフレーム０の映像が書き込まれた画面上部１／４領域のみが可視状態となる。つづいて液晶パネル５００への映像の書き込みが画面上部１／２まで達するとＰＷＭパルスＢがＨとなり冷陰極線管５１２が点灯、画面上部１／２領域がフレーム０の映像で可視状態となる。さらに書き込みが画面上部３／４まで達するとＰＷＭパルスＣがＨとなり冷陰極線管５１３が点灯、画面上部３／４領域がフレーム０の映像で可視状態となる。

さらに画面全体の書き込みが終了した時点でＰＷＭパルスＤがＨとなり冷陰極線管５１４が点灯し、画面全体がフレーム０の映像で可視状態となる。同様に図７のタイミングチャートのように制御することで、フレーム毎のトータル点灯期間を一定としながら書き換えを見せることなく点灯期間を増やすことができる。

このときのＰＷＭパルスＡの立ち上がり位相であるが、垂直ブランキング期間Ｔｂを０と仮定した場合、液晶パネル５００に書き込む映像の垂直周期をＴｖとすると、ＰＷＭパルス基準信号から１／４本＝０．２５Ｔｖ遅れとなる。

同様にＰＷＭパルスＢの立ち上がり位相は０．５Ｔｖ遅れ、ＰＷＭパルスＣの立ち上がり位相は０．７５Ｔｖ遅れ、ＰＷＭパルスＤの立ち上がり位相は１．０Ｔｖ遅れである。また、Ｈ期間は最大１．７５Ｔｖであることも明らかである。垂直ブランキング期間Ｔｂが０ではないときも同様の考え方で垂直映像有効期間Ｔａｖより簡単な計算で求めることが可能である。

以上説明したようにかかる構成によって、液晶パネル等の表示デバイスの書き込みに連動して、光源であるバックライトの冷陰極線の発光位相を制御することで２−３プルダウンに起因するモーションジャダーを生じさせることなく、かつ、書き込みが見えない映像表示装置を提供することができる。

なお、冷陰極線管の数を４本としたが、数を増やせばさらに点灯期間を増やすことができることはいうまでもない。

また、本実施の形態ではバックライトを有する液晶パネルについて記載したが、光源を有するプロジェクタ等においても同様の効果を出すことが可能である。この場合光源においてスキャンを行うためのシャッター機構とそれを制御する手段を追加することで可能である。シャッター機構の例としては所定の大きさのスリットを設けた円筒形の筒と円筒の軸上で回転するように取り付けたモータとで構成されたものがある。それを制御する手段の例としては、ＰＷＭパルス基準信号に応じてモータの回転速度とスリットの位相を制御するサーボ回路がある。前記円筒のなかに光源を配置し、サーボ回路を用いて円筒を映像表示デバイスの書き込みに同期させ回転させることでスリットがバックライトスキャンと同様の働きをするので前記した実施の形態２と同様の効果を得ることができる。

本発明の映像表示装置は、簡易な構成で２−３プルダウンに起因するモーションジャダーの低減をおこなうことができるのでバックライトを有する液晶テレビや光源を有するプロジェクタ等の映像表示装置として有用である。

本発明の実施の形態１における映像表示装置を表すブロック図本発明の実施の形態１における映像表示装置の動作を表すタイミング図ＰＷＭパルス基準信号が２４Ｈｚである時のバックライトの動作のタイミングを示す図ＰＷＭパルス基準信号が４８Ｈｚである時のバックライトの動作のタイミングを示す図本発明の実施の形態２における映像表示装置を表すブロック図バックライトの詳細な構成を示す図本発明の実施の形態２における映像表示装置の動作を表すタイミング図

符号の説明

１０１映像表示手段
１０２２−３プルダウン基準信号検出手段
１０３ＰＬＬ
１０４分周手段
１０５ＰＷＭパルス発生手段
１０６バックライト
５００液晶パネル
５０１ＰＷＭパルスＡ発生手段
５０２ＰＷＭパルスＢ発生手段
５０３ＰＷＭパルスＣ発生手段
５０４ＰＷＭパルスＤ発生手段
５１０バックライト
５１１、５１２、５１３、５１４冷陰極線管
５２１、５２２、５２３、５２４インバータ

Claims

映像の表示に光源を有する映像表示装置であって、２−３プルダウンされた映像信号を表示するとともに、前記光源は２−３プルダウン前のフレーム周期を含んだ周期で点滅制御を行なうことを特徴とする映像表示装置。
入力映像を映し出す映像表示手段と前期映像表示手段の映像を可視化するために用いられ、入力されたＰＷＭパルスに基づき調光される光源とを備えた映像表示装置であって、前記入力映像信号が２−３プルダウンされた信号のときに生じる同一元フレームから作られた２フレームと３フレームとからなる計５フレームの繰り返しタイミングを検出し、２−３プルダウン基準信号として出力する２−３プルダウン基準信号検出手段と、前記２−３プルダウン基準信号と後述する分周手段の出力の位相と周期が所定の関係となるようにＰＷＭパルス基準信号を出力するＰＬＬと、前記ＰＷＭパルス基準信号を所定の周期に分周する分周手段と、前記ＰＷＭパルス基準信号より所定の位相とデューティ比でＰＷＭパルスを発生し、前記光源へ出力するＰＷＭパルス発生手段とを備えたことを特徴とする映像表示装置。
前記分周手段は１／２分周であることを特徴とする請求項２記載の映像表示装置。
前記分周手段は１／４分周であることを特徴とする請求項２記載の映像表示装置。
映像の表示の際に複数の映像領域に対応した光源を有する映像表示装置であって、２−３プルダウンされた映像信号を表示するとともに、前記光源はそれぞれ異なる位相で、２−３プルダウン前のフレーム周期を含んだ周期で点滅制御を行なうことを特徴とする映像表示装置。
入力映像を映し出す映像表示手段と前期映像表示手段の映像を可視化するために用いられ、入力された複数のＰＷＭパルスに基づきそれぞれ調光される複数の光源とを備えた映像表示装置であって、前記入力映像信号が２−３プルダウンされた信号のときに生じる同一元フレームから作られた２フレームと３フレームとからなる計５フレームの繰り返しタイミングを検出し、２−３プルダウン基準信号として出力する２−３プルダウン基準信号検出手段と、前記２−３プルダウン基準信号と後述する分周手段の出力の位相と周期が所定の関係となるようにＰＷＭパルス基準信号を出力するＰＬＬと、前記ＰＷＭパルス基準信号を所定の周期に分周する分周手段と、前記ＰＷＭパルス基準信号より所定の位相とデューティ比でＰＷＭパルスを発生し、前記複数の光源へそれぞれ出力する複数のＰＷＭパルス発生手段とを備えたことを特徴とする映像表示装置。