[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2007081401A - 光干渉を減少させたイメージセンサ - Google Patents

光干渉を減少させたイメージセンサ Download PDF

Info

Publication number
JP2007081401A
JP2007081401A JP2006245399A JP2006245399A JP2007081401A JP 2007081401 A JP2007081401 A JP 2007081401A JP 2006245399 A JP2006245399 A JP 2006245399A JP 2006245399 A JP2006245399 A JP 2006245399A JP 2007081401 A JP2007081401 A JP 2007081401A
Authority
JP
Japan
Prior art keywords
metal line
image sensor
photodiode
dummy
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006245399A
Other languages
English (en)
Inventor
Won-Ho Lee
イ　ウォン　ホ
Dong-Heon Cho
ドン ホン チョ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MagnaChip Semiconductor Ltd
Original Assignee
MagnaChip Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=37854238&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2007081401(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from KR1020050084565A external-priority patent/KR100712348B1/ko
Priority claimed from KR20050084564A external-priority patent/KR100712347B1/ko
Application filed by MagnaChip Semiconductor Ltd filed Critical MagnaChip Semiconductor Ltd
Publication of JP2007081401A publication Critical patent/JP2007081401A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14629—Reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】隣接画素間の光干渉によるイメージ特性の劣化を防止できるイメージセンサを提供すること。
【解決手段】画素領域及びロジック領域を備えるイメージセンサにおいて、前記画素領域の基板に設けられるフォトダイオードＰＤと、前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、前記画素領域の前記第Ｍのメタルライン上において、前記フォトダイオードとオーバーラップされないように配置された少なくとも１つのダミーメタルラインＤＭ１，ＤＭ２と、前記フォトダイオードとオーバーラップされるように、前記ダミーメタルライン上に配置されたマイクロレンズＭＬとを含むイメージセンサを提供する。
【選択図】図３

Description

本発明は、イメージセンサに関し、特に、隣接画素間の光干渉を防止することにより、光感度を向上させたイメージセンサの構造に関する。
ＣＭＯＳイメージセンサは、現在、モバイルフォン（Ｍobile phone）、ＰＣ（Personal Computer）用カメラ及び電子機器などで広範囲に使用されているデバイスである。ＣＭＯＳイメージセンサは、既存にイメージセンサとして使用されていたＣＣＤ（Charge Coupled Device）に比べて駆動方式が簡便で、信号処理回路（Signal Processing Circuit）を１つのチップに集積することができ、ＳＯＣ（System On Chip）が可能なため、モジュールの小型化を可能とする。
また、既存にセットアップされたＣＭＯＳ技術を互換性のあるように使用できることから、製造単価を下げることができるなど、多くの長所がある。
図１は、４個の単位画素が配列されたイメージセンサを概略的に示した平面図である。
同図に示すように、その中央部にフォトダイオードＰＤを有する４個の単位画素ＵＰが２×２の形態で配列されている。
図２は、単位画素及びロジック領域の一部が全て現れるように配列されたＣＭＯＳイメージセンサを示した断面図である。
同図に示すように、高濃度のＰ型Ｐ＋＋領域とエピタキシャル層Ｐ−ｅｐｉが積層された構造を有する基板ＳＵＢに、局部的にフィールド酸化膜Ｆｏｘが形成されており、基板ＳＵＢ上には、トランスファーゲート（図示せず）を含む複数のゲート電極が形成されており、例えば、トランスファーゲートの一側にアラインメントされた基板ＳＵＢの表面の下部に、深いイオン注入によるＮ型領域（図示せず）と、基板ＳＵＢの表面と接する領域に位置したＰ型領域（図示せず）とからなるフォトダイオードＰＤが形成されている。図面に図示されてはいないが、この場合、トランスファーゲートの他側にアラインメントされた基板ＳＵＢの表面の下部に、イオン注入による高濃度Ｎ型Ｎ＋のフローティング拡散領域が形成される。「Ｘ」は、単位画素が形成される画素配列部を示し、「Ｙ」は、その周辺領域であるロジック領域を示す。ロジック領域Ｙには、複数のトランジスタＴＲが形成される。
フォトダイオードＰＤ及びトランジスタＴＲが形成された全面に、メタルライン形成前絶縁膜（Pre-Metal Dielectric；以下、ＰＭＤとする）が形成されており、ＰＭＤ上に第１のメタルラインＭ１が形成されている。
第１のメタルラインＭ１上には、第１のメタルライン間絶縁膜（Inter-Metal Dielectric-１；以下、ＩＭＤ１とする）が形成されており、ＩＭＤ１上には、第２のメタルラインＭ２が形成されている。第２のメタルラインＭ２上には、第２のメタルライン間絶縁膜（Inter-Metal Dielectric-２；以下、ＩＭＤ２とする）が形成されており、ＩＭＤ２上には、第３のメタルラインＭ３が形成されている。第３のメタルラインＭ３上には、第３のメタルライン間絶縁膜（Inter-Metal Dielectric-３；以下、ＩＭＤ３とする）が形成されており、ＩＭＤ３上には、第４のメタルラインＭ４が形成されている。
第１のメタルラインＭ１及び第２のメタルラインＭ２は、電源ラインまたは信号ラインと、単位画素及びロジック回路とを接続させるためのものであって、フォトダイオードＰＤ以外の領域に光が入射することを防止するためのシールドの役割を同時に果たす。
合わせて、ここでは、第４のメタルラインＭ４が最終メタルラインとして示されているが、第５のメタルラインまたは第６のメタルラインなどのメタルラインを含む場合も存在する。
第４のメタルラインＭ４上には、下部構造の保護のための保護膜（Passivation Layer；以下、ＰＬとする）が形成されており、ＰＬ上には、カラーフィルタアレイを形成するとき、工程マージン確保のための第１のオーバーコーティングレイヤー（Over Coating Layer-１；以下、ＯＣＬ１とする）が形成されており、ＯＣＬ１上には、各単位画素別にＲＧＢ色相の具現のためのカラーフィルタアレイ（Color Filter Array；以下、ＣＦＡとする）が形成されている。
ＣＦＡには、通常の光の３原色であるＲ（Red）、Ｇ（Green）、Ｂ（Blue）を使用するが、この他にも補色であるイエロー（Ｙ；Yellow）、マゼンタ（Ｍｇ；Magenta）、シアン（Ｃｙ；Cyan）を使用することができる。
ここで、ＰＬは、通常、窒化膜／酸化膜の２重構造からなる。
ＣＦＡ上には、マイクロレンズを形成するとき、工程マージン確保のための第２のオーバーコーティングレイヤー（以下、ＯＣＬ２とする）が形成されており、ＯＣＬ２上には、マイクロレンズ（Micro-Lens；以下、ＭＬとする）が形成されている。
ＭＬ上には、ＭＬに傷がついたり、または破損することを防止するための保護膜（以下、ＰＳＬとする）が形成されている。入射された光は、マイクロレンズＭＬによりフォーカシングされてフォトダイオードＰＤに入射する。
前述した構造から分かるように、画素配列部Ｘには、第１のメタルラインメタル及び第２のメタルラインだけが存在し、その上に位置するロジック領域Ｙには、第３のメタルラインメタル及び第４のメタルラインだけが存在する。
したがって、「Ａ」のように、自体のＭＬを通過した光は関係ないが、隣接画素のマイクロレンズを通過した「Ｂ」のような光がフォトダイオードＰＤに入射することにより光干渉を引き起こす。
このような光干渉は、格子模様の誘発またはカラーの歪みなどのイメージ特性の劣化を引き起こす。
本発明は、上記した従来の技術の問題を解決するために提案されたものであって、その目的は、隣接画素間の光干渉によるイメージ特性の劣化を防止できるイメージセンサを提供することにある。
そこで、上記の目的を達成するために、本発明は、画素領域及びロジック領域を備えるイメージセンサにおいて、前記画素領域の基板に設けられるフォトダイオードと、前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、前記画素領域の前記第Ｍのメタルラインの上において、前記フォトダイオードとオーバーラップされないように配置された少なくとも１つのダミーメタルラインと、前記フォトダイオードとオーバーラップされるように、前記ダミーメタルライン上に配置されたマイクロレンズとを含むイメージセンサを提供する。
また、上記の目的を達成するために、本発明は、画素領域及びロジック領域を備えるイメージセンサにおいて、前記画素領域の基板に設けられるフォトダイオードと、前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、前記画素領域の前記第Ｍのメタルライン上において、前記フォトダイオードとオーバーラップされない全ての領域を覆うように配置された少なくとも１つのダミーメタルラインと、前記フォトダイオードとオーバーラップされるように、前記ダミーメタルライン上に配置されたマイクロレンズとを含むイメージセンサを提供する。
本発明は、Ｍ２以外のメタルラインを使用しないイメージセンサの画素配列部にダミーメタルラインを配置することにより、隣接画素間の光干渉を防止する。
この時、ダミーメタルラインの形成は、ロジック領域の上位メタルラインを形成するときに可能であり、各単位画素でフォトダイオードが占める領域以外の領域に様々な形態で配置が可能である。
本発明は、隣接画素間の光干渉によるイメージ特性劣化を防止することにより、イメージセンサの歩留まりを高める効果を奏する。
以下、添付された図面を参照して本発明の好ましい実施形態をさらに詳細に説明する。
（第１の実施形態）
図３は、本発明の実施形態にしたがって、単位画素及びロジック領域の一部が全て現れるように配列されたＣＭＯＳイメージセンサを示した断面図である。
同図に示すように、高濃度のＰ型Ｐ＋＋領域とエピタキシャル層Ｐ−ｅｐｉが積層された構造を有する基板ＳＵＢに局部的に、フィールド酸化膜Ｆｏｘが形成されている。基板ＳＵＢ上には、トランスファーゲート（図示せず）を含む複数のゲート電極が形成されている。例えば、トランスファーゲートの一側にアラインメントされた基板ＳＵＢの表面下部に、深いイオン注入によるＮ型領域（図示せず）と、基板ＳＵＢの表面と接する領域に位置したＰ型領域（図示せず）とからなるフォトダイオードＰＤが形成されている。図面に図示されてはいないが、この場合、トランスファーゲートの他側にアラインメントされた基板ＳＵＢの表面下部に、イオン注入による高濃度Ｎ型Ｎ＋のフローティング拡散領域が形成される。「Ｘ」は、単位画素が形成される画素配列部を示し、「Ｙ」は、その周辺領域であるロジック領域を示す。ロジック領域Ｙには複数のトランジスタＴＲが形成される。
フォトダイオードＰＤ及びトランジスタＴＲが形成された全面に、ＰＭＤが形成されており、ＰＭＤ上に第１のメタルラインＭ１が形成されている。
第１のメタルラインＭ１上には、ＩＭＤ１が形成されており、ＩＭＤ１上には、第２のメタルラインＭ２が形成されている。第２のメタルラインＭ２上には、ＩＭＤ２が形成されている。ＩＭＤ２上には、第３のメタルラインＭ３が形成されている。第３のメタルラインＭ３上には、ＩＭＤ３が形成されており、ＩＭＤ３上には、第４のメタルラインＭ４が形成されている。
第１のメタルラインＭ１及び第２のメタルラインＭ２は、電源ラインまたは信号ラインと、単位画素及びロジック回路とを接続させるためのものであって、フォトダイオードＰＤ以外の領域に光が入射することを防止するためのシールドの役割を同時に果たす。
合わせて、ここでは、第４のメタルラインＭ４が最終メタルラインとして示されているが、第５のメタルラインまたは第６のメタルラインなどのメタルラインを含む場合も存在する。
第４のメタルラインＭ４上には、下部構造の保護のためのＰＬが形成されている。ＰＬ上には、カラーフィルタアレイを形成するとき、工程マージン確保のためのＯＣＬ１が形成されている。ＯＣＬ１上には、各単位画素別にＲＧＢ色相の具現のためのＣＦＡが形成されている。
ＣＦＡには、通常の光の３原色であるＲ（Red）、Ｇ（Green）、Ｂ（Blue）を使用するが、この他にも補色であるイエロー（Ｙ；Yellow）、マゼンタ（Ｍｇ；Magenta）、シアン（Ｃｙ；Cyan）を使用することができる。
ここで、ＰＬは、通常、窒化膜／酸化膜の２重構造からなる。
ＣＦＡ上には、マイクロレンズを形成するとき、工程マージン確保のためのＯＣＬ２が形成されている。ＯＣＬ２上には、ＭＬが形成されている。
ＭＬ上には、ＭＬに傷がついたり、または破損することを防止するためのＰＳＬが形成されている。入射された光は、ＭＬによりフォーカシングされてフォトダイオードＰＤに入射する。
従来の技術では、画素配列部Ｘには、複数のメタルラインのうち、第１のメタルラインメタル及び第２のメタルラインだけが存在し、その上に位置するロジック領域Ｙには、第３のメタルラインメタル第４のメタルラインだけが存在する。本発明では、図３に示すように、画素配列部ＸにもダミーメタルラインであるＤＭ１とＤＭ２をフォトダイオードとオーバーラップされないように配置することにより、隣接画素から入射する光を遮断させるようにする。
ダミーメタルラインは、図示されたように、Ｍ３とＭ４にそれぞれ該当するＤＭ１とＤＭ２を全て形成することもでき、１つだけを形成することもできる。また、Ｍ３とＭ４を形成するときに形成せず、別の工程を介して形成することもできる。
図４は、１つの画素配列部に１つのダミーメタルラインを有するイメージセンサを示した断面図である。
同図に示すように、「Ａ」のように、自体のＭＬを介して入射された光は、フォトダイオードＰＤにフォーカシングされるのに対して、「Ｂ」のように、隣接画素を介して入射された光は、ダミーメタルラインＤＭにより遮断されることが確認できる。
上記したダミーメタルラインは、様々な形態で配置できるものであり、以下では、様々な形態のダミーメタルライン構造を説明する。
図５〜図１０は、ダミーメタルラインの様々な形態の構造を示した平面図である。
図５は、四角形の対称形ダミーメタルラインを有する構造を示している。同図に示すように、各単位画素ＵＰは、その中央部にフォトダイオードＰＤを備え、各単位画素ＵＰの隣接単位画素と隣接する４つの角を、その中心として位置する四角形のダミーメタルラインＤＭが配置されている。
図６は、十字架形の対称形ダミーメタルラインを有する構造を示している。同図に示すように、各単位画素ＵＰは、その中央部にフォトダイオードＰＤを備え、各単位画素ＵＰの隣接単位画素と隣接する４個の角を、その中心として位置する十字架形のダミーメタルラインＤＭが配置されている。
図７は、菱形の対称形ダミーメタルラインを有する構造を示している。同図に示すように、各単位画素ＵＰは、その中央部にフォトダイオードＰＤを備え、各単位画素ＵＰの隣接単位画素と隣接する４つの角を、その中心として位置する菱形のダミーメタルラインＤＭが配置されている。
図８は、フォトダイオードを除いた全ての画素配列部領域に配置された対称形ダミーメタルラインを有する構造を示している。同図に示すように、各単位画素ＵＰは、その中央部にフォトダイオードＰＤを備え、各単位画素ＵＰからフォトダイオードＰＤを除いた全ての領域にかけてダミーメタルラインＤＭが配置されている。
図９は、四角形の非対称型ダミーメタルラインを有する構造を示している。同図に示すように、各単位画素ＵＰは、その中央部にフォトダイオードＰＤを備え、各単位画素ＵＰの隣接単位画素と隣接する４つの角の付近には、四角形のダミーメタルラインＤＭが配置されている。
図１０は、特殊な模様の非対称形ダミーメタルラインを有する構造を示している。同図に示すように、各単位画素ＵＰは、その中央部にフォトダイオードＰＤを備え、各単位画素ＵＰの隣接単位画素と隣接する４つの角の付近には、特殊な形態のダミーメタルラインＤＭが配置されている。
一方、上記した図５〜図１０の例で提示されたダミーメタルラインの模様が１つの画素配列部に結合された形態など、多様な形態のダミーメタルライン構造を含むことができるであろう。
前述のように構成される本発明は、画素配列部において、ロジック領域だけで使用するメタルラインに対応するダミーメタルラインを少なくとも１つ以上配置することにより、光干渉を抑制でき、メタルラインエッチングの際、工程マージンを向上させることができることを実施形態を介して知ることができる。
（第２の実施形態）
図１１は、本発明の第１の実施形態に係るＣＭＯＳイメージセンサの単位画素を示した断面図である。
同図に示すように、高濃度のＰ型Ｐ＋＋領域とエピタキシャル層Ｐ−ｅｐｉが積層された構造を有する基板ＳＵＢに、局部的にフィールド酸化膜Ｆｏｘが形成されている。基板ＳＵＢ上には、トランスファーゲート（図示せず）を含む複数のゲート電極が形成されている。例えば、トランスファーゲートの一側にアラインメントされた基板ＳＵＢの表面下部に、深いイオン注入によるＮ型領域（図示せず）と、基板ＳＵＢの表面と接する領域に位置したＰ型領域（図示せず）とからなるフォトダイオードＰＤが形成されている。図面に図示されてはいないが、この場合、トランスファーゲートの他側にアラインメントされた基板ＳＵＢの表面下部に、イオン注入による高濃度Ｎ型Ｎ＋のフローティング拡散領域が形成される。
フォトダイオードＰＤ及び複数のトランジスタが形成された全面にＰＭＤが形成されており、ＰＭＤ上に第１のメタルラインＭ１が形成されている。
第１のメタルラインＭ１上には、ＩＭＤ１が形成されており、ＩＭＤ１上には、第２のメタルラインＭ２が形成されている。第２のメタルラインＭ２上には、ＩＭＤ２が形成されている。
ＩＭＤ２上には、ロジック領域に第３のメタルライン（図示せず）が形成されている。第３のメタルライン上には、ＩＭＤ３が形成されており、ＩＭＤ３上には、ロジック領域に第４のメタルライン（図示せず）が形成されている。
第１のメタルラインＭ１及び第２のメタルラインＭ２は、電源ラインまたは信号ラインと、単位画素及びロジック回路とを接続させるためのものであって、フォトダイオードＰＤ以外の領域に光が入射することを防止するためのシールドの役割を同時に果たす。
合わせて、ここでは、第４のメタルラインが最終メタルラインとして示されたが、第５のメタルラインまたは第６のメタルラインなどのメタルラインを含む場合も存在する。
第４のメタルライン上には、下部構造の保護のためのＰＬが形成されており、ＰＬ上には、カラーフィルタアレイを形成するとき、工程マージン確保のためのＯＣＬ１が形成されており、ＯＣＬ１上には、各単位画素別にＲＧＢ色相の具現のためのＣＦＡが形成されている。
ＣＦＡには、通常の光の３原色であるＲ（Red）、Ｇ（Green）、Ｂ（Blue）を使用するが、この他にも補色であるイエロー（Ｙ；Yellow）、マゼンタ（Ｍｇ；Magenta）、シアン（Ｃｙ；Cyan）を使用することができる。
ここで、ＰＬは、通常、窒化膜／酸化膜の２重構造からなる。
ＣＦＡ上には、マイクロレンズを形成するとき、工程マージン確保のためのＯＣＬ２が形成されており、ＯＣＬ２上には、ＭＬが形成されている。
ＭＬ上には、ＭＬに傷がついたり、または破損することを防止するためのＰＳＬが形成されている。入射された光は、ＭＬによりフォーカシングされてフォトダイオードＰＤに入射する。
画素配列部Ｘには、第１のメタルラインメタル及び第２のメタルラインだけが存在し、その上に位置するロジック領域Ｙには、第３のメタルラインメタル第４のメタルラインだけが存在する。本発明では図１１に示すように、画素配列部にもフォトダイオードとオーバーラップされないようにダミーパターンであるＤＭが、絶縁膜ＩＬＤを媒介として第２のメタルラインＭ２と直接接触するように配置することにより、隣接画素から入射される光を遮断させるようにする。
ダミーパターンＤＭと絶縁膜ＩＬＤは、ロジック領域で第２のメタルラインＭ２と、絶縁膜ＩＬＤと、ダミーパターンＤＭとから構成されたキャパシタを形成するとき、同時に形成することが可能である。
ロジック領域の場合、第２のメタルラインＭ２と絶縁膜ＩＬＤ及びダミーパターンＤＭの積層構造がキャパシタとして使用されるが、画素配列部では、絶縁膜ＩＬＤが、第２のメタルラインＭ２とダミーパターンＤＭとの間の絶縁のために使用される。
図１１に示すように、「Ａ」のように、自体のマイクロレンズＭＬを介して入射された光は、フォトダイオードＰＤにフォーカシングされる一方、「Ｂ」のように、隣接画素を介して入射された光は、ダミーパターンＤＭにより遮断されることが確認できる。
上記したダミーパターンＤＭは、様々な形態で配置できる。
図１１において、ダミーパターンＤＭが約１５００ÅのＴｉＮで、絶縁膜ＩＬＤが６００Åの酸化膜である場合、２つが積層された高さは、約２１００Åとなる。
図１２は、本発明の第２の実施形態に係るＣＭＯＳイメージセンサの単位画素を示した断面図である。
図１１と同じ構成要素に対しては、同じ図面符号を使用し、その説明を省略する。
第２の実施形態では、図１２に示すように、画素配列部にも、フォトダイオードとオーバーラップされないように、ダミーパターンであるＤＭを第２のメタルラインＭ２と直接接触するように配置することにより、隣接画素から入射される光を遮断するようにする。
ダミーパターンＤＭは、ロジック領域において、第２のメタルラインＭ２と第３のメタルラインとを接続させるためのビアコンタクトに該当し、ロジック領域において、ビアコンタクトを形成するとき、同時に形成が可能である。
すなわち、ロジック領域の場合、ビアコンタクトは本来の用途で使用されるが、画素配列部では、第３のメタルラインと接続せず、第２のメタルラインＭ２を上部に拡張させた形態でシールドの役割を果たす。
同図に示すように、「Ａ」のように、自体のマイクロレンズＭＬを介して入射された光は、フォトダイオードＰＤにフォーカシングされる一方、「Ｂ」のように、隣接画素を介して入射された光は、ダミーパターンＤＭにより遮断されることが確認できる。
図１２において、ダミーパターンＤＭであるバイコンタクトは、約６０００Åである。
（第３の実施形態）
図１３は、本発明の第３の実施形態に係るＣＭＯＳイメージセンサの単位画素を示した断面図である。
図１１及び図１２と同じ構成要素に対しては、同じ図面符号を使用し、その説明を省略する。
第３の実施形態では図１３に示すように、画素配列部にも、フォトダイオードとオーバーラップされないように、ダミーパターンであるＤＭ１とＤＭ２を第２のメタルラインＭ２の上に配置することにより、隣接画素から入射される光を遮断するようにする。
ダミーパターンＤＭ１は、ロジック領域において、第３のメタルラインに該当し、ＤＭ２は、第３のメタルラインと第４のメタルラインとを接続させるためのビアコンタクトに該当し、これは、ロジック領域において、第３のメタルライン及びビアコンタクトを形成するとき、同時に形成が可能である。
すなわち、ロジック領域の場合、第３のメタルラインとビアコンタクトとは本来の用途で使用されるが、画素配列部では、ＤＭ１とＤＭ２は第２のメタルライン及び第４のメタルラインと接続されず、第２のメタルライン上でシールドの役割を果たす。
図１３に示すように、「Ａ」のように自体のＭＬを介して入射される光は、フォトダイオードＰＤにフォーカシングされる一方、「Ｂ」のように隣接画素を介して入射された光は、ダミーパターンＤＭ１とＤＭ２により遮断されることが確認できる。
上記した図１１〜図１３を通じて３つの形態の実施形態を説明したが、上記した３つの形態の他に、これらが相互に結合した形態でも実現が可能である。
例えば、第２のメタルライン上にキャパシタ形態のダミーパターンが配置され、第３のメタルラインに該当するダミーパターンが配置された形態と、このとき、第３のメタルラインに該当するダミーパターンにビアコンタクトに該当するダミーパターンがさらに配置された形態など、様々な形態に変形が可能である。
前述したようになされる本発明は、画素配列部においてロジック領域だけで使用するメタルライン、ビアコンタクト、キャパシタに対応するダミーパターンを少なくとも１つ以上配置することにより、光干渉を抑制できることを実施形態を介して理解することができる。
本発明は、上記の実施形態に限定されるものではなく、本発明に係る技術的思想から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
例えば、上記した本発明の実施形態ではＣＭＯＳイメージセンサをその例に挙げたが、その他にも受光部とマイクロレンズとを有する全てのイメージセンサにも適用が可能である。
４個の単位画素が配列されたイメージセンサを概略的に示した平面図である。 単位画素及びロジック領域の一部が全て現れるように配列されたＣＭＯＳイメージセンサを示した断面図である。 本発明の第１の実施形態にしたがって単位画素及びロジック領域の一部が全て現れるように配列されたＣＭＯＳイメージセンサを示した断面図である。 １つの画素配列部に１つのダミーメタルラインを有するイメージセンサを示した断面図である。 様々な形態のダミーメタルライン構造を示した平面図である。 様々な形態のダミーメタルライン構造を示した平面図である。 様々な形態のダミーメタルライン構造を示した平面図である。 様々な形態のダミーメタルライン構造を示した平面図である。 様々な形態のダミーメタルライン構造を示した平面図である。 様々な形態のダミーメタルライン構造を示した平面図である。 本発明の第１の実施形態に係るＣＭＯＳイメージセンサの単位画素を示した断面図である。 本発明の第２の実施形態に係るＣＭＯＳイメージセンサの単位画素を示した断面図である。 本発明の第３の実施形態に係るＣＭＯＳイメージセンサの単位画素を示した断面図である。
符号の説明
ＳＵＢ 基板
Ｆｏｘ フィールド酸化膜
ＰＭＤ メタルライン形成前絶縁膜
Ｍ１〜Ｍ４ メタルライン
ＩＭＤ１〜ＩＭＤ３ メタルライン間絶縁膜
ＰＬ 保護膜
ＯＣＬ１、ＯＣＬ２ オーバーコーティングレイヤー
ＣＦＡ カラーフィルタアレイ
ＭＬ マイクロレンズ
ＰＳＬ 保護膜
ＤＭ１、ＤＭ２ ダミーメタルライン
ＴＲ トランジスタ

Claims (16)

  1. 画素領域及びロジック領域を備えるイメージセンサにおいて、
    前記画素領域の基板に設けられるフォトダイオードと、
    前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、
    前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、
    前記画素領域の前記第Ｍのメタルライン上において、前記フォトダイオードとオーバーラップされないように配置された少なくとも１つのダミーメタルラインと、
    前記フォトダイオードとオーバーラップされるように、前記ダミーメタルライン上に配置されたマイクロレンズと
    を含むことを特徴とするイメージセンサ。
  2. 前記ダミーメタルラインの数が、Ｋ＝（Ｎ−Ｍ）＋１であり、前記Ｋ個のダミーメタルラインが、前記Ｎ個のメタルラインの間に形成されたビアコンタクトと同じ層に形成されることを特徴とする請求項１に記載のイメージセンサ。
  3. 前記ダミーメタルラインが、前記第Ｍのメタルラインより上に位置する前記ロジック領域の当該高さのメタルラインと同時に形成されたことを特徴とする請求項１又は２に記載のイメージセンサ。
  4. 前記フォトダイオードが、各単位画素の中央部に配置され、前記ダミーメタルラインが、隣接した単位画素となす４つの角部にその中心がある対称形として配置されたことを特徴とする請求項１又は２に記載のイメージセンサ。
  5. 前記ダミーメタルラインが、正方形、長方形、十字架形及び菱形のうち、いずれか１つで形成されることを特徴とする請求項４に記載のイメージセンサ。
  6. 前記フォトダイオードが、各単位画素の中央部に配置され、前記ダミーメタルラインが、隣接した単位画素となす４つの角部に、多角形又は不規則な形状で形成されることを特徴とする請求項１又は２に記載のイメージセンサ。
  7. 画素領域及びロジック領域を備えるイメージセンサにおいて、
    前記画素領域の基板に設けられるフォトダイオードと、
    前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、
    前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、
    前記画素領域の前記第Ｍのメタルライン上において、前記フォトダイオードとオーバーラップされない全ての領域を覆うように配置された少なくとも１つのダミーメタルラインと、
    前記フォトダイオードとオーバーラップされるように、前記ダミーメタルライン上に配置されたマイクロレンズと
    を含むことを特徴とするイメージセンサ。
  8. 前記ダミーメタルラインの数が、Ｋ＝（Ｎ−Ｍ）＋１であり、前記Ｋ個のダミーメタルラインが、前記Ｎ個のメタルラインの間に形成されたビアコンタクトと同じ層に形成されることを特徴とする請求項７に記載のイメージセンサ。
  9. 前記ダミーメタルラインが、前記第Ｍのメタルラインより上に位置する前記ロジック領域の当該高さのメタルラインと同時に形成されたことを特徴とする請求項７又は８に記載のイメージセンサ。
  10. 画素領域及びロジック領域を備えるイメージセンサにおいて、
    前記画素領域の基板に設けられるフォトダイオードと、
    前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、
    前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、
    前記画素領域の前記第Ｍのメタルラインの上部領域と絶縁膜を媒介として接しながら、前記フォトダイオードとオーバーラップされないように配置されたダミーパターンと、
    前記フォトダイオードとオーバーラップされるように、前記ダミーパターン上に配置されたマイクロレンズと
    を含むことを特徴とするイメージセンサ。
  11. 前記ダミーパターン及び前記絶縁膜が、それぞれ前記ロジック領域の当該高さのキャパシタの誘電膜及びキャパシタ電極と同時に形成されたことを特徴とする請求項１０に記載のイメージセンサ。
  12. 前記ダミーパターンと、前記絶縁膜と、前記第Ｍのメタルラインとが、前記ロジック領域でキャパシタをなすことを特徴とする請求項１０に記載のイメージセンサ。
  13. 画素領域及びロジック領域を備えるイメージセンサにおいて、
    前記画素領域の基板に設けられるフォトダイオードと、
    前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、
    前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、
    前記画素領域で前記フォトダイオードとオーバーラップされないように、前記第Ｍのメタルラインと接触し、ビアコンタクトとして使用される金属を利用したダミーパターンと、
    前記フォトダイオードとオーバーラップされるように、前記ダミーパターン上に配置されたマイクロレンズと
    を含むことを特徴とするイメージセンサ。
  14. 前記ダミーパターンが、前記ロジック領域の当該高さのビアコンタクトと同時に形成されたことを特徴とする請求項１３に記載のイメージセンサ。
  15. 画素領域及びロジック領域を備えるイメージセンサにおいて、
    前記画素領域の基板に設けられるフォトダイオードと、
    前記画素領域の基板上に設けられる第１のメタルラインないし第Ｍのメタルライン（Ｍは、１より大きい自然数）と、
    前記ロジック領域の基板上に設けられる第１のメタルラインないし第Ｎのメタルライン（Ｎは、Ｍより大きい自然数）と、
    前記画素領域の前記第Ｍのメタルライン上において、前記フォトダイオードとオーバーラップされないように配置された第１のダミーパターンと、
    前記第１のダミーパターンの上部領域と接する第２のダミーパターンと、
    前記フォトダイオードとオーバーラップされるように、前記第２のダミーパターン上に配置されたマイクロレンズと
    を含むことを特徴とするイメージセンサ。
  16. 前記第１のダミーパターン及び第２のダミーパターンが、それぞれ前記ロジック領域の当該高さのメタルライン及びビアコンタクトと同時に形成されたことを特徴とする請求項１５に記載のイメージセンサ。
JP2006245399A 2005-09-12 2006-09-11 光干渉を減少させたイメージセンサ Pending JP2007081401A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050084565A KR100712348B1 (ko) 2005-09-12 2005-09-12 광 간섭을 감소시킨 이미지센서
KR20050084564A KR100712347B1 (ko) 2005-09-12 2005-09-12 광 간섭을 감소시킨 이미지센서

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012130769A Division JP6006991B2 (ja) 2005-09-12 2012-06-08 光干渉を減少させたイメージセンサ

Publications (1)

Publication Number Publication Date
JP2007081401A true JP2007081401A (ja) 2007-03-29

Family

ID=37854238

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006245399A Pending JP2007081401A (ja) 2005-09-12 2006-09-11 光干渉を減少させたイメージセンサ
JP2012130769A Active JP6006991B2 (ja) 2005-09-12 2012-06-08 光干渉を減少させたイメージセンサ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012130769A Active JP6006991B2 (ja) 2005-09-12 2012-06-08 光干渉を減少させたイメージセンサ

Country Status (3)

Country Link
US (3) US7598581B2 (ja)
JP (2) JP2007081401A (ja)
TW (1) TWI326123B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191136A (ja) * 2011-03-14 2012-10-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、電子機器
WO2013077121A1 (ja) * 2011-11-24 2013-05-30 富士フイルム株式会社 固体撮像装置
JP2016146376A (ja) * 2015-02-06 2016-08-12 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
JP2019165212A (ja) * 2018-03-16 2019-09-26 パナソニックＩｐマネジメント株式会社 撮像装置

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6979588B2 (en) * 2003-01-29 2005-12-27 Hynix Semiconductor Inc. Method for manufacturing CMOS image sensor having microlens therein with high photosensitivity
JP2008519289A (ja) 2004-09-14 2008-06-05 シーディーエム オプティックス， インコーポレイテッド 低い高さのイメージングシステムおよび関連方法
KR100640958B1 (ko) * 2004-12-30 2006-11-02 동부일렉트로닉스 주식회사 보호막을 이용한 씨모스 이미지 센서 및 그 제조방법
JP2007081401A (ja) * 2005-09-12 2007-03-29 Magnachip Semiconductor Ltd 光干渉を減少させたイメージセンサ
US8093672B2 (en) * 2005-10-28 2012-01-10 Panasonic Corporation Solid-state imaging device
KR100929349B1 (ko) * 2007-01-30 2009-12-03 삼성전자주식회사 유기물 컬러 필터를 포함하지 않는 컬러 픽셀, 이미지 센서, 및 컬러 보간방법
JP2008227076A (ja) * 2007-03-12 2008-09-25 Nec Electronics Corp 半導体装置
KR100913326B1 (ko) * 2007-11-19 2009-08-20 주식회사 동부하이텍 이미지 센서 및 그의 제조 방법
JP5142749B2 (ja) * 2008-02-14 2013-02-13 キヤノン株式会社 撮像装置、撮像装置の制御方法及び撮像システム
US8237832B2 (en) * 2008-05-30 2012-08-07 Omnivision Technologies, Inc. Image sensor with focusing interconnections
KR20100046766A (ko) * 2008-10-28 2010-05-07 삼성전자주식회사 이미지 센서
KR20100080150A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP2011216865A (ja) * 2010-03-17 2011-10-27 Canon Inc 固体撮像装置
US20120168890A1 (en) * 2011-01-04 2012-07-05 Yu Hin Desmond Cheung Image sensor structure
KR20130119193A (ko) * 2012-04-23 2013-10-31 주식회사 동부하이텍 후면 수광 이미지 센서와 그 제조방법
US8779592B2 (en) 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
CN103594478A (zh) * 2013-11-13 2014-02-19 上海华力微电子有限公司 光电二极管光通路的制备方法
JP2017045786A (ja) * 2015-08-25 2017-03-02 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
JP6804140B2 (ja) * 2016-09-02 2020-12-23 東芝情報システム株式会社 固体撮像素子
US10170511B1 (en) * 2017-06-07 2019-01-01 Visera Technologies Company Limited Solid-state imaging devices having a microlens layer with dummy structures
KR102451725B1 (ko) * 2017-12-20 2022-10-07 삼성디스플레이 주식회사 디스플레이 장치
EP3506356B1 (en) * 2017-12-28 2023-07-12 IMEC vzw Method for producing an image sensor, and image sensor
KR20200108133A (ko) * 2019-03-06 2020-09-17 삼성전자주식회사 이미지 센서 및 이미징 장치
US11557618B2 (en) * 2019-04-24 2023-01-17 Seiko Epson Corporation Solid-state image sensor and image reading device
US11276793B2 (en) * 2020-06-04 2022-03-15 Visera Technologies Company Limited Semiconductor device
CN113903754A (zh) * 2020-07-06 2022-01-07 思特威(上海)电子科技股份有限公司 Cmos图像传感器及其制作方法
KR20220078355A (ko) * 2020-12-03 2022-06-10 삼성전자주식회사 Af 픽셀들을 포함하는 이미지 센서
US20220231074A1 (en) * 2021-01-19 2022-07-21 Visera Technologies Company Limited Image sensor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298175A (ja) * 2000-04-12 2001-10-26 Toshiba Corp 撮像システム
JP2003282850A (ja) * 2002-03-26 2003-10-03 Seiko Epson Corp 固体撮像素子
JP2005217439A (ja) * 2005-04-01 2005-08-11 Sony Corp 固体撮像素子及びその製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6464354A (en) * 1987-09-04 1989-03-10 Fuji Photo Film Co Ltd Mos-type solid-state image sensing device
JPH05110045A (ja) * 1991-10-15 1993-04-30 Canon Inc 光電変換装置
JPH05335532A (ja) * 1992-05-28 1993-12-17 Sanyo Electric Co Ltd 光半導体装置
JP3412390B2 (ja) * 1996-03-18 2003-06-03 株式会社ニコン 光電変換装置
JP3669098B2 (ja) 1997-02-14 2005-07-06 株式会社ニコン 半導体集積回路の容量
TW393783B (en) * 1998-04-18 2000-06-11 United Microelectronics Corp Manufacturing method of a photo diode and its structure
TW369726B (en) * 1998-05-04 1999-09-11 United Microelectronics Corp Structure and producing method of microlens on color filter of sensor device
US6207984B1 (en) * 1998-12-23 2001-03-27 United Microelectronics Corp. CMOS sensor
US6815787B1 (en) * 2002-01-08 2004-11-09 Taiwan Semiconductor Manufacturing Company Grid metal design for large density CMOS image sensor
JP4541666B2 (ja) 2002-06-20 2010-09-08 三星電子株式会社 イメージセンサ及びその製造方法
JP4147861B2 (ja) 2002-08-06 2008-09-10 ソニー株式会社 固体撮像素子の製造方法
JP2004104203A (ja) 2002-09-05 2004-04-02 Toshiba Corp 固体撮像装置
JP4117540B2 (ja) * 2002-10-17 2008-07-16 ソニー株式会社 固体撮像素子の制御方法
JP4136611B2 (ja) 2002-11-07 2008-08-20 富士フイルム株式会社 固体撮像素子
JP4298276B2 (ja) * 2002-12-03 2009-07-15 キヤノン株式会社 光電変換装置
US6861686B2 (en) 2003-01-16 2005-03-01 Samsung Electronics Co., Ltd. Structure of a CMOS image sensor and method for fabricating the same
JP2004253630A (ja) * 2003-02-20 2004-09-09 Seiko Epson Corp 固体撮像装置
CN1661806A (zh) 2004-02-24 2005-08-31 三洋电机株式会社 固体摄像元件和固体摄像元件的制造方法
US7453109B2 (en) * 2004-09-03 2008-11-18 Canon Kabushiki Kaisha Solid-state image sensor and imaging system
DE102005060518B4 (de) 2004-12-16 2015-02-19 Samsung Electronics Co., Ltd. Bilderfassungsbauelement und Herstellungsverfahren
US7342268B2 (en) * 2004-12-23 2008-03-11 International Business Machines Corporation CMOS imager with Cu wiring and method of eliminating high reflectivity interfaces therefrom
JP2007081401A (ja) * 2005-09-12 2007-03-29 Magnachip Semiconductor Ltd 光干渉を減少させたイメージセンサ
JP4470862B2 (ja) * 2005-11-11 2010-06-02 ソニー株式会社 固体撮像素子及び固体撮像装置
KR100788354B1 (ko) * 2005-12-29 2008-01-02 동부일렉트로닉스 주식회사 반도체 소자의 보호막, 이를 사용한 이미지 센서, 및 이를사용한 이미지 센서의 제조방법
JP4130211B2 (ja) * 2006-05-31 2008-08-06 三洋電機株式会社 撮像装置
JP2008120577A (ja) * 2006-11-15 2008-05-29 Ricoh Co Ltd 画像形成装置
KR100827445B1 (ko) * 2006-12-19 2008-05-06 삼성전자주식회사 Ｃｍｏｓ 이미지 센서 및 그 제조 방법
US8790975B2 (en) * 2011-03-04 2014-07-29 Globalfoundries Inc. Semiconductor device comprising a capacitor formed in the metallization system based on dummy metal features

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001298175A (ja) * 2000-04-12 2001-10-26 Toshiba Corp 撮像システム
JP2003282850A (ja) * 2002-03-26 2003-10-03 Seiko Epson Corp 固体撮像素子
JP2005217439A (ja) * 2005-04-01 2005-08-11 Sony Corp 固体撮像素子及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012191136A (ja) * 2011-03-14 2012-10-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、電子機器
WO2013077121A1 (ja) * 2011-11-24 2013-05-30 富士フイルム株式会社 固体撮像装置
JP2016146376A (ja) * 2015-02-06 2016-08-12 ルネサスエレクトロニクス株式会社 撮像装置およびその製造方法
JP2019165212A (ja) * 2018-03-16 2019-09-26 パナソニックＩｐマネジメント株式会社 撮像装置
JP7340787B2 (ja) 2018-03-16 2023-09-08 パナソニックＩｐマネジメント株式会社 撮像装置

Also Published As

Publication number Publication date
JP2012199583A (ja) 2012-10-18
US7598581B2 (en) 2009-10-06
JP6006991B2 (ja) 2016-10-12
US8698266B2 (en) 2014-04-15
US20070057338A1 (en) 2007-03-15
TW200731519A (en) 2007-08-16
US20090309010A1 (en) 2009-12-17
TWI326123B (en) 2010-06-11
US8030723B2 (en) 2011-10-04
US20120068294A1 (en) 2012-03-22

Similar Documents

Publication Publication Date Title
JP6006991B2 (ja) 光干渉を減少させたイメージセンサ
JP5318325B2 (ja) イメージセンサの製造方法
US8716769B2 (en) Image sensors including color adjustment path
US7732846B2 (en) Semiconductor device including solid state image pickup device, and portable electronic apparatus
US11183526B2 (en) Image sensor
JP2008166818A (ja) イメージセンサ及びその製造方法
US20220028918A1 (en) Imaging device
US20100009493A1 (en) Methods of manufacturing an image sensor
US7504681B2 (en) Image sensor and method for fabricating the same
JP2007294552A (ja) 固体撮像装置
CN100470820C (zh) 具有减小了的邻近像素间光学干扰的图像传感器
KR100712348B1 (ko) 광 간섭을 감소시킨 이미지센서
KR100748325B1 (ko) 이미지센서
KR20060062461A (ko) 적외선 필터가 내장된 이미지센서
KR20050122746A (ko) 청색광감도를 향상시킬 수 있는 이미지센서
KR20060077084A (ko) 이미지센서 및 그 제조 방법
KR20070023418A (ko) 집광 효율을 증가시킨 이미지센서 및 그 제조 방법
KR20060020387A (ko) 광 집적도를 향상시킨 시모스 이미지센서의 제조방법
KR20060114414A (ko) 이미지센서 및 그 제조 방법
KR20060077083A (ko) 이미지센서 제조 방법
KR20060078061A (ko) 씨모스 이미지센서의 메탈 라인 형성 방법
KR20060077146A (ko) 광 감도를 향상시킬 수 있는 이미지센서 및 그 제조 방법
KR20060077085A (ko) 이미지센서 및 그 제조 방법
KR20060077087A (ko) 수광영역을 넓힌 이미지센서 모듈
KR20060077129A (ko) 광 감도가 향상된 이미지센서

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20090624

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090713

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090901

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110928

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120426

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120502

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120530

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120608

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130208