JP2006006004A - 昇降圧型ｄｃ−ｄｃコンバータ - Google Patents

Abstract

【課題】 降圧制御を行うための第１三角波と、昇圧制御を行うための第２三角波との各三角波の重なる期間においても確実に昇降圧動作を行うことができ、出力電圧の安定化を図ることができる昇降圧型ＤＣ−ＤＣコンバータを得る。
【解決手段】 第１三角波ＴＷ１と第２三角波ＴＷ２が重なる期間Ｔ１及びＴ２が、降圧側比較回路ＣＭＰ１及び昇圧側比較回路ＣＭＰ２の各遅延時間よりも長くなるように、第１定電圧源２３から出力される第２電圧Ｖ２の値を設定することによって、第１三角波ＴＷ１と第２三角波ＴＷ２が重なる期間Ｔ１及びＴ２においても、出力電圧Ｖｏｕｔの昇降圧動作を確実に行えるようにした。
【選択図】 図１

Description

本発明は、昇降圧型のＤＣ−ＤＣコンバータに関し、特に、昇圧制御を行うための三角波と降圧制御を行うための三角波の重なる部分の電圧を設定するための回路に関するものである。

携帯電話に代表されるように、近年小型の携帯機器が広く普及し、このような小型携帯機器の電源には小型の２次電池が使用されている。電池を小型にして、しかもできるだけ使用時間を長くするため、電池の高性能化と機器の省電力化が図られている。更に、電池の体積を小さくしてより長時間使用できるようにするには、できるだけ電池電圧における使用電圧範囲を広げることが望ましい。このため、電源回路には、負荷が必要とする電圧よりも電池電圧が大きくなった場合や小さくなった場合においても、それぞれ負荷に一定の電圧を供給することができる昇降圧型ＤＣ−ＤＣコンバータが用いられるようになった（例えば、特許文献１参照。）。更に、昇降圧型ＤＣ−ＤＣコンバータは、電源電圧を選ぶ必要がないため、電池やＡＣアダプタ等の各種の入力電源に対応することができるというメリットも備えている。

図８は、昇降圧型ＤＣ−ＤＣコンバータの従来例を示した図である。
図８において、昇降圧型ＤＣ−ＤＣコンバータ１００は、入力電圧ＶＢが入力される入力端子ＩＮと、所定の出力電圧Ｖｏｕｔを出力する出力端子ＯＵＴとを有し、ＰＷＭ制御部１０１と昇降圧部１０２とから構成されている。
ＰＷＭ制御部１０１は、誤差増幅部１１１、三角波発生回路部１１２、降圧側比較回路ＣＭＰａ、昇圧側比較回路ＣＭＰｂ、制御回路１１３及びプリドライバ１１４から構成されている。

誤差増幅部１１１は、演算増幅回路ＡＭＰａ、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路１１７、出力電圧検出用抵抗Ｒ１１０，Ｒ１１１及び帰還抵抗Ｒ１１２で構成されている。演算増幅回路ＡＭＰａは、出力電圧検出用抵抗Ｒ１１０及びＲ１１１で出力電圧Ｖｏｕｔが分圧された分圧電圧ＶＦＢと基準電圧Ｖｒｅｆとを比較し、該比較結果に応じた誤差信号を生成して出力する。
三角波発生回路部１１２は、降圧制御を行うための第１三角波ＴＷａを生成する第１三角波発生回路１２１と、昇圧制御を行うための第２三角波ＴＷｂを生成する第２三角波発生回路１２２とを備えている。

第１三角波発生回路１２１には、第１三角波ＴＷａの下限電圧を設定するための第１電圧Ｖａと、第１三角波ＴＷａの上限電圧を設定するための第２電圧Ｖｂと、第１三角波ＴＷａの傾きを設定する定電流源１２３からの電流がそれぞれ入力されている。
第２三角波発生回路１２２には、第２三角波ＴＷｂの上限電圧を設定するための第３電圧Ｖｃと、第２三角波ＴＷｂの傾きを設定する定電流源１２３からの電流と、第１三角波発生回路１２１から同期を取るためのクロック信号ＣＬＫがそれぞれ入力されている。なお、第１三角波発生回路１２１と第２三角波発生回路１２２に入力される電流値は同じ値である。

このような構成において、第１三角波ＴＷａは、第１電圧Ｖａと第２電圧Ｖｂとの間を往復する三角波であり、第２三角波ＴＷｂは、第３電圧Ｖｃと第４電圧Ｖｄとの間を往復する三角波である。
第１三角波ＴＷａが下限電圧である第１電圧Ｖａに到達すると、第１三角波発生回路１２１からクロック信号ＣＬＫが第２三角波発生回路１２２に出力される。該クロック信号ＣＬＫが第２三角波発生回路１２２に入力されると、第２三角波ＴＷｂの電圧は、下降から上昇に転じる。

第１三角波ＴＷａと第２三角波ＴＷｂの各傾斜は、定電流源１２３の電流値で決まるため同じであることから、第１三角波ＴＷａと第２三角波ＴＷｂの振幅は同じになる。第２三角波ＴＷｂの下限電圧である第４電圧Ｖｄは、第３電圧Ｖｃから、第２電圧Ｖｂと第１電圧Ｖａとの差電圧分低下した電圧になる。
なお、ＤＣ−ＤＣコンバータ１００における昇降圧動作の切り換えを円滑に行うために、第４電圧Ｖｄは第２電圧Ｖｂよりも小さくなければならない。すなわち、降圧制御用の第１三角波ＴＷａと昇圧制御用の第２三角波ＴＷｂが重なる部分が必要になる。
特許第３１９０９１４号公報

最近では、更に機器の省電力化と小型化を図るため、昇降圧型ＤＣ−ＤＣコンバータのＰＷＭ制御周波数をより高い周波数にシフトさせている。ＰＷＭ制御周波数を高くすると、部品として大きな体積を占めているインダクタＬａとコンデンサＣａに小型のものを使用することができ、電力効率も向上させることができるため、省電力化を図る上においても有効である。
しかし、ＰＷＭ制御周波数を高くすると、図９に示すように、第１三角波ＴＷａと第２三角波ＴＷｂが重なる期間Ｔａ，Ｔｂがそれぞれ短くなる。

降圧側比較回路ＣＭＰａと昇圧側比較回路ＣＭＰｂに使用されている比較回路には、図１０で示すような２種類の遅延時間が存在する。
第１の遅延時間は、比較回路の２つの入力電圧の大小関係が逆転してから、その結果が比較回路の出力信号に表れるまでの遅延時間であり、図１０では遅延時間ＴＤａ，ＴＤｂで示している。
第２の遅延時間は、比較回路の出力信号がローレベル又はハイレベルの状態から変化し始め、ハイレベル又はローレベルに達するまでの時間であり、図１０では立ち上がり時間Ｔｒと立ち下り時間Ｔｆで表している。

仮に、第１三角波ＴＷａと第２三角波ＴＷｂが重なる期間ＴａとＴｂが、比較回路の遅延時間ＴＤａ，ＴＤｂに比較回路の出力信号の立ち上がり時間Ｔｒ及び立ち下がり時間Ｔｆを加えた時間（以下、これを遅延時間とする)（ＴＤａ＋ＴＤｂ＋Ｔｒ＋Ｔｆ）よりも短いと、第１三角波ＴＷａと第２三角波ＴＷｂが重なる期間ＴａとＴｂに、比較回路の出力端から有効な出力パルスが発生しなくなり、昇降圧動作ができなくなるという問題があった。
また、従来においては、比較回路の遅延時間を短くするため、比較回路の消費電流を増やして動作速度を上げていたが、このような方法では、省電力化を図るためにＰＷＭ制御周波数を高くしたのに対して、比較回路の消費電流を増加させるようにしたのでは、省電力化の効果が得られなくなってしまうという問題があった。

本発明は、上記のような問題を解決するためになされたものであり、従来とほぼ同じ回路構成で、降圧制御を行うための第１三角波と、昇圧制御を行うための第２三角波との各三角波の重なる期間においても確実に昇降圧動作を行うことができ、出力電圧の安定化を図ることができる昇降圧型ＤＣ−ＤＣコンバータを得ることを目的とする。

この発明に係る昇降圧型ＤＣ−ＤＣコンバータは、入力された制御信号に応じて、入力電圧を昇圧又は降圧して所定の出力電圧を生成し出力する昇降圧部と、前記出力電圧を分圧した電圧ＶＦＢと所定の基準電圧Ｖｒｅｆとの誤差を示した誤差信号Ｓ１を生成し、該誤差信号Ｓ１と所定の各三角波信号との電圧比較を行い、該比較結果に応じて前記昇降圧部に対して入力電圧に対する昇圧動作又は降圧動作を行わせるＰＷＭ制御部とを備えた昇降圧型ＤＣ−ＤＣコンバータにおいて、
前記ＰＷＭ制御部は、
前記昇降圧部に対して降圧動作を行わせるか否かの判断を行うために前記誤差信号Ｓ１と電圧比較が行われる第１三角波ＴＷ１と、前記昇降圧部に対して昇圧動作を行わせるか否かの判断を行うために前記誤差信号Ｓ１と電圧比較が行われる第２三角波ＴＷ２とを生成する、誤差信号Ｓ１と第１三角波ＴＷ１、及び誤差信号Ｓ１と第２三角波ＴＷ２の各電圧比較を行う比較回路部を有する三角波発生回路部を備え、
前記三角波発生回路部は、第１三角波ＴＷ１の下限電圧を設定するための第１電圧Ｖ１と、第１三角波ＴＷ１の上限電圧を設定するための第２電圧Ｖ２と、第２三角波ＴＷ２の上限電圧を設定するための第３電圧Ｖ３が、Ｖ１＜Ｖ２＜Ｖ３かつ（Ｖ２−Ｖ１）＞（Ｖ３−Ｖ２）になるようにそれぞれ設定されると共に、前記第１三角波ＴＷ１の上限電圧と前記第２三角波ＴＷ２の下限電圧が重なる時間が、前記比較回路部が有する遅延時間よりも長くなるように、前記第１電圧Ｖ１、第２電圧Ｖ２及び第３電圧Ｖ３の少なくとも１つが可変設定されるものである。

具体的には、前記三角波発生回路部は、
前記第１電圧Ｖ１、第２電圧Ｖ２及び第３電圧Ｖ３をそれぞれ生成して出力する定電圧発生回路と、
前記第１三角波ＴＷ１及び第２三角波ＴＷ２の各傾きを設定するための所定の定電流を生成して出力する、出力電流可変の定電流源と、
前記定電圧発生回路からの第１電圧Ｖ１及び第２電圧Ｖ２、並びに該定電流源からの定電流から第１三角波ＴＷ１を生成して出力する第１三角波発生回路と、
前記定電圧発生回路からの第３電圧Ｖ３、及び前記定電流源からの定電流から第２三角波ＴＷ２を生成して出力する第２三角波発生回路と、
を備え、
前記定電圧発生回路は、前記第１電圧Ｖ１、第２電圧Ｖ２及び第３電圧Ｖ３の少なくとも１つが可変設定されるようにした。

また、前記定電圧発生回路は、
前記第２電圧Ｖ２を生成して出力する、出力電圧可変の第１定電圧源と、
前記第３電圧Ｖ３を生成して出力する第２定電圧源と、
前記第１定電圧源から出力された第２電圧Ｖ２を分圧して第１電圧Ｖ１を生成して出力する分圧回路と、
を備えるようにした。

また、前記定電圧発生回路は、
前記第２電圧Ｖ２を生成して出力する、出力電圧可変の第１定電圧源と、
前記第３電圧Ｖ３を生成して出力する第２定電圧源と、
該第２定電圧源から出力された第３電圧Ｖ３を分圧して第１電圧Ｖ１を生成して出力する分圧回路と、
を備えるようにしてもよい。

また、前記定電圧発生回路は、
前記第２電圧Ｖ２を生成して出力する、出力電圧可変の第１定電圧源と、
前記第３電圧Ｖ３を生成して出力する第２定電圧源と、
前記第１電圧Ｖ１を生成して出力する第３定電圧源と、
を備えるようにしてもよい。

一方、前記定電流源は、前記第１三角波ＴＷ１及び前記第２三角波ＴＷ２の各周波数が所定値で一定になるように出力電流が可変設定されるようにした。

本発明の昇降圧型ＤＣ−ＤＣコンバータによれば、第１三角波ＴＷ１の下限電圧を設定するための第１電圧Ｖ１と、第１三角波ＴＷ１の上限電圧を設定するための第２電圧Ｖ２と、第２三角波ＴＷ２の上限電圧を設定するための第３電圧Ｖ３が、Ｖ１＜Ｖ２＜Ｖ３かつ（Ｖ２−Ｖ１）＞（Ｖ３−Ｖ２）になるようにそれぞれ設定されると共に、前記第１三角波ＴＷ１の上限電圧と前記第２三角波ＴＷ２の下限電圧が重なる時間が、前記比較回路部が有する遅延時間よりも長くなるように、前記第１電圧Ｖ１、第２電圧Ｖ２及び第３電圧Ｖ３の少なくとも１つが可変設定されるようにした。このことから、従来とほぼ同じ回路構成で、第１三角波と第２三角波との重なる時間が、該各三角波と誤差信号を比較する比較回路部の遅延時間以上にすることができ、第１三角波と第２三角波の重なる区間においても確実に昇降圧動作が行われるようになり、出力電圧の安定化を図ることができる。

また、第１三角波及び第２三角波の各傾斜を設定する定電流源の電流値を可変にして調整できるようにしたことから、第１電圧Ｖ１、第２電圧Ｖ２及び第３電圧Ｖ３の少なくとも１つの電圧を変えた場合においても、ＰＷＭ制御周波数を所定値で一定になるようにすることができる。

次に、図面に示す実施の形態に基づいて、本発明を詳細に説明する。
第１の実施の形態．
図１は、本発明の第１の実施の形態における昇降圧型ＤＣ−ＤＣコンバータの構成例を示した図である。
図１において、昇降圧型ＤＣ−ＤＣコンバータ１は、入力端子ＩＮに入力された入力電圧ＶＢを、所定の定電圧に変換し出力電圧Ｖｏｕｔとして出力端子ＯＵＴから出力する。
昇降圧型ＤＣ−ＤＣコンバータ１は、ＰＷＭ制御部２と昇降圧部３から構成され、ＰＷＭ制御部２は、三角波発生回路部１１、誤差増幅部１２、降圧側比較回路ＣＭＰ１、昇圧側比較回路ＣＭＰ２、制御回路１３及びプリドライバ１４から構成されている。

三角波発生回路部１１は、降圧制御を行うための第１三角波ＴＷ１を生成する第１三角波発生回路２１と、昇圧制御を行うための第２三角波ＴＷ２を生成する第２三角波発生回路２２と、第２電圧Ｖ２を生成して出力し、第２電圧Ｖ２の電圧値を変更することができる第１定電圧源２３と、所定の第３電圧Ｖ３を生成して出力する第２定電圧源２４と、定電流を生成して出力する出力電流値を変更することができる定電流源２５と、抵抗Ｒ１，Ｒ２とで構成されている。なお、降圧側比較回路ＣＭＰ１及び昇圧側比較回路ＣＭＰ２は比較回路部をなし、第１定電圧源２３、第２定電圧源２４及び抵抗Ｒ１，Ｒ２は定電圧発生回路を、抵抗Ｒ１及びＲ２は分圧回路をそれぞれなす。

第２電圧Ｖ２と接地電圧との間には抵抗Ｒ１及びＲ２が直列に接続され、第１三角波発生回路２１には、第１三角波ＴＷ１の上限電圧を設定するための第２電圧Ｖ２と、第２電圧Ｖ２を抵抗Ｒ１及びＲ２で分圧した第１三角波ＴＷ１の下限電圧を設定するための第１電圧Ｖ１がそれぞれ入力されている。また、第２三角波発生回路２２には、第２三角波ＴＷ２の上限電圧を設定するための第３電圧Ｖ３が入力され、同期を取るためのクロック信号ＣＬＫが第１三角波発生回路２１から入力されている。更に、第１三角波発生回路２１及び第２三角波発生回路２２には、第１三角波ＴＷ１及び第２三角波ＴＷ２の各傾きを設定する定電流源２５からの定電流がそれぞれ入力されている。また、第１三角波発生回路２１から出力された第１三角波ＴＷ１は、降圧側比較回路ＣＭＰ１の非反転入力端に入力され、第２三角波発生回路２２から出力された第２三角波ＴＷ２は、昇圧側比較回路ＣＭＰ２の非反転入力端に入力されている。

一方、誤差増幅部１２は、演算増幅回路ＡＭＰ１、所定の基準電圧Ｖｒｅｆを生成して出力する基準電圧発生回路３１、出力電圧検出用抵抗Ｒ１０，Ｒ１１及び帰還抵抗Ｒ１２で構成されている。出力端子ＯＵＴと接地電圧との間には抵抗Ｒ１０及びＲ１１が直列に接続され、抵抗Ｒ１０とＲ１１との接続部は演算増幅回路ＡＭＰ１の反転入力端に接続されている。また、演算増幅回路ＡＭＰ１の非反転入力端には基準電圧Ｖｒｅｆが入力され、演算増幅回路ＡＭＰ１の出力端と反転入力端との間には抵抗Ｒ１２が接続されている。更に、演算増幅回路ＡＭＰ１の出力端は、降圧側比較回路ＣＭＰ１及び昇圧側比較回路ＣＭＰ２の各反転入力端にそれぞれ接続されている。演算増幅回路ＡＭＰ１は、出力電圧Ｖｏｕｔが抵抗Ｒ１０と抵抗Ｒ１１で分圧されて生成された分圧電圧ＶＦＢと基準電圧Ｖｒｅｆとを比較し、該比較結果に応じた電圧の誤差信号Ｓ１を生成して出力する。

降圧側比較回路ＣＭＰ１は、第１三角波ＴＷ１と誤差信号Ｓ１との電圧比較を行い、該比較結果を示す２値の信号である降圧モード切換信号Ｓ２を制御回路１３に出力する。
昇圧側比較回路ＣＭＰ２は、第２三角波ＴＷ２と誤差信号Ｓ１との電圧比較を行い、該比較結果を示す２値の信号である昇圧モード切換信号Ｓ３を制御回路１３に出力する。
制御回路１３は、入力された降圧モード切換信号Ｓ２及び昇圧モード切換信号Ｓ３に応じてプリドライバ１４に昇降圧制御信号Ｓ４を出力する。
プリドライバ１４は、制御回路１３から入力された昇降圧制御信号Ｓ４に応じて、昇降圧部３のスイッチング素子Ｍ１〜Ｍ４の駆動を行う。

昇降圧部は３、出力電圧Ｖｏｕｔの降圧制御を行うＮＭＯＳトランジスタであるスイッチング素子Ｍ１，Ｍ２、出力電圧Ｖｏｕｔの昇圧制御を行うＮＭＯＳトランジスタであるスイッチング素子Ｍ３，Ｍ４、インダクタＬ１及びコンデンサＣ１で構成され、ＰＷＭ制御部２のプリドライバ１４からのスイッチング信号Ｓ１１〜Ｓ１４に応じて、出力電圧Ｖｏｕｔの昇降圧動作を行う。
入力端子ＩＮと接地電圧との間にはスイッチング素子Ｍ１及びＭ２が直列に接続され、出力端子ＯＵＴと接地電圧との間にはスイッチング素子Ｍ４及びＭ３が直列に接続されている。スイッチング素子Ｍ１とＭ２との接続部と、スイッチング素子Ｍ３とＭ４との接続部の間にはインダクタＬ１が接続され、出力端子ＯＵＴと接地電圧との間にコンデンサＣ１が接続されている。スイッチング素子Ｍ１〜Ｍ４の各ゲートには、プリドライバ１４からのスイッチング信号Ｓ１１〜Ｓ１４が対応して入力されている。

このような構成において、図２は、第１三角波ＴＷ１、第２三角波ＴＷ２及び第１電圧Ｖ１から第４電圧Ｖ４の関係例を示した図であり、図２を参照しながら図１のＤＣ−ＤＣコンバータ１の動作について説明する。
図２で示すように、第１三角波ＴＷ１は、第１電圧Ｖ１と第２電圧Ｖ２との間を往復する三角波であり、第２三角波ＴＷ２は、第３電圧Ｖ３と第４電圧Ｖ４との間を往復する三角波である。
ここで、第２三角波ＴＷｂの下限電圧である第４電圧Ｖ４の決定方法について説明する。
第１三角波ＴＷ１が下限電圧である第１電圧Ｖ１に到達すると、第１三角波発生回路２１からクロック信号ＣＬＫが第２三角波発生回路２２に出力される。該クロック信号ＣＬＫが第２三角波発生回路２２に入力されると、第２三角波ＴＷ２の電圧は、下降から上昇に転じる。

第１三角波ＴＷ１と第２三角波ＴＷ２の各傾斜は、定電流源２５の電流値で決まるため同じであることから、第１三角波ＴＷ１と第２三角波ＴＷ２の振幅は同じになる。第２三角波ＴＷ２の下限電圧である第４電圧Ｖ４は下記（１）式で示すように、第３電圧Ｖ３から、第２電圧Ｖ２と第１電圧Ｖ１との差電圧分だけ低下した電圧になる。
Ｖ４＝Ｖ３−（Ｖ２−Ｖ１）………………（１）
なお、ＤＣ−ＤＣコンバータ１における昇降圧動作の切り換えを円滑に行うために、第４電圧Ｖ４は第２電圧Ｖ２よりも小さくなければならない。すなわち、降圧制御用の第１三角波ＴＷ１と昇圧制御用の第２三角波ＴＷ２が重なる部分が必要になる。

入力電圧ＶＢが出力電圧Ｖｏｕｔよりも小さい場合は、演算増幅回路ＡＭＰ１から出力された誤差信号Ｓ１が第２電圧Ｖ２と第３電圧Ｖ３との間にあり、昇圧側比較回路ＣＭＰ２から制御回路１３に昇圧モード切換信号Ｓ３が出力されて昇圧動作が行われ、出力電圧Ｖｏｕｔが所定の電圧になるように制御される。また、出力電圧Ｖｏｕｔが低下すると誤差信号Ｓ１の電圧が上昇し、この場合も前記昇圧動作が行われて出力電圧Ｖｏｕｔが上昇し所定の電圧になるように制御される。

逆に、入力電圧ＶＢが出力電圧Ｖｏｕｔよりも大きい場合は、誤差信号Ｓ１が第１電圧Ｖ１と第４電圧Ｖ４との間にあり、降圧側比較回路ＣＭＰ１から制御回路１３に降圧モード切換信号Ｓ２が出力されて降圧動作が行われ、出力電圧Ｖｏｕｔが所定の電圧になるように制御される。また、出力電圧Ｖｏｕｔが低下すると誤差信号Ｓ１の電圧が低下し、この場合も前記降圧動作が行われて出力電圧Ｖｏｕｔが上昇し所定の電圧になるように制御される。

入力電圧ＶＢと出力電圧Ｖｏｕｔがほぼ同じ電圧である場合は、誤差信号Ｓ１が第４電圧Ｖ４と第２電圧Ｖ２との間にあり、降圧側比較回路ＣＭＰ１から降圧モード切換信号Ｓ２、及び昇圧側比較回路ＣＭＰ２からの昇圧モード切換信号Ｓ３がそれぞれ制御回路１３に出力され、前記昇圧動作及び降圧動作がそれぞれ行われて、出力電圧Ｖｏｕｔが所定の電圧になるように制御される。

ここで、図３の（ａ）で示すように、初期状態として、例えば第１定電圧源２３の出力電圧である第２電圧Ｖ２を０.８Ｖにし、このときの第１電圧Ｖ１を０.２Ｖにする。また、第２定電圧源２４の出力電圧である第３電圧Ｖ３を１.２Ｖにする。この場合、前記（１）式より、第４電圧Ｖ４は０.６Ｖになり、第１三角波ＴＷ１と第２三角波ＴＷ２が重なる電圧は、０.６Ｖから０.８Ｖまでの０.２Ｖになる。

次に、図３の（ｂ）は、第１定電圧源２３の出力電圧である第２電圧Ｖ２を０.８Ｖから０.８５Ｖに上昇させた場合を示している。この場合、第１電圧Ｖ１は０.２１Ｖに上昇し、第３電圧Ｖ３は１.２Ｖで変化しないが、第４電圧Ｖ４は前記（１）式より０.５６Ｖになる。このため、第１三角波ＴＷ１と第２三角波ＴＷ２が重なる電圧は、０.５６Ｖから０.８５Ｖまでの０.２９Ｖになり、第２電圧Ｖ２を変化させる前と比較して、０.０９Ｖ大きくなる。
このことから、図３から分かるように、図３の（ｂ）の場合は図３の（ａ）よりも第１三角波ＴＷ１と第２三角波ＴＷ２が重なる期間Ｔ１及びＴ２がそれぞれ長くなる。なお、第１定電圧源２３の出力電圧を大きくすると、ＰＷＭ制御周波数はわずかに低下するが、定電流源２５の電流値を調整することで元の周波数に戻すことができる。

なお、図４で示すように、図１の抵抗Ｒ１及びＲ２の代わりに第１電圧Ｖ１を生成して出力する第３定電圧源２７を設けるようにしてもよく、この場合、第３定電圧源２７は、第１電圧Ｖ１の電圧値を変更することができるようにする。図４の場合においても、図１の場合と同様の効果を得ることができる。図４の場合、第１定電圧源２３、第２定電圧源２４及び第３定電圧源２７が定電圧発生回路をなす。

このように、本第１の実施の形態の昇降圧型ＤＣ−ＤＣコンバータは、第１三角波ＴＷ１と第２三角波ＴＷ２が重なる期間Ｔ１及びＴ２が、降圧側比較回路ＣＭＰ１及び昇圧側比較回路ＣＭＰ２の各遅延時間よりも長くなるように、第１定電圧源２３から出力される第２電圧Ｖ２の値を設定することによって、第１三角波ＴＷ１と第２三角波ＴＷ２が重なる期間Ｔ１及びＴ２においても、出力電圧Ｖｏｕｔの昇降圧動作を確実に行うことができ、出力電圧の安定化を図ることができる。
なお、図１及び図４の回路において、第２定電圧源２４に出力電圧可変の定電圧源を使用して、第３電圧Ｖ３を低下させることによっても、第１三角波ＴＷ１と第２三角波ＴＷ２が重なる期間Ｔ１及びＴ２を長くすることができる。しかしこの場合、誤差信号Ｓ１の電圧範囲の最も高い電圧を下げることになるため、誤差信号Ｓ１の電圧範囲に余裕がある場合しか有効ではない。

第２の実施の形態．
前記第１の実施の形態では、第２電圧Ｖ２を分圧して第１電圧Ｖ１を生成したが、第３電圧Ｖ３を分圧して第１電圧Ｖ１を生成するようにしてもよく、このようにしたものを本第２の実施の形態とする。
図５は、本発明の第２の実施の形態における昇降圧型ＤＣ−ＤＣコンバータの構成例を示した図である。なお、図５では、図１と同じもの又は同様のものは同じ符号で示し、ここではその説明を省略すると共に図１との相違点のみ説明する。
図５における図１との相違点は、第３電圧Ｖ３を抵抗Ｒ３及びＲ４で分圧して第１電圧Ｖ１を生成するようにしたことにあり、これに伴って図１の三角波発生回路部１１を三角波発生回路部１１ａに、図１のＰＷＭ制御部２をＰＷＭ制御部２ａに、図１のＤＣ−ＤＣコンバータ１をＤＣ−ＤＣコンバータ１ａにした。

昇降圧型ＤＣ−ＤＣコンバータ１ａは、ＰＷＭ制御部２ａと昇降圧部３から構成され、ＰＷＭ制御部２ａは、三角波発生回路部１１ａ、誤差増幅部１２、降圧側比較回路ＣＭＰ１、昇圧側比較回路ＣＭＰ２、制御回路１３及びプリドライバ１４から構成されている。
三角波発生回路部１１ａは、第１三角波発生回路２１と、第２三角波発生回路２２と、第１定電圧源２３と、第２定電圧源２４と、定電流源２５と、抵抗Ｒ３，Ｒ４とで構成されている。なお、第１定電圧源２３、第２定電圧源２４及び抵抗Ｒ３，Ｒ４は定電圧発生回路を、抵抗Ｒ３及びＲ４は分圧回路をそれぞれなす。

第３電圧Ｖ３と接地電圧との間には抵抗Ｒ３及びＲ４が直列に接続され、第１三角波発生回路２１には、第１三角波ＴＷ１の上限電圧を設定するための第２電圧Ｖ２と、第３電圧Ｖ３を抵抗Ｒ３及びＲ４で分圧した第１三角波ＴＷ１の下限電圧を設定するための第１電圧Ｖ１がそれぞれ入力されている。
このような構成において、図６の（ａ）で示すように、初期状態として、例えば第２定電圧源２４の出力電圧である第３電圧Ｖ３を１.２Ｖにし、このときの第１電圧Ｖ１を０.２Ｖにする。また、第１定電圧源２３の出力電圧である第２電圧Ｖ２を０.８Ｖにする。この場合、前記（１）式より、第４電圧Ｖ４は０.６Ｖになり、第１三角波ＴＷ１と第２三角波ＴＷ２が重なる電圧は、０.６Ｖから０.８Ｖまでの０.２Ｖになる。

次に、図６の（ｂ）は、第１定電圧源２３の出力電圧である第２電圧Ｖ２を０.８５Ｖに上昇させた場合を示している。第１電圧Ｖ１と第３電圧Ｖ３は変化しないから０.２Ｖと１.２Ｖのままである。第４電圧Ｖ４は前記（１）式より０.５５Ｖになる。このため、第１三角波ＴＷ１と第２三角波ＴＷ２が重なる電圧は、０.５５Ｖから０.８５Ｖの０.３Ｖになり、第２電圧Ｖ２を変化させる前と比較して、０.１Ｖ大きくなっている。

このことから、図６の（ｂ）の場合は図６の（ａ）よりも第１三角波ＴＷ１と第２三角波ＴＷ２が重なる期間Ｔ１及びＴ２がそれぞれ長くなる。なお、第２定電圧源２３の出力電圧を大きくすると、前記第１の実施の形態と同様、ＰＷＭ制御周波数が低い方へ変動してしまうため、定電流源２５の電流値を大きくして周波数の変動をキャンセルしている。
なお、図７で示すように、図５の抵抗Ｒ３及びＲ４の代わりに第１電圧Ｖ１を生成して出力する第３定電圧源２８を設けるようにしてもよく、図７の場合においても、図５の場合と同様の効果を得ることができる。図７の場合、第１定電圧源２３、第２定電圧源２４及び第３定電圧源２８は定電圧発生回路をなす。

このように、本第２の実施の形態の昇降圧型ＤＣ−ＤＣコンバータは、第３電圧Ｖ３を分圧して第１電圧Ｖ１を生成することにより、第１の実施の形態と同様の効果を得ることができる。
なお、図５及び図７の回路においても、第２定電圧源２４に出力電圧可変の定電圧源を使用して、第３電圧Ｖ３を低下させることによっても、第１三角波ＴＷ１と第２三角波ＴＷ２が重なる期間Ｔ１及びＴ２を長くすることができる。しかしこの場合、誤差信号Ｓ１の電圧範囲の最も高い電圧を下げることになるため、誤差信号Ｓ１の電圧範囲に余裕がある場合しか有効ではない。

また、前記第１及び第２の各実施の形態において、２つの定電圧源を使用したが、出力電圧可変の１つの定電圧源と該定電圧源の出力電圧を分圧する３つ以上の抵抗を使用して第１電圧Ｖ１から第３電圧Ｖ３を生成するようにしてもよい。また、第１電圧Ｖ１を生成する定電圧源を備えると共に、第２電圧Ｖ２及び第３電圧Ｖ３を生成するための出力電圧可変の定電圧源と直列抵抗を備えるようにしてもよい。更に、定電圧源を２つ以上備えた場合、どの定電圧源を出力電圧可変にするかによって、第１電圧Ｖ１から第３電圧Ｖ３の電圧が変わることから、用途に合わせて最適な組み合わせの回路を選択するようにすればよい。

本発明の第１の実施の形態における昇降圧型ＤＣ−ＤＣコンバータの構成例を示した図である。 第１三角波ＴＷ１、第２三角波ＴＷ２及び第１電圧Ｖ１から第４電圧Ｖ４の関係例を示した図である。 図１の場合における第１三角波ＴＷ１及び第２三角波ＴＷ２の変化の例を示した図である。 本発明の第１の実施の形態における昇降圧型ＤＣ−ＤＣコンバータの他の構成例を示した図である。 本発明の第２の実施の形態における昇降圧型ＤＣ−ＤＣコンバータの構成例を示した図である。 図５の場合における第１三角波ＴＷ１及び第２三角波ＴＷ２の変化の例を示した図である。 本発明の第２の実施の形態における昇降圧型ＤＣ−ＤＣコンバータの他の構成例を示した図である。 従来の昇降圧型ＤＣ−ＤＣコンバータの例を示した図である。 第１三角波ＴＷａ及び第２三角波ＴＷｂの波形例を示した図である。 降圧側比較回路ＣＭＰａ及び昇圧側比較回路ＣＭＰｂの遅延時間を示した図である。

符号の説明

１，１ａ 昇降圧型ＤＣ−ＤＣコンバータ
２，２ａ ＰＷＭ制御部
３ 昇降圧部
１１，１１ａ 三角波発生回路部
１２ 誤差増幅部
１３ 制御回路
１４ プリドライバ
２１ 第１三角波発生回路
２２ 第２三角波発生回路
２３ 第１定電圧源
２４ 第２定電圧源
２５ 定電流源
２７，２８ 第３定電圧源
３１ 基準電圧発生回路
ＣＭＰ１ 降圧側比較回路
ＣＭＰ２ 昇圧側比較回路
ＡＭＰ１ 演算増幅回路
Ｍ１〜Ｍ４ スイッチング素子
Ｌ１ インダクタ
Ｃ１ コンデンサ
Ｒ１〜Ｒ４，Ｒ１０〜Ｒ１２ 抵抗

Claims (6)

1. 入力された制御信号に応じて、入力電圧を昇圧又は降圧して所定の出力電圧を生成し出力する昇降圧部と、前記出力電圧を分圧した電圧ＶＦＢと所定の基準電圧Ｖｒｅｆとの誤差を示した誤差信号Ｓ１を生成し、該誤差信号Ｓ１と所定の各三角波信号との電圧比較を行い、該比較結果に応じて前記昇降圧部に対して入力電圧に対する昇圧動作又は降圧動作を行わせるＰＷＭ制御部とを備えた昇降圧型ＤＣ−ＤＣコンバータにおいて、
   前記ＰＷＭ制御部は、
   前記昇降圧部に対して降圧動作を行わせるか否かの判断を行うために前記誤差信号Ｓ１と電圧比較が行われる第１三角波ＴＷ１と、前記昇降圧部に対して昇圧動作を行わせるか否かの判断を行うために前記誤差信号Ｓ１と電圧比較が行われる第２三角波ＴＷ２とを生成する、誤差信号Ｓ１と第１三角波ＴＷ１、及び誤差信号Ｓ１と第２三角波ＴＷ２の各電圧比較を行う比較回路部を有する三角波発生回路部を備え、
   前記三角波発生回路部は、第１三角波ＴＷ１の下限電圧を設定するための第１電圧Ｖ１と、第１三角波ＴＷ１の上限電圧を設定するための第２電圧Ｖ２と、第２三角波ＴＷ２の上限電圧を設定するための第３電圧Ｖ３が、Ｖ１＜Ｖ２＜Ｖ３かつ（Ｖ２−Ｖ１）＞（Ｖ３−Ｖ２）になるようにそれぞれ設定されると共に、前記第１三角波ＴＷ１の上限電圧と前記第２三角波ＴＷ２の下限電圧が重なる時間が、前記比較回路部が有する遅延時間よりも長くなるように、前記第１電圧Ｖ１、第２電圧Ｖ２及び第３電圧Ｖ３の少なくとも１つが可変設定されることを特徴とする昇降圧型ＤＣ−ＤＣコンバータ。
2. 前記三角波発生回路部は、
   前記第１電圧Ｖ１、第２電圧Ｖ２及び第３電圧Ｖ３をそれぞれ生成して出力する定電圧発生回路と、
   前記第１三角波ＴＷ１及び第２三角波ＴＷ２の各傾きを設定するための所定の定電流を生成して出力する、出力電流可変の定電流源と、
   前記定電圧発生回路からの第１電圧Ｖ１及び第２電圧Ｖ２、並びに該定電流源からの定電流から第１三角波ＴＷ１を生成して出力する第１三角波発生回路と、
   前記定電圧発生回路からの第３電圧Ｖ３、及び前記定電流源からの定電流から第２三角波ＴＷ２を生成して出力する第２三角波発生回路と、
   を備え、
   前記定電圧発生回路は、前記第１電圧Ｖ１、第２電圧Ｖ２及び第３電圧Ｖ３の少なくとも１つが可変設定されることを特徴とする請求項１記載の昇降圧型ＤＣ−ＤＣコンバータ。
3. 前記定電圧発生回路は、
   前記第２電圧Ｖ２を生成して出力する、出力電圧可変の第１定電圧源と、
   前記第３電圧Ｖ３を生成して出力する第２定電圧源と、
   前記第１定電圧源から出力された第２電圧Ｖ２を分圧して第１電圧Ｖ１を生成して出力する分圧回路と、
   を備えることを特徴とする請求項２記載の昇降圧型ＤＣ−ＤＣコンバータ。
4. 前記定電圧発生回路は、
   前記第２電圧Ｖ２を生成して出力する、出力電圧可変の第１定電圧源と、
   前記第３電圧Ｖ３を生成して出力する第２定電圧源と、
   該第２定電圧源から出力された第３電圧Ｖ３を分圧して第１電圧Ｖ１を生成して出力する分圧回路と、
   を備えることを特徴とする請求項２記載の昇降圧型ＤＣ−ＤＣコンバータ。
5. 前記定電圧発生回路は、
   前記第２電圧Ｖ２を生成して出力する、出力電圧可変の第１定電圧源と、
   前記第３電圧Ｖ３を生成して出力する第２定電圧源と、
   前記第１電圧Ｖ１を生成して出力する第３定電圧源と、
   を備えることを特徴とする請求項２記載の昇降圧型ＤＣ−ＤＣコンバータ。
6. 前記定電流源は、前記第１三角波ＴＷ１及び前記第２三角波ＴＷ２の各周波数が所定値で一定になるように出力電流が可変設定されることを特徴とする請求項１、２、３、４又は５記載の昇降圧型ＤＣ−ＤＣコンバータ。
   
   

Images