JP2006079262A - Eeprom制御システム - Google Patents
Eeprom制御システム Download PDFInfo
- Publication number
- JP2006079262A JP2006079262A JP2004261047A JP2004261047A JP2006079262A JP 2006079262 A JP2006079262 A JP 2006079262A JP 2004261047 A JP2004261047 A JP 2004261047A JP 2004261047 A JP2004261047 A JP 2004261047A JP 2006079262 A JP2006079262 A JP 2006079262A
- Authority
- JP
- Japan
- Prior art keywords
- eeprom
- data
- stored
- rom
- controlling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Stored Programmes (AREA)
Abstract
【課題】システムを制御するための設定値を記憶するEEPROMを備えた家電製品等の応用システムにおいて、出荷時のEEPROM初期化を不要とし、生産性の向上を図るとともに、EEPROMの書込み回数を減らすことによりEEPROM寿命を延ばし、EEPROMの領域を有効に使用する。
【解決手段】システムを制御するための設定値を記憶するEEPROMと、EEPROMに記憶されている設定値の読み出しとシステムの制御を行う制御部と、EEPROMの所定アドレスに記憶されたデータにより前記EEPROMに記憶されたデータが正常かどうか判定する判定部と、システムを制御するための設定値のデフォルト値を記憶するROMを備え、判定部によりEEPROMに記憶されたデータが異常であると判定された場合、ROMに記憶されたデフォルト値により制御を行うか、または、ROMに記憶されたデフォルト値をEEPROMに書き込みを行う。
【選択図】図1
【解決手段】システムを制御するための設定値を記憶するEEPROMと、EEPROMに記憶されている設定値の読み出しとシステムの制御を行う制御部と、EEPROMの所定アドレスに記憶されたデータにより前記EEPROMに記憶されたデータが正常かどうか判定する判定部と、システムを制御するための設定値のデフォルト値を記憶するROMを備え、判定部によりEEPROMに記憶されたデータが異常であると判定された場合、ROMに記憶されたデフォルト値により制御を行うか、または、ROMに記憶されたデフォルト値をEEPROMに書き込みを行う。
【選択図】図1
Description
本発明はEEPROM制御システムに関するものである。
EEPROMは家電製品等の応用システムに組み込まれ、システムを制御するための設定値を記憶している。従来、この種のEEPROM制御システムはEEPROMの初期化を行うかどうかの判断は、特定のキー操作が行われるかどうかにより判断している(例えば、特許文献1参照)。 図3は、特許文献1に記載された従来のEEPROM制御システムを示すものである。図3に示すように、EEPROM1と、マイクロコンピュータ10と、キー入力部6から構成されている。
特開平8−46885号公報
しかしながら、前記従来の構成では、工場出荷時や新品のEEPROMに交換した場合等、EEPROMに正常なデータが記憶されていないため、EEPROM制御システムを正常に動作させるためには、特定のキー操作を行いEEPROMの初期化が必要となる。
本発明は、前記従来の課題を解決するもので、出荷時の初期化を不要とし、生産性の向上を図るEEPROM制御システムを提供することを目的とする。
前記従来の課題を解決するために、本発明のEEPROM制御システムは、システムを制御するための設定値を記憶するEEPROMと、EEPROMに記憶されている設定値の読み出しとシステムの制御を行う制御部と、EEPROMの所定アドレスに記憶されたデータにより前記EEPROMに記憶されたデータが正常かどうか判定する判定部と、システムを制御するための設定値のデフォルト値を記憶するROMを備え、判定部によりEEPROMに記憶されたデータが異常であると判定された場合、ROMに記憶されたデフォルト値により制御を行うか、または、ROMに記憶されたデフォルト値をEEPROMに書き込みを行うことにより、出荷時の初期化を不要とし、生産性の向上を図るものである。また、EEPROMから読み出したデータを格納するRAMを備え、RAMのデータを参照しながら制御するシステムにおいて、判定部によりEEPROMに記憶されたデータが異常であると判定された場合、ROMに記憶されたデフォルト値をRAMに転送を行うことにより、EEPROMの書込み回数を減らすことができ、EEPROM寿命を延ばすものである。また、EEPROMの所定アドレスの2ビットに”0”データと”1”データを書込み、そのデータにより、EEPROMに記憶されたデータが異常であると判定することにより、”00”や”FF”等の不定値になっている場合でも確実に異常判定ができ、2ビット以外の領域はシステムを制御するための設定値の記憶領域として使用することができ、EEPROMの領域を有効に使用することができる。
本発明のEEPROM制御システムは、家電製品等の応用システムに対して、出荷時の初期化を不要とし、生産性の向上を図るとともに、EEPROMの書込み回数を減らすことによりEEPROM寿命を延ばし、EEPROMの領域を有効に使用することができる。
第1の発明は、システムを制御するための設定値を記憶するEEPROMと、EEPROMに記憶されている設定値の読み出しとシステムの制御を行う制御部と、EEPROMに記憶されたデータが正常かどうか判定する判定部を備え、EEPROMの所定アドレスに記憶されたデータにより、EEPROMに記憶されたデータが正常かどうか判定することができる。
第2の発明は、特に、第1の発明のEEPROM制御システムにおいて、EEPROMの所定アドレスの2ビットに”0”データと”1”データを書込み、そのデータにより、EEPROMに記憶されたデータが異常であると判定することにより、”00”や”FF”等の不定値になっている場合でも確実に異常判定ができ、2ビット以外の領域はシステムを制御するための設定値の記憶領域として使用することができ、EEPROMの領域を有効に使用することができる。
第3の発明は、特に、第1または第2の発明のEEPROM制御システムにおいて、システムを制御するための設定値のデフォルト値を記憶するROMを備え、判定部によりEEPROMに記憶されたデータが異常であると判定された場合、ROMに記憶されたデフォルト値により制御を行うことにより、システムが異常なデータで動作することを防止できる。
第4の発明は、特に、第3の発明のEEPROM制御システムにおいて、判定部によりEEPROMに記憶されたデータが異常であると判定された場合、ROMに記憶されたデフォルト値をEEPROMに書き込みを行うことにより、出荷時の初期化を不要とし、生産性の向上を図ることができる。
第5の発明は、特に、第3の発明のEEPROM制御システムにおいて、EEPROMから読み出したデータを格納するRAMを備え、判定部によりEEPROMに記憶されたデータが異常であると判定された場合、ROMに記憶されたデフォルト値をRAMに転送を行い、RAMのデータを参照しながら制御することにより、EEPROMの書込み回数を減らすことができ、EEPROM寿命を延ばすとともに、EEPROMへのデフォルト値の書込み処理が不要となり、プログラム容量を削減することができる。また、出荷時の初期化を不要とし、生産性の向上を図ることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。なお、この実施の形態によって本発明が限定されるものではない。
(実施の形態1)
図1は、本発明の第1の実施の形態におけるEEPROM制御システムのブロック図を示すものである。図1において、マイクロコンピュータ10は、EEPROM1に記憶されている設定値の読み出しとシステムの制御を行う制御部2と、EEPROM1に記憶されたデータが正常かどうか判定する判定部3と、システムを制御するための設定値のデフォルト値を記憶するROM4と、EEPROM1から読み出したデータを格納するRAM5から構成され、EEPROM1とシリアルインタフェース等を介してデータの送受信を行っている。以上のように構成されたEEPROM制御システムについて、以下、図2のフローチャートを用いて説明する。
図1は、本発明の第1の実施の形態におけるEEPROM制御システムのブロック図を示すものである。図1において、マイクロコンピュータ10は、EEPROM1に記憶されている設定値の読み出しとシステムの制御を行う制御部2と、EEPROM1に記憶されたデータが正常かどうか判定する判定部3と、システムを制御するための設定値のデフォルト値を記憶するROM4と、EEPROM1から読み出したデータを格納するRAM5から構成され、EEPROM1とシリアルインタフェース等を介してデータの送受信を行っている。以上のように構成されたEEPROM制御システムについて、以下、図2のフローチャートを用いて説明する。
まず、電源投入により、制御部2によりEEPROM1からシステムを制御するための設定値を読み出し(S101)、EEPROM1から読み出したデータをRAM5へ転送する(S102)。つぎに、EEPROM1のアドレス0000Hに記憶されたデータの下位2ビットのデータが”10”かどうか判定部3により比較する(S103)。データが”10”であれば正常と判定し、S105へ移行する。データが”10”でなければ異
常と判定し、ROM4からシステムを制御するための設定値のデフォルト値をRAM5へ転送する(S104)。このとき、EEPROM1のアドレス0000Hに相当するRAMの下位2ビットのデータには”10”を転送する。システムを制御するための設定値が変更されれば(S105)、RAM5のデータを変更するとともに、EEPROM1へデータを書き込む(S106)。これにより、EEPROM1のアドレス0000Hの下位2ビットのデータは”10”に書換えられ、次回電源投入時には、S103でデータ正常と判定され、S106で変更された内容が反映される。
常と判定し、ROM4からシステムを制御するための設定値のデフォルト値をRAM5へ転送する(S104)。このとき、EEPROM1のアドレス0000Hに相当するRAMの下位2ビットのデータには”10”を転送する。システムを制御するための設定値が変更されれば(S105)、RAM5のデータを変更するとともに、EEPROM1へデータを書き込む(S106)。これにより、EEPROM1のアドレス0000Hの下位2ビットのデータは”10”に書換えられ、次回電源投入時には、S103でデータ正常と判定され、S106で変更された内容が反映される。
以上のように、本実施の形態においては、システムを制御するための設定値を記憶するEEPROMと、EEPROMに記憶されている設定値の読み出しとシステムの制御を行う制御部と、EEPROMの所定アドレスに記憶されたデータにより前記EEPROMに記憶されたデータが正常かどうか判定する判定部と、システムを制御するための設定値のデフォルト値を記憶するROMを備え、判定部によりEEPROMに記憶されたデータが異常であると判定された場合、ROMに記憶されたデフォルト値により制御を行うことにより、出荷時の初期化を不要とし、生産性の向上を図るものである。また、EEPROMから読み出したデータを格納するRAMを備え、RAMのデータを参照しながら制御するシステムにおいて、判定部によりEEPROMに記憶されたデータが異常であると判定された場合、ROMに記憶されたデフォルト値をRAMに転送を行うことにより、EEPROMの書込み回数を減らすことができ、EEPROM寿命を延ばすものである。また、EEPROMの所定アドレスの2ビットに”0”データと”1”データを書込み、そのデータにより、EEPROMに記憶されたデータが異常であると判定することにより、”00”や”FF”等の不定値になっている場合でも確実に異常判定ができ、2ビット以外の領域はシステムを制御するための設定値の記憶領域として使用することができ、EEPROMの領域を有効に使用することができる。
以上のように、本発明にかかるEEPROM制御システムは、出荷時の初期化を不要とし、生産性の向上を図るとともに、EEPROMの書込み回数を減らすことによりEEPROM寿命を延ばし、EEPROMの領域を有効に使用することが可能となるので、テレビ、ビデオ等のAV機器や空気調和機等の家電機器等の用途にも適用できる。
1 EEPROM
2 制御部
3 判定部
4 ROM
5 RAM
6 キー入力部
10 マイクロコンピュータ
2 制御部
3 判定部
4 ROM
5 RAM
6 キー入力部
10 マイクロコンピュータ
Claims (5)
- システムを制御するための設定値を記憶するEEPROMと、前記EEPROMに記憶されている設定値の読み出しとシステムの制御を行う制御部と、前記EEPROMの所定アドレスに記憶されたデータにより前記EEPROMに記憶されたデータが正常かどうか判定する判定部を備えたEEPROM制御システム。
- EEPROMの所定アドレスの2ビットに”0”データおよび”1”データを書き込んだ請求項1に記載のEEPROM制御システム。
- システムを制御するための設定値のデフォルト値を記憶するROMを備え、判定部によりEEPROMに記憶されたデータが異常であると判定された場合、前記ROMに記憶されたデフォルト値により制御を行う請求項1または2に記載のEEPROM制御システム。
- 判定部によりEEPROMに記憶されたデータが異常であると判定された場合、ROMに記憶されたデフォルト値を前記EEPROMに書き込みを行う請求項3に記載のEEPROM制御システム。
- EEPROMから読み出したデータを格納するRAMを備え、判定部によりEEPROMに記憶されたデータが異常であると判定された場合、ROMに記憶されたデフォルト値を前記RAMに転送を行う請求項3に記載のEEPROM制御システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004261047A JP2006079262A (ja) | 2004-09-08 | 2004-09-08 | Eeprom制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004261047A JP2006079262A (ja) | 2004-09-08 | 2004-09-08 | Eeprom制御システム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006079262A true JP2006079262A (ja) | 2006-03-23 |
Family
ID=36158682
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004261047A Pending JP2006079262A (ja) | 2004-09-08 | 2004-09-08 | Eeprom制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006079262A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016522954A (ja) * | 2014-05-22 | 2016-08-04 | ヴィア アライアンス セミコンダクター カンパニー リミテッド | コンフィギュレーションデータを提供するための装置及び方法 |
-
2004
- 2004-09-08 JP JP2004261047A patent/JP2006079262A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016522954A (ja) * | 2014-05-22 | 2016-08-04 | ヴィア アライアンス セミコンダクター カンパニー リミテッド | コンフィギュレーションデータを提供するための装置及び方法 |
JP2016522955A (ja) * | 2014-05-22 | 2016-08-04 | ヴィア アライアンス セミコンダクター カンパニー リミテッド | コンフィギュレーションデータを供給するための装置及び方法 |
JP2016526245A (ja) * | 2014-05-22 | 2016-09-01 | ヴィア アライアンス セミコンダクター カンパニー リミテッド | コンフィギュレーションデータを供給するための装置及び方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW200627171A (en) | Optimized non-volatile storage systems | |
JP5045584B2 (ja) | プログラム書き換え装置 | |
JP6509512B2 (ja) | 制御装置及びシステム並びにその制御方法 | |
US20070016739A1 (en) | Data processing device and control method for the same | |
JP2006079262A (ja) | Eeprom制御システム | |
JP4182359B2 (ja) | Hdd内蔵型記録装置 | |
KR100280124B1 (ko) | 제어권을 중앙 처리 유니트로 이송함이 없이 스킵 처리부를 갖는 프로그램가능한 제어기 | |
JP2008226111A (ja) | 2重化コントローラシステム、その稼動系コントローラ | |
JP5324599B2 (ja) | コピープロテクトされたソフトウエア・カートリッジ | |
JP2005275841A (ja) | メモリ保護装置 | |
JP5247558B2 (ja) | 電子機器の制御装置及びその制御装置を用いた空気調和機 | |
JP2010277143A (ja) | プログラマブルコントローラ、データ書き込み方法、及び受信モジュール | |
JP2007241570A (ja) | プログラマブルコントローラ間通信のための共有メモリの設定方式 | |
JP2005128613A (ja) | 画像形成装置 | |
JP2008117148A (ja) | 情報処理装置および情報処理方法 | |
KR20070024128A (ko) | 전자제품 및 그 대체모듈 이용방법 | |
JP2010122787A (ja) | 半導体集積回路及びレジスタアドレス制御装置 | |
JP2008269380A (ja) | 情報処理装置 | |
JP2008134942A (ja) | 情報処理装置とそのプログラム、情報処理装置の製造方法、及び、情報処理装置の使用方法 | |
JP2005215943A (ja) | ディスク装置の接続制御方式 | |
JP2005149183A (ja) | 半導体記憶素子のエラーフェイルセーフ処理方法 | |
JP2008287403A (ja) | ヒューマン−マシン・インタフェースに接続される、異なるプログラマブル・ロジック・コントローラのメモリ・アドレスを変換する方法 | |
JP2006244163A (ja) | 設備機器アダプタ及びこれを備える集中管理システム | |
JP2005208783A (ja) | 設定装置および方法、記録媒体、並びにプログラム | |
JP2009238112A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |