[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005123385A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2005123385A
JP2005123385A JP2003356364A JP2003356364A JP2005123385A JP 2005123385 A JP2005123385 A JP 2005123385A JP 2003356364 A JP2003356364 A JP 2003356364A JP 2003356364 A JP2003356364 A JP 2003356364A JP 2005123385 A JP2005123385 A JP 2005123385A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor device
signal line
substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003356364A
Other languages
Japanese (ja)
Inventor
Koichi Mizuno
紘一 水野
Nobuyuki Otsuka
信之 大塚
Shigeo Yoshii
重雄 吉井
Chiyoujitsuriyo Suzuki
朝実良 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003356364A priority Critical patent/JP2005123385A/en
Publication of JP2005123385A publication Critical patent/JP2005123385A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device that can be suppressed in the variation of its characteristics in a band from a microwave band to a tera-hertz band, can be mounted easily, and can efficiently transmit high-frequency signals to a space or external circuit. <P>SOLUTION: The semiconductor device 100 is provided with a substrate 1 having an n-type semiconductor layer 2A having a projecting stripe section 18 in its uppermost part; a signal line 5 which is formed on the substrate 1 and extended to pass through the upside of the projecting stripe section 18 of the n-type semiconductor layer 2A; and a grounding conductor 6 which is formed on the substrate 1, disposed separately from the signal line 5, and constitutes a transmission line together with the signal line 5. The device 100 is also provided with an oscillation element 15 constituted of the n-type semiconductor layer 2A, signal line 5, and grounding conductor 6; and a high-frequency utilizing circuit section 11 which is formed on the substrate 1 and connected to the signal line 5. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、マイクロ波帯域からミリ波帯域、さらにはテラヘルツの周波数帯域で動作する半導体装置に関する。   The present invention relates to a semiconductor device that operates in a microwave band, a millimeter wave band, and a terahertz frequency band.

近年、情報通信分野における技術の進展は著しく、通信機器が扱う周波数帯域もマイクロ波帯域からミリ波帯域へと、より高い周波数帯域へと変化している。このようなマイクロ波帯からミリ波帯までの高周波帯域を扱う通信用回路などでは、高周波信号を発生する発振回路あるいは発振素子が重要な回路要素となる。従来、マイクロ波帯域での高周波信号の発生には、高周波増幅器に正帰還をかけた発振回路や、素子自体が負性抵抗特性を有する2端子素子が用いられている。このうち高周波増幅器に正帰還をかけた発振回路の出力は、ミリ波帯域から、さらに高周波帯域において高周波増幅器の周波数特性が低下するため、十分な出力が得られないことがある。このため、ミリ波帯域以上の周波数では負性抵抗特性を示す2端子素子が多用されている。   In recent years, technological progress in the information communication field has been remarkable, and the frequency band handled by communication equipment has also changed from a microwave band to a millimeter wave band to a higher frequency band. In such a communication circuit that handles a high frequency band from the microwave band to the millimeter wave band, an oscillation circuit or an oscillation element that generates a high frequency signal is an important circuit element. Conventionally, for the generation of a high-frequency signal in the microwave band, an oscillation circuit in which a positive feedback is applied to a high-frequency amplifier or a two-terminal element whose element itself has a negative resistance characteristic is used. Of these, the output of the oscillation circuit that applies positive feedback to the high-frequency amplifier may not be sufficient because the frequency characteristics of the high-frequency amplifier deteriorate from the millimeter wave band to the high-frequency band. For this reason, two-terminal elements exhibiting negative resistance characteristics are frequently used at frequencies above the millimeter wave band.

負性抵抗特性を示す2端子素子としては、代表的には、ガン効果を用いたガンダイオード、電子のなだれ現象を用いたIMPATTダイオード、負性抵抗特性を用いたトンネルダイオードなどがある。このうちガンダイオードは比較的簡単な構造であり、また比較的大きな出力が得られるので有用である。   Typical examples of the two-terminal element exhibiting negative resistance characteristics include a Gunn diode using a gun effect, an IMPATT diode using an avalanche phenomenon of electrons, and a tunnel diode using negative resistance characteristics. Among them, the Gunn diode is useful because it has a relatively simple structure and a relatively large output.

ガンダイオードは、ガン効果を利用したダイオードである。ガン効果とは、閃亜鉛構造を有する直接遷移型のn型半導体において電子の走行速度が電界依存性を有し、電界強度が臨界値Ethより小さいときに、その移動度が大きい状態にあるが、その一方で電界強度が臨界値Ethより大きくなると、その移動度が小さい状態に遷移するために生じる効果である。ここで、ガン効果が生じる原理を図14および図15を参照しながら説明する。図14は、プレーナ型ガンダイオードにおいてガン効果が生じる原理を模式的に示す図であり、図15は、n型のGaAsを用いたガンダイオードにおける、電界強度と電子の走行速度との関係を示す図である(非特許文献1を参照)。なお、図15の横軸は電界強度を、縦軸は電子の走行速度を表す。   A Gunn diode is a diode that utilizes the Gunn effect. The gun effect is a state in which the mobility is high when the traveling speed of electrons has an electric field dependency and the electric field strength is smaller than the critical value Eth in a direct transition type n-type semiconductor having a zinc flash structure. On the other hand, when the electric field strength becomes larger than the critical value Eth, this is an effect that occurs because the mobility shifts to a low state. Here, the principle of generating the gun effect will be described with reference to FIGS. FIG. 14 is a diagram schematically showing the principle that a gun effect occurs in a planar type Gunn diode, and FIG. 15 shows the relationship between electric field strength and electron traveling speed in a Gunn diode using n-type GaAs. It is a figure (refer nonpatent literature 1). In FIG. 15, the horizontal axis represents the electric field strength, and the vertical axis represents the traveling speed of electrons.

プレーナ型ガンダイオードは、図14に示すように、基板101の最上部に形成された上述のガン効果を生じるn型半導体層102と、n型半導体層102上に形成された1対の電極103とから構成される。このガンダイオードでは、上述のようなガン効果を生じるn型半導体層102に対して1対の電極103からEthより大きな電界を印加した場合、電界強度に対する電子の走行速度の依存性(図15を参照のこと)に起因して、n型半導体層102中での電子の走行速度に分布が生じる。この結果、n型半導体層102中に電界分布が生じ、さらにn型半導体層102中に電子濃度の高くなった領域(ドメイン)104が生じる。ドメイン104が一方の電極103に到達すると電流ピークが生じ、さらにこのドメイン104が繰り返し発生、走行する。このことによって、ドメイン104が一方の電極103に到達する周期に応じて高周波信号が発生する。なお、ドメイン104の速度Vd(cm/s)は、十分大きな電界強度において飽和した電子の走行速度と一致する。   As shown in FIG. 14, the planar type Gunn diode includes an n-type semiconductor layer 102 that is formed on the uppermost portion of the substrate 101 and generates the above-described gun effect, and a pair of electrodes 103 that are formed on the n-type semiconductor layer 102. It consists of. In this Gunn diode, when an electric field larger than Eth is applied from the pair of electrodes 103 to the n-type semiconductor layer 102 that produces the above-described Gunn effect, the dependence of the traveling speed of electrons on the electric field strength (see FIG. 15). Distribution) occurs in the traveling speed of electrons in the n-type semiconductor layer 102. As a result, an electric field distribution is generated in the n-type semiconductor layer 102, and a region (domain) 104 with a high electron concentration is generated in the n-type semiconductor layer 102. When the domain 104 reaches one electrode 103, a current peak is generated, and this domain 104 is repeatedly generated and travels. As a result, a high-frequency signal is generated according to the period in which the domain 104 reaches one electrode 103. Note that the velocity Vd (cm / s) of the domain 104 coincides with the traveling velocity of electrons saturated at a sufficiently large electric field strength.

ドメイン104の形成にはいくつかのモードがあり、代表的なものはドメイン104がn型半導体層102中に1カ所生じるダイポールモードである。ダイポールモードで生じる高周波信号の周波数の最大値f0は、電極103の間の距離L(cm)とドメインの移動速度Vd(cm/s)により決まり、下記式(1)で表される。   There are several modes for forming the domain 104, and a typical one is a dipole mode in which the domain 104 is generated in one place in the n-type semiconductor layer 102. The maximum frequency f0 of the high-frequency signal generated in the dipole mode is determined by the distance L (cm) between the electrodes 103 and the domain moving speed Vd (cm / s), and is represented by the following formula (1).

f0=Vd/L (Hz) … (1)   f0 = Vd / L (Hz) (1)

さらにガン効果では、複数のドメイン104が同時に生じる高次のモード(ハイブリッドモード)も存在する。ハイブリッドモードで生じる高周波信号の周波数fは、実験的に下記式(2)で表される関係にあることが見積もられている。   Furthermore, in the gun effect, there is a higher-order mode (hybrid mode) in which a plurality of domains 104 are simultaneously generated. It has been estimated that the frequency f of the high frequency signal generated in the hybrid mode is experimentally represented by the following expression (2).

f0<f<(50×f0) … (2)   f0 <f <(50 × f0) (2)

また、n型半導体層102の不純物濃度N0(cm-3)と電極103の間の距離L(cm)として、下記式(3)を満たすことがガン効果を生じる条件とされている(非特許文献1を参照)。 Further, as a distance L (cm) between the impurity concentration N 0 (cm −3 ) of the n-type semiconductor layer 102 and the electrode 103, satisfying the following formula (3) is a condition for generating a gun effect (non-contained) (See Patent Document 1).

0L>1012 (cm-2) … (3) N 0 L> 10 12 (cm −2 ) (3)

式(3)に示される条件は、図16中の斜線部の領域で示される。図16は、ガン効果が生じる条件を表す図である。   The condition shown in Equation (3) is indicated by the shaded area in FIG. FIG. 16 is a diagram illustrating conditions under which the cancer effect occurs.

図16から電極103の間の距離Lに対する、ガン効果が生じる不純物のドーピング濃度を見積もることができる。   It is possible to estimate the doping concentration of the impurity causing the gun effect with respect to the distance L between the electrode 103 and FIG.

また、ハイブリッドモードでガン効果が生じる条件は、ダイポールモードより高電界を印加することを前提として、下記式(4)に表される。   Further, the condition for generating the gun effect in the hybrid mode is expressed by the following formula (4) on the premise that a higher electric field is applied than in the dipole mode.

5×1013>N0L>1012 (cm-2) … (4) 5 × 10 13 > N 0 L> 10 12 (cm −2 ) (4)

薄膜堆積法やエッチングによる凸状形状の通常の加工上限は10μm程度である。凸状の膜厚方向に電流を流すガンダイオードを想定し、さらに式(4)に示される条件を考慮したハイブリッドモードでのガン効果が生じる範囲は、図16中の領域Rで示される。また、n型半導体層102の不純物濃度N0は、通常1×1016〜1×1018(cm-3)程度であるので、電極103の間の距離Lが0.01μm以上となる場合にガン効果が生じることがわかる。 The normal processing upper limit of the convex shape by the thin film deposition method or etching is about 10 μm. Assuming a Gunn diode that flows current in the convex film thickness direction, the range in which the Gunn effect occurs in the hybrid mode in consideration of the condition shown in Expression (4) is indicated by a region R in FIG. Further, since the impurity concentration N 0 of the n-type semiconductor layer 102 is usually about 1 × 10 16 to 1 × 10 18 (cm −3 ), when the distance L between the electrodes 103 is 0.01 μm or more. It can be seen that a cancer effect occurs.

図17は、最も基本的なダイポールモードのf0を示している。図17から、ドメイン104の速度Vdの値を仮定して、電極3の間の距離Lに対するダイポールモードでの発信周波数f0を見積もることができる。図17では、通常Vdが1×106〜1×108(cm/s)であることをふまえ、実際の飽和電子速度に近い値(1×105、1×106、1×107、1×108(cm/s))を用いてプロットしている。 FIG. 17 shows f0 in the most basic dipole mode. From FIG. 17, it is possible to estimate the transmission frequency f0 in the dipole mode with respect to the distance L between the electrodes 3 assuming the value of the velocity Vd of the domain 104. In FIG. 17, based on the normal Vd being 1 × 10 6 to 1 × 10 8 (cm / s), values close to the actual saturation electron velocity (1 × 10 5 , 1 × 10 6 , 1 × 10 7). 1 × 10 8 (cm / s)).

図17では、ダイポールモードにおける発振周波数f0を示しているが、ハイブリッドモードでの最大動作周波数fは、f0の約50倍まで可能となることから、例えばVd=107(cm/s)、L=5(μm)とすることで、約1THzの発振(f0=20GHz)が、またVd=107(cm/s)、L=2.5(μm)とすることで、約3THzの発振(f0=50GHz)が可能であることがわかる。さらにVdの大きな材料や、Lを短くすることでより高周波での動作が期待される。 Although FIG. 17 shows the oscillation frequency f0 in the dipole mode, the maximum operating frequency f in the hybrid mode can be up to about 50 times f0, so that for example, Vd = 10 7 (cm / s), L = 5 (μm), about 1 THz oscillation (f0 = 20 GHz), and Vd = 10 7 (cm / s) and L = 2.5 (μm), about 3 THz oscillation ( It can be seen that f0 = 50 GHz) is possible. Furthermore, operation at a higher frequency is expected by using a material having a large Vd or by shortening L.

従来ガンダイオードは、下記特許文献1および特許文献2に示されるようなバルク型ガンダイオードを用いて、下記特許文献3に示されるようなピル型パッケージと呼ばれる円筒状のケースに実装されることが多い。ピル型パッケージは、導波管内に配置するなど、立体回路用途に設計されたものであって、平面実装にはあまり適していない。また、高周波信号を外部に取り出すためにパッケージの電極部分にロッドを接触させる必要が生じることもあり、集積化にはあまり適していない。さらに、ピル型パッケージの3次元形状は、テラヘルツ帯域の周波数の波長と同程度となるため、テラヘルツ帯域の高周波出力を得るのが困難なこともある。   Conventionally, a Gunn diode can be mounted on a cylindrical case called a pill type package as shown in Patent Document 3 below using a bulk type Gunn diode as shown in Patent Document 1 and Patent Document 2 below. Many. The pill type package is designed for a three-dimensional circuit application such as being arranged in a waveguide, and is not very suitable for planar mounting. Further, it may be necessary to bring the rod into contact with the electrode portion of the package in order to extract the high-frequency signal to the outside, which is not very suitable for integration. Furthermore, since the three-dimensional shape of the pill package is comparable to the wavelength of the terahertz band, it may be difficult to obtain a high frequency output in the terahertz band.

これらに対し、平面実装可能な構成としてフリップチップ実装可能なガンダイオードが下記特許文献3に示されている。この、ガンダイオードがマイクロストリップ線路を構成する平板回路基板にフリップチップ実装されている一例を、図18を参照しながら説明する。   On the other hand, a Gunn diode that can be flip-chip mounted as a configuration that can be mounted in a plane is shown in Patent Document 3 below. An example in which the Gunn diode is flip-chip mounted on a flat circuit board constituting a microstrip line will be described with reference to FIG.

図18に示すように、半絶縁性の平板基板131上の表面には、信号電極132が、また裏面に接地電極133が形成されている。また、平板基板131内には、平板基板131を貫通し、裏面の接地電極133と、表面に形成した表面接地電極135とを互いに接続するヴィアホール134が設けられており、ヴィアホール134にはタングステンが充填されている。   As shown in FIG. 18, a signal electrode 132 is formed on the surface of the semi-insulating flat substrate 131, and a ground electrode 133 is formed on the back surface. In addition, a via hole 134 is provided in the flat substrate 131 and penetrates the flat substrate 131 to connect the ground electrode 133 on the back surface and the surface ground electrode 135 formed on the front surface to each other. Filled with tungsten.

さらに、平板基板131の上には、ガンダイオード110Aが、フェースダウン姿勢で搭載され、ガンダイオード110Aのカソードバンプおよびアノードバンプが、信号電極132および表面接地電極135にそれぞれ直接接続されている。   Further, the Gunn diode 110A is mounted on the flat substrate 131 in a face-down posture, and the cathode bump and the anode bump of the Gunn diode 110A are directly connected to the signal electrode 132 and the surface ground electrode 135, respectively.

信号電極132は、ガンダイオード110Aにバイアス電圧を供給するバイアス電極132Aと、ガンダイオード110Aを含むマイクロストリップ線路による共振器を構成する電極132Bと、マイクロストリップ線路を構成する信号出力電極132Cとから構成されている。
特開平6−314802号公報(第1図)。 特開平7−111348号公報(第3図)。 特開2002−134810号公報(第1図、第3図、第9図)。 W. Alan Davis, Microwave Semiconductor Circuit Design, Chapter 15, Van Nostrand Reinhold Company Inc., New York 1984。
The signal electrode 132 includes a bias electrode 132A that supplies a bias voltage to the Gunn diode 110A, an electrode 132B that forms a resonator using a microstrip line including the Gunn diode 110A, and a signal output electrode 132C that forms the microstrip line. Has been.
JP-A-6-314802 (FIG. 1). Japanese Patent Laid-Open No. 7-11348 (FIG. 3). Japanese Patent Laid-Open No. 2002-134810 (FIGS. 1, 3, and 9). W. Alan Davis, Microwave Semiconductor Circuit Design, Chapter 15, Van Nostrand Reinhold Company Inc., New York 1984.

上述のように、平面実装されるガンダイオードに関しても、実際にはフリップチップ実装を前提としている。このとき、ガンダイオードをテラヘルツ帯域の回路で用いるためには、ガンダイオードの実装位置精度のバラツキが、目的とする周波数の波長(3THzで300μm)の1/20程度でなくてはならない。   As described above, the Gunn diode mounted on the surface is actually premised on flip chip mounting. At this time, in order to use the Gunn diode in the circuit of the terahertz band, the variation in the mounting position accuracy of the Gunn diode must be about 1/20 of the wavelength of the target frequency (300 μm at 3 THz).

しかしながら、フリップチップ実装では、上記の精度でガンダイオードを実装することは非常に難しく、ガンダイオードを実装した製品のテラヘルツ帯域における特性のバラツキを抑制するのは難しい。   However, in flip-chip mounting, it is very difficult to mount a Gunn diode with the above-mentioned accuracy, and it is difficult to suppress variations in characteristics in the terahertz band of a product mounting the Gunn diode.

また、ミリ波帯域からテラヘルツ帯域にかけては、信号の伝送損失が大きい。このため、できる限り伝送線路長を短縮することが望まれる。伝送線路長を短縮するには、回路の小型薄膜化、さらには回路素子の集積化が必要であるが、従来のガンダイオードに適用されるピル型パッケージおよびフリップチップ実装共に、更なる集積化を実現することは難しい。   Further, signal transmission loss is large from the millimeter wave band to the terahertz band. For this reason, it is desirable to shorten the transmission line length as much as possible. In order to shorten the transmission line length, it is necessary to make the circuit smaller and further integrate the circuit elements. However, both pill package and flip chip mounting applied to conventional Gunn diodes will require further integration. It is difficult to realize.

本発明は、かかる点に鑑みてなされたものであり、マイクロ波帯域からテラヘルツ帯域での特性のバラツキが抑制されており、実装が容易で、高周波信号を空間や外部回路に効率よく伝達することが可能な半導体装置を提供することにある。   The present invention has been made in view of such points, and variation in characteristics from the microwave band to the terahertz band is suppressed, mounting is easy, and high-frequency signals are efficiently transmitted to space and external circuits. An object of the present invention is to provide a semiconductor device capable of performing

本発明の第1の半導体装置は、凸状部を有するn型半導体層を最上部に有する基板と、上記基板上に形成され、上記n型半導体層の上記凸状部の上を通って延びる信号線と、上記基板上に形成され、上記信号線と互いに離間して配置され、上記信号線と伝送線路を構成する接地線と、上記n型半導体層と、上記信号線および上記接地線とから構成される発振素子と、上記基板上に形成され、上記信号線に接続された高周波利用回路部と、
を備える。
A first semiconductor device of the present invention includes a substrate having an n-type semiconductor layer having a convex portion at the uppermost portion, and is formed on the substrate and extends over the convex portion of the n-type semiconductor layer. A signal line, a ground line formed on the substrate and spaced apart from the signal line, and constituting the signal line and the transmission line; the n-type semiconductor layer; the signal line and the ground line; An oscillation element comprising: a high-frequency utilization circuit unit formed on the substrate and connected to the signal line;
Is provided.

本発明の第1の半導体装置では、伝送線路を構成する信号線および接地線と、発振素子と、信号線に接続された高周波利用回路部とが、1つの基板に組み込まれる構造となっている。つまり、フリップチップ実装などによることなく、非常に高い精度で発振素子が実装された半導体装置が得られる。従って、本発明の第1の半導体装置では、テラヘルツ帯域における特性のバラツキが抑制される。また、発振素子をワイヤやバンプを用いて高周波利用回路に接続する必要がない。このため、ピル型パッケージおよびフリップチップ実装等に比べて、伝送線路長が短縮され、ミリ波帯域からテラヘルツ帯域にかけて、信号の伝送損失を小さくすることができる。従って、高周波利用回路部を通じて、高周波信号を空間や外部回路に効率よく伝達することが可能である。   The first semiconductor device of the present invention has a structure in which the signal line and the ground line constituting the transmission line, the oscillation element, and the high-frequency utilization circuit unit connected to the signal line are incorporated into one substrate. . That is, a semiconductor device in which the oscillation element is mounted with very high accuracy can be obtained without using flip chip mounting or the like. Therefore, in the first semiconductor device of the present invention, variation in characteristics in the terahertz band is suppressed. Further, it is not necessary to connect the oscillation element to the high frequency utilization circuit using a wire or a bump. For this reason, the transmission line length is shortened compared to the pill type package and the flip chip mounting, and the signal transmission loss can be reduced from the millimeter wave band to the terahertz band. Therefore, it is possible to efficiently transmit a high frequency signal to a space or an external circuit through the high frequency utilization circuit unit.

上記n型半導体層は、閃亜鉛構造を有する直接遷移型の化合物半導体で形成されており、上記発振素子は、ガンダイオードである構成とすることが好ましい。   The n-type semiconductor layer is preferably formed of a direct transition type compound semiconductor having a zinc flash structure, and the oscillation element is preferably a Gunn diode.

ガンダイオードは比較的簡単な構造であり、また比較的大きな出力が得られるので、半導体装置の性能を向上することができる。   Since the Gunn diode has a relatively simple structure and a relatively large output can be obtained, the performance of the semiconductor device can be improved.

上記n型半導体層は、GaAs、InP、InSb、ZnSeおよびCdTeからなる群から選択される1種類の化合物半導体、あるいは少なくとも2種類の化合物半導体の混晶から形成されている構成としてもよい。   The n-type semiconductor layer may be formed of one type of compound semiconductor selected from the group consisting of GaAs, InP, InSb, ZnSe, and CdTe, or a mixed crystal of at least two types of compound semiconductors.

上記n型半導体層は、GaInNAsから形成されている構成としてもよい。   The n-type semiconductor layer may be formed of GaInNAs.

上記高周波利用回路部は、パッチアンテナまたはフィルタからなる構成としてもよい。   The high frequency utilization circuit unit may be configured by a patch antenna or a filter.

本発明の第2の半導体装置は、凸状部を有するn型半導体層を最上部に有する基板と、上記基板の上面上に形成され、上記n型半導体層の上記凸状部の上を通って延びる信号線と、上記基板の下面上に形成され、上記信号線と伝送線路を形成する接地線と、上記基板の上面上に上記信号線から離間して形成され、上記接地線と接続された接地電極と、上記n型半導体層と、上記信号線および上記接地電極とから構成される発振素子と、上記基板上に形成され、上記信号線に接続された高周波利用回路部とを備える。   A second semiconductor device of the present invention is formed on a top surface of a substrate having an n-type semiconductor layer having a convex portion on the top, and passes over the convex portion of the n-type semiconductor layer. A signal line extending on the lower surface of the substrate, forming a ground line forming the signal line and the transmission line, and formed on the upper surface of the substrate spaced apart from the signal line and connected to the ground line. A grounding electrode, an n-type semiconductor layer, an oscillation element composed of the signal line and the ground electrode, and a high-frequency utilization circuit unit formed on the substrate and connected to the signal line.

本発明の第2の半導体装置では、伝送線路を構成する信号線および接地線と、発振素子と、信号線に接続された高周波利用回路部とが、1つの基板に組み込まれる構造となっている。つまり、フリップチップ実装などによることなく、非常に高い精度で発振素子が実装された半導体装置が得られる。従って、本発明の第2の半導体装置では、テラヘルツ帯域における特性のバラツキが抑制される。また、発振素子をワイヤやバンプを用いて高周波利用回路に接続する必要がない。このため、ピル型パッケージおよびフリップチップ実装等に比べて、伝送線路長が短縮され、ミリ波帯域からテラヘルツ帯域にかけて、信号の伝送損失を小さくすることができる。従って、高周波利用回路部を通じて、高周波信号を空間や外部回路に効率よく伝達することが可能である。特に、本発明の第2の半導体装置では、信号線および接地線がマイクロストリップ型伝送線路を構成する。マイクロストリップ型伝送線路は、その高周波特性に関して解析が十分行われており、電磁界シミュレーションにおいても精度の高いモデルが提供されている。従って、本発明の第2の半導体装置は、高精度でマイクロストリップ型の伝送線路を設計する必要が有る場合に、特に有用である。   In the second semiconductor device of the present invention, the signal line and the ground line constituting the transmission line, the oscillation element, and the high-frequency utilization circuit unit connected to the signal line are incorporated into one substrate. . That is, a semiconductor device in which the oscillation element is mounted with very high accuracy can be obtained without using flip chip mounting or the like. Therefore, in the second semiconductor device of the present invention, variation in characteristics in the terahertz band is suppressed. Further, it is not necessary to connect the oscillation element to the high frequency utilization circuit using a wire or a bump. For this reason, the transmission line length is shortened compared to the pill type package and the flip chip mounting, and the signal transmission loss can be reduced from the millimeter wave band to the terahertz band. Therefore, it is possible to efficiently transmit a high frequency signal to a space or an external circuit through the high frequency utilization circuit unit. In particular, in the second semiconductor device of the present invention, the signal line and the ground line constitute a microstrip transmission line. The microstrip transmission line has been sufficiently analyzed for its high-frequency characteristics, and a highly accurate model is provided for electromagnetic field simulation. Therefore, the second semiconductor device of the present invention is particularly useful when it is necessary to design a microstrip type transmission line with high accuracy.

上記n型半導体層は、閃亜鉛構造を有する直接遷移型の化合物半導体で形成されており、上記発振素子は、ガンダイオードである構成とすることが好ましい。   The n-type semiconductor layer is preferably formed of a direct transition type compound semiconductor having a zinc flash structure, and the oscillation element is preferably a Gunn diode.

ガンダイオードは比較的簡単な構造であり、また比較的大きな出力が得られるので、半導体装置の性能を向上することができる。   Since the Gunn diode has a relatively simple structure and a relatively large output can be obtained, the performance of the semiconductor device can be improved.

上記n型半導体層は、GaAs、InP、InSb、ZnSeおよびCdTeからなる群から選択される1種類の化合物半導体、あるいは少なくとも2種類の化合物半導体の混晶から形成されている構成としてもよい。   The n-type semiconductor layer may be formed of one type of compound semiconductor selected from the group consisting of GaAs, InP, InSb, ZnSe, and CdTe, or a mixed crystal of at least two types of compound semiconductors.

上記n型半導体層は、GaInNAsから形成されている構成としてもよい。   The n-type semiconductor layer may be formed of GaInNAs.

上記高周波利用回路部は、パッチアンテナまたはフィルタからなる構成としてもよい。   The high frequency utilization circuit unit may be configured by a patch antenna or a filter.

本発明によれば、マイクロ波帯域からテラヘルツ帯域での特性のバラツキが抑制されており、実装が容易で、高周波信号を空間や外部回路に効率よく伝達することが可能な半導体装置を提供することができる。   According to the present invention, it is possible to provide a semiconductor device in which variation in characteristics from a microwave band to a terahertz band is suppressed, mounting is easy, and a high-frequency signal can be efficiently transmitted to a space or an external circuit. Can do.

以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本明細書中で「高周波」との用語は、マイクロ波帯域以上(約0.8GHz以上)の高い周波数帯を意味するものとする。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the present specification, the term “high frequency” means a high frequency band of a microwave band or higher (about 0.8 GHz or higher).

(実施形態1)
図1は、本実施形態の半導体装置を示す上面図である。図2は、図1中に示されている発振素子付近の拡大図である。図3(a)、(b)および(c)は、それぞれ図2中の線A−A、線B−Bおよび線C−Cに沿った断面図である。図4は、図1中に示されている発振素子付近の斜視図である。
(Embodiment 1)
FIG. 1 is a top view showing the semiconductor device of this embodiment. FIG. 2 is an enlarged view of the vicinity of the oscillation element shown in FIG. 3A, 3B, and 3C are cross-sectional views taken along lines AA, BB, and CC in FIG. 2, respectively. 4 is a perspective view of the vicinity of the oscillation element shown in FIG.

図1〜図4に示すように、本実施形態の半導体装置100は、凸状部18を有するn型半導体層2Aを最上部に有する基板1と、基板1上に形成され、n型半導体層2Aの凸状部18の上を通って延びる信号線5と、基板1上に形成され、信号線5と互いに離間して配置され、信号線5と伝送線路を構成する接地線6と、n型半導体層2Aと、信号線5および接地線6とから構成される発振素子15と、基板1上に形成され、信号線5に接続された高周波利用回路部11とを備える。   As shown in FIGS. 1 to 4, the semiconductor device 100 of this embodiment includes a substrate 1 having an n-type semiconductor layer 2 </ b> A having a convex portion 18 at the top, and an n-type semiconductor layer formed on the substrate 1. A signal line 5 extending over the convex portion 18 of 2A, a ground line 6 formed on the substrate 1 and spaced apart from the signal line 5, and constituting the transmission line and the signal line 5, n An oscillation element 15 including a type semiconductor layer 2A, a signal line 5 and a ground line 6, and a high-frequency utilization circuit unit 11 formed on the substrate 1 and connected to the signal line 5.

具体的には、本実施形態では、Feドープの半絶縁性InPで形成された母基板を用意し、この母基板の上にn型半導体層2Aとしてエピタキシャル成長によってSiドープInP薄膜が形成されたものを基板1として用いている。   Specifically, in this embodiment, a mother substrate formed of Fe-doped semi-insulating InP is prepared, and an Si-doped InP thin film is formed on the mother substrate as an n-type semiconductor layer 2A by epitaxial growth. Is used as the substrate 1.

信号線5および接地線6は、膜厚5μm程度の金属薄膜を用いて基板1上に直接形成されてコプレーナ型の伝送線路を構成しており、n型半導体層2Aにオーミック接触されている。本実施形態では、オーミック接触を、信号線5および接地線6の、n型半導体層2Aに対する接触界面にAuGeNiあるいはAuGe合金を形成し、300℃の熱処理を行なうことによって形成している。さらに本実施形態では、信号線5および接地線6にAuの電界メッキが施されている。   The signal line 5 and the ground line 6 are directly formed on the substrate 1 using a metal thin film having a thickness of about 5 μm to form a coplanar transmission line, and are in ohmic contact with the n-type semiconductor layer 2A. In this embodiment, the ohmic contact is formed by forming AuGeNi or an AuGe alloy at the contact interface between the signal line 5 and the ground line 6 with respect to the n-type semiconductor layer 2A and performing a heat treatment at 300 ° C. In the present embodiment, the signal line 5 and the ground line 6 are plated with Au.

また、信号線5は、スタブ10が接続されたバイアス線8aを通じてバイアス端子8に接続されている。つまり、外部電源によってバイアス端子8を通じて直流電圧がn型半導体層2Aに印加される構成となっており、信号線5の一端に設けられた、信号線5と接地線6とn型半導体層2Aとで構成される発振素子15が、ガンダイオードとなっている。   The signal line 5 is connected to the bias terminal 8 through the bias line 8a to which the stub 10 is connected. That is, a DC voltage is applied to the n-type semiconductor layer 2A through the bias terminal 8 from an external power source, and the signal line 5, the ground line 6, and the n-type semiconductor layer 2A provided at one end of the signal line 5. The oscillating element 15 configured as is a Gunn diode.

さらに、信号線5の他端には、高周波利用回路11として金属薄膜で形成されたパッチアンテナが接続され、発振素子15で発生した高周波電力が空間に放射されるよう設計されている。なお、パッチアンテナ11の形状は、動作周波数帯域に併せて適宜変更可能である。   Furthermore, the other end of the signal line 5 is connected to a patch antenna formed of a metal thin film as the high-frequency utilization circuit 11 so that the high-frequency power generated by the oscillation element 15 is radiated to the space. The shape of the patch antenna 11 can be changed as appropriate according to the operating frequency band.

接地線6は、接地端子7を通じて接地されている。また、接地線6のうちの、信号線5と接地線6とで伝送線路を構成している部分では、伝送線路の接地電位を同一とするために、信号線5を跨いで接地線6を結ぶAu配線からなるエアブリッジ9が形成されている。   The ground line 6 is grounded through the ground terminal 7. Also, in the portion of the ground line 6 where the signal line 5 and the ground line 6 constitute a transmission line, the ground line 6 is placed across the signal line 5 in order to make the ground potential of the transmission line the same. An air bridge 9 made of Au wiring to be connected is formed.

ここで、図2〜図4を参照しながら発振素子15をさらに説明する。   Here, the oscillation element 15 will be further described with reference to FIGS.

本実施形態では、発振素子15は、図2、図3(a)〜(c)および図4に示すように、基板1の最上部に形成されたn型半導体層2Aと、信号線5と、信号線5から離間して設けられた接地線6とから構成されたガンダイオードである。特に、本実施形態では、n型半導体層2Aが、n型不純物であるSiの濃度が1×1017(cm-3)、膜厚が約0.5μmであるn−半導体層2と、n−半導体層2の上下に形成され、n型不純物の濃度がn−半導体層2よりも高い(不純物であるSiの濃度が1×1019(cm-3))n+半導体層12aおよび12bとで構成されている。なお、このコンタクト層としてのn+半導体層12aおよび12bは、必ずしも必要ではない。図3(c)に示すように、n−半導体層2と、その上に形成されたn+半導体層12aとは、凸状部18を形成している。 In the present embodiment, the oscillation element 15 includes an n-type semiconductor layer 2A formed on the uppermost portion of the substrate 1, a signal line 5, and a signal line 5, as shown in FIGS. 2, 3A to 3C, and FIG. , A Gunn diode composed of a ground line 6 provided apart from the signal line 5. In particular, in this embodiment, the n-type semiconductor layer 2A includes an n-semiconductor layer 2 having a concentration of Si as an n-type impurity of 1 × 10 17 (cm −3 ) and a film thickness of about 0.5 μm, and n The n + semiconductor layers 12a and 12b are formed above and below the semiconductor layer 2 and the n-type impurity concentration is higher than that of the n− semiconductor layer 2 (the concentration of Si as an impurity is 1 × 10 19 (cm −3 )). It is configured. Note that the n + semiconductor layers 12a and 12b as the contact layers are not necessarily required. As shown in FIG. 3C, the n− semiconductor layer 2 and the n + semiconductor layer 12 a formed thereon form a convex portion 18.

さらに、信号線5および接地線6は、基板1上に直接形成されているが、特に、n型半導体層2Aが形成されている領域上では、信号線5は、n+半導体層12a上に位置するように形成されており、接地線6は、n+半導体層12b上に位置するように形成されている。   Furthermore, the signal line 5 and the ground line 6 are formed directly on the substrate 1, but the signal line 5 is positioned on the n + semiconductor layer 12a particularly in the region where the n-type semiconductor layer 2A is formed. The ground line 6 is formed so as to be located on the n + semiconductor layer 12b.

また、図3(a)および図4に示すように、発振素子15付近でコプレーナ伝送線路の接地電位を同一とするために、信号線5を跨いで接地線6を結ぶAu配線からなるエアブリッジ9が形成されている。   Further, as shown in FIGS. 3A and 4, an air bridge made of Au wiring connecting the ground line 6 across the signal line 5 in order to make the ground potential of the coplanar transmission line the same near the oscillation element 15. 9 is formed.

ここで、図5を参照しながら発振素子15の動作を説明する。図5は、発振素子15の動作を模式的に示す断面図である。   Here, the operation of the oscillation element 15 will be described with reference to FIG. FIG. 5 is a cross-sectional view schematically showing the operation of the oscillation element 15.

発振素子15では、バイアス端子8を通じて信号線5に印加されるバイアス電圧が正電圧である場合、n−半導体層2の上面が信号線5とほぼ等電位に、n−半導体層2の下面が接地線6とほぼ等電位になり、n−半導体層2内にn−半導体層2に対して直交する電界が生じる。従って、図5に示すように、n−半導体層2にn+半導体層12bからn+半導体層12aに向かって移動するドメイン4が形成される。つまり、発振素子15はガンダイオードとして機能する。   In the oscillation element 15, when the bias voltage applied to the signal line 5 through the bias terminal 8 is a positive voltage, the upper surface of the n − semiconductor layer 2 is substantially equipotential with the signal line 5, and the lower surface of the n − semiconductor layer 2 is The ground line 6 is almost equipotential, and an electric field perpendicular to the n− semiconductor layer 2 is generated in the n− semiconductor layer 2. Accordingly, as shown in FIG. 5, the domain 4 that moves from the n + semiconductor layer 12 b toward the n + semiconductor layer 12 a is formed in the n− semiconductor layer 2. That is, the oscillation element 15 functions as a Gunn diode.

なお、発振素子15の発振周波数は、n−半導体層2の厚さLで決まり、ここでは0.5ミクロンメートルである。ただしこれは設計事項の1つであり、0.1〜10μmの間で、所望の発振周波数が得られるよう適宜設計すればよい。   The oscillation frequency of the oscillation element 15 is determined by the thickness L of the n − semiconductor layer 2 and is 0.5 μm here. However, this is one of the design matters, and it may be appropriately designed so as to obtain a desired oscillation frequency between 0.1 to 10 μm.

ここで、本実施形態の発振素子15および半導体装置100の特性を調べた結果を説明する。   Here, the results of examining the characteristics of the oscillation element 15 and the semiconductor device 100 of the present embodiment will be described.

本実施形態の発振素子(ガンダイオード)15は、閾値電界Ethより大きな電界において高周波発振特性を示した。また、その発振周波数は、n−半導体層2の厚さLが5μm以下では、単純なダイポールモードとして計算される値よりも大きなものであった。さらに、その発振周波数は、半導体装置100のバイアス端子8に印加される直流電圧値によって若干変化し、発振周波数の調整が可能であった。また、このとき半導体装置100では、パッチアンテナより空間に電界が放射されることが確認された。   The oscillation element (Gun diode) 15 of the present embodiment exhibited high-frequency oscillation characteristics in an electric field larger than the threshold electric field Eth. Further, the oscillation frequency was larger than the value calculated as a simple dipole mode when the thickness L of the n− semiconductor layer 2 was 5 μm or less. Further, the oscillation frequency slightly changes depending on the DC voltage value applied to the bias terminal 8 of the semiconductor device 100, and the oscillation frequency can be adjusted. At this time, it was confirmed that the electric field is radiated from the patch antenna to the space in the semiconductor device 100.

従来、上述したように、ガンダイオードなどの発振素子は、フリップチップ実装などで実装されており、ガンダイオードをテラヘルツ帯域の回路で用いるためには、ガンダイオードの実装の際の精度のバラツキの許容範囲が、目的とする周波数の波長(3THzで300μm)と同程度となる。しかし、フリップチップ実装では、上記の精度でガンダイオードを実装することは非常に難しく、ガンダイオードを実装した製品のテラヘルツ帯域における特性のバラツキを抑制するのは難しい。   Conventionally, as described above, an oscillation element such as a Gunn diode is mounted by flip-chip mounting or the like, and in order to use the Gunn diode in a terahertz band circuit, tolerance of accuracy variation when mounting the Gunn diode is allowed. The range is comparable to the wavelength of the target frequency (300 μm at 3 THz). However, in flip chip mounting, it is very difficult to mount a Gunn diode with the above accuracy, and it is difficult to suppress variations in characteristics in the terahertz band of a product mounted with a Gunn diode.

本実施形態の半導体装置100では、伝送線路を構成する信号線5および接地線6と、発振素子15と、信号線5に接続された高周波利用回路部(本実施形態ではパッチアンテナ)11とが、1つの基板内に組み込まれる構造となっている。つまり、半導体装置100では、フリップチップ実装などによることなく、上記の精度で発振素子15が実装される。従って、本実施形態の半導体装置100では、テラヘルツ帯域などにおける特性のバラツキが抑制される。   In the semiconductor device 100 of the present embodiment, the signal line 5 and the ground line 6 that constitute the transmission line, the oscillation element 15, and the high-frequency utilization circuit unit (patch antenna in the present embodiment) 11 connected to the signal line 5 are provided. It is structured to be incorporated in one substrate. That is, in the semiconductor device 100, the oscillation element 15 is mounted with the above accuracy without using flip-chip mounting or the like. Therefore, in the semiconductor device 100 of this embodiment, variation in characteristics in the terahertz band or the like is suppressed.

また、上述したように、従来のガンダイオードに適用されるピル型パッケージおよびフリップチップ実装共に、更なる集積化を実現することは難しい。特に、フリップチップ実装の際に発振素子を伝送線路に接続するために、ワイヤやバンプを用いて接続する必要が生じてくる。   Further, as described above, it is difficult to realize further integration in both the pill type package and the flip chip mounting applied to the conventional Gunn diode. In particular, in order to connect the oscillation element to the transmission line at the time of flip-chip mounting, it becomes necessary to connect using a wire or a bump.

一方、本実施形態の半導体装置100では、伝送線路を構成する信号線5および接地線6と、発振素子15と、信号線5に接続された高周波利用回路部(本実施形態ではパッチアンテナ)11とが、1つの基板内に組み込まれる構造となっており、信号線5および接地線6が発振素子15の電極を兼ねている。すなわち、ワイヤやバンプを用いて接続する必要がない。このため、ピル型パッケージおよびフリップチップ実装等に比べて、伝送線路長が短縮され、ミリ波帯域からテラヘルツ帯域にかけて、信号の伝送損失を小さくすることができる。従って、高周波利用回路部11を通じて、高周波信号を空間や外部回路に効率よく伝達することが可能である。   On the other hand, in the semiconductor device 100 of the present embodiment, the signal line 5 and the ground line 6 that constitute the transmission line, the oscillation element 15, and the high-frequency utilization circuit unit (patch antenna in the present embodiment) 11 connected to the signal line 5. And the signal line 5 and the ground line 6 also serve as the electrodes of the oscillation element 15. That is, there is no need to connect using wires or bumps. For this reason, the transmission line length is shortened compared to the pill type package and the flip chip mounting, and the signal transmission loss can be reduced from the millimeter wave band to the terahertz band. Accordingly, it is possible to efficiently transmit a high frequency signal to a space or an external circuit through the high frequency utilization circuit unit 11.

特に本実施形態では、n−半導体層2の厚さLを適宜設計することによって、所望の発振周波数を得ることができる。一般的な半導体装置の製造プロセスにおいて、n−半導体層2の厚さLは、例えば、配線間の距離に比べて非常に小さくすることが容易であり、また1ナノメートル程度の膜厚制御性を実現することも可能である。従って、発振素子15をより高い周波数で動作させることが容易であり、非常に高い周波数でしかも発振周波数の良好な制御性を有する半導体装置を提供することができる。   In particular, in the present embodiment, a desired oscillation frequency can be obtained by appropriately designing the thickness L of the n − semiconductor layer 2. In a general semiconductor device manufacturing process, the thickness L of the n − semiconductor layer 2 can be easily reduced, for example, compared to the distance between wirings, and the film thickness can be controlled to about 1 nanometer. Can also be realized. Therefore, it is easy to operate the oscillation element 15 at a higher frequency, and it is possible to provide a semiconductor device having a very high frequency and good controllability of the oscillation frequency.

本実施形態の半導体装置100では、発振素子15が1つ設けられているが、これに限定されない。例えば、本実施形態の半導体装置100には、n−半導体層2の厚さLの異なる発振素子を、発振素子15とは基板1上の別の場所に形成することも可能である。このため、複数の異なる周波数を用いる通信方式で用いられる通信機器、あるいは複数の周波数帯域を切り替える通信機器などに、本実施形態の半導体装置100を用いれば、通信機器を小型化できる。   In the semiconductor device 100 of this embodiment, one oscillation element 15 is provided, but the present invention is not limited to this. For example, in the semiconductor device 100 of this embodiment, an oscillation element having a thickness L different from that of the n − semiconductor layer 2 can be formed at a location different from the oscillation element 15 on the substrate 1. For this reason, if the semiconductor device 100 of this embodiment is used for a communication device used in a communication method using a plurality of different frequencies or a communication device that switches a plurality of frequency bands, the communication device can be reduced in size.

また、本実施形態では、基板1として、InP基板上にn型半導体層2Aをエピタキシャル成長したものを用いている。このため、n型半導体層2Aの結晶性が単結晶材料とほぼ同等となり、発振素子15の特性が向上するという効果も得られる。   In the present embodiment, the substrate 1 is formed by epitaxially growing an n-type semiconductor layer 2A on an InP substrate. For this reason, the crystallinity of the n-type semiconductor layer 2A is almost the same as that of the single crystal material, and the effect of improving the characteristics of the oscillation element 15 is also obtained.

次に、本実施形態の半導体装置100の製造方法を図6〜図8を参照しながら説明する。図6〜図8は、半導体装置100の発振素子15の作製方法を示す工程断面図である。   Next, a method for manufacturing the semiconductor device 100 of this embodiment will be described with reference to FIGS. 6 to 8 are process cross-sectional views illustrating a method for manufacturing the oscillation element 15 of the semiconductor device 100.

まず、図6(a)に示す工程で、n型不純物の濃度が1×1019(cm-3)であるn+半導体層12bと、n+半導体層12bの上に形成され、n型不純物の濃度が1×1017(cm-3)であるn−半導体層2と、n−半導体層2の上に形成され、n型不純物の濃度が1×1019(cm-3)であるn+半導体層12aとからなるn型半導体層2Aを最上部に有する基板1を用意する。具体的には、母基板を用意し、母基板の上にエピタキシャル成長によって、n+半導体層12bとn−半導体層2とn+半導体層12aとを順次形成することによって、基板1を用意する。なお、母基板は半導体基板であっても、誘電体基板であってもよい。 First, in the step shown in FIG. 6A , an n + semiconductor layer 12b having an n-type impurity concentration of 1 × 10 19 (cm −3 ) and an n + semiconductor layer 12b are formed on the n + semiconductor layer 12b. and n- semiconductor layer 2 is but 1 × 10 17 (cm -3) , n- semiconductor layer is formed on the 2, n + semiconductor layer is an n-type impurity concentration is 1 × 10 19 (cm -3) A substrate 1 having an n-type semiconductor layer 2A made of 12a at the top is prepared. Specifically, the substrate 1 is prepared by preparing a mother substrate and sequentially forming the n + semiconductor layer 12b, the n− semiconductor layer 2, and the n + semiconductor layer 12a by epitaxial growth on the mother substrate. The mother substrate may be a semiconductor substrate or a dielectric substrate.

次に、図6(b)に示す工程で、n+半導体層12aの上にレジスト20を堆積する。   Next, in the step shown in FIG. 6B, a resist 20 is deposited on the n + semiconductor layer 12a.

次に、図6(c)に示す工程で、レジスト20をパターニングすることによって、レジスト20を貫通し、n+半導体層12aを露出する開口部21を形成する。   Next, in the step shown in FIG. 6C, the resist 20 is patterned to form an opening 21 that penetrates the resist 20 and exposes the n + semiconductor layer 12a.

次に、図7(a)に示す工程で、開口部21が形成されたレジスト20をマスクとしてエッチングを行ない、n+半導体層12aおよびn−半導体層2をパターニングすることによって、n+半導体層12aおよびn−半導体層2を貫通し、n+半導体層12bを露出する開口部22を形成する。   Next, in the step shown in FIG. 7A, the n + semiconductor layer 12a and the n + semiconductor layer 12a and the n + semiconductor layer 12 are patterned by performing etching using the resist 20 in which the opening 21 is formed as a mask. An opening 22 that penetrates the n− semiconductor layer 2 and exposes the n + semiconductor layer 12b is formed.

次に、図7(b)に示す工程で、レジスト20を除去することによって、n+半導体層12aの表面および開口部22内のn+半導体層12bを露出させる。   Next, in the step shown in FIG. 7B, the resist 20 is removed to expose the surface of the n + semiconductor layer 12a and the n + semiconductor layer 12b in the opening 22.

次に、図7(c)に示す工程で、基板1上にレジスト23を堆積する。   Next, a resist 23 is deposited on the substrate 1 in the step shown in FIG.

次に、図8(a)に示す工程で、レジスト23をパターニングすることによって、レジスト23を貫通し、n+半導体層12aを露出する開口部24aと、n+半導体層12bを露出する開口部24bとを形成する。   Next, in the process shown in FIG. 8A, by patterning the resist 23, an opening 24a that penetrates the resist 23 and exposes the n + semiconductor layer 12a, and an opening 24b that exposes the n + semiconductor layer 12b, Form.

次に、図8(b)に示す工程で、n+半導体層12aおよび12bの露出している表面上、ならびにレジスト23上に蒸着によって金属薄膜25を形成する。このとき、金属薄膜25の材料として、n+半導体層12aおよび12bとオーミック接触を形成する材料を用いる。   Next, in the step shown in FIG. 8B, a metal thin film 25 is formed by vapor deposition on the exposed surfaces of the n + semiconductor layers 12 a and 12 b and on the resist 23. At this time, as the material of the metal thin film 25, a material that forms ohmic contact with the n + semiconductor layers 12a and 12b is used.

次に、図8(c)に示す工程で、リフトオフ法によってレジスト23上の金属薄膜を除去し、次いでレジスト23を除去する。なお、図示していないが、本工程と同時に、金属薄膜25をパターニングすることによって、図1に示すように、信号線5、接地線6、バイアス線8a、スタブ10および高周波利用回路部(本実施形態ではパッチアンテナ)11を基板1上に形成する。   Next, in the step shown in FIG. 8C, the metal thin film on the resist 23 is removed by a lift-off method, and then the resist 23 is removed. Although not shown in the figure, the metal thin film 25 is patterned at the same time as this step, so that the signal line 5, the ground line 6, the bias line 8a, the stub 10, and the high-frequency circuit section (this In the embodiment, a patch antenna 11 is formed on the substrate 1.

最後に、信号線5を跨いで接地線6を結ぶエアブリッジ9することによって、本実施形態の半導体装置100が得られる。   Finally, the air bridge 9 that connects the ground wire 6 across the signal line 5 is used to obtain the semiconductor device 100 of the present embodiment.

次に、本実施形態1の半導体装置100において、上述の発振素子15の代わりに用いることができ、発振素子15とは異なる構造を有する発振素子の例を説明する。図9、図10および図11は、それぞれ図2中の線C−Cに沿った断面図に対応している。   Next, in the semiconductor device 100 of the first embodiment, an example of an oscillation element that can be used in place of the above-described oscillation element 15 and has a structure different from the oscillation element 15 will be described. 9, FIG. 10 and FIG. 11 correspond to the cross-sectional views along line CC in FIG.

まず、発振素子の第1の例を図9を参照しながら説明する。図9に示すように、発振素子15Bは、基板1の最上部に形成され、凸状部18bを有するn型半導体層2Bと、凸状部18b上に形成された信号線5と、n型半導体層2B上に形成された接地線6とから構成されたガンダイオードである。特に、本例では、n型半導体層2Bが、n型不純物であるSiの濃度が1×1017〜1×1018(cm-3)、凸状部の膜厚が約2.0μmであるn−半導体層2で形成されている。凸状部18bは、高さ(図中のL)0.4μmとなっている。n型半導体層2Bの形成は、通常のフォトリソグラフィー技術と一般的なエッチング手法によって行なわれる。なお、凸状部18bの直径は、2〜200μmの範囲内で任意に設定してよい。 First, a first example of an oscillation element will be described with reference to FIG. As shown in FIG. 9, the oscillation element 15B is formed on the uppermost portion of the substrate 1, and includes an n-type semiconductor layer 2B having a convex portion 18b, a signal line 5 formed on the convex portion 18b, and an n-type semiconductor layer. It is a Gunn diode composed of a ground line 6 formed on the semiconductor layer 2B. In particular, in this example, the n-type semiconductor layer 2B has a concentration of Si, which is an n-type impurity, of 1 × 10 17 to 1 × 10 18 (cm −3 ), and a film thickness of the convex portion is about 2.0 μm. The n − semiconductor layer 2 is formed. The convex portion 18b has a height (L in the drawing) of 0.4 μm. The n-type semiconductor layer 2B is formed by a normal photolithography technique and a general etching technique. In addition, you may set the diameter of the convex-shaped part 18b arbitrarily within the range of 2-200 micrometers.

ここで、発振素子15Bの動作を説明する。発振素子15Bでは、バイアス端子8を通じて信号線5に印加されるバイアス電圧が正電圧である場合、凸状部18bの上面が信号線5とほぼ等電位に、n−半導体層2の接地線6との接触面が、接地線6とほぼ等電位になり、凸状部18b内にn−半導体層2の厚さ方向への電界が生じる。従って、凸状部18b内に基板1から信号線5に向かって移動するドメインが形成される。つまり、発振素子15Bはガンダイオードとして機能する。   Here, the operation of the oscillation element 15B will be described. In the oscillation element 15B, when the bias voltage applied to the signal line 5 through the bias terminal 8 is a positive voltage, the upper surface of the convex portion 18b is substantially equipotential with the signal line 5, and the ground line 6 of the n− semiconductor layer 2 is used. Is in contact with the ground line 6, and an electric field in the thickness direction of the n − semiconductor layer 2 is generated in the convex portion 18 b. Accordingly, a domain moving from the substrate 1 toward the signal line 5 is formed in the convex portion 18b. That is, the oscillation element 15B functions as a Gunn diode.

なお、発振素子15Bの発振周波数は、凸状部18bの高さLで決まり、ここでは0.4μmである。ただしこれは設計事項の1つであり、凸状部18bの高さLは、n型半導体層2Bのエッチング深さに対応するため、約0.1〜1μmの間で、所望の発振周波数が得られるよう適宜設計することが好ましい。   The oscillation frequency of the oscillation element 15B is determined by the height L of the convex portion 18b, and is 0.4 μm here. However, this is one of the design matters. Since the height L of the convex portion 18b corresponds to the etching depth of the n-type semiconductor layer 2B, the desired oscillation frequency is between about 0.1 to 1 μm. It is preferable to design appropriately so that it may be obtained.

発振素子15Bは、閾値電界Ethより大きな電界において高周波発振特性を示した。また、その発振周波数は、凸状部18bの高さLが0.4μmで、不純物濃度が5×1017(cm-3)以下である場合に、単純なダイポールモードとして計算されるものよりも大きなものであった。さらに、その発振周波数は、凸状部18bの高さLが1μmでは、不純物濃度5×1017〜1×1018(cm-3)の範囲において単純なダイポールモードでの発振が観測された。一方、上記発振周波数は、その発振周波数は、半導体装置100のバイアス端子8に印加される直流電圧値によって若干変化し、発振周波数の調整が可能であった。なお、これらの動作状態では、半導体装置100では、パッチアンテナより空間に電界が放射されることが確認された。 The oscillation element 15B exhibited high-frequency oscillation characteristics in an electric field larger than the threshold electric field Eth. The oscillation frequency is higher than that calculated as a simple dipole mode when the height L of the convex portion 18b is 0.4 μm and the impurity concentration is 5 × 10 17 (cm −3 ) or less. It was a big one. In addition, when the height L of the convex portion 18b is 1 μm, oscillation in a simple dipole mode was observed in the impurity concentration range of 5 × 10 17 to 1 × 10 18 (cm −3 ). On the other hand, the oscillation frequency slightly changes depending on the DC voltage value applied to the bias terminal 8 of the semiconductor device 100, and the oscillation frequency can be adjusted. In these operating states, it was confirmed that the electric field is radiated from the patch antenna to the space in the semiconductor device 100.

次に、発振素子の第2の例を図10を参照しながら説明する。図10に示すように、発振素子15Cは、基板1の最上部に形成され、凸状部18cを有するn型半導体層2Cと、凸状部18c上に形成された信号線5と、n型半導体層2C上に形成された接地線6とから構成されたガンダイオードである。特に、本例では、n型半導体層2Cが、n型不純物であるSiの濃度が1×1017〜1×1018(cm-3)、凸状部の膜厚が約2.0μmであるn−半導体層2と、n−半導体層2上に形成され、n型不純物の濃度がn−半導体層2よりも高い(不純物であるSiの濃度が1×1019(cm-3))n+半導体層12cとで構成されている。凸状部18cは、高さ(図中のL)0.4μmとなっている。n型半導体層2Cの形成は、通常のフォトリソグラフィー技術と一般的なエッチング手法によって行なわれる。なお、凸状部18cの直径は、2〜200μmの範囲内で任意に設定してよい。 Next, a second example of the oscillation element will be described with reference to FIG. As shown in FIG. 10, the oscillation element 15C is formed on the uppermost portion of the substrate 1, and includes an n-type semiconductor layer 2C having a convex portion 18c, a signal line 5 formed on the convex portion 18c, and an n-type. This is a Gunn diode composed of a ground line 6 formed on the semiconductor layer 2C. In particular, in this example, the n-type semiconductor layer 2C has a concentration of Si, which is an n-type impurity, of 1 × 10 17 to 1 × 10 18 (cm −3 ), and a film thickness of the convex portion is about 2.0 μm. The n− semiconductor layer 2 and the n− semiconductor layer 2 formed on the n− semiconductor layer 2 have a higher n-type impurity concentration than the n− semiconductor layer 2 (impurity Si concentration is 1 × 10 19 (cm −3 )) n + And a semiconductor layer 12c. The convex portion 18c has a height (L in the drawing) of 0.4 μm. The n-type semiconductor layer 2C is formed by a normal photolithography technique and a general etching technique. In addition, you may set arbitrarily the diameter of the convex-shaped part 18c within the range of 2-200 micrometers.

n+半導体層12cには、熱拡散法によって不純物であるSiが導入されている。信号線5および接地線6は、n+半導体層12上に位置するように形成されている。   Si, which is an impurity, is introduced into the n + semiconductor layer 12c by a thermal diffusion method. The signal line 5 and the ground line 6 are formed on the n + semiconductor layer 12.

ここで、発振素子15Cの動作を説明する。発振素子15Cでは、バイアス端子8を通じて信号線5に印加されるバイアス電圧が正電圧である場合、凸状部18cにおけるn−半導体層2の上面が信号線5とほぼ等電位に、n−半導体層2の接地線6との接触面が、接地線6とほぼ等電位になり、凸状部18c内にn−半導体層2の厚さ方向への電界が生じる。従って、凸状部18c内に基板1から信号線5に向かって移動するドメインが形成される。つまり、発振素子15Cはガンダイオードとして機能する。   Here, the operation of the oscillation element 15C will be described. In the oscillation element 15C, when the bias voltage applied to the signal line 5 through the bias terminal 8 is a positive voltage, the upper surface of the n − semiconductor layer 2 in the convex portion 18c is substantially equipotential with the signal line 5, and the n − semiconductor. The contact surface of the layer 2 with the ground line 6 becomes substantially equipotential with the ground line 6, and an electric field in the thickness direction of the n − semiconductor layer 2 is generated in the convex portion 18 c. Therefore, a domain moving from the substrate 1 toward the signal line 5 is formed in the convex portion 18c. That is, the oscillation element 15C functions as a Gunn diode.

なお、発振素子15Cの発振周波数は、凸状部18cの高さLで決まり、ここでは0.4μmである。ただしこれは設計事項の1つであり、凸状部18cの高さLは、n型半導体層2Cのエッチング深さに対応するため、約0.1〜1μmの間で、所望の発振周波数が得られるよう適宜設計することが好ましい。   The oscillation frequency of the oscillation element 15C is determined by the height L of the convex portion 18c, and is 0.4 μm here. However, this is one of the design matters. Since the height L of the convex portion 18c corresponds to the etching depth of the n-type semiconductor layer 2C, the desired oscillation frequency is between about 0.1 to 1 μm. It is preferable to design appropriately so that it may be obtained.

次に、発振素子の第3の例を図11を参照しながら説明する。図11に示すように、発振素子15Dは、基板1の最上部に形成され、凸状部18dを有するn型半導体層2Cと、凸状部18d上に形成された信号線5と、n型半導体層2C上に形成された接地線6とから構成されたガンダイオードである。特に、本例では、n型半導体層2Dが、n型不純物であるSiの濃度が1×1017〜1×1018(cm-3)、凸状部の膜厚が約2.0μmであるn−半導体層2と、n−半導体層2内に形成され、n型不純物の濃度がn−半導体層2よりも高い(不純物であるSiの濃度が1×1019(cm-3))n+半導体領域12dとで構成されている。凸状部18dは、高さが0.4μmとなっている。また、凸状部18dにおけるn+半導体領域12dの下面と接地線6と接触しているn+半導体層12dの下面との間の距離(図11中に示すL)も、凸状部18dの高さとほぼ同じ、0.4μmとなっている。n型半導体層2Cの形成は、通常のフォトリソグラフィー技術と一般的なエッチング手法によって行なわれる。なお、凸状部18dの直径は、2〜200μmの範囲内で任意に設定してよい。 Next, a third example of the oscillation element will be described with reference to FIG. As shown in FIG. 11, the oscillation element 15D is formed on the uppermost portion of the substrate 1, and includes an n-type semiconductor layer 2C having a convex portion 18d, a signal line 5 formed on the convex portion 18d, and an n-type semiconductor layer. This is a Gunn diode composed of a ground line 6 formed on the semiconductor layer 2C. In particular, in this example, the n-type semiconductor layer 2D has a concentration of Si as an n-type impurity of 1 × 10 17 to 1 × 10 18 (cm −3 ), and a film thickness of the convex portion is about 2.0 μm. The n− semiconductor layer 2 and the n− semiconductor layer 2 are formed, and the concentration of the n-type impurity is higher than that of the n− semiconductor layer 2 (the concentration of Si as an impurity is 1 × 10 19 (cm −3 )) n + The semiconductor region 12d is configured. The convex portion 18d has a height of 0.4 μm. Further, the distance (L shown in FIG. 11) between the lower surface of the n + semiconductor region 12d in the convex portion 18d and the lower surface of the n + semiconductor layer 12d in contact with the ground line 6 is also the height of the convex portion 18d. It is approximately the same, 0.4 μm. The n-type semiconductor layer 2C is formed by a normal photolithography technique and a general etching technique. In addition, you may set arbitrarily the diameter of the convex-shaped part 18d within the range of 2-200 micrometers.

n+半導体領域12dは、n−半導体層2にイオン注入法によって不純物であるSiを導入することにより形成されている。信号線5および接地線6は、n+半導体領域12上に位置するように形成されている。   The n + semiconductor region 12d is formed by introducing Si as an impurity into the n− semiconductor layer 2 by ion implantation. The signal line 5 and the ground line 6 are formed so as to be located on the n + semiconductor region 12.

ここで、発振素子15Dの動作を説明する。発振素子15Dでは、バイアス端子8を通じて信号線5に印加されるバイアス電圧が正電圧である場合、凸状部18dにおけるn+半導体領域12dの下面が信号線5とほぼ等電位に、接地線6と接触しているn+半導体層12dの下面が接地線6とほぼ等電位になり、凸状部18d内にn−半導体層2の厚さ方向への電界が生じる。従って、凸状部18d内に基板1から信号線5に向かって移動するドメインが形成される。つまり、発振素子15Dはガンダイオードとして機能する。   Here, the operation of the oscillation element 15D will be described. In the oscillation element 15D, when the bias voltage applied to the signal line 5 through the bias terminal 8 is a positive voltage, the lower surface of the n + semiconductor region 12d in the convex portion 18d is substantially equipotential with the signal line 5, and the ground line 6 The lower surface of the n + semiconductor layer 12d in contact with the ground line 6 is almost equipotential, and an electric field in the thickness direction of the n− semiconductor layer 2 is generated in the convex portion 18d. Accordingly, a domain moving from the substrate 1 toward the signal line 5 is formed in the convex portion 18d. That is, the oscillation element 15D functions as a Gunn diode.

なお、発振素子15Dの発振周波数は、凸状部18dの高さ、すなわち凸状部18dにおけるn+半導体領域12dの下面と接地線6と接触しているn+半導体層12dの下面との間の距離Lで決まり、ここでは0.4μmである。ただしこれは設計事項の1つであり、凸状部18dの高さ(すなわち凸状部18dにおけるn+半導体領域12dの下面と接地線6と接触しているn+半導体層12dの下面との間の距離L)は、n型半導体層2Dのエッチング深さに対応するため、約0.1〜1μmの間で、所望の発振周波数が得られるよう適宜設計することが好ましい。   The oscillation frequency of the oscillation element 15D is the distance between the height of the convex portion 18d, that is, the lower surface of the n + semiconductor region 12d in the convex portion 18d and the lower surface of the n + semiconductor layer 12d in contact with the ground line 6. L, which is 0.4 μm here. However, this is one of the design matters, and is between the height of the convex portion 18d (that is, between the lower surface of the n + semiconductor region 12d in the convex portion 18d and the lower surface of the n + semiconductor layer 12d in contact with the ground line 6). In order to correspond to the etching depth of the n-type semiconductor layer 2D, the distance L) is preferably designed as appropriate so that a desired oscillation frequency is obtained between about 0.1 to 1 μm.

発振素子15Cおよび15Dも、上記発振素子15Bと同様に、閾値電界Ethより大きな電界において高周波発振特性を示し、発振素子15Cおよび15Dを組み込んだ各半導体装置100では、パッチアンテナより空間に電界が放射されることが確認された。   Similarly to the oscillation element 15B, the oscillation elements 15C and 15D exhibit high-frequency oscillation characteristics in an electric field larger than the threshold electric field Eth. In each semiconductor device 100 incorporating the oscillation elements 15C and 15D, an electric field is radiated into the space from the patch antenna. It was confirmed that

(実施形態2)
本実施形態では、上記実施形態1とは異なる構造を有する半導体装置を、図12および図13を参照しながら説明する。図12は、本実施形態の半導体装置を示す上面図である。図13は、図12中の線E−Eに沿った断面のうち、発振素子付近を拡大して示した図である。なお、簡単のために、上記実施形態1と共通する構成要素は、同一の参照符号で示す。
(Embodiment 2)
In the present embodiment, a semiconductor device having a structure different from that of the first embodiment will be described with reference to FIGS. FIG. 12 is a top view showing the semiconductor device of this embodiment. FIG. 13 is an enlarged view of the vicinity of the oscillation element in the cross section taken along line EE in FIG. For the sake of simplicity, the same components as those in the first embodiment are denoted by the same reference numerals.

図12および図13に示すように、本実施形態の半導体装置200は、凸状部18eを有するn型半導体層2Eを最上部に有する基板1と、基板1の上面上に形成され、n型半導体層2Eの凸状部18eの上を通って延びる信号線5と、基板1の下面上に形成され、信号線5と伝送線路を形成する接地線6と、基板1の上面上に信号線5から離間して形成され、接地線6と接続された接地電極36と、n型半導体層2Eと、信号線5および接地電極36とから構成される発振素子15Eと、基板1上に形成され、信号線5に接続された高周波利用回路部11とを備えている。   As shown in FIGS. 12 and 13, the semiconductor device 200 of this embodiment is formed on a substrate 1 having an n-type semiconductor layer 2 </ b> E having a convex portion 18 e at the top, and an upper surface of the substrate 1. A signal line 5 extending over the convex portion 18e of the semiconductor layer 2E, a ground line 6 formed on the lower surface of the substrate 1 and forming the signal line 5 and the transmission line, and a signal line on the upper surface of the substrate 1 5 is formed on the substrate 1, and is formed on the substrate 1. The oscillation element 15 E is formed from the ground electrode 36 that is spaced apart from the ground 5 and connected to the ground line 6, the n-type semiconductor layer 2 E, the signal line 5, and the ground electrode 36. And a high-frequency circuit 11 connected to the signal line 5.

具体的には、本実施形態では、ノンドープの半絶縁性GaAsで形成された母基板を用意し、この母基板の上にn型半導体層2Eとしてエピタキシャル成長によってSiドープGaAs薄膜が形成されたものを基板1として用いている。   Specifically, in this embodiment, a mother substrate formed of non-doped semi-insulating GaAs is prepared, and an Si-doped GaAs thin film is formed on this mother substrate by epitaxial growth as an n-type semiconductor layer 2E. It is used as the substrate 1.

信号線5と接地線6とは、膜厚5μm程度の金属薄膜を用いて基板1上に直接形成されてマイクロストリップ型の伝送線路を構成しており、接地電極36は、基板1を貫通するヴィアホールを埋めるコンタクトプラグ37を通じて接地されている。   The signal line 5 and the ground line 6 are directly formed on the substrate 1 using a metal thin film having a film thickness of about 5 μm to form a microstrip type transmission line, and the ground electrode 36 penetrates the substrate 1. It is grounded through a contact plug 37 filling the via hole.

本実施形態では、オーミック接触を、信号線5および接地電極36の、n型半導体層2Eに対する接触界面にAuGeNiあるいはAuGe合金を形成し、300℃の熱処理を行なうことによって形成している。さらに本実施形態では、信号線5および接地電極36にAuの電界メッキが施されている。   In this embodiment, the ohmic contact is formed by forming AuGeNi or an AuGe alloy at the contact interface between the signal line 5 and the ground electrode 36 with respect to the n-type semiconductor layer 2E and performing a heat treatment at 300 ° C. Furthermore, in this embodiment, the signal line 5 and the ground electrode 36 are subjected to Au electroplating.

また、信号線5は、スタブ10が接続されたバイアス線8aを通じてバイアス端子8に接続されている。つまり、外部電源によってバイアス端子8を通じて直流電圧がn型半導体層2Eに印加される構成となっており、信号線5と接地電極36とn型半導体層2Eとで構成される発振素子15Eがガンダイオードとなっている。   The signal line 5 is connected to the bias terminal 8 through the bias line 8a to which the stub 10 is connected. That is, a DC voltage is applied to the n-type semiconductor layer 2E through the bias terminal 8 by an external power supply, and the oscillation element 15E formed of the signal line 5, the ground electrode 36, and the n-type semiconductor layer 2E is a gun. It is a diode.

さらに、信号線5の両端には、高周波利用回路11として金属薄膜で形成されたパッチアンテナが接続され、発振素子15Eで発生した高周波電力が空間に放射されるよう設計されている。なお、パッチアンテナの形状は、動作周波数帯域に併せて適宜変更可能である。   Furthermore, a patch antenna formed of a metal thin film is connected to both ends of the signal line 5 as the high-frequency utilization circuit 11, and the high-frequency power generated by the oscillation element 15E is designed to be radiated into the space. The shape of the patch antenna can be changed as appropriate according to the operating frequency band.

ここで、図13を参照しながら発振素子15Eをさらに説明する。   Here, the oscillation element 15E will be further described with reference to FIG.

本実施形態では、発振素子15Eは、図13に示すように、n型半導体層2Eが、n型不純物であるSiの濃度が5×1017(cm-3)、膜厚が約0.2μmであるn−半導体層2と、n−半導体層2の上下に形成され、n型不純物の濃度がn−半導体層2よりも高い(不純物であるSiの濃度が1×1019(cm-3))n+半導体層12aおよび12bとで構成されている。また、図13に示すように、n−半導体層2と、その上に形成されたn+半導体層12aとは、凸状部18eを形成している。 In the present embodiment, as shown in FIG. 13, in the oscillation element 15E, the n-type semiconductor layer 2E has a concentration of Si as an n-type impurity of 5 × 10 17 (cm −3 ) and a film thickness of about 0.2 μm. The n-semiconductor layer 2 is formed above and below the n-semiconductor layer 2, and the concentration of n-type impurities is higher than that of the n-semiconductor layer 2 (the concentration of Si as an impurity is 1 × 10 19 (cm −3). )) N + semiconductor layers 12a and 12b. As shown in FIG. 13, the n− semiconductor layer 2 and the n + semiconductor layer 12a formed thereon form a convex portion 18e.

さらに、信号線5および接地線6は、基板1上に直接形成されているが、特に、n型半導体層2Eが形成されている領域上では、信号線5は、n+半導体層12a上に位置するように形成されており、接地線6は、基板1を挟んでn+半導体層12bと重なる位置するように形成されている。   Furthermore, the signal line 5 and the ground line 6 are formed directly on the substrate 1, but the signal line 5 is located on the n + semiconductor layer 12a particularly in the region where the n-type semiconductor layer 2E is formed. The ground line 6 is formed so as to overlap the n + semiconductor layer 12b with the substrate 1 interposed therebetween.

なお、本実施形態では、ビアホールもn+半導体層12bを貫通するように形成しているが、この構成に限定されない。例えば、基板1上のn型半導体層2Eが形成されていない領域にビアホールを形成し、接地電極36と接地線6とコンタクトプラグで接続してもよい。   In the present embodiment, the via hole is also formed so as to penetrate the n + semiconductor layer 12b. However, the present invention is not limited to this configuration. For example, a via hole may be formed in a region on the substrate 1 where the n-type semiconductor layer 2E is not formed, and the ground electrode 36, the ground line 6 and the contact plug may be connected.

つまり、本実施形態の発振素子15Eは、上記実施形態1で説明した発振素子15とほぼ同じ構造であり、接地電極36が接地線6に、基板1を貫通するヴィアホールを埋めるコンタクトプラグ37によって接続されている点のみが異なる。   That is, the oscillation element 15E of the present embodiment has substantially the same structure as the oscillation element 15 described in the first embodiment, and the ground electrode 36 is formed by the contact plug 37 that fills the ground line 6 with the via hole penetrating the substrate 1. The only difference is that they are connected.

本実施形態の半導体装置200でも、上記実施形態1と同様に、伝送線路を構成する信号線5および接地線6と、発振素子15Eと、信号線5に接続された高周波利用回路部(本実施形態ではパッチアンテナ)11とが、1つの基板に組み込まれる構造となっている。つまり、半導体装置200では、フリップチップ実装などによることなく、上記の精度で発振素子15E’が実装される。従って、本実施形態の半導体装置200では、テラヘルツ帯域における特性のバラツキが抑制される。   Also in the semiconductor device 200 of the present embodiment, as in the first embodiment, the signal line 5 and the ground line 6 that constitute the transmission line, the oscillation element 15E, and the high-frequency utilization circuit unit connected to the signal line 5 (this embodiment) In this embodiment, the patch antenna) 11 is incorporated into one substrate. That is, in the semiconductor device 200, the oscillation element 15E 'is mounted with the above accuracy without using flip chip mounting or the like. Therefore, in the semiconductor device 200 of this embodiment, variation in characteristics in the terahertz band is suppressed.

また、本実施形態の半導体装置200でも、発振素子15Eをワイヤやバンプを用いて高周波利用回路11に接続する必要がない。このため、ピル型パッケージおよびフリップチップ実装等に比べて、伝送線路長が短縮され、ミリ波帯域からテラヘルツ帯域にかけて、信号の伝送損失を小さくすることができる。従って、高周波利用回路部11を通じて、高周波信号を空間や外部回路に効率よく伝達することが可能である。   Also in the semiconductor device 200 of the present embodiment, it is not necessary to connect the oscillation element 15E to the high frequency utilization circuit 11 using a wire or a bump. For this reason, the transmission line length is shortened compared to the pill type package and the flip chip mounting, and the signal transmission loss can be reduced from the millimeter wave band to the terahertz band. Accordingly, it is possible to efficiently transmit a high frequency signal to a space or an external circuit through the high frequency utilization circuit unit 11.

特に、マイクロストリップ型伝送線路は、その高周波特性に関して解析が十分行われており、電磁界シミュレーションにおいても精度の高いモデルが提供されている。従って、本実施形態の半導体装置200では、高精度でマイクロストリップ型の伝送線路を設計する必要が有る場合に、非常に有用である。   In particular, the microstrip transmission line has been sufficiently analyzed for its high-frequency characteristics, and a highly accurate model is provided in electromagnetic field simulation. Therefore, the semiconductor device 200 of the present embodiment is very useful when it is necessary to design a microstrip type transmission line with high accuracy.

さらに、特に本実施形態では、n−半導体層2の厚さLを適宜設計することによって、所望の発振周波数を得ることができる。一般的な半導体装置の製造プロセスにおいて、n−半導体層2の厚さLは、例えば、配線間の距離に比べて非常に小さくすることが容易であり、また1ナノメートル程度の膜厚制御性を実現することも可能である。従って、発振素子15Eをより高い周波数で動作させることが容易であり、非常に高い周波数でしかも発振周波数の良好な制御性を有する半導体装置を提供することができる。   Further, particularly in the present embodiment, a desired oscillation frequency can be obtained by appropriately designing the thickness L of the n − semiconductor layer 2. In a general semiconductor device manufacturing process, the thickness L of the n − semiconductor layer 2 can be easily reduced, for example, compared to the distance between wirings, and the film thickness can be controlled to about 1 nanometer. Can also be realized. Accordingly, it is easy to operate the oscillation element 15E at a higher frequency, and it is possible to provide a semiconductor device having a very high frequency and good controllability of the oscillation frequency.

また、本実施形態の半導体装置200でも、発振素子15Eが1つ設けられているが、これに限定されない。例えば、本実施形態の半導体装置200には、n−半導体層2の厚さLの異なる発振素子を、発振素子15Eとは基板1上の別の場所に形成することも可能である。このため、複数の異なる周波数を用いる通信方式で用いられる通信機器、あるいは複数の周波数帯域を切り替える通信機器などに、本実施形態の半導体装置200を用いれば、通信機器を小型化できる。   In the semiconductor device 200 of the present embodiment, one oscillation element 15E is provided, but the present invention is not limited to this. For example, in the semiconductor device 200 of the present embodiment, it is possible to form an oscillation element having a thickness L different from that of the n − semiconductor layer 2 at a different location on the substrate 1 from the oscillation element 15E. For this reason, if the semiconductor device 200 of this embodiment is used for a communication device used in a communication method using a plurality of different frequencies or a communication device that switches a plurality of frequency bands, the communication device can be reduced in size.

また、本実施形態において、基板1として、InP基板上にn型半導体層2Eをエピタキシャル成長したものを用いれば、n型半導体層2Eの結晶性が単結晶材料とほぼ同等となり、発振素子15Eの特性が向上するという効果も得られる。   Further, in this embodiment, if the substrate 1 is obtained by epitaxially growing the n-type semiconductor layer 2E on the InP substrate, the crystallinity of the n-type semiconductor layer 2E becomes almost equal to that of the single crystal material, and the characteristics of the oscillation element 15E are obtained. The effect of improving is also obtained.

(その他の実施形態)
なお、上記各実施形態において、発振素子15、15B、15C、15Dおよび15Eのn型半導体層2A、2B、2C、2Dおよび2Eの不純物濃度と図16とに基づいて、n−半導体層2の厚さ(発振素子15Bおよび15Cの場合、凸状部の高さ、発振素子15Dの場合、凸状部18dにおけるn+半導体領域12dの下面と接地線6と接触しているn+半導体層12dの下面との間の距離)Lを、0.1〜10μmの範囲内としているが、高周波動作を目的としない用途では、n−半導体層2の厚さLを10μm以上としてもよい。
(Other embodiments)
In each of the above embodiments, based on the impurity concentration of the n-type semiconductor layers 2A, 2B, 2C, 2D and 2E of the oscillation elements 15, 15B, 15C, 15D and 15E and FIG. Thickness (in the case of the oscillation elements 15B and 15C, the height of the convex portion, in the case of the oscillation element 15D, the lower surface of the n + semiconductor region 12d in the convex portion 18d and the lower surface of the n + semiconductor layer 12d in contact with the ground line 6 L) is in the range of 0.1 to 10 μm, but in applications not intended for high-frequency operation, the thickness L of the n − semiconductor layer 2 may be 10 μm or more.

また、ダイポールモードおよびハイブリッドモードが発生する不純物濃度は、図17に示される斜線部の領域であることが経験的に求められている。従って、図17に基づいて、用途毎に発振素子に求められる特性に応じて、上記で挙げた発振素子15、15B、15C、15Dおよび15Eのn型半導体層2A、2B、2C、2Dおよび2Eの不純物濃度を適宜選択してもよい。   Further, it is empirically required that the impurity concentration in which the dipole mode and the hybrid mode are generated is a shaded area shown in FIG. Therefore, based on FIG. 17, the n-type semiconductor layers 2A, 2B, 2C, 2D and 2E of the oscillation elements 15, 15B, 15C, 15D and 15E mentioned above are selected according to the characteristics required for the oscillation element for each application. The impurity concentration may be selected as appropriate.

さらに、各実施形態の半導体装置において、発振素子15、15B、15C、15Dおよび15Eのn型半導体層2A、2B、2C、2Dおよび2Eは、閃亜鉛構造を有する直接遷移型の化合物半導体で、ガン効果を示すものであればいずれの材料で形成されていてもよい。具体的には、閃亜鉛構造を有する直接遷移型の化合物半導体は、GaAs、InP、InSb、ZnSe、CdTe等、あるいは、これらの混晶である。なお、n型半導体層2A、2B、2C、2Dおよび2Eに導入されるn型不純物は、n型半導体層2A、2B、2C、2Dおよび2EがInPから形成されている場合Si、S、Se等を、GaAsから形成されている場合S等を用いればよい。   Furthermore, in the semiconductor device of each embodiment, the n-type semiconductor layers 2A, 2B, 2C, 2D, and 2E of the oscillation elements 15, 15B, 15C, 15D, and 15E are direct transition type compound semiconductors having a zinc flash structure. Any material that exhibits a cancer effect may be used. Specifically, the direct transition type compound semiconductor having a zinc flash structure is GaAs, InP, InSb, ZnSe, CdTe, or a mixed crystal thereof. Note that n-type impurities introduced into the n-type semiconductor layers 2A, 2B, 2C, 2D, and 2E are Si, S, and Se when the n-type semiconductor layers 2A, 2B, 2C, 2D, and 2E are formed of InP. Or the like may be used if S is formed from GaAs.

またさらに、各実施形態の半導体装置において、発振素子15、15B、15C、15Dおよび15Eのn型半導体層2A、2B、2C、2Dおよび2Eを、ガスソースMBE法を用いてエピタキシャル成長によって形成されたSiドープGaxIn(1-x)yAs(1-y)で形成してもよい。ここで0≦x≦0.53、0.05≦y≦0.2であり、n型不純物であるSiのドーピング濃度は1×1017(cm-3)であることが好ましい。このように、GaInAs系半導体にNを導入することによって、GaInAs中の電子の飽和速度を小さくなり、発振素子の発信周波数が若干低下するが、発振素子の動作は安定性が増す。従って、安定動作が求められる用途には、n型半導体層2A、2B、2C、2Dおよび2Eが、ガスソースMBE法を用いてエピタキシャル成長によって形成されたSiドープGaxIn(1-x)yAs(1-y)で形成された半導体装置100が非常に適している。 Furthermore, in the semiconductor device of each embodiment, the n-type semiconductor layers 2A, 2B, 2C, 2D, and 2E of the oscillation elements 15, 15B, 15C, 15D, and 15E are formed by epitaxial growth using the gas source MBE method. Si-doped Ga x an in may be formed by (1-x) N y As (1-y). Here, 0 ≦ x ≦ 0.53 and 0.05 ≦ y ≦ 0.2, and the doping concentration of Si, which is an n-type impurity, is preferably 1 × 10 17 (cm −3 ). Thus, by introducing N into the GaInAs semiconductor, the saturation rate of electrons in GaInAs is reduced and the oscillation frequency of the oscillation element is slightly reduced, but the operation of the oscillation element is increased in stability. Therefore, for applications that require stable operation, the n-type semiconductor layers 2A, 2B, 2C, 2D, and 2E are formed by Si-doped Ga x In (1-x) N y formed by epitaxial growth using the gas source MBE method. The semiconductor device 100 formed of As (1-y) is very suitable.

さらにまた、上記各実施形態では、基板1として、Feドープの半絶縁性InP、あるいはノンドープの半絶縁性GaAsで形成された母基板を用意し、この母基板の上にn型半導体層2A、2B、2C、2Dあるいは2Eとしてエピタキシャル成長によってSiドープInP薄膜またはSiドープGaAs薄膜が形成されたものを基板1として用いているが、これに限定されない。例えば、母基板として、セラミックス、ベンゾシクロブテン(BCB)、ポリイミド樹脂、液晶ポリマーなどで形成された基板を用いてもよい。特に、セラミックス、ベンゾシクロブテン(BCB)、ポリイミド樹脂、液晶ポリマーなどで形成された基板を母基板として用いる場合、半導体基板を母基板として用いた場合に比べて材料の入手が容易であり、製造コストを低減することができる。   Furthermore, in each of the above-described embodiments, a mother substrate formed of Fe-doped semi-insulating InP or non-doped semi-insulating GaAs is prepared as the substrate 1, and the n-type semiconductor layer 2A, Although a substrate in which a Si-doped InP thin film or a Si-doped GaAs thin film is formed by epitaxial growth as 2B, 2C, 2D, or 2E is used as the substrate 1, it is not limited to this. For example, a substrate formed of ceramics, benzocyclobutene (BCB), polyimide resin, liquid crystal polymer, or the like may be used as the mother substrate. In particular, when a substrate formed of ceramics, benzocyclobutene (BCB), polyimide resin, liquid crystal polymer, or the like is used as a mother substrate, it is easier to obtain materials than when a semiconductor substrate is used as a mother substrate. Cost can be reduced.

また、本実施形態では、発振素子15、15B、15C、15Dおよび15Eとしてガンダイオードを用いた場合について説明したが、ガンダイオードに限られず、他の負性抵抗特性を示す2端子素子を用いることも可能である。他の負性抵抗特性を示す2端子素子としては、電子のなだれ現象を用いたIMPATTダイオード、負性抵抗特性を用いたトンネルダイオードが挙げられる。   In the present embodiment, the case where the Gunn diode is used as the oscillation elements 15, 15B, 15C, 15D, and 15E has been described. However, the present invention is not limited to the Gunn diode, and other two-terminal elements that exhibit negative resistance characteristics are used. Is also possible. Examples of other two-terminal elements exhibiting negative resistance characteristics include IMPATT diodes using an avalanche phenomenon of electrons and tunnel diodes using negative resistance characteristics.

本実施形態では、半導体装置100に高周波利用回路11として、パッチアンテナを設けたが、これに限定されず、他の高周波動作に利用される回路、例えば、フィルタ、伝送線路、ミキサ、増幅器などを設けることも勿論可能である。   In the present embodiment, the patch antenna is provided as the high-frequency utilization circuit 11 in the semiconductor device 100. However, the present invention is not limited to this, and other circuits that are utilized for high-frequency operation, such as filters, transmission lines, mixers, amplifiers, and the like. Of course, it is also possible to provide it.

本発明は、マイクロ波帯域からミリ波帯域、さらにはテラヘルツの周波数帯域での動作が必要な高周波機器などに有用である。   The present invention is useful for a high-frequency device or the like that needs to operate in a microwave band, a millimeter wave band, or a terahertz frequency band.

図1は、半導体装置を示す上面図である。FIG. 1 is a top view showing a semiconductor device. 図2は、図1中に示されている発振素子付近の拡大図である。FIG. 2 is an enlarged view of the vicinity of the oscillation element shown in FIG. 図3(a)、(b)および(c)は、それぞれ図2中の線A−A、線B−Bおよび線C−Cに沿った断面図である。3A, 3B, and 3C are cross-sectional views taken along lines AA, BB, and CC in FIG. 2, respectively. 図4は、図1中に示されている発振素子付近の斜視図である。4 is a perspective view of the vicinity of the oscillation element shown in FIG. 図5は、発振素子の動作を模式的に示す断面図である。FIG. 5 is a cross-sectional view schematically showing the operation of the oscillation element. 図6(a)〜(c)は、半導体装置の発振素子の作製方法を示す工程断面図である。6A to 6C are process cross-sectional views illustrating a method for manufacturing an oscillation element of a semiconductor device. 図7(a)〜(c)は、半導体装置の発振素子の作製方法を示す工程断面図である。7A to 7C are process cross-sectional views illustrating a method for manufacturing an oscillation element of a semiconductor device. 図8(a)〜(c)は、半導体装置の発振素子の作製方法を示す工程断面図である。8A to 8C are process cross-sectional views illustrating a method for manufacturing an oscillation element of a semiconductor device. 図9は、発振素子の断面図である。FIG. 9 is a cross-sectional view of the oscillation element. 図10は、発振素子の断面図である。FIG. 10 is a cross-sectional view of the oscillation element. 図11は、発振素子の断面図である。FIG. 11 is a cross-sectional view of the oscillation element. 図12は、半導体装置を示す上面図である。FIG. 12 is a top view showing the semiconductor device. 図13は、図12中の線E−Eに沿った断面のうち、発振素子付近を拡大して示した図である。FIG. 13 is an enlarged view of the vicinity of the oscillation element in the cross section taken along line EE in FIG. 図14は、プレーナ型ガンダイオードにおいてガン効果が生じる原理を模式的に示す図である。FIG. 14 is a diagram schematically showing the principle of generating a gun effect in a planar type Gunn diode. 図15は、n型のGaAsを用いたガンダイオードにおける、電界強度と電子の走行速度との関係を示す図である。FIG. 15 is a diagram showing the relationship between electric field strength and electron traveling speed in a Gunn diode using n-type GaAs. 図16は、ガン効果が生じる条件を表す図である。FIG. 16 is a diagram illustrating conditions under which the cancer effect occurs. 図17は、最も基本的なダイポールモードのf0を示す図である。FIG. 17 is a diagram illustrating f0 in the most basic dipole mode. 図18は、ガンダイオードがマイクロストリップ線路を構成する平板回路基板にフリップチップ実装されている例を表す図である。FIG. 18 is a diagram illustrating an example in which a Gunn diode is flip-chip mounted on a flat circuit board constituting a microstrip line.

符号の説明Explanation of symbols

1 基板
2 n−半導体層
2A、2B、2C、2D 2E n型半導体層
4 ドメイン
5 信号線
6 接地線
7 接地端子
8 バイアス端子
8a バイアス線
9 エアブリッジ
10 スタブ
11 高周波利用回路部(パッチアンテナ)
12a、12b、12c n+半導体層
12d n+半導体領域
15、15B、15C、15D、15E 発振素子
18、18b、18c、18d、18e
20 レジスト
21 開口部
22 開口部
23 レジスト
24a、24b 開口部
25 金属薄膜
36 接地電極
37 コンタクトプラグ
100、200 半導体装置
DESCRIPTION OF SYMBOLS 1 Board | substrate 2 n-semiconductor layer 2A, 2B, 2C, 2D 2E n-type semiconductor layer 4 Domain 5 Signal line 6 Ground line 7 Ground terminal 8 Bias terminal 8a Bias line 9 Air bridge 10 Stub 11 High frequency utilization circuit part (patch antenna)
12a, 12b, 12c n + semiconductor layer 12d n + semiconductor regions 15, 15B, 15C, 15D, 15E Oscillating elements 18, 18b, 18c, 18d, 18e
20 Resist 21 Opening 22 Opening 23 Resist 24a, 24b Opening 25 Metal Thin Film 36 Ground Electrode 37 Contact Plug 100, 200 Semiconductor Device

Claims (10)

凸状部を有するn型半導体層を最上部に有する基板と、
上記基板上に形成され、上記n型半導体層の上記凸状部の上を通って延びる信号線と、
上記基板上に形成され、上記信号線と互いに離間して配置され、上記信号線と伝送線路を構成する接地線と、
上記n型半導体層と、上記信号線および上記接地線とから構成される発振素子と、
上記基板上に形成され、上記信号線に接続された高周波利用回路部と、
を備える、半導体装置。
A substrate having an n-type semiconductor layer having a convex portion at the top;
A signal line formed on the substrate and extending over the convex portion of the n-type semiconductor layer;
A grounding wire formed on the substrate, spaced apart from the signal line, and constituting the signal line and a transmission line;
An oscillation element including the n-type semiconductor layer, the signal line, and the ground line;
A high-frequency circuit unit formed on the substrate and connected to the signal line;
A semiconductor device comprising:
請求項1に記載の半導体装置において、
上記n型半導体層は、閃亜鉛構造を有する直接遷移型の化合物半導体で形成されており、
上記発振素子は、ガンダイオードである、半導体装置。
The semiconductor device according to claim 1,
The n-type semiconductor layer is formed of a direct transition type compound semiconductor having a zinc flash structure,
The semiconductor device, wherein the oscillation element is a Gunn diode.
請求項2に記載の半導体装置において、
上記n型半導体層は、GaAs、InP、InSb、ZnSeおよびCdTeからなる群から選択される1種類の化合物半導体、あるいは少なくとも2種類の化合物半導体の混晶から形成されている、半導体装置。
The semiconductor device according to claim 2,
The semiconductor device, wherein the n-type semiconductor layer is formed of one type of compound semiconductor selected from the group consisting of GaAs, InP, InSb, ZnSe, and CdTe, or a mixed crystal of at least two types of compound semiconductors.
請求項2に記載の半導体装置において、
上記n型半導体層は、GaInNAsから形成されている、半導体装置。
The semiconductor device according to claim 2,
The n-type semiconductor layer is a semiconductor device formed of GaInNAs.
請求項1に記載の半導体装置において、
上記高周波利用回路部は、パッチアンテナまたはフィルタからなる、半導体装置。
The semiconductor device according to claim 1,
The high-frequency circuit unit is a semiconductor device including a patch antenna or a filter.
凸状部を有するn型半導体層を最上部に有する基板と、
上記基板の上面上に形成され、上記n型半導体層の上記凸状部の上を通って延びる信号線と、
上記基板の下面上に形成され、上記信号線と伝送線路を形成する接地線と、
上記基板の上面上に上記信号線から離間して形成され、上記接地線と接続された接地電極と、
上記n型半導体層と、上記信号線および上記接地電極とから構成される発振素子と、
上記基板上に形成され、上記信号線に接続された高周波利用回路部と、
を備える、半導体装置。
A substrate having an n-type semiconductor layer having a convex portion at the top;
A signal line formed on the upper surface of the substrate and extending over the convex portion of the n-type semiconductor layer;
A ground line formed on the lower surface of the substrate and forming the signal line and the transmission line;
A ground electrode formed on the upper surface of the substrate and spaced apart from the signal line, and connected to the ground line;
An oscillation element including the n-type semiconductor layer, the signal line, and the ground electrode;
A high-frequency circuit unit formed on the substrate and connected to the signal line;
A semiconductor device comprising:
請求項6に記載の半導体装置において、
上記n型半導体層は、閃亜鉛構造を有する直接遷移型の化合物半導体で形成されており、
上記発振素子は、ガンダイオードである、半導体装置。
The semiconductor device according to claim 6.
The n-type semiconductor layer is formed of a direct transition type compound semiconductor having a zinc flash structure,
The semiconductor device, wherein the oscillation element is a Gunn diode.
請求項7に記載の半導体装置において、
上記n型半導体層は、GaAs、InP、InSb、ZnSeおよびCdTeからなる群から選択される1種類の化合物半導体、あるいは少なくとも2種類の化合物半導体の混晶から形成されている、半導体装置。
The semiconductor device according to claim 7,
The semiconductor device, wherein the n-type semiconductor layer is formed of one type of compound semiconductor selected from the group consisting of GaAs, InP, InSb, ZnSe, and CdTe, or a mixed crystal of at least two types of compound semiconductors.
請求項7に記載の半導体装置において、
上記n型半導体層は、GaInNAsから形成されている、半導体装置。
The semiconductor device according to claim 7,
The n-type semiconductor layer is a semiconductor device formed of GaInNAs.
請求項6に記載の半導体装置において、
上記高周波利用回路部は、パッチアンテナまたはフィルタからなる、半導体装置。
The semiconductor device according to claim 6.
The high-frequency circuit unit is a semiconductor device including a patch antenna or a filter.
JP2003356364A 2003-10-16 2003-10-16 Semiconductor device Pending JP2005123385A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003356364A JP2005123385A (en) 2003-10-16 2003-10-16 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003356364A JP2005123385A (en) 2003-10-16 2003-10-16 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2005123385A true JP2005123385A (en) 2005-05-12

Family

ID=34613632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003356364A Pending JP2005123385A (en) 2003-10-16 2003-10-16 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2005123385A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010811A (en) * 2006-05-31 2008-01-17 Canon Inc Electromagnetic wave oscillator
CN102751385A (en) * 2012-07-06 2012-10-24 中国科学院微电子研究所 Terahertz indium phosphide gunn tube preparation method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010811A (en) * 2006-05-31 2008-01-17 Canon Inc Electromagnetic wave oscillator
CN102751385A (en) * 2012-07-06 2012-10-24 中国科学院微电子研究所 Terahertz indium phosphide gunn tube preparation method

Similar Documents

Publication Publication Date Title
CN102714485B (en) Oscillation circuit having negative differential resistance element and oscillator using the oscillation circuit
US6344658B1 (en) Gunn diode, NRD guide gunn oscillator, fabricating method of gunn diode and structure for assembly of the same
WO2021039223A1 (en) Element and method for manufacturing element
US10594260B2 (en) Element that oscillates or detects terahertz waves
JP2021153185A (en) Semiconductor element
US20210091722A1 (en) Device emitting or detecting terahertz waves, and manufacturing method for device
JP5129443B2 (en) Microstrip for stabilizing quantum well resonant tunnel generators generating millimeter and submillimeter wave electromagnetic waves
JP3946360B2 (en) Gunn diode, manufacturing method thereof, and mounting structure thereof
US6686647B2 (en) Gunn diode and method of manufacturing the same
KR20160069145A (en) A terahertz radiating device and fabricating method for the same
JP2005123385A (en) Semiconductor device
JP2005123458A (en) Semiconductor device
WO2022019136A1 (en) Terahertz module
CN107017310A (en) A kind of plane Gunn diode of high power low noise and preparation method thereof
JP2005142476A (en) Semiconductor device and its manufacturing method
JP2009135619A (en) Gunn diode voltage-controlled oscillator
JP2660808B2 (en) Ultra high frequency semiconductor device and ultra high frequency oscillator
CN116472647A (en) Element and terahertz camera system using the same
JP4831823B2 (en) Gunn diode oscillator
JP5172392B2 (en) Gunn diode voltage controlled oscillator
JP2001185780A (en) Indium phosphorus gunn diode and method for manufacturing the same
JP4648642B2 (en) Gunn diode
JP2022023418A (en) Semiconductor element
Meng et al. Novel 100 GHz GaAs/AlGaAs MQW IMPATT oscillators p+ n single-drift structures on p+ substrates
JP2002134808A (en) Indium phosphorus gunn diode