[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2005142476A - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
JP2005142476A
JP2005142476A JP2003379722A JP2003379722A JP2005142476A JP 2005142476 A JP2005142476 A JP 2005142476A JP 2003379722 A JP2003379722 A JP 2003379722A JP 2003379722 A JP2003379722 A JP 2003379722A JP 2005142476 A JP2005142476 A JP 2005142476A
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor device
semiconductor
substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003379722A
Other languages
Japanese (ja)
Inventor
Koichi Mizuno
紘一 水野
Nobuyuki Otsuka
信之 大塚
Shigeo Yoshii
重雄 吉井
Chiyoujitsuriyo Suzuki
朝実良 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003379722A priority Critical patent/JP2005142476A/en
Publication of JP2005142476A publication Critical patent/JP2005142476A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device by which a variation in characteristics in a range from an microwave band to a terahertz band is suppressed, mounting is easy, and a high-frequency signal is efficiently transmitted to space or an external circuit. <P>SOLUTION: The semiconductor device 100 includes a substrate 1 having a transistor region Rt and an oscillating element region Rg, a bipolar transistor 100t formed on the transistor region Rt of the substrate 1, and a Gunn diode 100g formed on the oscillating element region Rg of the substrate 1. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明は、マイクロ波帯域からミリ波帯域、さらにはテラヘルツの周波数帯域で動作する半導体装置に関する。   The present invention relates to a semiconductor device that operates in a microwave band, a millimeter wave band, and a terahertz frequency band.

近年、情報通信分野における技術の進展は著しく、通信機器が扱う周波数帯域もマイクロ波帯域からミリ波帯域へと、より高い周波数帯域へと変化している。このようなマイクロ波帯からミリ波帯までの高周波帯域を扱う通信用回路などでは、低損失な伝送線路と、高周波信号を発生する発振回路あるいは発振素子と、増幅作用のある能動素子(トランジスタ)と、信号と搬送波とを混合する非線形素子(ミキサ)が重要な回路の構成要素となる。   In recent years, technological progress in the information communication field has been remarkable, and the frequency band handled by communication equipment has also changed from a microwave band to a millimeter wave band to a higher frequency band. In such communication circuits that handle high frequency bands from the microwave band to the millimeter wave band, a low-loss transmission line, an oscillation circuit or an oscillation element that generates a high-frequency signal, and an active element (transistor) that has an amplification function A nonlinear element (mixer) that mixes the signal and the carrier wave is an important circuit component.

従来、マイクロ波帯からミリ波帯にかけての周波数帯を必要とする用途に用いられるトランジスタとしては、化合物半導体を用いたヘテロ接合バイポーラトランジスタ(HBT)、ヘテロ接合電界効果型トランジスタ(HFET)(あるいは高移動度電界効果型トランジスタ:HEMT)が用いられている。これらトランジスタの高周波動作限界を示すひとつの指標が、電流増幅率が1になる電流利得遮断周波数ftであり、現在高周波用途に開発されている素子のftの値は約200GHz〜400GHzと報告されている。さらにもう1つの高周波特性を示す指標である最大発振周波数fmax(電力利得が1になる周波数)も、やはり約200GHz〜400GHzと報告されており、これらトランジスタが400GHz程度までは動作可能であることが示されている。また、周波数混合を実現するミキサとしては同じく化合物半導体を用いたショットキーダイオードや、上記のようなトランジスタの非線形動作を用いる場合が多い。   Conventionally, as a transistor used for an application requiring a frequency band from the microwave band to the millimeter wave band, a heterojunction bipolar transistor (HBT) using a compound semiconductor, a heterojunction field effect transistor (HFET) (or a high-frequency transistor) is used. A mobility field effect transistor (HEMT) is used. One index indicating the high-frequency operation limit of these transistors is the current gain cutoff frequency ft at which the current amplification factor is 1, and the value of ft of an element currently developed for high-frequency applications is reported to be about 200 GHz to 400 GHz. Yes. Furthermore, the maximum oscillation frequency fmax (frequency at which the power gain becomes 1), which is another index indicating high frequency characteristics, is also reported to be about 200 GHz to 400 GHz, and these transistors may be operable up to about 400 GHz. It is shown. In many cases, a Schottky diode using a compound semiconductor or a non-linear operation of a transistor as described above is used as a mixer for realizing frequency mixing.

また従来、マイクロ波帯域での高周波信号の発生には、高周波増幅器に正帰還をかけた発振回路や、素子自体が負性抵抗特性を有する2端子素子が用いられている。このうち高周波増幅器に正帰還をかけた発振回路の出力は、ミリ波帯域から、さらに高周波帯域において高周波増幅器の周波数特性が低下することがあり、十分な出力が得られないことがある。このため、ミリ波帯域以上の周波数では負性抵抗特性を示す2端子素子が多用されている。   Conventionally, in order to generate a high-frequency signal in the microwave band, an oscillation circuit in which a positive feedback is applied to a high-frequency amplifier or a two-terminal element having a negative resistance characteristic is used. Among these, the output of the oscillation circuit that applies positive feedback to the high-frequency amplifier may deteriorate the frequency characteristics of the high-frequency amplifier from the millimeter wave band to the high-frequency band, and a sufficient output may not be obtained. For this reason, two-terminal elements exhibiting negative resistance characteristics are frequently used at frequencies above the millimeter wave band.

負性抵抗特性を示す2端子素子としては、代表的には、ガン効果を用いたガンダイオード、電子のなだれ現象を用いたIMPATTダイオード、負性抵抗特性を用いたトンネルダイオードなどがある。このうちガンダイオードは比較的簡単な構造であり、また比較的大きな出力が得られるので有用である。   Typical examples of the two-terminal element exhibiting negative resistance characteristics include a Gunn diode using a gun effect, an IMPATT diode using an avalanche phenomenon of electrons, and a tunnel diode using negative resistance characteristics. Among them, the Gunn diode is useful because it has a relatively simple structure and a relatively large output.

以上のような高周波帯域を扱う通信用回路を構成する回路素子は、多くのものが化合物半導体を用いている。現在では、これらの回路素子、例えば、ガン効果を用いたガンダイオードとHBTとをGaAs基板上に集積化した半導体装置(特許文献1を参照)、またHBTとHFET(HEMT)とをGaAs基板上に集積化した半導体装置(特許文献2を参照)なども開発されている。   Many of the circuit elements constituting the communication circuit handling the high frequency band as described above use a compound semiconductor. At present, these circuit elements, for example, a semiconductor device in which a Gunn diode using a Gun effect and an HBT are integrated on a GaAs substrate (see Patent Document 1), and an HBT and an HFET (HEMT) on a GaAs substrate. A semiconductor device (see Patent Document 2) and the like integrated with each other has also been developed.

ガンダイオードは、ガン効果を利用したダイオードである。ガン効果とは、閃亜鉛構造を有する直接遷移型のn型半導体において電子の走行速度が電界依存性を有し、電界強度が臨界値Ethより小さいときに、その移動度が大きい状態にあるが、その一方で電界強度が臨界値Ethより大きくなると、その移動度が小さい状態に遷移するために生じる効果である。ここで、ガン効果が生じる原理を図18および図19を参照しながら説明する。図18は、プレーナ型ガンダイオードにおいてガン効果が生じる原理を模式的に示す図であり、図19は、n型のGaAsを用いたガンダイオードにおける、電界強度と電子の走行速度との関係を示す図である(非特許文献1を参照)。なお、図19の横軸は電界強度を、縦軸は電子の走行速度を表す。   A Gunn diode is a diode that utilizes the Gunn effect. The gun effect is a state in which the mobility is high when the traveling speed of electrons has an electric field dependency and the electric field strength is smaller than the critical value Eth in a direct transition type n-type semiconductor having a zinc flash structure. On the other hand, when the electric field strength becomes larger than the critical value Eth, this is an effect that occurs because the mobility shifts to a low state. Here, the principle of generating the gun effect will be described with reference to FIGS. FIG. 18 is a diagram schematically showing the principle of generating a gun effect in a planar type Gunn diode, and FIG. 19 shows the relationship between electric field strength and electron traveling speed in a Gunn diode using n-type GaAs. It is a figure (refer nonpatent literature 1). In FIG. 19, the horizontal axis represents the electric field strength, and the vertical axis represents the traveling speed of electrons.

プレーナ型ガンダイオードは、図18に示すように、基板101の最上部に形成された上述のガン効果を生じるn型半導体層102と、n型半導体層102上に形成された1対の電極103とから構成される。このガンダイオードでは、上述のようなガン効果を生じるn型半導体層102に対して1対の電極103からEthより大きな電界を印加した場合、電界強度に対する電子の走行速度の依存性(図19を参照のこと)に起因して、n型半導体層102中での電子の走行速度に分布が生じる。この結果、n型半導体層102中に電界分布が生じ、さらにn型半導体層102中に電子濃度の高くなった領域(ドメイン)104が生じる。ドメイン104が一方の電極103に到達すると電流ピークが生じ、さらにこのドメイン104が繰り返し発生、走行する。このことによって、ドメイン104が一方の電極103に到達する周期に応じて高周波信号が発生する。なお、ドメイン104の速度Vd(cm/s)は、十分大きな電界強度において飽和した電子の走行速度と一致する。   As shown in FIG. 18, the planar type Gunn diode includes an n-type semiconductor layer 102 that is formed on the uppermost portion of the substrate 101 and generates the above-described gun effect, and a pair of electrodes 103 that are formed on the n-type semiconductor layer 102. It consists of. In this Gunn diode, when an electric field larger than Eth is applied from the pair of electrodes 103 to the n-type semiconductor layer 102 causing the above-described Gun effect, the dependence of the traveling speed of electrons on the electric field strength (see FIG. 19). Distribution) occurs in the traveling speed of electrons in the n-type semiconductor layer 102. As a result, an electric field distribution is generated in the n-type semiconductor layer 102, and a region (domain) 104 with a high electron concentration is generated in the n-type semiconductor layer 102. When the domain 104 reaches one electrode 103, a current peak is generated, and this domain 104 is repeatedly generated and travels. As a result, a high-frequency signal is generated according to the period in which the domain 104 reaches one electrode 103. Note that the velocity Vd (cm / s) of the domain 104 coincides with the traveling velocity of electrons saturated at a sufficiently large electric field strength.

ドメイン104の形成にはいくつかのモードがあり、代表的なものはドメイン104がn型半導体層102中に1カ所生じるダイポールモードである。ダイポールモードで生じる高周波信号の周波数の最大値f0は、電極103の間の距離L(cm)とドメインの移動速度Vd(cm/s)により決まり、下記式(1)で表される。   There are several modes for forming the domain 104, and a typical one is a dipole mode in which the domain 104 is generated in one place in the n-type semiconductor layer 102. The maximum frequency f0 of the high-frequency signal generated in the dipole mode is determined by the distance L (cm) between the electrodes 103 and the domain moving speed Vd (cm / s), and is represented by the following formula (1).

f0=Vd/L (Hz) … (1)
さらにガン効果では、複数のドメイン104が同時に生じる高次のモード(ハイブリッドモード)も存在する。ハイブリッドモードで生じる高周波信号の周波数fは、実験的に下記式(2)で表される関係にあることが見積もられている。
f0 = Vd / L (Hz) (1)
Furthermore, in the gun effect, there is a higher-order mode (hybrid mode) in which a plurality of domains 104 are simultaneously generated. It has been estimated that the frequency f of the high frequency signal generated in the hybrid mode is experimentally represented by the following expression (2).

f0<f<(50×f0) … (2)
また、n型半導体層102の不純物濃度N0(cm-3)と電極103の間の距離L(cm)として、下記式(3)を満たすことがガン効果を生じる条件とされている(非特許文献1を参照)。
f0 <f <(50 × f0) (2)
Further, as a distance L (cm) between the impurity concentration N 0 (cm −3 ) of the n-type semiconductor layer 102 and the electrode 103, satisfying the following formula (3) is a condition for generating a gun effect (non-contained) (See Patent Document 1).

0L>1012 (cm-2) … (3)
式(3)に示される条件は、図20中の斜線部の領域で示される。図20は、ガン効果が生じる条件を表す図である。
N 0 L> 10 12 (cm −2 ) (3)
The condition shown in Equation (3) is indicated by the shaded area in FIG. FIG. 20 is a diagram illustrating conditions under which the cancer effect occurs.

通常Vdは1016〜1018(cm/s)であり、上記Vdの値を用いて、図20から電極103の間の距離Lに対する、ガン効果が生じる不純物のドーピング濃度を見積もることができる。 Usually, Vd is 10 16 to 10 18 (cm / s), and using the value of Vd, it is possible to estimate the doping concentration of an impurity causing a gun effect with respect to the distance L between the electrode 103 and FIG.

また、ハイブリッドモードでガン効果が生じる条件は、ダイポールモードより高電界を印加することを前提として、下記式(4)に表される。   Further, the condition for generating the gun effect in the hybrid mode is expressed by the following formula (4) on the premise that a higher electric field is applied than in the dipole mode.

5×1013>N0L>1012 (cm-2) … (4)
式(4)に示される条件は、図20中の領域Rで示される。n型半導体層102の不純物濃度N0は、通常1×1016〜1×1018(cm-3)程度であるので、図20から、電極103の間の距離Lが0.1μm以上となる場合にガン効果が生じることがわかる。
5 × 10 13 > N 0 L> 10 12 (cm −2 ) (4)
The condition shown in Expression (4) is indicated by a region R in FIG. Since the impurity concentration N 0 of the n-type semiconductor layer 102 is usually about 1 × 10 16 to 1 × 10 18 (cm −3 ), the distance L between the electrodes 103 is 0.1 μm or more from FIG. It can be seen that the cancer effect occurs.

図21は、最も基本的なダイポールモードのf0を示している。図21から、ドメイン104の速度Vdの値を仮定して、電極3の間の距離Lに対するダイポールモードでの発信周波数f0を見積もることができる。図21では、通常Vdが1×1016〜1×1018(cm/s)であることをふまえ、実際の飽和電子速度に近い値(1×105、1×106、1×107、1×108(cm/s))を用いてプロットしている。 FIG. 21 shows f0 in the most basic dipole mode. From FIG. 21, it is possible to estimate the transmission frequency f0 in the dipole mode with respect to the distance L between the electrodes 3, assuming the value of the velocity Vd of the domain 104. In FIG. 21, based on the fact that Vd is normally 1 × 10 16 to 1 × 10 18 (cm / s), values close to the actual saturation electron velocity (1 × 10 5 , 1 × 10 6 , 1 × 10 7). 1 × 10 8 (cm / s)).

図21では、ダイポールモードにおける発振周波数f0を示しているが、ハイブリッドモードでの最大動作周波数fは、f0の約50倍まで可能となることから、例えばVd=107(cm/s)、L=5(μm)とすることで、約1THzの発振(f0=20GHz)が、またVd=107(cm/s)、L=2.5(μm)とすることで、約3THzの発振(f0=50GHz)が可能であることがわかる。さらにVdの大きな材料や、Lを短くすることでより高周波での動作が期待される。 In FIG. 21, the oscillation frequency f0 in the dipole mode is shown. Since the maximum operating frequency f in the hybrid mode can be up to about 50 times f0, for example, Vd = 10 7 (cm / s), L = 5 (μm), about 1 THz oscillation (f0 = 20 GHz), and Vd = 10 7 (cm / s) and L = 2.5 (μm), about 3 THz oscillation ( It can be seen that f0 = 50 GHz) is possible. Furthermore, operation at a higher frequency is expected by using a material having a large Vd or by shortening L.

従来、下記特許文献3および特許文献4に示されるようなバルク型ガンダイオードを用いて、下記特許文献5に示されるようなピル型パッケージと呼ばれる円筒状のケースに実装されることが多い。ピル型パッケージは、導波管内に配置するなど、立体回路用途に設計されたものであって、平面実装にはあまり適していない。また、高周波信号を外部に取り出すためにパッケージの電極部分にロッドを接触させる必要が生じることもあり、集積化にはあまり適していない。さらに、ピル型パッケージの3次元形状は、テラヘルツ帯域の周波数の波長と同程度となるため、テラヘルツ帯域の高周波出力を得るのが困難なこともある。   Conventionally, a bulk type Gunn diode as shown in Patent Document 3 and Patent Document 4 below is often mounted on a cylindrical case called a pill type package as shown in Patent Document 5 below. The pill type package is designed for a three-dimensional circuit application such as being arranged in a waveguide, and is not very suitable for planar mounting. Further, it may be necessary to bring the rod into contact with the electrode portion of the package in order to extract the high-frequency signal to the outside, which is not very suitable for integration. Furthermore, since the three-dimensional shape of the pill package is comparable to the wavelength of the terahertz band, it may be difficult to obtain a high frequency output in the terahertz band.

これらに対し、平面実装可能な構成としてフリップチップ実装可能なガンダイオードが下記特許文献5に示されている。この、ガンダイオードがマイクロストリップ線路を構成する平板回路基板にフリップチップ実装されている一例を、図22を参照しながら説明する。   On the other hand, a Gunn diode that can be flip-chip mounted as a configuration that can be mounted in a plane is shown in Patent Document 5 below. An example in which the Gunn diode is flip-chip mounted on a flat circuit board constituting a microstrip line will be described with reference to FIG.

図22に示すように、半絶縁性の平板基板131上の表面には、信号電極132が、また裏面に接地電極133が形成されている。また、平板基板131内には、平板基板131を貫通し、裏面の接地電極133と、表面に形成した表面接地電極135とを互いに接続するヴィアホール134が設けられており、ヴィアホール134にはタングステンが充填されている。   As shown in FIG. 22, a signal electrode 132 is formed on the surface of the semi-insulating flat substrate 131, and a ground electrode 133 is formed on the back surface. In addition, a via hole 134 is provided in the flat substrate 131 and penetrates the flat substrate 131 to connect the ground electrode 133 on the back surface and the surface ground electrode 135 formed on the front surface to each other. Filled with tungsten.

さらに、平板基板131の上には、ガンダイオード110Aが、フェースダウン姿勢で搭載され、ガンダイオード110Aのカソードバンプおよびアノードバンプが、信号電極132および表面接地電極135にそれぞれ直接接続されている。   Further, the Gunn diode 110A is mounted on the flat substrate 131 in a face-down posture, and the cathode bump and the anode bump of the Gunn diode 110A are directly connected to the signal electrode 132 and the surface ground electrode 135, respectively.

信号電極132は、ガンダイオード110Aにバイアス電圧を供給するバイアス電極132Aと、ガンダイオード110Aを含むマイクロストリップ線路による共振器を構成する電極132Bと、マイクロストリップ線路を構成する信号出力電極132Cとから構成されている。
特開2001−210722号公報 特開平2−69943号公報 特開平6−314802号公報(第1図) 特開平7−111348号公報(第3図) 特開2002−134810号公報(第1図、第3図、第9図) W. Alan Davis, Microwave Semiconductor Circuit Design, Chapter 15, Van Nostrand Reinhold Company Inc., New York 1984。
The signal electrode 132 includes a bias electrode 132A that supplies a bias voltage to the Gunn diode 110A, an electrode 132B that forms a resonator using a microstrip line including the Gunn diode 110A, and a signal output electrode 132C that forms the microstrip line. Has been.
JP 2001-210722 A JP-A-2-69943 JP-A-6-314802 (FIG. 1) Japanese Unexamined Patent Publication No. 7-111348 (FIG. 3) Japanese Patent Laid-Open No. 2002-134810 (FIGS. 1, 3, and 9) W. Alan Davis, Microwave Semiconductor Circuit Design, Chapter 15, Van Nostrand Reinhold Company Inc., New York 1984.

マイクロ波帯域からミリ波帯域、さらにはテラヘルツの周波数帯域で動作する半導体装置の小型化のためには、半導体装置を構成するトランジスタ、発振素子、ミキサ、伝送線路などの複数の要素を同一基板上に集積化することが考えられる。   In order to reduce the size of semiconductor devices that operate in the microwave band, millimeter wave band, and terahertz frequency band, multiple elements such as transistors, oscillators, mixers, and transmission lines that make up the semiconductor device are mounted on the same substrate. It is conceivable to integrate them.

通常、化合物半導体を用いた半導体装置には、半導体装置を構成する要素それぞれをエピタキシャル膜を積層した構造とすることが望まれている。さらに、化合物半導体を用いた半導体装置では、実用化に向けて、発振素子とトランジスタとをできる限り低損失で結合するような回路を構成することが望まれている。特に、発振素子としてテラヘルツ領域でも動作可能で、しかも比較的大きな出力が得られるガンダイオードを発振素子として用い、さらにその発振素子に近接してトランジスタ、あるいはミキサとしてのHBTやHFET(HEMT)を配置することが望まれている。   Usually, a semiconductor device using a compound semiconductor is desired to have a structure in which each element constituting the semiconductor device is formed by stacking epitaxial films. Furthermore, in a semiconductor device using a compound semiconductor, it is desired to configure a circuit that couples an oscillation element and a transistor with as low a loss as possible for practical use. In particular, a Gunn diode that can operate in the terahertz region as an oscillating element and obtains a relatively large output is used as an oscillating element, and a transistor or a HBT or HFET (HEMT) as a mixer is arranged close to the oscillating element. It is hoped to do.

一方、上述のように、平面実装されるガンダイオードは、実際にはフリップチップ実装を前提としている。このとき、ガンダイオードをテラヘルツ帯域の回路で用いるためには、ガンダイオードの実装の際の精度のバラツキの許容範囲が、目的とする周波数の波長(3THzで300μm)と同程度となる。   On the other hand, as described above, the Gunn diode mounted on the plane is actually premised on flip chip mounting. At this time, in order to use the Gunn diode in the circuit of the terahertz band, the tolerance of accuracy variation when mounting the Gunn diode is approximately the same as the wavelength of the target frequency (300 μm at 3 THz).

しかしながら、フリップチップ実装では、上記の精度でガンダイオードを実装することは非常に難しく、ガンダイオードを実装した製品のテラヘルツ帯域における特性のバラツキを抑制するのは難しい。   However, in flip-chip mounting, it is very difficult to mount a Gunn diode with the above-mentioned accuracy, and it is difficult to suppress variations in characteristics in the terahertz band of a product mounting the Gunn diode.

また、ミリ波帯域からテラヘルツ帯域にかけては、信号の伝送損失が大きい。このため、できる限り伝送線路長を短縮することが望まれる。伝送線路長を短縮するには、回路の小型薄膜化、さらには回路素子の集積化が必要であるが、従来のガンダイオードに適用されるピル型パッケージおよびフリップチップ実装共に、更なる集積化を実現することは難しい。   Further, signal transmission loss is large from the millimeter wave band to the terahertz band. For this reason, it is desirable to shorten the transmission line length as much as possible. In order to shorten the transmission line length, it is necessary to make the circuit smaller and further integrate the circuit elements. However, both pill package and flip chip mounting applied to conventional Gunn diodes will require further integration. It is difficult to realize.

本発明は、かかる点に鑑みてなされたものであり、マイクロ波帯域からテラヘルツ帯域での特性のバラツキが抑制されており、実装が容易で、高周波信号を空間や外部回路に効率よく伝達することが可能な半導体装置を提供することにある。   The present invention has been made in view of such points, and variation in characteristics from the microwave band to the terahertz band is suppressed, mounting is easy, and high-frequency signals are efficiently transmitted to space and external circuits. An object of the present invention is to provide a semiconductor device capable of performing

本発明の半導体装置は、発振素子領域とトランジスタ領域とを有する基板と、上記発振素子領域上に形成された発振素子と、上記トランジスタ領域に形成されたトランジスタとを備える。   A semiconductor device of the present invention includes a substrate having an oscillation element region and a transistor region, an oscillation element formed on the oscillation element region, and a transistor formed in the transistor region.

本発明によれば、フリップチップ実装などによることなく、同一基板上にトランジスタと発振素子とが実装される。従って、ピル型パッケージおよびフリップチップ実装よりも、更なる集積化を実現することができる。また、ピル型パッケージおよびフリップチップ実装よりも更なる集積化を実現できるため、伝送線路長を短縮することも可能である。   According to the present invention, the transistor and the oscillation element are mounted on the same substrate without using flip chip mounting or the like. Therefore, further integration can be realized as compared with the pill type package and flip chip mounting. Further, since further integration can be realized as compared with the pill type package and flip chip mounting, the transmission line length can be shortened.

上記基板上に形成され、上記発振素子と上記トランジスタとに接続された高周波利用回路部をさらに備える構成としてもよい。   It is good also as a structure further provided with the high frequency utilization circuit part formed on the said board | substrate and connected to the said oscillation element and the said transistor.

上記発振素子は、閃亜鉛構造を有する直接遷移型の化合物半導体で形成されたn型半導体層と、1対の電極とから構成されるガンダイオードである構成とすることが好ましい。   The oscillation element is preferably a Gunn diode composed of an n-type semiconductor layer formed of a direct transition type compound semiconductor having a zinc flash structure and a pair of electrodes.

ガンダイオードは比較的簡単な構造であり、また比較的大きな出力が得られるので、半導体装置の性能を向上することができる。   Since the Gunn diode has a relatively simple structure and a relatively large output can be obtained, the performance of the semiconductor device can be improved.

上記n型半導体層は、GaAs、InP、InSb、ZnSeおよびCdTeからなる群から選択される1種類の化合物半導体、あるいは少なくとも2種類の化合物半導体の混晶から形成されている構成としてもよい。   The n-type semiconductor layer may be formed of one type of compound semiconductor selected from the group consisting of GaAs, InP, InSb, ZnSe, and CdTe, or a mixed crystal of at least two types of compound semiconductors.

上記n型半導体層は、GaInNAsから形成されていることが好ましい。   The n-type semiconductor layer is preferably made of GaInNAs.

上記トランジスタは、ヘテロ構造電界効果トランジスタである構成としてもよい。   The transistor may be a heterostructure field effect transistor.

上記トランジスタは、ヘテロ接合バイポーラトランジスタである構成としてもよい。   The transistor may be a heterojunction bipolar transistor.

本発明の半導体装置の製造方法は、トランジスタ領域と発振素子領域とを有する基板上に、第1半導体層と、第2半導体層とを順次エピタキシャル成長により形成する工程(a)と、上記トランジスタ領域に位置する上記第2半導体層を除去した後、上記発振素子領域上に位置する上記第1半導体層と上記第2半導体層とを用いて発振素子を形成する工程(b)と、上記トランジスタ領域に位置する上記第1半導体層を用いてトランジスタを形成する工程(c)とを含む。   The method for manufacturing a semiconductor device according to the present invention includes a step (a) of sequentially forming a first semiconductor layer and a second semiconductor layer on a substrate having a transistor region and an oscillation element region by epitaxial growth; (B) forming an oscillation element using the first semiconductor layer and the second semiconductor layer located on the oscillation element region after removing the second semiconductor layer located; and And (c) forming a transistor using the positioned first semiconductor layer.

本発明によれば、フリップチップ実装などによることなく、同一基板上にトランジスタと発振素子とが実装される。従って、ピル型パッケージおよびフリップチップ実装よりも、更なる集積化を実現することができる。また、ピル型パッケージおよびフリップチップ実装よりも更なる集積化を実現できるため、伝送線路長を短縮することも可能である。さらに本発明では、トランジスタと発振素子とを同一基板上に同時に形成するため、高い精度でトランジスタと発振素子とを実装することは容易である。従って、本発明によれば、テラヘルツ帯域における特性のバラツキが抑制された半導体装置が得られる。   According to the present invention, the transistor and the oscillation element are mounted on the same substrate without using flip chip mounting or the like. Therefore, further integration can be realized as compared with the pill type package and flip chip mounting. Further, since further integration can be realized as compared with the pill type package and flip chip mounting, the transmission line length can be shortened. Furthermore, in the present invention, since the transistor and the oscillation element are formed simultaneously on the same substrate, it is easy to mount the transistor and the oscillation element with high accuracy. Therefore, according to the present invention, a semiconductor device in which variation in characteristics in the terahertz band is suppressed can be obtained.

上記第2半導体層は、GaAs、InP、InSb、ZnSeおよびCdTeからなる群から選択される1種類の化合物半導体、あるいは少なくとも2種類の化合物半導体の混晶から形成されているn型半導体から形成されており、上記発振素子は、ガンダイオードである構成としてもよい。   The second semiconductor layer is formed of one type of compound semiconductor selected from the group consisting of GaAs, InP, InSb, ZnSe, and CdTe, or an n-type semiconductor formed of a mixed crystal of at least two types of compound semiconductors. The oscillation element may be a Gunn diode.

本発明の別の半導体装置の製造方法は、トランジスタ領域と発振素子領域とを有する基板上に、第1半導体層と、第2半導体層とを順次エピタキシャル成長により形成する工程(a)と、上記発振素子領域に位置する上記第2半導体層を除去した後、上記トランジスタ領域上に位置する上記第1半導体層と上記第2半導体層とを用いてトランジスタを形成する工程(b)と、上記発振素子領域に位置する上記第1半導体層を用いて発振素子を形成する工程(c)とを含む。   Another method of manufacturing a semiconductor device according to the present invention includes a step (a) of sequentially forming a first semiconductor layer and a second semiconductor layer on a substrate having a transistor region and an oscillation element region by epitaxial growth, and the oscillation described above. (B) forming a transistor using the first semiconductor layer and the second semiconductor layer located on the transistor region after removing the second semiconductor layer located in the device region; And (c) forming an oscillation element using the first semiconductor layer located in the region.

本発明によれば、フリップチップ実装などによることなく、同一基板上にトランジスタと発振素子とが実装される。従って、ピル型パッケージおよびフリップチップ実装よりも、更なる集積化を実現することができる。また、ピル型パッケージおよびフリップチップ実装よりも更なる集積化を実現できるため、伝送線路長を短縮することも可能である。さらに本発明では、トランジスタと発振素子とを同一基板上に同時に形成するため、高い精度でトランジスタと発振素子とを実装することは容易である。従って、本発明によれば、テラヘルツ帯域における特性のバラツキが抑制された半導体装置が得られる。   According to the present invention, the transistor and the oscillation element are mounted on the same substrate without using flip chip mounting or the like. Therefore, further integration can be realized as compared with the pill type package and flip chip mounting. Further, since further integration can be realized as compared with the pill type package and flip chip mounting, the transmission line length can be shortened. Furthermore, in the present invention, since the transistor and the oscillation element are formed simultaneously on the same substrate, it is easy to mount the transistor and the oscillation element with high accuracy. Therefore, according to the present invention, a semiconductor device in which variation in characteristics in the terahertz band is suppressed can be obtained.

上記第1半導体層は、GaAs、InP、InSb、ZnSeおよびCdTeからなる群から選択される1種類の化合物半導体、あるいは少なくとも2種類の化合物半導体の混晶から形成されているn型半導体から形成されており、上記発振素子は、ガンダイオードである構成としてもよい。。   The first semiconductor layer is formed of one type of compound semiconductor selected from the group consisting of GaAs, InP, InSb, ZnSe, and CdTe, or an n-type semiconductor formed of a mixed crystal of at least two types of compound semiconductors. The oscillation element may be a Gunn diode. .

本発明によれば、マイクロ波帯域からテラヘルツ帯域での特性のバラツキが抑制されており、実装が容易で、高周波信号を空間や外部回路に効率よく伝達することが可能な半導体装置を提供することができる。   According to the present invention, it is possible to provide a semiconductor device in which variation in characteristics from a microwave band to a terahertz band is suppressed, mounting is easy, and a high-frequency signal can be efficiently transmitted to a space or an external circuit. Can do.

以下、本発明の実施形態を図面に基づいて詳細に説明する。簡単のため、各実施形態に共通する構成要素は、同一の参照符号で示す。なお、本明細書中で「高周波」との用語は、マイクロ波帯域以上(約1GHz以上)の高い周波数帯を意味するものとする。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. For simplicity, components common to the embodiments are denoted by the same reference numerals. In the present specification, the term “high frequency” means a high frequency band of a microwave band or higher (about 1 GHz or higher).

(実施形態1)
図1は、本実施形態の半導体装置を示す断面図である。
(Embodiment 1)
FIG. 1 is a cross-sectional view showing the semiconductor device of this embodiment.

図1に示すように、本実施形態の半導体装置100は、トランジスタ領域Rtと発振素子領域Rgとを有する基板1と、基板1のトランジスタ領域Rt上に形成されたバイポーラトランジスタ100tと、基板1の発振素子領域Rg上に形成されたガンダイオード100gとを備える。   As shown in FIG. 1, the semiconductor device 100 according to this embodiment includes a substrate 1 having a transistor region Rt and an oscillation element region Rg, a bipolar transistor 100 t formed on the transistor region Rt of the substrate 1, A Gunn diode 100g formed on the oscillation element region Rg.

バイポーラトランジスタ100tは、基板1のトランジスタ領域Rt上に形成されたn型半導体層2Aと、n型半導体層2A上に形成されたn型半導体層7と、n型半導体層7上に形成されたp型半導体層8と、p型半導体層8上に形成されたn型半導体層9Aと、n型半導体層2A上に形成された電極11と、p型半導体層8上に形成された電極12と、n型半導体層9A上に形成された電極13と、から構成されている。特に、本実施形態では、n型半導体層2Aは、n−半導体層3と、n−半導体層3を挟むように上下に形成され、n−半導体層3よりもn型不純物濃度が高いn+半導体層2およびn+半導体層4とからなる積層構造となっている。また、n型半導体層9Aは、n−半導体層9と、n−半導体層9上に形成され、n−半導体層9よりもn型不純物濃度が高いn+半導体層10とからなる積層構造となっている。なお、本実施形態では、電極11がコレクタ電極、電極12がベース電極、電極13がエミッタ電極と機能する構成となっており、電極11、12および13は、n+半導体層4、p型半導体層8およびn+半導体層10にそれぞれオーミック接触している。   The bipolar transistor 100t is formed on the n-type semiconductor layer 2A formed on the transistor region Rt of the substrate 1, the n-type semiconductor layer 7 formed on the n-type semiconductor layer 2A, and the n-type semiconductor layer 7. p-type semiconductor layer 8, n-type semiconductor layer 9 A formed on p-type semiconductor layer 8, electrode 11 formed on n-type semiconductor layer 2 A, and electrode 12 formed on p-type semiconductor layer 8. And an electrode 13 formed on the n-type semiconductor layer 9A. In particular, in the present embodiment, the n-type semiconductor layer 2A is formed vertically so as to sandwich the n-semiconductor layer 3 and the n-semiconductor layer 3, and an n + semiconductor having a higher n-type impurity concentration than the n-semiconductor layer 3. It has a laminated structure including the layer 2 and the n + semiconductor layer 4. The n-type semiconductor layer 9 </ b> A has a stacked structure including an n− semiconductor layer 9 and an n + semiconductor layer 10 formed on the n− semiconductor layer 9 and having an n-type impurity concentration higher than that of the n− semiconductor layer 9. ing. In this embodiment, the electrode 11 functions as a collector electrode, the electrode 12 functions as a base electrode, and the electrode 13 functions as an emitter electrode. The electrodes 11, 12, and 13 include the n + semiconductor layer 4 and the p-type semiconductor layer. 8 and n + semiconductor layer 10 are in ohmic contact with each other.

ガンダイオード100gは、基板1の発振素子領域Rg上に形成され、n−半導体層3と、n−半導体層3を挟むように上下に形成され、n−半導体層3よりもn型不純物濃度が高いn+半導体層2およびn+半導体層4とからなる積層構造となっているn型半導体層2Aと、n+半導体層2上に形成された電極5と、n+半導体層4上に形成された電極6とから構成されている。なお、電極5および6は、n+半導体層2および4にそれぞれオーミック接触している。   The Gunn diode 100g is formed on the oscillation element region Rg of the substrate 1 and is formed so as to sandwich the n− semiconductor layer 3 and the n− semiconductor layer 3, and has an n-type impurity concentration higher than that of the n− semiconductor layer 3. An n-type semiconductor layer 2A having a stacked structure composed of a high n + semiconductor layer 2 and an n + semiconductor layer 4, an electrode 5 formed on the n + semiconductor layer 2, and an electrode 6 formed on the n + semiconductor layer 4 It consists of and. The electrodes 5 and 6 are in ohmic contact with the n + semiconductor layers 2 and 4, respectively.

バイポーラトランジスタ100tとガンダイオード100gとの両方が備えるn型半導体層2A(n+半導体層2、n−半導体層3およびn+半導体層4)のそれぞれは、後述する製造プロセスにおいて全く同じ工程で積層されたものであるため、共通する符号で表している。   Each of n-type semiconductor layer 2A (n + semiconductor layer 2, n− semiconductor layer 3 and n + semiconductor layer 4) included in both bipolar transistor 100t and Gunn diode 100g is laminated in exactly the same process in the manufacturing process described later. Since it is a thing, it represents with the common code | symbol.

また、図示していないが、本実施形態の半導体装置100には、バイポーラトランジスタおよびガンダイオード以外に、高周波利用回路としてアンテナ、ショットキーダイオード、キャパシタおよび伝送線路などが形成されており、所望の機能が得られるよう適宜組み合わせられている。例えば、ショットキーダイオードは、上記いずれかの半導体層を利用して形成されている。   Although not shown, in the semiconductor device 100 of the present embodiment, an antenna, a Schottky diode, a capacitor, a transmission line, and the like are formed as a high-frequency utilization circuit in addition to the bipolar transistor and the Gunn diode, so that a desired function is achieved. Are appropriately combined so that can be obtained. For example, the Schottky diode is formed using any one of the above semiconductor layers.

ここで、図2を参照しながらガンダイオード100gの動作を説明する。図2は、ガンダイオード100gの動作を模式的に示す断面図である。   Here, the operation of the Gunn diode 100g will be described with reference to FIG. FIG. 2 is a cross-sectional view schematically showing the operation of the Gunn diode 100g.

ガンダイオード100gでは、電極6に印加されるバイアス電圧が正電圧である場合、n−半導体層3の上面が電極6とほぼ等電位に、n−半導体層3の下面が電極5とほぼ等電位になり、n−半導体層3内にn−半導体層3の上面から下面に向かう電界が生じる。従って、図2に示すように、n−半導体層3にn+半導体層2からn+半導体層4に向かって移動するドメイン13が形成される。なお、ガンダイオード100gの発振周波数は、n−半導体層3の厚さLで決まり、ここでは0.5μmである。ただしこれは設計事項の1つであり、0.1〜10μmの間で、所望の発振周波数が得られるよう適宜設計すればよい。   In the Gunn diode 100g, when the bias voltage applied to the electrode 6 is a positive voltage, the upper surface of the n− semiconductor layer 3 is substantially equipotential with the electrode 6, and the lower surface of the n− semiconductor layer 3 is approximately equipotential with the electrode 5. Thus, an electric field from the upper surface to the lower surface of the n − semiconductor layer 3 is generated in the n − semiconductor layer 3. Therefore, as shown in FIG. 2, a domain 13 that moves from the n + semiconductor layer 2 toward the n + semiconductor layer 4 is formed in the n− semiconductor layer 3. The oscillation frequency of the Gunn diode 100g is determined by the thickness L of the n− semiconductor layer 3 and is 0.5 μm here. However, this is one of the design matters, and it may be appropriately designed so as to obtain a desired oscillation frequency between 0.1 to 10 μm.

次に、本実施形態の半導体装置100の製造方法を図を参照しながら説明する。図3および図4は、本実施形態の半導体装置100の製造方法を示す断面図である。   Next, a method for manufacturing the semiconductor device 100 of this embodiment will be described with reference to the drawings. 3 and 4 are cross-sectional views showing a method for manufacturing the semiconductor device 100 of this embodiment.

まず、図3(a)に示す工程で、基板1上に、n+半導体層2、n−半導体層3、n+半導体層4、n−半導体層7、p型半導体層8、n−半導体層9およびn+半導体層10を順次エピタキシャル成長により形成する。   First, in the step shown in FIG. 3A, an n + semiconductor layer 2, an n− semiconductor layer 3, an n + semiconductor layer 4, an n− semiconductor layer 7, a p-type semiconductor layer 8, and an n− semiconductor layer 9 are formed on the substrate 1. Then, the n + semiconductor layer 10 is sequentially formed by epitaxial growth.

次に、図3(b)に示す工程で、n+半導体層10上にレジスト(図示せず)を形成し、このレジストをマスクとしたドライエッチングによって、基板をトランジスタ領域Rtと発振素子領域Rgとに分離し、基板1の表面を露出する凹部14を形成する。   Next, in the step shown in FIG. 3B, a resist (not shown) is formed on the n + semiconductor layer 10, and the substrate is formed into a transistor region Rt and an oscillation element region Rg by dry etching using this resist as a mask. Then, a recess 14 is formed to expose the surface of the substrate 1.

次に、図3(c)に示す工程で、n+半導体層10上にレジスト(図示せず)を形成し、パターニングする。次いで、このレジストをマスクとしたドライエッチングにより、n−半導体層7、p型半導体層8、n−半導体層9およびn+半導体層10をパターニングする。さらに、上記レジストを除去した後に、n+半導体層10上に別のレジスト(図示せず)をさらに形成し、パターニングする。続いて、このレジストをマスクとしたドライエッチングにより、n−半導体層9およびn+半導体層10をパターニングする。このとき、発振素子領域Rgのn−半導体層7、p型半導体層8、n−半導体層9およびn+半導体層10は除去される。   Next, in the step shown in FIG. 3C, a resist (not shown) is formed on the n + semiconductor layer 10 and patterned. Next, the n− semiconductor layer 7, the p-type semiconductor layer 8, the n− semiconductor layer 9 and the n + semiconductor layer 10 are patterned by dry etching using this resist as a mask. Further, after removing the resist, another resist (not shown) is further formed on the n + semiconductor layer 10 and patterned. Subsequently, the n− semiconductor layer 9 and the n + semiconductor layer 10 are patterned by dry etching using the resist as a mask. At this time, the n− semiconductor layer 7, the p-type semiconductor layer 8, the n− semiconductor layer 9 and the n + semiconductor layer 10 in the oscillation element region Rg are removed.

次に、図4(a)に示す工程で、基板上にレジスト(図示せず)を形成し、パターニングする。次いで、このレジストをマスクとしたドライエッチングにより、発振素子領域Rgのn+半導体層4およびn−半導体層3をパターニングすることによって、n+半導体層2の表面を露出する凹部15を形成する。   Next, in the step shown in FIG. 4A, a resist (not shown) is formed on the substrate and patterned. Next, by patterning the n + semiconductor layer 4 and the n− semiconductor layer 3 in the oscillation element region Rg by dry etching using this resist as a mask, the recess 15 exposing the surface of the n + semiconductor layer 2 is formed.

次に、図4(b)に示す工程で、電極5を凹部15内に露出されたn+半導体層2の表面上にリフトオフ法で形成する。同様に、電極6もn+半導体層4の表面上にリフトオフ法で形成する。電極11、12および13もまた、それぞれn+半導体層4、p型半導体層8、n+半導体層10の表面上にリフトオフ法で形成する。   Next, in the step shown in FIG. 4B, the electrode 5 is formed on the surface of the n + semiconductor layer 2 exposed in the recess 15 by a lift-off method. Similarly, the electrode 6 is also formed on the surface of the n + semiconductor layer 4 by a lift-off method. The electrodes 11, 12, and 13 are also formed on the surfaces of the n + semiconductor layer 4, the p-type semiconductor layer 8, and the n + semiconductor layer 10 by a lift-off method, respectively.

以上の工程を経て、本実施形態の半導体装置100を製造することができる。   Through the above steps, the semiconductor device 100 of this embodiment can be manufactured.

本実施形態の半導体装置100では、バイポーラトランジスタ100tと、ガンダイオード100gとが、同一基板上に形成された構造となっている。つまり、半導体装置100では、フリップチップ実装などによることなく、同一基板上にバイポーラトランジスタ100tとガンダイオード100gとが実装される。従って、従来のガンダイオードに適用されるピル型パッケージおよびフリップチップ実装よりも、更なる集積化を実現することができる。また、本実施形態の半導体装置100では、従来のガンダイオードに適用されるピル型パッケージおよびフリップチップ実装よりも更なる集積化を実現できるため、伝送線路長を短縮することも可能である。   The semiconductor device 100 of this embodiment has a structure in which the bipolar transistor 100t and the Gunn diode 100g are formed on the same substrate. That is, in the semiconductor device 100, the bipolar transistor 100t and the Gunn diode 100g are mounted on the same substrate without using flip chip mounting or the like. Therefore, further integration can be realized as compared with the pill type package and flip chip mounting applied to the conventional Gunn diode. Further, in the semiconductor device 100 of this embodiment, further integration can be realized as compared with the pill type package and flip chip mounting applied to the conventional Gunn diode, so that the transmission line length can be shortened.

さらに、ガンダイオードをテラヘルツ帯域の回路で用いるためには、ガンダイオードの実装の際の精度のバラツキの許容範囲が、目的とする周波数の波長(3THzで300μm)と同程度となるが、本実施形態では、バイポーラトランジスタとガンダイオードとを同一基板上に同時に形成するため、上記の精度でガンダイオードを実装することは容易である。従って、本実施形態の半導体装置100のテラヘルツ帯域における特性のバラツキが抑制される。   Furthermore, in order to use the Gunn diode in a terahertz band circuit, the tolerance of accuracy variation when mounting the Gunn diode is about the same as the wavelength of the target frequency (300 μm at 3 THz). In the embodiment, since the bipolar transistor and the Gunn diode are simultaneously formed on the same substrate, it is easy to mount the Gunn diode with the above accuracy. Therefore, variation in characteristics in the terahertz band of the semiconductor device 100 of this embodiment is suppressed.

またさらに、本実施形態では、n−半導体層3の厚さLを適宜設計することによって、所望の発振周波数を得ることができる。一般的な半導体装置の製造プロセスにおいて、n−半導体層3の厚さLは、例えば、配線間の距離に比べて非常に小さくすることが容易である。従って、ガンダイオード100gをより高い周波数で動作させることが容易であり、非常に高い周波数で動作する半導体装置を提供することができる。   Furthermore, in this embodiment, a desired oscillation frequency can be obtained by appropriately designing the thickness L of the n − semiconductor layer 3. In a general semiconductor device manufacturing process, the thickness L of the n − semiconductor layer 3 can be easily reduced, for example, compared to the distance between wirings. Therefore, it is easy to operate the Gunn diode 100g at a higher frequency, and a semiconductor device that operates at a very high frequency can be provided.

また、本実施形態の半導体装置100では、ガンダイオード100gが1つ設けられているが、これに限定されない。例えば、本実施形態の半導体装置100には、n−半導体層3の厚さLの異なるガンダイオードを、ガンダイオード100gとは基板1上の別の場所に形成することも可能である。このように構成された本実施形態の半導体装置100を、複数の異なる周波数を用いる通信方式で用いられる通信機器、あるいは複数の周波数帯域を切り替える通信機器などに用いることによって、通信機器を小型化できる。   In the semiconductor device 100 of this embodiment, one Gunn diode 100g is provided, but the present invention is not limited to this. For example, in the semiconductor device 100 of this embodiment, a Gunn diode having a different thickness L of the n − semiconductor layer 3 can be formed at a different location on the substrate 1 from the Gunn diode 100g. By using the semiconductor device 100 of this embodiment configured as described above for a communication device used in a communication method using a plurality of different frequencies or a communication device for switching a plurality of frequency bands, the communication device can be reduced in size. .

本実施形態では、バイポーラトランジスタ100tとしてヘテロバイポーラトランジスタ(HBT)を用いても良い。特に、HBTを用いる場合、高周波特性を向上させるためにコレクタとコレクタ電極との間にn型半導体層と、高濃度のn型不純物を含むn+半導体層の2層を追加してもよく、エミッタ層として複数のn型半導体層を積層してもよい。   In the present embodiment, a hetero bipolar transistor (HBT) may be used as the bipolar transistor 100t. In particular, when HBT is used, two layers of an n-type semiconductor layer and an n + semiconductor layer containing a high-concentration n-type impurity may be added between the collector and the collector electrode in order to improve high-frequency characteristics. A plurality of n-type semiconductor layers may be stacked as a layer.

(実施形態2)
本実施形態では、上記実施形態1とは異なる構造を有する半導体装置を、図を参照しながら説明する。なお、簡単のために、上記実施形態1と共通する構成要素は、同一の参照符号で示す。
(Embodiment 2)
In the present embodiment, a semiconductor device having a structure different from that of the first embodiment will be described with reference to the drawings. For the sake of simplicity, the same components as those in the first embodiment are denoted by the same reference numerals.

図5は、本実施形態の半導体装置を示す断面図である。   FIG. 5 is a cross-sectional view showing the semiconductor device of this embodiment.

図5に示すように、本実施形態の半導体装置200は、トランジスタ領域Rtと発振素子領域Rgとを有する基板1と、基板1のトランジスタ領域Rt上に形成されたバイポーラトランジスタ200tと、基板1の発振素子領域Rg上に形成されたガンダイオード200gとを備える。   As shown in FIG. 5, the semiconductor device 200 according to the present embodiment includes a substrate 1 having a transistor region Rt and an oscillation element region Rg, a bipolar transistor 200 t formed on the transistor region Rt of the substrate 1, A Gunn diode 200g formed on the oscillation element region Rg.

バイポーラトランジスタ200tは、基板1のトランジスタ領域Rt上に形成されたn型半導体層22と、n型半導体層22上に形成されたn型半導体層23と、n型半導体層23上に形成されたp型半導体層24と、p型半導体層24上に形成されたn型半導体層27Aと、n型半導体層22上に形成された電極31と、p型半導体層24上に形成された電極32と、n型半導体層27A上に形成された電極33と、から構成されている。特に、本実施形態では、n型半導体層27Aは、n−半導体層27と、n−半導体層27上に形成され、n−半導体層27よりもn型不純物濃度が高いn+半導体層28とからなる積層構造となっている。なお、本実施形態では、電極31がコレクタ電極、電極32がベース電極、電極33がエミッタ電極と機能する構成となっており、電極31、32および33は、n型半導体層22、p型半導体層24およびn+半導体層28にそれぞれオーミック接触している。   The bipolar transistor 200t is formed on the n-type semiconductor layer 22 formed on the transistor region Rt of the substrate 1, the n-type semiconductor layer 23 formed on the n-type semiconductor layer 22, and the n-type semiconductor layer 23. The p-type semiconductor layer 24, the n-type semiconductor layer 27 A formed on the p-type semiconductor layer 24, the electrode 31 formed on the n-type semiconductor layer 22, and the electrode 32 formed on the p-type semiconductor layer 24 And an electrode 33 formed on the n-type semiconductor layer 27A. In particular, in the present embodiment, the n-type semiconductor layer 27A includes an n− semiconductor layer 27 and an n + semiconductor layer 28 formed on the n− semiconductor layer 27 and having a higher n-type impurity concentration than the n− semiconductor layer 27. It becomes the laminated structure which becomes. In the present embodiment, the electrode 31 functions as a collector electrode, the electrode 32 functions as a base electrode, and the electrode 33 functions as an emitter electrode. The electrodes 31, 32, and 33 include the n-type semiconductor layer 22 and the p-type semiconductor. The layer 24 and the n + semiconductor layer 28 are in ohmic contact with each other.

ガンダイオード200gは、基板1の発振素子領域Rg上に形成されたn型半導体層22と、n型半導体層22上に形成されたn型半導体層23と、n型半導体層23上に形成されたp型半導体層24と、p型半導体層24上に形成されたn型半導体層27Aと、n型半導体層27A上に形成されたn型半導体層29Aと、n型半導体層27A(n+半導体層28)上に形成された電極25と、n型半導体層29A上に形成された電極26とから構成されている。特に、本実施形態では、n型半導体層29Aは、n−半導体層29と、n−半導体層29上に形成され、n−半導体層29よりもn型不純物濃度が高いn+半導体層30とからなる積層構造となっている。なお、電極25および26は、n+半導体層28および30にそれぞれオーミック接触している。   The Gunn diode 200g is formed on the n-type semiconductor layer 22 formed on the oscillation element region Rg of the substrate 1, the n-type semiconductor layer 23 formed on the n-type semiconductor layer 22, and the n-type semiconductor layer 23. P-type semiconductor layer 24, n-type semiconductor layer 27A formed on p-type semiconductor layer 24, n-type semiconductor layer 29A formed on n-type semiconductor layer 27A, and n-type semiconductor layer 27A (n + semiconductor) The electrode 25 is formed on the layer 28) and the electrode 26 is formed on the n-type semiconductor layer 29A. In particular, in the present embodiment, the n-type semiconductor layer 29A includes an n− semiconductor layer 29 and an n + semiconductor layer 30 formed on the n− semiconductor layer 29 and having a higher n-type impurity concentration than the n− semiconductor layer 29. It becomes the laminated structure which becomes. The electrodes 25 and 26 are in ohmic contact with the n + semiconductor layers 28 and 30, respectively.

バイポーラトランジスタ200tとガンダイオード200gとの両方が備えるn型半導体層22と、n型半導体層23と、p型半導体層24と、n型半導体層27A(n−半導体層27およびn+半導体層28)のそれぞれは、後述する製造プロセスにおいて全く同じ工程で積層されたものであるため、共通する符号で表している。   The n-type semiconductor layer 22, the n-type semiconductor layer 23, the p-type semiconductor layer 24, and the n-type semiconductor layer 27A (the n− semiconductor layer 27 and the n + semiconductor layer 28) included in both the bipolar transistor 200t and the Gunn diode 200g. Since these are stacked in exactly the same step in the manufacturing process described later, they are denoted by common reference numerals.

また、図示していないが、本実施形態の半導体装置200には、バイポーラトランジスタおよびガンダイオード以外に、高周波利用回路としてアンテナ、ショットキーダイオード、キャパシタおよび伝送線路(例えばフィルタ)などが形成されており、所望の機能が得られるよう適宜組み合わせられている。例えば、ショットキーダイオードは、上記いずれかの半導体層を利用して形成されている。   Although not shown, in the semiconductor device 200 of the present embodiment, an antenna, a Schottky diode, a capacitor, a transmission line (for example, a filter), and the like are formed as a high-frequency utilization circuit in addition to the bipolar transistor and the Gunn diode. Are combined as appropriate so as to obtain a desired function. For example, the Schottky diode is formed using any one of the above semiconductor layers.

ガンダイオード200gの動作は、上記実施形態1で説明したガンダイオード100gの動作と同様であり、ここでは説明を省略する。   The operation of the Gunn diode 200g is the same as the operation of the Gunn diode 100g described in the first embodiment, and the description thereof is omitted here.

次に、本実施形態の半導体装置200の製造方法を図を参照しながら説明する。図6および図7は、本実施形態の半導体装置200の製造方法を示す断面図である。   Next, a method for manufacturing the semiconductor device 200 of this embodiment will be described with reference to the drawings. 6 and 7 are cross-sectional views showing a method for manufacturing the semiconductor device 200 of this embodiment.

まず、図6(a)に示す工程で、基板1上に、n型半導体層22、n型半導体層23、p型半導体層24、n−半導体層27、n+半導体層28、n−半導体層29およびn+半導体層30を順次エピタキシャル成長により形成する。   First, in the process shown in FIG. 6A, an n-type semiconductor layer 22, an n-type semiconductor layer 23, a p-type semiconductor layer 24, an n− semiconductor layer 27, an n + semiconductor layer 28, and an n− semiconductor layer are formed on the substrate 1. 29 and the n + semiconductor layer 30 are sequentially formed by epitaxial growth.

次に、図6(b)に示す工程で、n+半導体層30上にレジスト(図示せず)を形成し、このレジストをマスクとしたドライエッチングによって、基板をトランジスタ領域Rtと発振素子領域Rgとに分離し、基板1の表面を露出する凹部14を形成する。   Next, in the step shown in FIG. 6B, a resist (not shown) is formed on the n + semiconductor layer 30, and the substrate is formed into a transistor region Rt and an oscillation element region Rg by dry etching using this resist as a mask. Then, a recess 14 is formed to expose the surface of the substrate 1.

次に、図6(c)に示す工程で、n+半導体層30上にレジスト(図示せず)を形成し、パターニングする。次いで、このレジストをマスクとしたドライエッチングにより、n−半導体層29およびn+半導体層30をパターニングする。このことによって、発振素子領域Rgに、n+半導体層28の表面を露出する凹部35を形成する。このとき、トランジスタ領域Rtのn−半導体層27、n+半導体層28、n−半導体層29およびn+半導体層30は除去される。   Next, in the step shown in FIG. 6C, a resist (not shown) is formed on the n + semiconductor layer 30 and patterned. Next, the n− semiconductor layer 29 and the n + semiconductor layer 30 are patterned by dry etching using the resist as a mask. As a result, a recess 35 exposing the surface of the n + semiconductor layer 28 is formed in the oscillation element region Rg. At this time, the n− semiconductor layer 27, the n + semiconductor layer 28, the n− semiconductor layer 29, and the n + semiconductor layer 30 in the transistor region Rt are removed.

次に、図7(a)に示す工程で、基板上にレジスト(図示せず)を形成し、パターニングする。次いで、このレジストをマスクとしたドライエッチングにより、トランジスタ領域Rtのn型半導体層23、p型半導体層24、n−半導体層27およびn+半導体層28をパターニングする。さらに、上記レジストを除去した後に、基板上に別のレジスト(図示せず)をさらに形成し、パターニングする。続いて、このレジストをマスクとしたドライエッチングにより、n−半導体層27およびn+半導体層28をパターニングする。   Next, in the step shown in FIG. 7A, a resist (not shown) is formed on the substrate and patterned. Next, the n-type semiconductor layer 23, the p-type semiconductor layer 24, the n− semiconductor layer 27, and the n + semiconductor layer 28 in the transistor region Rt are patterned by dry etching using the resist as a mask. Further, after removing the resist, another resist (not shown) is further formed on the substrate and patterned. Subsequently, the n− semiconductor layer 27 and the n + semiconductor layer 28 are patterned by dry etching using the resist as a mask.

次に、図7(b)に示す工程で、電極25を凹部15内に露出されたn+半導体層28の表面上にリフトオフ法で形成する。同様に、電極26もn+半導体層30の表面上にリフトオフ法で形成する。電極31、32および33もまた、それぞれn型半導体層22、p型半導体層24およびn+半導体層28の表面上にリフトオフ法で形成する。   Next, in the step shown in FIG. 7B, the electrode 25 is formed on the surface of the n + semiconductor layer 28 exposed in the recess 15 by a lift-off method. Similarly, the electrode 26 is also formed on the surface of the n + semiconductor layer 30 by a lift-off method. The electrodes 31, 32 and 33 are also formed on the surfaces of the n-type semiconductor layer 22, the p-type semiconductor layer 24 and the n + semiconductor layer 28 by a lift-off method, respectively.

以上の工程を経て、本実施形態の半導体装置200を製造することができる。   Through the above steps, the semiconductor device 200 of this embodiment can be manufactured.

本実施形態の半導体装置200は、上記実施形態1の半導体装置100と同様に、バイポーラトランジスタ200tと、ガンダイオード200gとが、同一基板上に形成された構造となっており、上記実施形態1の半導体装置100とは基板1上に形成されている半導体層の構造が異なるだけである。従って、本実施形態によれば、上記実施形態1と全く同様の効果が得られる。   Similar to the semiconductor device 100 of the first embodiment, the semiconductor device 200 of the present embodiment has a structure in which a bipolar transistor 200t and a Gunn diode 200g are formed on the same substrate. The semiconductor device 100 is different from the semiconductor device 100 only in the structure of the semiconductor layer formed on the substrate 1. Therefore, according to the present embodiment, the same effects as those of the first embodiment can be obtained.

本実施形態では、バイポーラトランジスタ200tとしてヘテロバイポーラトランジスタ(HBT)を用いても良い。特に、HBTを用いる場合、高周波特性を向上させるためにコレクタとコレクタ電極との間にn型半導体層と、高濃度のn型不純物を含むn+半導体層の2層を追加してもよく、エミッタ層として複数のn型半導体層を積層してもよい。   In the present embodiment, a hetero bipolar transistor (HBT) may be used as the bipolar transistor 200t. In particular, when HBT is used, two layers of an n-type semiconductor layer and an n + semiconductor layer containing a high-concentration n-type impurity may be added between the collector and the collector electrode in order to improve high-frequency characteristics. A plurality of n-type semiconductor layers may be stacked as a layer.

(実施形態3)
本実施形態では、上記実施形態1および2とは異なる構造を有する半導体装置を、図を参照しながら説明する。なお、簡単のために、上記実施形態1および2と共通する構成要素は、同一の参照符号で示す。
(Embodiment 3)
In the present embodiment, a semiconductor device having a structure different from those of the first and second embodiments will be described with reference to the drawings. For the sake of simplicity, the same components as those in the first and second embodiments are denoted by the same reference numerals.

図8は、本実施形態の半導体装置を示す断面図である。   FIG. 8 is a cross-sectional view showing the semiconductor device of this embodiment.

図8に示すように、本実施形態の半導体装置300は、トランジスタ領域Rtと発振素子領域Rgとを有する基板1と、基板1のトランジスタ領域Rt上に形成された高電子移動度トランジスタ(以下、HEMTと称する)300tと、基板1の発振素子領域Rg上に形成されたガンダイオード300gとを備える。   As shown in FIG. 8, the semiconductor device 300 of this embodiment includes a substrate 1 having a transistor region Rt and an oscillation element region Rg, and a high electron mobility transistor (hereinafter, referred to as a transistor region Rt of the substrate 1). 300t) and a Gunn diode 300g formed on the oscillation element region Rg of the substrate 1.

HEMT300tは、基板1のトランジスタ領域Rt上に形成されたノンドープ半導体層41と、ノンドープ半導体層41上に形成されたn型半導体層42と、n型半導体層42上に形成され、n型半導体層42よりもn型不純物濃度が高いn+半導体層43と、n型半導体層42上に形成された電極48と、n+半導体層43上に形成された電極49と、から構成されている。なお、電極48は、n型半導体層42にショットキー接触しており、ゲート電極として機能する。電極49は、n+半導体層43にオーミック接触しており、ソース・ドレイン電極と機能する。   The HEMT 300t is formed on the non-doped semiconductor layer 41 formed on the transistor region Rt of the substrate 1, the n-type semiconductor layer 42 formed on the non-doped semiconductor layer 41, and the n-type semiconductor layer 42. The n + semiconductor layer 43 has an n-type impurity concentration higher than that of the electrode 42, the electrode 48 formed on the n-type semiconductor layer 42, and the electrode 49 formed on the n + semiconductor layer 43. The electrode 48 is in Schottky contact with the n-type semiconductor layer 42 and functions as a gate electrode. The electrode 49 is in ohmic contact with the n + semiconductor layer 43 and functions as a source / drain electrode.

ガンダイオード300gは、基板1の発振素子領域Rg上に形成されたノンドープ半導体層41と、ノンドープ半導体層41上に形成されたn型半導体層42と、n型半導体層42上に形成されたn+半導体層43と、n+半導体層43上に形成され、n+半導体層43よりもn型不純物濃度が低いn−半導体層44と、n−半導体層44上に形成され、n−半導体層44よりもn型不純物濃度が高いn+半導体層45と、n+半導体層43上に形成された電極46と、n+半導体層45上に形成された電極47とから構成されている。なお、電極46および47は、n+半導体層43および45にそれぞれオーミック接触している。   The Gunn diode 300g includes a non-doped semiconductor layer 41 formed on the oscillation element region Rg of the substrate 1, an n-type semiconductor layer 42 formed on the non-doped semiconductor layer 41, and an n + formed on the n-type semiconductor layer 42. The semiconductor layer 43 is formed on the n + semiconductor layer 43 and has a lower n-type impurity concentration than the n + semiconductor layer 43. The n− semiconductor layer 44 is formed on the n− semiconductor layer 44 and is higher than the n− semiconductor layer 44. The n + semiconductor layer 45 having a high n-type impurity concentration, an electrode 46 formed on the n + semiconductor layer 43, and an electrode 47 formed on the n + semiconductor layer 45 are configured. The electrodes 46 and 47 are in ohmic contact with the n + semiconductor layers 43 and 45, respectively.

HEMT300tとガンダイオード300gとの両方が備えるノンドープ半導体層41、n型半導体層42およびn+半導体層43のそれぞれは、後述する製造プロセスにおいて全く同じ工程で積層されたものであるため、共通する符号で表している。   Since each of the non-doped semiconductor layer 41, the n-type semiconductor layer 42, and the n + semiconductor layer 43 included in both the HEMT 300t and the Gunn diode 300g is laminated in exactly the same process in the manufacturing process described later, the common reference numerals are used. Represents.

また、図示していないが、本実施形態の半導体装置300には、バイポーラトランジスタおよびガンダイオード以外に、高周波利用回路としてアンテナ、ショットキーダイオード、キャパシタおよび伝送線路(例えばフィルタ)などが形成されており、所望の機能が得られるよう適宜組み合わせられている。例えば、ショットキーダイオードは、上記いずれかの半導体層を利用して形成されている。   Although not shown, in the semiconductor device 300 of this embodiment, an antenna, a Schottky diode, a capacitor, a transmission line (for example, a filter), and the like are formed as a high-frequency utilization circuit in addition to the bipolar transistor and the Gunn diode. Are combined as appropriate so as to obtain a desired function. For example, the Schottky diode is formed using any one of the above semiconductor layers.

ガンダイオード300gの動作は、上記実施形態1で説明したガンダイオード100gの動作と同様であり、ここでは説明を省略する。   The operation of the Gunn diode 300g is the same as the operation of the Gunn diode 100g described in the first embodiment, and the description thereof is omitted here.

HEMT300tでは、チャネル層となるノンドープ半導体層41と電子供給層となるn型半導体層42との積層によって、ノンドープ半導体層41内に図8中の破線で示すような2次元電子ガスが生じる。このため、ゲートである電極48に加える電圧を変化させると2次元電子ガスの濃度が増減する。その結果、ソース−ドレイン間に流れるドレイン電流が変化するため、トランジスタ特性が得られる。2次元電子ガスが蓄積される2次元電子チャネルは、ノンドープ半導体層41に形成されるため、電子が走行するときに不純物による散乱を受けない。このため、GaAsFETなどよりも高速、高周波動作が可能であり、低雑音であるという特性が得られる。   In the HEMT 300t, a two-dimensional electron gas as shown by a broken line in FIG. 8 is generated in the non-doped semiconductor layer 41 by the lamination of the non-doped semiconductor layer 41 serving as a channel layer and the n-type semiconductor layer 42 serving as an electron supply layer. For this reason, when the voltage applied to the electrode 48 as a gate is changed, the concentration of the two-dimensional electron gas increases or decreases. As a result, since the drain current flowing between the source and the drain changes, transistor characteristics can be obtained. Since the two-dimensional electron channel in which the two-dimensional electron gas is accumulated is formed in the non-doped semiconductor layer 41, it is not scattered by impurities when the electrons travel. For this reason, it is possible to operate at higher speed and higher frequency than GaAsFET or the like, and to obtain characteristics of low noise.

次に、本実施形態の半導体装置300の製造方法を図を参照しながら説明する。図9および図10は、本実施形態の半導体装置300の製造方法を示す断面図である。   Next, a method for manufacturing the semiconductor device 300 of this embodiment will be described with reference to the drawings. 9 and 10 are cross-sectional views showing a method for manufacturing the semiconductor device 300 of this embodiment.

まず、図9(a)に示す工程で、基板1上に、ノンドープ半導体層41、n型半導体層42、n+半導体層43、n−半導体層44およびn+半導体層45を順次エピタキシャル成長により形成する。   First, in the step shown in FIG. 9A, a non-doped semiconductor layer 41, an n-type semiconductor layer 42, an n + semiconductor layer 43, an n− semiconductor layer 44, and an n + semiconductor layer 45 are sequentially formed on the substrate 1 by epitaxial growth.

次に、図9(b)に示す工程で、n+半導体層45上にレジスト(図示せず)を形成し、このレジストをマスクとしたドライエッチングによって、基板をトランジスタ領域Rtと発振素子領域Rgとに分離し、基板1の表面を露出する凹部54を形成する。   Next, in the step shown in FIG. 9B, a resist (not shown) is formed on the n + semiconductor layer 45, and the substrate is formed into a transistor region Rt and an oscillation element region Rg by dry etching using this resist as a mask. A recess 54 that exposes the surface of the substrate 1 is formed.

次に、図9(c)に示す工程で、n+半導体層45上にレジスト(図示せず)を形成し、パターニングする。次いで、このレジストをマスクとしたドライエッチングにより、n−半導体層44およびn+半導体層45をパターニングする。このことによって、発振素子領域Rgに、n+半導体層43の表面を露出する凹部55を形成する。このとき、トランジスタ領域Rtのn−半導体層44およびn+半導体層45は除去される。   Next, in the step shown in FIG. 9C, a resist (not shown) is formed on the n + semiconductor layer 45 and patterned. Next, the n− semiconductor layer 44 and the n + semiconductor layer 45 are patterned by dry etching using the resist as a mask. As a result, a recess 55 exposing the surface of the n + semiconductor layer 43 is formed in the oscillation element region Rg. At this time, the n− semiconductor layer 44 and the n + semiconductor layer 45 in the transistor region Rt are removed.

次に、図10(a)に示す工程で、基板上にレジスト(図示せず)を形成し、パターニングする。次いで、このレジストをマスクとしたドライエッチングにより、トランジスタ領域Rtのn+半導体層43に、n型半導体層42の表面を露出する開口部56を形成する。   Next, in the step shown in FIG. 10A, a resist (not shown) is formed on the substrate and patterned. Next, an opening 56 exposing the surface of the n-type semiconductor layer 42 is formed in the n + semiconductor layer 43 of the transistor region Rt by dry etching using this resist as a mask.

次に、図10(b)に示す工程で、電極46を凹部55内に露出されたn+半導体層43の表面上にリフトオフ法で形成する。同様に、電極47もn+半導体層45の表面上にリフトオフ法で形成する。電極48および49もまた、それぞれn型半導体層42およびn+半導体層43の表面上にリフトオフ法で形成する。   Next, in the step shown in FIG. 10B, the electrode 46 is formed on the surface of the n + semiconductor layer 43 exposed in the recess 55 by a lift-off method. Similarly, the electrode 47 is also formed on the surface of the n + semiconductor layer 45 by a lift-off method. The electrodes 48 and 49 are also formed on the surfaces of the n-type semiconductor layer 42 and the n + semiconductor layer 43 by a lift-off method, respectively.

以上の工程を経て、本実施形態の半導体装置300を製造することができる。   Through the above steps, the semiconductor device 300 of this embodiment can be manufactured.

本実施形態の半導体装置300は、HEMT300tと、ガンダイオード100gとが、同一基板上に形成された構造となっている。つまり、半導体装置300では、フリップチップ実装などによることなく、同一基板上にHEMT300tとガンダイオード100gとが実装される。従って、従来のガンダイオードに適用されるピル型パッケージおよびフリップチップ実装よりも、更なる集積化を実現することができる。また、本実施形態の半導体装置300では、従来のガンダイオードに適用されるピル型パッケージおよびフリップチップ実装よりも更なる集積化を実現できるため、伝送線路長を短縮することも可能である。   The semiconductor device 300 of this embodiment has a structure in which the HEMT 300t and the Gunn diode 100g are formed on the same substrate. That is, in the semiconductor device 300, the HEMT 300t and the Gunn diode 100g are mounted on the same substrate without using flip chip mounting or the like. Therefore, further integration can be realized as compared with the pill type package and flip chip mounting applied to the conventional Gunn diode. Further, in the semiconductor device 300 of this embodiment, further integration can be realized as compared with the pill type package and flip chip mounting applied to the conventional Gunn diode, so that the transmission line length can be shortened.

さらに、ガンダイオードをテラヘルツ帯域の回路で用いるためには、ガンダイオードの実装の際の精度のバラツキの許容範囲が、目的とする周波数の波長(3THzで300μm)と同程度となるが、本実施形態では、HEMTとガンダイオードとを同一基板上に同時に形成するため、上記の精度でガンダイオードを実装することは容易である。従って、本実施形態の半導体装置300のテラヘルツ帯域における特性のバラツキが抑制される。   Furthermore, in order to use the Gunn diode in a terahertz band circuit, the tolerance of accuracy variation when mounting the Gunn diode is about the same as the wavelength of the target frequency (300 μm at 3 THz). In the embodiment, since the HEMT and the Gunn diode are simultaneously formed on the same substrate, it is easy to mount the Gunn diode with the above accuracy. Therefore, variation in characteristics in the terahertz band of the semiconductor device 300 of this embodiment is suppressed.

またさらに、本実施形態では、n−半導体層44の厚さを適宜設計することによって、所望の発振周波数を得ることができる。一般的な半導体装置の製造プロセスにおいて、n−半導体層44の厚さは、例えば、配線間の距離に比べて非常に小さくすることが容易である。従って、ガンダイオード300gをより高い周波数で動作させることが容易であり、非常に高い周波数で動作する半導体装置を提供することができる。   Furthermore, in this embodiment, a desired oscillation frequency can be obtained by appropriately designing the thickness of the n − semiconductor layer 44. In a general semiconductor device manufacturing process, the thickness of the n − semiconductor layer 44 can be easily reduced, for example, compared to the distance between wirings. Therefore, it is easy to operate the Gunn diode 300g at a higher frequency, and a semiconductor device that operates at a very high frequency can be provided.

また、本実施形態の半導体装置300では、ガンダイオード300gが1つ設けられているが、これに限定されない。例えば、本実施形態の半導体装置300には、n−半導体層44の厚さの異なるガンダイオードを、基板1上のガンダイオード300gとは別の場所に形成することも可能である。このように構成された本実施形態の半導体装置300を、複数の異なる周波数を用いる通信方式で用いられる通信機器、あるいは複数の周波数帯域を切り替える通信機器などに用いることによって、通信機器を小型化できる。   In the semiconductor device 300 of this embodiment, one Gunn diode 300g is provided, but the present invention is not limited to this. For example, in the semiconductor device 300 of this embodiment, a Gunn diode having a different thickness of the n − semiconductor layer 44 can be formed at a location different from the Gunn diode 300 g on the substrate 1. By using the semiconductor device 300 of the present embodiment configured as described above for a communication device used in a communication method using a plurality of different frequencies or a communication device for switching a plurality of frequency bands, the communication device can be downsized. .

通常、HEMTでは、本実施形態の半導体装置300のように、2次元電子チャネルが形成されるチャネル層は単層のノンドープ半導体層を用いることが多い。しかし、本発明はこれに限らず、チャネル層をノンドープ半導体層41に代えて、バンドギャップの小さい半導体層をバンドギャップの大きい半導体層で挟み、電子をバンドギャップの小さい半導体層に閉じこめる積層構造としてもよい。   In general, a HEMT often uses a single non-doped semiconductor layer as a channel layer in which a two-dimensional electron channel is formed, as in the semiconductor device 300 of the present embodiment. However, the present invention is not limited to this, and instead of the non-doped semiconductor layer 41, the channel layer is a stacked structure in which a semiconductor layer having a small band gap is sandwiched between semiconductor layers having a large band gap and electrons are confined in the semiconductor layer having a small band gap. Also good.

また、電子供給層をn型半導体層42に代えて、不純物を局所的に導入したδドープ構造を有する半導体層を用いてもよい。   Further, instead of the n-type semiconductor layer 42 as the electron supply layer, a semiconductor layer having a δ-doped structure in which impurities are locally introduced may be used.

さらに、HEMT300tに代えて、電子供給層をチャネル層の上下に配置したダブルヘテロ構造を有するHEMTを用いてもよい。   Furthermore, instead of the HEMT 300t, a HEMT having a double hetero structure in which electron supply layers are arranged above and below the channel layer may be used.

(実施形態4)
本実施形態では、上記実施形態1〜3とは異なる構造を有する半導体装置を、図を参照しながら説明する。なお、簡単のために、上記実施形態1〜3と共通する構成要素は、同一の参照符号で示す。
(Embodiment 4)
In the present embodiment, a semiconductor device having a structure different from those of the first to third embodiments will be described with reference to the drawings. For the sake of simplicity, the same components as those in the first to third embodiments are denoted by the same reference numerals.

図11は、本実施形態の半導体装置を示す断面図である。   FIG. 11 is a cross-sectional view showing the semiconductor device of this embodiment.

図11に示すように、本実施形態の半導体装置400は、トランジスタ領域Rtと発振素子領域Rgとを有する基板1と、基板1のトランジスタ領域Rt上に形成された高電子移動度トランジスタ(以下、HEMTと称する)400tと、基板1の発振素子領域Rg上に形成されたガンダイオード400gとを備える。   As shown in FIG. 11, the semiconductor device 400 of this embodiment includes a substrate 1 having a transistor region Rt and an oscillation element region Rg, and a high electron mobility transistor (hereinafter referred to as a transistor region Rt) formed on the substrate 1. 400t) and a Gunn diode 400g formed on the oscillation element region Rg of the substrate 1.

HEMT400tは、基板1のトランジスタ領域Rt上に形成されたn型半導体層62Aと、n型半導体層62A上に形成されたノンドープ半導体層67と、ノンドープ半導体層67上に形成されたn型半導体層68と、n型半導体層68上に形成され、n型半導体層68よりもn型不純物濃度が高いn+半導体層69と、n型半導体層68上に形成された電極71と、n+半導体層69上に形成された電極72と、から構成されている。特に、本実施形態では、n型半導体層62Aは、n−半導体層63と、n−半導体層63を挟むように上下に形成され、n−半導体層63よりもn型不純物濃度が高いn+半導体層62およびn+半導体層64とからなる積層構造となっている。なお、電極71は、n型半導体層68にショットキー接触しており、ゲート電極として機能する。電極72は、n+半導体層69にオーミック接触しており、ソース・ドレイン電極と機能する。   The HEMT 400t includes an n-type semiconductor layer 62A formed on the transistor region Rt of the substrate 1, a non-doped semiconductor layer 67 formed on the n-type semiconductor layer 62A, and an n-type semiconductor layer formed on the non-doped semiconductor layer 67. 68, an n + semiconductor layer 69 formed on the n-type semiconductor layer 68 and having an n-type impurity concentration higher than that of the n-type semiconductor layer 68, an electrode 71 formed on the n-type semiconductor layer 68, and the n + semiconductor layer 69. And an electrode 72 formed thereon. In particular, in the present embodiment, the n-type semiconductor layer 62A is formed vertically so as to sandwich the n-semiconductor layer 63 and the n-semiconductor layer 63, and an n + semiconductor having a higher n-type impurity concentration than the n-semiconductor layer 63. A laminated structure including the layer 62 and the n + semiconductor layer 64 is formed. The electrode 71 is in Schottky contact with the n-type semiconductor layer 68 and functions as a gate electrode. The electrode 72 is in ohmic contact with the n + semiconductor layer 69 and functions as a source / drain electrode.

ガンダイオード400gは、基板1の発振素子領域Rg上に形成され、n−半導体層63と、n−半導体層63を挟むように上下に形成され、n−半導体層63よりもn型不純物濃度が高いn+半導体層62およびn+半導体層64とからなる積層構造となっているn型半導体層62Aと、n+半導体層62上に形成された電極65と、n+半導体層64上に形成された電極66とから構成されている。なお、電極65および66は、n+半導体層62および64にそれぞれオーミック接触している。   The Gunn diode 400g is formed on the oscillating element region Rg of the substrate 1 and is formed so as to sandwich the n− semiconductor layer 63 and the n− semiconductor layer 63, and has an n-type impurity concentration higher than that of the n− semiconductor layer 63. An n-type semiconductor layer 62A having a stacked structure including a high n + semiconductor layer 62 and an n + semiconductor layer 64, an electrode 65 formed on the n + semiconductor layer 62, and an electrode 66 formed on the n + semiconductor layer 64 It consists of and. The electrodes 65 and 66 are in ohmic contact with the n + semiconductor layers 62 and 64, respectively.

バイポーラトランジスタ400tとガンダイオード400gとの両方が備えるn型半導体層62A(n+半導体層62、n−半導体層63およびn+半導体層64)のそれぞれは、後述する製造プロセスにおいて全く同じ工程で積層されたものであるため、共通する符号で表している。   Each of the n-type semiconductor layer 62A (n + semiconductor layer 62, n− semiconductor layer 63, and n + semiconductor layer 64) included in both the bipolar transistor 400t and the Gunn diode 400g is laminated in exactly the same process in the manufacturing process described later. Since it is a thing, it represents with the common code | symbol.

また、図示していないが、本実施形態の半導体装置400には、バイポーラトランジスタおよびガンダイオード以外に、高周波利用回路としてアンテナ、ショットキーダイオード、キャパシタおよび伝送線路(例えばフィルタ)などが形成されており、所望の機能が得られるよう適宜組み合わせられている。例えば、ショットキーダイオードは、上記いずれかの半導体層を利用して形成されている。   Although not shown, in the semiconductor device 400 of this embodiment, an antenna, a Schottky diode, a capacitor, a transmission line (for example, a filter) and the like are formed as a high-frequency utilization circuit in addition to the bipolar transistor and the Gunn diode. Are combined as appropriate so as to obtain a desired function. For example, the Schottky diode is formed using any one of the above semiconductor layers.

ガンダイオード400gの動作は、上記実施形態1で説明したガンダイオード100gの動作と同様であり、HEMT400tの動作は、上記実施形態3で説明したHEMT400tの動作と同様であるので、ここでは説明を省略する。   The operation of the Gunn diode 400g is the same as the operation of the Gunn diode 100g described in the first embodiment, and the operation of the HEMT 400t is the same as the operation of the HEMT 400t described in the third embodiment. To do.

次に、本実施形態の半導体装置400の製造方法を図を参照しながら説明する。図12および図13は、本実施形態の半導体装置400の製造方法を示す断面図である。   Next, a method for manufacturing the semiconductor device 400 of this embodiment will be described with reference to the drawings. 12 and 13 are cross-sectional views showing a method for manufacturing the semiconductor device 400 of this embodiment.

まず、図12(a)に示す工程で、基板1上に、n+半導体層62、n−半導体層63、n+半導体層64、ノンドープ半導体層67、n型半導体層68およびn+半導体層69を順次エピタキシャル成長により形成する。   First, in the process shown in FIG. 12A, an n + semiconductor layer 62, an n− semiconductor layer 63, an n + semiconductor layer 64, a non-doped semiconductor layer 67, an n-type semiconductor layer 68, and an n + semiconductor layer 69 are sequentially formed on the substrate 1. It is formed by epitaxial growth.

次に、図12(b)に示す工程で、n+半導体層69上にレジスト(図示せず)を形成し、このレジストをマスクとしたドライエッチングによって、基板をトランジスタ領域Rtと発振素子領域Rgとに分離し、基板1の表面を露出する凹部54を形成する。   Next, in the step shown in FIG. 12B, a resist (not shown) is formed on the n + semiconductor layer 69, and the substrate is formed into a transistor region Rt and an oscillation element region Rg by dry etching using this resist as a mask. A recess 54 that exposes the surface of the substrate 1 is formed.

次に、図12(c)に示す工程で、n+半導体層69上にレジスト(図示せず)を形成し、パターニングする。次いで、このレジストをマスクとしたドライエッチングによって、トランジスタ領域Rtのn+半導体層69に、n型半導体層68の表面を露出する開口部75を形成する。   Next, in the step shown in FIG. 12C, a resist (not shown) is formed on the n + semiconductor layer 69 and patterned. Next, an opening 75 exposing the surface of the n-type semiconductor layer 68 is formed in the n + semiconductor layer 69 of the transistor region Rt by dry etching using this resist as a mask.

次に、図13(a)に示す工程で、基板上にレジスト(図示せず)を形成し、パターニングする。次いで、このレジストをマスクとしたドライエッチングにより、発振素子領域Rgのn+半導体層64およびn−半導体層63をパターニングすることによって、n+半導体層2の表面を露出する凹部76を形成する。   Next, in the step shown in FIG. 13A, a resist (not shown) is formed on the substrate and patterned. Next, by patterning the n + semiconductor layer 64 and the n− semiconductor layer 63 in the oscillation element region Rg by dry etching using this resist as a mask, a recess 76 exposing the surface of the n + semiconductor layer 2 is formed.

次に、図13(b)に示す工程で、電極65を凹部76内に露出されたn+半導体層62の表面上にリフトオフ法で形成する。同様に、電極66もn+半導体層64の表面上にリフトオフ法で形成する。電極71および72もまた、それぞれn型半導体層68およびn+半導体層69の表面上にリフトオフ法で形成する。   Next, in the step shown in FIG. 13B, the electrode 65 is formed on the surface of the n + semiconductor layer 62 exposed in the recess 76 by a lift-off method. Similarly, the electrode 66 is also formed on the surface of the n + semiconductor layer 64 by a lift-off method. The electrodes 71 and 72 are also formed on the surfaces of the n-type semiconductor layer 68 and the n + semiconductor layer 69 by a lift-off method, respectively.

以上の工程を経て、本実施形態の半導体装置400を製造することができる。   Through the above steps, the semiconductor device 400 of this embodiment can be manufactured.

本実施形態の半導体装置400は、上記実施形態3の半導体装置300と同様に、HEMT400tと、ガンダイオード400gとが、同一基板上に形成された構造となっており、上記実施形態3の半導体装置300とは基板1上に形成されている半導体層の構造が異なるだけである。従って、本実施形態によれば、上記実施形態3と全く同様の効果が得られる。   Similar to the semiconductor device 300 of the third embodiment, the semiconductor device 400 of the present embodiment has a structure in which the HEMT 400t and the Gunn diode 400g are formed on the same substrate, and the semiconductor device of the third embodiment. The only difference from 300 is the structure of the semiconductor layer formed on the substrate 1. Therefore, according to the present embodiment, the same effects as those of the third embodiment can be obtained.

また、本実施形態においても、HEMT400tの2次元電子チャネルが形成されるチャネル層をノンドープ半導体層67に代えて、バンドギャップの小さい半導体層をバンドギャップの大きい半導体層で挟み、電子をバンドギャップの小さい半導体層に閉じこめる積層構造としてもよい。   Also in this embodiment, the channel layer in which the two-dimensional electron channel of the HEMT 400t is formed is replaced with the non-doped semiconductor layer 67, and a semiconductor layer with a small band gap is sandwiched between semiconductor layers with a large band gap, and electrons are A stacked structure confined in a small semiconductor layer may be employed.

また、電子供給層をn型半導体層68に代えて、不純物を局所的に導入したδドープ構造を有する半導体層を用いてもよい。   Further, instead of the n-type semiconductor layer 68 as the electron supply layer, a semiconductor layer having a δ-doped structure in which impurities are locally introduced may be used.

さらに、HEMT400tに代えて、電子供給層をチャネル層の上下に配置したダブルヘテロ構造を有するHEMTを用いてもよい。   Further, instead of the HEMT 400t, a HEMT having a double hetero structure in which electron supply layers are arranged above and below the channel layer may be used.

(その他の実施形態)
上記実施形態1〜4に示されているガンダイオード100g〜400gは、いずれも最も同様の構造有するが、本発明はこれらに限定されるものではない。例えば、ガン効果を生じるn型半導体として、発振特性を向上するために不純物濃度に傾斜を有するn型半導体層、不純物濃度の異なるn+半導体層を更に加えたりと、様々な構造が実用になっている。上記の各実施形態において、ガンダイオード100g〜400gの代わりに、これらの構造を有するガンダイオードを代わりに用いてもよい。
(Other embodiments)
The Gunn diodes 100g to 400g shown in the first to fourth embodiments all have the same structure, but the present invention is not limited to these. For example, various structures such as an n-type semiconductor layer having a gradient in impurity concentration and an n + semiconductor layer having a different impurity concentration are put into practical use as an n-type semiconductor that produces a gun effect, such as an n-type semiconductor layer having a gradient in impurity concentration in order to improve oscillation characteristics. Yes. In each of the above embodiments, Gunn diodes having these structures may be used instead of the Gunn diodes 100g to 400g.

ガンダイオードにおいて、ダイポールモードおよびハイブリッドモードが発生する不純物濃度は、図20に示される斜線部の領域であることが経験的に求められている。従って、図20に基づいて、用途毎にガンダイオードに求められる特性に応じて、上記で挙げたガンダイオード100g〜400gの各n−半導体層2、4、28、30、43、45、62および64n、ならびに各n+半導体層3、29、44および63の不純物濃度を適宜選択してもよい。   In the Gunn diode, the impurity concentration at which the dipole mode and the hybrid mode are generated is empirically required to be a shaded area shown in FIG. Therefore, based on FIG. 20, depending on the characteristics required for the Gunn diode for each application, each of the n-semiconductor layers 2, 4, 28, 30, 43, 45, 62 of the Gunn diodes 100g to 400g mentioned above and The impurity concentration of 64n and each of the n + semiconductor layers 3, 29, 44, and 63 may be appropriately selected.

さらに、各実施形態の半導体装置において、ガンダイオード100g〜400gの各n−半導体層2、4、28、30、43、45、62および64n、ならびに各n+半導体層3、29、44および63は、閃亜鉛構造を有する直接遷移型の化合物半導体で、ガン効果を示すものであればいずれの材料で形成されていてもよい。具体的には、閃亜鉛構造を有する直接遷移型の化合物半導体は、GaAs、InP、InSb、ZnSe、CdTe等、あるいは、これらの混晶である。なお、各n−半導体層2、4、28、30、43、45、62および64n、ならびに各n+半導体層3、29、44および63に導入されるn型不純物は、上記の各半導体層がInPから形成されている場合Si、S、Se等を、GaAsから形成されている場合S等を用いればよい。   Furthermore, in the semiconductor device of each embodiment, each n− semiconductor layer 2, 4, 28, 30, 43, 45, 62 and 64n of the Gunn diodes 100g to 400g and each n + semiconductor layer 3, 29, 44 and 63 are The direct transition type compound semiconductor having a zinc flash structure may be formed of any material as long as it exhibits a cancer effect. Specifically, the direct transition type compound semiconductor having a zinc flash structure is GaAs, InP, InSb, ZnSe, CdTe, or a mixed crystal thereof. The n-type impurities introduced into the n-semiconductor layers 2, 4, 28, 30, 43, 45, 62 and 64n and the n + semiconductor layers 3, 29, 44 and 63 are the same as those of the semiconductor layers described above. Si, S, Se, etc. may be used when formed from InP, and S, etc. may be used when formed from GaAs.

また、各n−半導体層2、4、28、30、43、45、62および64n、ならびに各n+半導体層3、29、44および63を、GaInAs系半導体にNを含む材料で形成してもよい。これは、GaInAs系半導体にNを導入することによって、GaInAs中の電子の飽和速度を小さくなり、発振素子の発信周波数が若干低下するが、発振素子の動作は安定性が増すからである。   Also, each n− semiconductor layer 2, 4, 28, 30, 43, 45, 62 and 64n, and each n + semiconductor layer 3, 29, 44 and 63 may be formed of a material containing N in a GaInAs semiconductor. Good. This is because by introducing N into the GaInAs-based semiconductor, the saturation speed of electrons in GaInAs is reduced and the oscillation frequency of the oscillation element is slightly reduced, but the operation of the oscillation element is increased in stability.

さらにまた、上記各実施形態では、基板1として、Feドープの半絶縁性InP、あるいはノンドープの半絶縁性GaAsで形成されたものを用いているが、これに限定されない。例えば、基板1として、ノンドープ半絶縁性GaAs基板等の半導体基板、セラミックス、ベンゾシクロブテン(BCB)、ポリイミド樹脂、液晶ポリマーなどで形成された基板を用いてもよい。特に、セラミックス、ベンゾシクロブテン(BCB)、ポリイミド樹脂、液晶ポリマーなどで形成された基板を母基板として用いる場合、半導体基板を母基板として用いた場合に比べて材料の入手が容易であり、製造コストを低減することができる。   Furthermore, in each of the above embodiments, the substrate 1 is made of Fe-doped semi-insulating InP or non-doped semi-insulating GaAs, but is not limited thereto. For example, the substrate 1 may be a semiconductor substrate such as a non-doped semi-insulating GaAs substrate, a substrate formed of ceramics, benzocyclobutene (BCB), polyimide resin, liquid crystal polymer, or the like. In particular, when a substrate formed of ceramics, benzocyclobutene (BCB), polyimide resin, liquid crystal polymer, or the like is used as a mother substrate, it is easier to obtain materials than when a semiconductor substrate is used as a mother substrate. Cost can be reduced.

また、本実施形態で説明した半導体装置100〜400では、ガンダイオード100g〜400gをそれぞれ用いているが、ガンダイオードに限られず、他の負性抵抗特性を示す2端子素子を用いることも可能である。他の負性抵抗特性を示す2端子素子としては、電子のなだれ現象を用いたIMPATTダイオード、負性抵抗特性を用いたトンネルダイオードが挙げられる。   In the semiconductor devices 100 to 400 described in the present embodiment, the Gunn diodes 100g to 400g are used. However, the semiconductor devices 100 to 400g are not limited to Gunn diodes, and other two-terminal elements exhibiting negative resistance characteristics can be used. is there. Examples of other two-terminal elements exhibiting negative resistance characteristics include IMPATT diodes using an avalanche phenomenon of electrons and tunnel diodes using negative resistance characteristics.

以下、本発明の実施例を説明する。なお、以下に示す実施例は、本発明を限定するものではない。   Examples of the present invention will be described below. In addition, the Example shown below does not limit this invention.

(実施例1)
本実施例を、図11および図14を参照しながら説明する。図14は、上記実施形態4の半導体装置400の具体的な構成例を模式的に表す平面図である。
(Example 1)
The present embodiment will be described with reference to FIGS. 11 and 14. FIG. 14 is a plan view schematically illustrating a specific configuration example of the semiconductor device 400 of the fourth embodiment.

図14に示す本実施例の半導体装置400は、ガンダイオード400gからの出力を、1/2波長伝送線路型のフィルタを通過させ、ショットキーダイオードからなる周波数てい倍器に入力し、周波数てい倍器で発生した発振周波数の2てい倍波を、ボウタイアンテナより空間に放射する。   In the semiconductor device 400 of the present embodiment shown in FIG. 14, the output from the Gunn diode 400g is passed through a 1/2 wavelength transmission line type filter and input to a frequency multiplier made of a Schottky diode. The second harmonic of the oscillation frequency generated by the vessel is radiated into the space from the bowtie antenna.

本実施例では、半導体装置400の基板1としてFeドープの半絶縁性InP基板が用いられており、フィルタ、周波数てい倍器、ボウタイアンテナ、ローパスフィルタ、バイアスパッドおよびラジアルスタブは、すべて基板1上に形成されている。また、基板1の下面には、接地面となる金属薄膜を形成して使用している。なお、本実施例では、周波数てい倍器を構成するHEMTが、半導体装置400のHEMT400tに対応する。   In this embodiment, a Fe-doped semi-insulating InP substrate is used as the substrate 1 of the semiconductor device 400, and the filter, frequency multiplier, bow tie antenna, low-pass filter, bias pad, and radial stub are all on the substrate 1. Is formed. Further, a metal thin film serving as a ground plane is formed on the lower surface of the substrate 1 and used. In this embodiment, the HEMT constituting the frequency multiplier corresponds to the HEMT 400t of the semiconductor device 400.

特に、本実施例のガンダイオード400gでは、n+半導体層62としてInP基板に格子整合するSiドープのInGaAs層(不純物濃度1X1019cm-3)、n−半導体層63としてSiドープのInGaAs層(不純物濃度1X1015〜1X1019cm-3)、さらにn+半導体層64としてSiドープのInGaAs層(不純物濃度1X1019cm-3)を用いている。ガン効果を生じるn−半導体層63のInGaAsの不純物濃度および膜厚は、使用発振周波数に応じて変更した。 In particular, in the Gunn diode 400g of this example, as the n + semiconductor layer 62, a Si-doped InGaAs layer (impurity concentration of 1 × 10 19 cm −3 ) lattice-matched to the InP substrate, and as the n− semiconductor layer 63, a Si-doped InGaAs layer (impurity) concentration 1X10 15 ~1X10 19 cm -3), is used further InGaAs layer doped with Si as an n + semiconductor layer 64 (the impurity concentration 1X10 19 cm -3). The InGaAs impurity concentration and the film thickness of the n − semiconductor layer 63 causing the gun effect were changed according to the used oscillation frequency.

周波数てい倍器を構成するショットキーダイオードは、上記実施形態4の図13(b)にs示す工程と同様のプロセスにより形成した。HEMT400tのn+半導体層64は、ガンダイオードと共通であり、その上部にチャネル層となるノンドープ半導体層67として、ノンドープのInAlAsとInGaAsとからなる積層膜を形成した。さらに電子供給層となるn型半導体層68として、i−InAlAsとn−InAlAsとi−InAlAsとからなる積層膜を形成した。特に、この積層膜のうち、キャリアである電子を供給するn−InAlAsのn型不純物としてSiを(不純物濃度1X1018cm-3)で用いた。さらに製造上のエッチストップ層(不図示)としてInP層を形成し、最上部層にオーミックコンタクト用にSiドープのn−InGaAs層(不純物濃度1X1019cm-3)を形成している。 The Schottky diode constituting the frequency multiplier is formed by the same process as the process shown in FIG. 13B of the fourth embodiment. The n + semiconductor layer 64 of the HEMT 400t is common to the Gunn diode, and a laminated film made of non-doped InAlAs and InGaAs is formed thereon as a non-doped semiconductor layer 67 that becomes a channel layer. Further, a stacked film made of i-InAlAs, n-InAlAs, and i-InAlAs was formed as the n-type semiconductor layer 68 serving as an electron supply layer. In particular, Si was used as an n-type impurity of n-InAlAs that supplies electrons as carriers in the laminated film (impurity concentration: 1 × 10 18 cm −3 ). Further, an InP layer is formed as an etch stop layer (not shown) for manufacturing, and an Si-doped n-InGaAs layer (impurity concentration: 1 × 10 19 cm −3 ) is formed as an ohmic contact on the uppermost layer.

フィルタ、周波数てい倍器、ボウタイアンテナ、ローパスフィルタ、バイアスパッドおよびラジアルスタブは、Au薄膜を用いて形成した。また、半導体装置400における電極65、66、71および72と、n+半導体層62、64および69とのオーミック接触は、AuGeNi層を用いて電極65、66、71および72を形成し、窒素雰囲気中約300℃の熱処理により、接合抵抗を低減した。   The filter, frequency multiplier, bowtie antenna, low-pass filter, bias pad, and radial stub were formed using an Au thin film. The ohmic contact between the electrodes 65, 66, 71, and 72 and the n + semiconductor layers 62, 64, and 69 in the semiconductor device 400 forms the electrodes 65, 66, 71, and 72 using an AuGeNi layer, and is in a nitrogen atmosphere. The junction resistance was reduced by heat treatment at about 300 ° C.

半導体装置400の動作としては、ガンダイオード400gに印加される電圧が、ある閾値電界Ethより大きな電界において高周波発振特性を示した。またその周波数は直流電圧値により若干変化し、発振周波数の調整が可能であった。またこの高周波発振の2倍波がダイポールアンテナより放射されることが確認された。   As an operation of the semiconductor device 400, a high frequency oscillation characteristic was exhibited in an electric field in which a voltage applied to the Gunn diode 400g was larger than a certain threshold electric field Eth. Further, the frequency slightly changed depending on the DC voltage value, and the oscillation frequency could be adjusted. It was also confirmed that the double wave of this high frequency oscillation was radiated from the dipole antenna.

本実施例では、1つの基板上に、高周波で発振可能なガンダイオードと、周波数てい倍器、フィルタ、アンテナなどを集積しており、発振回路の小型化に有効であった。   In this embodiment, a Gunn diode capable of oscillating at a high frequency, a frequency multiplier, a filter, an antenna, and the like are integrated on one substrate, which is effective for downsizing the oscillation circuit.

また、半導体装置400は、同一の回路を複数作成する際に再現性よく製造できた。特にガンダイオードは、n−半導体層63の膜厚で動作周波数を設計することができる。このため、発振周波数を数百GHzとすることで、外部に照射する高周波をテラヘルツ領域にまで高めることができた。   Further, the semiconductor device 400 could be manufactured with good reproducibility when a plurality of identical circuits were produced. In particular, the operating frequency of the Gunn diode can be designed with the film thickness of the n − semiconductor layer 63. For this reason, by setting the oscillation frequency to several hundred GHz, the high frequency irradiated to the outside can be increased to the terahertz region.

本実施例では、半絶縁性InP基板上に複数の半導体層をエピタキシャル成長しているので、その各層の結晶性が単結晶材料と同等であり、発振回路としての特性の向上に有効であった。ガンダイオード400gの発振周波数は、GaAs基板を用いたものに比べてより高い周波数での動作が可能であった。   In this embodiment, since a plurality of semiconductor layers are epitaxially grown on a semi-insulating InP substrate, the crystallinity of each layer is equivalent to that of a single crystal material, which is effective in improving the characteristics as an oscillation circuit. The operation frequency of the Gunn diode 400g was higher than that using a GaAs substrate.

(実施例2)
本実施例を、図8および図15を参照しながら説明する。図15は、上記実施形態3の半導体装置300の具体的な構成例を模式的に表す平面図である。
(Example 2)
This embodiment will be described with reference to FIGS. FIG. 15 is a plan view schematically illustrating a specific configuration example of the semiconductor device 300 according to the third embodiment.

図15に示す本実施例の半導体装置300は、高周波信号の受信を行なうものであり、ガンダイオード300gからの出力を、ローカル信号としている。半導体装置300では、ローカル信号は、1/2波長伝送線路型のフィルタを通過し、ショットキーダイオードミキサに入力される。一方、高周波信号は、空間からボウタイアンテナを通じてショットキーダイオードミキサに印加される。ここで、ローカル信号と混合されダウンコンバートされた中間周波数(IF)のIF信号は、ローパスフィルタを通り、IF増幅器により増幅されIF信号出力端子から取り出される。   The semiconductor device 300 of this embodiment shown in FIG. 15 receives a high-frequency signal, and uses an output from the Gunn diode 300g as a local signal. In the semiconductor device 300, the local signal passes through a 1/2 wavelength transmission line type filter and is input to the Schottky diode mixer. On the other hand, the high frequency signal is applied from the space to the Schottky diode mixer through the bow tie antenna. Here, the IF signal of the intermediate frequency (IF) mixed and down-converted with the local signal passes through the low-pass filter, is amplified by the IF amplifier, and is taken out from the IF signal output terminal.

本実施例では、半導体装置300の基板1としてFeドープの半絶縁性InP基板が用いられており、フィルタ、ショットキーダイオードミキサ、ボウタイアンテナ、ローパスフィルタ、バイアスパッドおよびラジアルスタブは、すべて基板1上に形成されている。また、基板1の下面には、接地面となる金属薄膜を形成して使用している。なお、本実施例では、IF増幅器およびショットキーダイオードミキサを構成する各HEMTが、半導体装置300のHEMT300tに対応する。   In this embodiment, a Fe-doped semi-insulating InP substrate is used as the substrate 1 of the semiconductor device 300, and the filter, Schottky diode mixer, bowtie antenna, low-pass filter, bias pad, and radial stub are all on the substrate 1. Is formed. Further, a metal thin film serving as a ground plane is formed on the lower surface of the substrate 1 and used. In this embodiment, each HEMT constituting the IF amplifier and the Schottky diode mixer corresponds to the HEMT 300 t of the semiconductor device 300.

IF増幅器およびショットキーダイオードミキサは、HEMT300tを構成する共通の半導体層(ノンドープ半導体層41、n型半導体層42およびn+半導体層43)を用いて形成されている。   The IF amplifier and the Schottky diode mixer are formed using a common semiconductor layer (non-doped semiconductor layer 41, n-type semiconductor layer 42, and n + semiconductor layer 43) constituting the HEMT 300t.

フィルタ、ボウタイアンテナ、ローパスフィルタ、バイアスパッドおよびラジアルスタブは、すべて基板1上に形成されている。また、基板1の下面には、接地面となる金属薄膜を形成して使用している。   The filter, the bow tie antenna, the low-pass filter, the bias pad, and the radial stub are all formed on the substrate 1. Further, a metal thin film serving as a ground plane is formed on the lower surface of the substrate 1 and used.

特に、本実施例のHEMT300tであるIF増幅器およびショットキーダイオードミキサは、InP基板上のノンドープ半導体層41として、バッファ層となるノンドープi−InAlAsと、その上に形成されたチャネル層となるノンドープi−InGaAsと、さらにその上に形成されたスペーサ層としてノンドープi−InAlAs層とからなる積層膜を備える。電子供給層であるn型半導体層42としては、Siドープn−InAlAs層(不純物濃度5X1018cm-3)と、さらにその上にノンドープi−InAlAs層を順次形成した。n型半導体層42の上には、製造上のエッチストップ層としてノンドープi−InP層を形成し、さらにその上にキャップ層であるn+半導体層43となるSiドープのn−InGaAs層(不純物濃度1X1019cm-3)を形成した。 In particular, the IF amplifier and the Schottky diode mixer, which are the HEMT 300t of the present embodiment, include a non-doped i-InAlAs serving as a buffer layer and a non-doped i serving as a channel layer formed thereon as the non-doped semiconductor layer 41 on the InP substrate. A laminated film composed of -InGaAs and a non-doped i-InAlAs layer as a spacer layer formed thereon is further provided. As the n-type semiconductor layer 42 serving as the electron supply layer, a Si-doped n-InAlAs layer (impurity concentration 5 × 10 18 cm −3 ) and a non-doped i-InAlAs layer were further formed thereon. On the n-type semiconductor layer 42, a non-doped i-InP layer is formed as a manufacturing etch stop layer, and an Si-doped n-InGaAs layer (impurity concentration) serving as an n + semiconductor layer 43 serving as a cap layer is formed thereon. 1 × 10 19 cm −3 ) was formed.

本実施例のガンダイオード300gでは、n+半導体層43としてHEMT300tのキャップ層と同じSiドープのn−InGaAs層(不純物濃度1X1019cm-3)を、n−半導体層44としてn−InGaAs層(不純物濃度1X1015〜1X1019cm-3)を、n+半導体層45としてn+−InGaAs層(不純物濃度1X1019cm-3)を用いた。ガン効果を生じるn−半導体層44のn−InGaAs層の不純物濃度および膜厚は、使用発振周波数に応じて変更した。 In the Gunn diode 300g of the present embodiment, the n + semiconductor layer 43 is the same Si-doped n-InGaAs layer (impurity concentration 1 × 10 19 cm −3 ) as the cap layer of the HEMT 300t, and the n− semiconductor layer 44 is an n-InGaAs layer (impurity). the concentration 1X10 15 ~1X10 19 cm -3), was used n + -InGaAs layer as n + semiconductor layer 45 (the impurity concentration 1X10 19 cm -3). The impurity concentration and film thickness of the n-InGaAs layer of the n-semiconductor layer 44 that causes the gun effect were changed according to the oscillation frequency used.

フィルタ、ボウタイアンテナ、ローパスフィルタ、バイアスパッドおよびラジアルスタブは、Au薄膜を用いて形成した。また、半導体装置300における電極46、47および49と、n+半導体層43および47とのオーミック接触は、AuGeNi層を用いて電極46、47および49を形成し、窒素雰囲気中約300℃の熱処理により、接合抵抗を低減した。   The filter, bow tie antenna, low pass filter, bias pad, and radial stub were formed using an Au thin film. The ohmic contact between the electrodes 46, 47, and 49 and the n + semiconductor layers 43 and 47 in the semiconductor device 300 is performed by forming the electrodes 46, 47, and 49 using an AuGeNi layer and performing a heat treatment at about 300 ° C. in a nitrogen atmosphere. Reduced junction resistance.

半導体装置300の動作としては、ガンダイオード300gに印加される電圧が、ある閾値電界Ethより大きな電界において高周波発振特性を示した。またその周波数は直流電圧値により若干変化し、発振周波数の調整が可能であった。また、この高周波発振をローカル信号として、外部からアンテナを通じて入力されるミリ波信号とのミキシングすることによって得られるIF信号はIF増幅器で増幅され、IF信号出力端子から取り出すことができた。   As an operation of the semiconductor device 300, high-frequency oscillation characteristics were exhibited in an electric field in which the voltage applied to the Gunn diode 300g was larger than a certain threshold electric field Eth. Further, the frequency slightly changed depending on the DC voltage value, and the oscillation frequency could be adjusted. Further, the IF signal obtained by mixing this high frequency oscillation as a local signal with a millimeter wave signal input from the outside through an antenna can be amplified by an IF amplifier and taken out from the IF signal output terminal.

本実施例では、1つの基板上に、高周波で発振可能なガンダイオードと、フィルタ、ショットキーダイオードミキサ、ボウタイアンテナなどを集積しており、受信用回路の小型化に有効であった。   In this embodiment, a Gunn diode capable of oscillating at a high frequency, a filter, a Schottky diode mixer, a bow tie antenna, and the like are integrated on one substrate, which is effective for downsizing the receiving circuit.

また、半導体装置300は、同一の回路を複数作成する際に再現性よく製造できた。特にガンダイオード300gは、n−半導体層44の膜厚で動作周波数を設計することができる。このため、この発振周波数を数百GHzとすることで、受信信号としてテラヘルツ領域にわたる超高周波をダウンコンバートすることができた。   In addition, the semiconductor device 300 can be manufactured with good reproducibility when a plurality of identical circuits are formed. In particular, the operating frequency of the Gunn diode 300g can be designed with the film thickness of the n − semiconductor layer 44. For this reason, by setting the oscillation frequency to several hundreds of GHz, it was possible to down-convert the super-high frequency over the terahertz region as the received signal.

本実施例では、半絶縁性InP基板上に複数の半導体層をエピタキシャル成長しているので、その各層の結晶性が単結晶材料と同等であり、発振回路としての特性の向上に有効であった。ガンダイオード300gの発振周波数は、GaAs基板を用いたものに比べてより高い周波数での動作が可能であった。   In this embodiment, since a plurality of semiconductor layers are epitaxially grown on a semi-insulating InP substrate, the crystallinity of each layer is equivalent to that of a single crystal material, which is effective in improving the characteristics as an oscillation circuit. The oscillation frequency of the Gunn diode 300g was able to operate at a higher frequency than that using a GaAs substrate.

(実施例3)
本実施例を、図8および図16を参照しながら説明する。図16に上記実施形態3の半導体装置300の、別の具体的な構成例を模式的に表す平面図である。
(Example 3)
This embodiment will be described with reference to FIGS. FIG. 16 is a plan view schematically showing another specific configuration example of the semiconductor device 300 of the third embodiment.

図16に示す本実施例の半導体装置300は、ミリ波帯の高周波信号の受信を行なうものであり、ガンダイオード300gからの出力を、ローカル信号としている。半導体装置300では、ローカル信号は、1/2波長伝送線路型のフィルタを通過し、FETミキサに入力される。一方、ミリ波信号は空間からパッチアンテナにより受信され、低雑音増幅器により増幅される。次に、フィルタを通して不要信号を除去した後、FETミキサにてローカル信号と周波数混合され、ダウンコンバートされたIF信号がIFフィルタを通過してIF信号出力端子から出力される。   A semiconductor device 300 of this embodiment shown in FIG. 16 receives a high frequency signal in the millimeter wave band, and uses an output from the Gunn diode 300g as a local signal. In the semiconductor device 300, the local signal passes through a 1/2 wavelength transmission line type filter and is input to the FET mixer. On the other hand, the millimeter wave signal is received from the space by the patch antenna and amplified by the low noise amplifier. Next, after removing unnecessary signals through the filter, the IF signal is frequency-mixed with the local signal by the FET mixer, and the down-converted IF signal passes through the IF filter and is output from the IF signal output terminal.

本実施例では、半導体装置300の基板1としてFeドープの半絶縁性InP基板が用いられており、フィルタ、FETミキサ、パッチアンテナ、IFフィルタ、バイアスパッドおよびラジアルスタブは、すべて基板1上に形成されている。また、基板1の下面には、接地面となる金属薄膜を形成して使用している。なお、本実施例では、FETミキサおよび低雑音増幅器を構成する各HEMTが、半導体装置300のHEMT300tに対応する。   In this embodiment, a Fe-doped semi-insulating InP substrate is used as the substrate 1 of the semiconductor device 300, and the filter, FET mixer, patch antenna, IF filter, bias pad, and radial stub are all formed on the substrate 1. Has been. Further, a metal thin film serving as a ground plane is formed on the lower surface of the substrate 1 and used. In this embodiment, each HEMT constituting the FET mixer and the low noise amplifier corresponds to the HEMT 300 t of the semiconductor device 300.

FETミキサおよび低雑音増幅器は、HEMT300tを構成する共通の半導体層(ノンドープ半導体層41、n型半導体層42およびn+半導体層43)を用いて上記実施形態3に従って形成した。   The FET mixer and the low noise amplifier were formed according to the third embodiment using the common semiconductor layers (non-doped semiconductor layer 41, n-type semiconductor layer 42, and n + semiconductor layer 43) constituting the HEMT 300t.

本実施例の半導体装置300の各半導体層の構成は、上記実施例2と全く同じである。   The configuration of each semiconductor layer of the semiconductor device 300 of this embodiment is exactly the same as that of the second embodiment.

フィルタ、パッチアンテナ、IFフィルタ、バイアスパッドおよびラジアルスタブは、Au薄膜を用いて形成した。また、半導体装置300における電極46、47および49と、n+半導体層43および47とのオーミック接触は、AuGeNi層を用いて電極46、47および49を形成し、窒素雰囲気中約300℃の熱処理により、接合抵抗を低減した。   The filter, patch antenna, IF filter, bias pad, and radial stub were formed using an Au thin film. The ohmic contact between the electrodes 46, 47, and 49 and the n + semiconductor layers 43 and 47 in the semiconductor device 300 is performed by forming the electrodes 46, 47, and 49 using an AuGeNi layer and performing a heat treatment at about 300 ° C. in a nitrogen atmosphere. Reduced junction resistance.

半導体装置300の動作としては、ガンダイオード300gに印加される電圧が、ある閾値電界Ethより大きな電界において高周波発振特性を示した。またその周波数は直流電圧値により若干変化し、発振周波数の調整が可能であった。また、この高周波発振をローカル信号として、外部からアンテナを通じて入力されるミリ波信号とのミキシングすることによって得られるIF信号はIF増幅器で増幅され、IF信号出力端子から取り出すことができた。   As an operation of the semiconductor device 300, high-frequency oscillation characteristics were exhibited in an electric field in which the voltage applied to the Gunn diode 300g was larger than a certain threshold electric field Eth. Further, the frequency slightly changed depending on the DC voltage value, and the oscillation frequency could be adjusted. Further, the IF signal obtained by mixing this high frequency oscillation as a local signal with a millimeter wave signal input from the outside through an antenna can be amplified by an IF amplifier and taken out from the IF signal output terminal.

本実施例では、1つの基板上に、高周波で発振可能なガンダイオードと、低雑音増幅器、IF増幅器、FETミキサ、フィルタ、さらにはアンテナなどを集積しており、受信用回路の小型化に有効であった。   In this embodiment, a Gunn diode that can oscillate at high frequency, a low-noise amplifier, an IF amplifier, an FET mixer, a filter, and an antenna are integrated on a single substrate, which is effective for downsizing the receiving circuit. Met.

また、半導体装置300は、同一の回路を複数作成する際に再現性よく製造できた。特にガンダイオード300gは、n−半導体層44の膜厚で動作周波数を設計することができる。例えば、発振周波数を55〜80GHzとすることで、受信信号として60GHz帯あるいは77GHz帯のミリ波領域にわたる高周波をダウンコンバートすることができた。   In addition, the semiconductor device 300 can be manufactured with good reproducibility when a plurality of identical circuits are formed. In particular, the operating frequency of the Gunn diode 300g can be designed with the film thickness of the n − semiconductor layer 44. For example, by setting the oscillation frequency to 55 to 80 GHz, it was possible to down-convert high frequency over a millimeter wave region of 60 GHz band or 77 GHz band as a received signal.

本実施例では、半絶縁性InP基板上に複数の半導体層をエピタキシャル成長しているので、その各層の結晶性が単結晶材料と同等であり、発振回路としての特性の向上に有効であった。ガンダイオード300gの発振周波数は、GaAs基板を用いたものに比べてより高い周波数での動作が可能であった。   In this embodiment, since a plurality of semiconductor layers are epitaxially grown on a semi-insulating InP substrate, the crystallinity of each layer is equivalent to that of a single crystal material, which is effective in improving the characteristics as an oscillation circuit. The oscillation frequency of the Gunn diode 300g was able to operate at a higher frequency than that using a GaAs substrate.

(実施例4)
本実施例を、図5および図17を参照しながら説明する。図17に上記実施形態2の半導体装置200の具体的な構成例を模式的に表す平面図である。
Example 4
This embodiment will be described with reference to FIGS. FIG. 17 is a plan view schematically showing a specific configuration example of the semiconductor device 200 of the second embodiment.

図17に示す本実施例の半導体装置200は、ミリ波帯の高周波信号の送信を行なうものであり、IF信号増幅用のドライバ増幅器と、アップコンバート用のFETミキサと、送信増幅器とが同一基板上に集積化されたものである。   A semiconductor device 200 of this embodiment shown in FIG. 17 transmits a high frequency signal in the millimeter wave band. The driver amplifier for IF signal amplification, the FET mixer for up-conversion, and the transmission amplifier are on the same substrate. It is integrated on top.

ドライバ増幅器の出力信号は、IF信号出力端子を介して半導体装置200の外部に一旦取り出し、誘電体共振器などのフィルタを通して不要信号を除去した後、再びIF信号入力端子から半導体装置200に導入される。この出力信号とガンダイオード200gからの出力とをローカル信号とし、アップコンバート用のFETミキサでアップコンバートした後の高周波信号を、さらにフィルタで帯域制限をかけ、送信増幅器により増幅し、パッチアンテナにより空間に放射する。   The output signal of the driver amplifier is once taken out of the semiconductor device 200 through the IF signal output terminal, and unnecessary signals are removed through a filter such as a dielectric resonator, and then introduced into the semiconductor device 200 from the IF signal input terminal again. The This output signal and the output from the Gunn diode 200g are used as local signals, and the high-frequency signal after up-conversion by an up-conversion FET mixer is further band-limited by a filter, amplified by a transmission amplifier, and spatially separated by a patch antenna. Radiates to.

本実施例では、半導体装置200の基板1としてFeドープの半絶縁性InP基板が用いられており、フィルタ、パッチアンテナは、すべて基板1上に形成されている。また、基板1の下面には、接地面となる金属薄膜を形成して使用している。ドライバ増幅器、FETミキサ、送信増幅器は、すべてHBT(ヘテロバイポーラトランジスタ)を用いて構成されており、いずれもバイポーラトランジスタ200tに対応する。   In this embodiment, a Fe-doped semi-insulating InP substrate is used as the substrate 1 of the semiconductor device 200, and all the filters and patch antennas are formed on the substrate 1. Further, a metal thin film serving as a ground plane is formed on the lower surface of the substrate 1 and used. The driver amplifier, the FET mixer, and the transmission amplifier are all configured using an HBT (heterobipolar transistor), and all correspond to the bipolar transistor 200t.

バイポーラトランジスタ200tは、n型半導体層22としてn+−InP層で、n型半導体層23としてn−InGaAs層で、p型半導体層24としてZnドープのp+−InGaAs層で、n−半導体層27としてSiドープn−InP層(不純物濃度5X1018cm-3)で、n+半導体層28としてSiドープのn+−InP層(不純物濃度1X1019cm-3)で形成されている。 The bipolar transistor 200t includes an n + -InP layer as the n-type semiconductor layer 22, an n-InGaAs layer as the n-type semiconductor layer 23, a Zn-doped p + -InGaAs layer as the p-type semiconductor layer 24, and an n-semiconductor layer. 27 is an Si-doped n-InP layer (impurity concentration 5 × 10 18 cm −3 ), and the n + semiconductor layer 28 is an Si-doped n + -InP layer (impurity concentration 1 × 10 19 cm −3 ).

ガンダイオード200gは、n−半導体層27としてSiドープn−InP層(不純物濃度5X1018cm-3)で、n+半導体層28としてSiドープのn+−InP層(不純物濃度1X1019cm-3)で、n−半導体層29としてn−InGaAs層(キャリア密度1X1015〜1X1019cm-3)で、n+半導体層30としてSiドープのn+−InP層(不純物濃度1X1019cm-3)で形成されている。 The Gunn diode 200g is a Si-doped n-InP layer (impurity concentration 5 × 10 18 cm −3 ) as the n − semiconductor layer 27 and a Si-doped n + −InP layer (impurity concentration 1 × 10 19 cm −3 ) as the n + semiconductor layer 28. Thus, the n-semiconductor layer 29 is an n-InGaAs layer (carrier density 1 × 10 15 to 1 × 10 19 cm −3 ), and the n + semiconductor layer 30 is an Si-doped n + -InP layer (impurity concentration 1 × 10 19 cm −3 ). Has been.

フィルタ、パッチアンテナは、Au薄膜を用いて形成した。また、半導体装置200における電極25、26、31、32および33と、n+半導体層22、24、28および30とのオーミック接触は、AuGeNi層を用いて電極25、26、31、32および33を形成し、窒素雰囲気中約300℃の熱処理により、接合抵抗を低減した。   The filter and patch antenna were formed using an Au thin film. The ohmic contact between the electrodes 25, 26, 31, 32 and 33 and the n + semiconductor layers 22, 24, 28 and 30 in the semiconductor device 200 is performed by using the AuGeNi layer to connect the electrodes 25, 26, 31, 32 and 33. The junction resistance was reduced by heat treatment at about 300 ° C. in a nitrogen atmosphere.

本実施例では、1つの基板上に、高周波で発振可能なガンダイオードと、IF信号増幅用のドライバ増幅器と、アップコンバート用のFETミキサと、送信増幅器などを集積しており、送信用回路の小型化に有効であった。   In this embodiment, a Gunn diode that can oscillate at a high frequency, a driver amplifier for IF signal amplification, an FET mixer for up-conversion, a transmission amplifier, and the like are integrated on a single substrate. It was effective for miniaturization.

また、半導体装置200は、同一の回路を複数作成する際に再現性よく製造できた。特にガンダイオード200gは、n−半導体層29の膜厚で動作周波数を設計することができる。例えば、発振周波数を50GHz〜90GHz程度とすることで、送信信号として60GHz帯あるいは77GHz帯のミリ波を送信することができた。   Further, the semiconductor device 200 could be manufactured with good reproducibility when a plurality of identical circuits were produced. In particular, the operating frequency of the Gunn diode 200g can be designed with the film thickness of the n − semiconductor layer 29. For example, by setting the oscillation frequency to about 50 GHz to 90 GHz, it was possible to transmit a millimeter wave of 60 GHz band or 77 GHz band as a transmission signal.

本実施例では、半絶縁性InP基板上に複数の半導体層をエピタキシャル成長しているので、その各層の結晶性が単結晶材料と同等であり、発振回路としての特性の向上に有効であった。ガンダイオード200gの発振周波数は、GaAs基板を用いたものに比べてより高い周波数での動作が可能であった。   In this embodiment, since a plurality of semiconductor layers are epitaxially grown on a semi-insulating InP substrate, the crystallinity of each layer is equivalent to that of a single crystal material, which is effective in improving the characteristics as an oscillation circuit. The operation frequency of the Gunn diode 200g was higher than that using a GaAs substrate.

HBTはHEMTに対して、アライメント精度が1ミクロン程度のフォトリソグラフィー手法を用いても高周波動作可能な増幅器を作成でき、実用上有用である。本実施例は、ベースにInGaAs、エミッタにInPを用いたが、ベースにGaAsSb、コレクタとエミッタにInPを用いたダブルヘテロ構造を用いても有効であった。   The HBT is practically useful because it can produce an amplifier capable of high-frequency operation with respect to the HEMT even when using a photolithography technique with an alignment accuracy of about 1 micron. In this example, InGaAs was used for the base and InP was used for the emitter, but it was also effective to use a double heterostructure using GaAsSb for the base and InP for the collector and emitter.

なお、実施例1〜4において高周波伝送線路がマイクロストリップ線路である高周波回路を説明したが、本発明はこれに限定されず、マイクロストリップ線路の代わりに、電気伝導性薄膜を用いたコプレーナ伝送線路またはスロットラインを用いてもよい。特に、コプレーナ伝送線路は基板1の下面に接地面を持たないので、基板1の下面の加工や接地面形成の工程がなく、製造コストを下げる上で有利である。   In addition, although the high frequency circuit whose high frequency transmission line is a microstrip line was demonstrated in Examples 1-4, this invention is not limited to this, The coplanar transmission line using an electroconductive thin film instead of a microstrip line Alternatively, a slot line may be used. In particular, since the coplanar transmission line does not have a ground surface on the lower surface of the substrate 1, there is no processing of the lower surface of the substrate 1 or a process for forming the ground surface, which is advantageous in reducing the manufacturing cost.

本発明は、マイクロ波帯域からミリ波帯域、さらにはテラヘルツの周波数帯域での動作が必要な高周波機器などに有用である。   The present invention is useful for a high-frequency device or the like that needs to operate in a microwave band, a millimeter wave band, or a terahertz frequency band.

図1は、半導体装置を示す断面図である。FIG. 1 is a cross-sectional view showing a semiconductor device. 図2は、ガンダイオードの動作を模式的に示す断面図である。FIG. 2 is a cross-sectional view schematically showing the operation of the Gunn diode. 図3(a)〜(c)は、半導体装置の製造方法を示す断面図である。3A to 3C are cross-sectional views illustrating a method for manufacturing a semiconductor device. 図4(a)および(b)は、半導体装置の製造方法を示す断面図である。4A and 4B are cross-sectional views illustrating a method for manufacturing a semiconductor device. 図5は、半導体装置を示す断面図である。FIG. 5 is a cross-sectional view showing the semiconductor device. 図6(a)〜(c)は、半導体装置の製造方法を示す断面図である。6A to 6C are cross-sectional views illustrating a method for manufacturing a semiconductor device. 図7(a)および(b)は、半導体装置の製造方法を示す断面図である。7A and 7B are cross-sectional views illustrating a method for manufacturing a semiconductor device. 図8は、半導体装置を示す断面図である。FIG. 8 is a cross-sectional view showing a semiconductor device. 図9(a)〜(c)は、半導体装置の製造方法を示す断面図である。9A to 9C are cross-sectional views illustrating a method for manufacturing a semiconductor device. 図10(a)および(b)は、半導体装置の製造方法を示す断面図である。10A and 10B are cross-sectional views illustrating a method for manufacturing a semiconductor device. 図11は、半導体装置を示す断面図である。FIG. 11 is a cross-sectional view illustrating a semiconductor device. 図12(a)〜(c)は、半導体装置の製造方法を示す断面図である。12A to 12C are cross-sectional views illustrating a method for manufacturing a semiconductor device. 図13(a)および(b)は、半導体装置の製造方法を示す断面図である。13A and 13B are cross-sectional views illustrating a method for manufacturing a semiconductor device. 図14は、半導体装置の具体的な構成例を模式的に表す平面図である。FIG. 14 is a plan view schematically illustrating a specific configuration example of the semiconductor device. 図15は、半導体装置の具体的な構成例を模式的に表す平面図である。FIG. 15 is a plan view schematically illustrating a specific configuration example of the semiconductor device. 図16は、半導体装置の具体的な構成例を模式的に表す平面図である。FIG. 16 is a plan view schematically illustrating a specific configuration example of the semiconductor device. 図17は、半導体装置の具体的な構成例を模式的に表す平面図である。FIG. 17 is a plan view schematically illustrating a specific configuration example of the semiconductor device. 図18は、プレーナ型ガンダイオードにおいてガン効果が生じる原理を模式的に示す図である。FIG. 18 is a diagram schematically showing the principle of generating a gun effect in a planar type Gunn diode. 図19は、n型のGaAsを用いたガンダイオードにおける、電界強度と電子の走行速度との関係を示す図である。FIG. 19 is a diagram showing the relationship between electric field strength and electron traveling speed in a Gunn diode using n-type GaAs. 図20は、ガン効果が生じる条件を表す図である。FIG. 20 is a diagram illustrating conditions under which the cancer effect occurs. 図21は、最も基本的なダイポールモードのf0を示す図である。FIG. 21 is a diagram showing f0 in the most basic dipole mode. 図22は、ガンダイオードがマイクロストリップ線路を構成する平板回路基板にフリップチップ実装されている例を表す図である。FIG. 22 is a diagram illustrating an example in which a Gunn diode is flip-chip mounted on a flat circuit board constituting a microstrip line.

符号の説明Explanation of symbols

1 基板
2、4 n+半導体層
2A n型半導体層2A
3 n−半導体層
5、6、11、12、13 電極
7 n型半導体層
8 p型半導体層
9 n−半導体層
9A n型半導体層
10 n+半導体層
13 ドメイン
14、15、35、54、55、76 凹部
22、23、27A、29A n型半導体層
24 p型半導体層
27、29 n−半導体層
28、30 n+半導体層
25、26、31、32、33 電極
41 ノンドープ半導体層
42 n型半導体層
43、45 n+半導体層
44 n−半導体層
46、47、48、49 電極
62A n型半導体層
62、64 n+半導体層
63 n−半導体層
65、66、71、72 電極
67 ノンドープ半導体層
68 n型半導体層
69 n+半導体層
100、200、300、400 半導体装置
100t、200t バイポーラトランジスタ
300t、400t HEMT
100g、200g、300g、400g ガンダイオード

1 substrate 2, 4 n + semiconductor layer 2A n-type semiconductor layer 2A
3 n-semiconductor layer 5, 6, 11, 12, 13 electrode 7 n-type semiconductor layer 8 p-type semiconductor layer 9 n-semiconductor layer 9A n-type semiconductor layer 10 n + semiconductor layer 13 domains 14, 15, 35, 54, 55 , 76 Recesses 22, 23, 27A, 29A n-type semiconductor layer 24 p-type semiconductor layer 27, 29 n− semiconductor layer 28, 30 n + semiconductor layers 25, 26, 31, 32, 33 Electrode 41 Non-doped semiconductor layer 42 n-type semiconductor Layers 43 and 45 n + semiconductor layer 44 n-semiconductor layers 46, 47, 48, 49 Electrode 62A n-type semiconductor layers 62, 64 n + semiconductor layer 63 n-semiconductor layers 65, 66, 71, 72 Electrode 67 Non-doped semiconductor layer 68 n Type semiconductor layer 69 n + semiconductor layer 100, 200, 300, 400 Semiconductor device 100t, 200t Bipolar transistor 300t, 400t HEMT
100g, 200g, 300g, 400g Gunn diode

Claims (11)

発振素子領域とトランジスタ領域とを有する基板と、
上記発振素子領域上に形成された発振素子と、
上記トランジスタ領域に形成されたトランジスタと、
を備える、半導体装置。
A substrate having an oscillation element region and a transistor region;
An oscillation element formed on the oscillation element region;
A transistor formed in the transistor region;
A semiconductor device comprising:
上記基板上に形成され、上記発振素子と上記トランジスタとに接続された高周波利用回路部をさらに備える、半導体装置。   A semiconductor device, further comprising: a high-frequency circuit unit formed on the substrate and connected to the oscillation element and the transistor. 請求項1に記載の半導体装置において、
上記発振素子は、閃亜鉛構造を有する直接遷移型の化合物半導体で形成されたn型半導体層と、1対の電極とから構成されるガンダイオードである、半導体装置。
The semiconductor device according to claim 1,
The oscillation device is a semiconductor device, which is a Gunn diode composed of an n-type semiconductor layer formed of a direct transition type compound semiconductor having a zinc flash structure and a pair of electrodes.
請求項3に記載の半導体装置において、
上記n型半導体層は、GaAs、InP、InSb、ZnSeおよびCdTeからなる群から選択される1種類の化合物半導体、あるいは少なくとも2種類の化合物半導体の混晶から形成されている、半導体装置。
The semiconductor device according to claim 3.
The semiconductor device, wherein the n-type semiconductor layer is formed of one type of compound semiconductor selected from the group consisting of GaAs, InP, InSb, ZnSe, and CdTe, or a mixed crystal of at least two types of compound semiconductors.
請求項3に記載の半導体装置において、
上記n型半導体層は、GaInNAsから形成されている、半導体装置。
The semiconductor device according to claim 3.
The n-type semiconductor layer is a semiconductor device formed of GaInNAs.
請求項1に記載の半導体装置において、
上記トランジスタは、ヘテロ構造電界効果トランジスタである、半導体装置。
The semiconductor device according to claim 1,
The semiconductor device, wherein the transistor is a heterostructure field effect transistor.
請求項1に記載の半導体装置において、
上記トランジスタは、ヘテロ接合バイポーラトランジスタである、半導体装置。
The semiconductor device according to claim 1,
The semiconductor device is a heterojunction bipolar transistor.
トランジスタ領域と発振素子領域とを有する基板上に、第1半導体層と、第2半導体層とを順次エピタキシャル成長により形成する工程(a)と、
上記トランジスタ領域に位置する上記第2半導体層を除去した後、上記発振素子領域上に位置する上記第1半導体層と上記第2半導体層とを用いて発振素子を形成する工程(b)と、
上記トランジスタ領域に位置する上記第1半導体層を用いてトランジスタを形成する工程(c)と、
を含む、半導体装置の製造方法。
A step (a) of sequentially forming a first semiconductor layer and a second semiconductor layer on a substrate having a transistor region and an oscillation element region by epitaxial growth;
(B) forming an oscillation element using the first semiconductor layer and the second semiconductor layer located on the oscillation element region after removing the second semiconductor layer located in the transistor region;
Forming a transistor using the first semiconductor layer located in the transistor region (c);
A method for manufacturing a semiconductor device, comprising:
請求項8に記載の半導体装置の製造方法において、
上記第2半導体層は、GaAs、InP、InSb、ZnSeおよびCdTeからなる群から選択される1種類の化合物半導体、あるいは少なくとも2種類の化合物半導体の混晶から形成されているn型半導体から形成されており、
上記発振素子は、ガンダイオードである、半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 8,
The second semiconductor layer is formed of one type of compound semiconductor selected from the group consisting of GaAs, InP, InSb, ZnSe, and CdTe, or an n-type semiconductor formed of a mixed crystal of at least two types of compound semiconductors. And
The method for manufacturing a semiconductor device, wherein the oscillation element is a Gunn diode.
トランジスタ領域と発振素子領域とを有する基板上に、第1半導体層と、第2半導体層とを順次エピタキシャル成長により形成する工程(a)と、
上記発振素子領域に位置する上記第2半導体層を除去した後、上記トランジスタ領域上に位置する上記第1半導体層と上記第2半導体層とを用いてトランジスタを形成する工程(b)と、
上記発振素子領域に位置する上記第1半導体層を用いて発振素子を形成する工程(c)と、
を含む、半導体装置の製造方法。
A step (a) of sequentially forming a first semiconductor layer and a second semiconductor layer on a substrate having a transistor region and an oscillation element region by epitaxial growth;
(B) forming a transistor using the first semiconductor layer and the second semiconductor layer located on the transistor region after removing the second semiconductor layer located on the oscillation element region;
Forming an oscillation element using the first semiconductor layer located in the oscillation element region (c);
A method for manufacturing a semiconductor device, comprising:
請求項10に記載の半導体装置の製造方法において、
上記第1半導体層は、GaAs、InP、InSb、ZnSeおよびCdTeからなる群から選択される1種類の化合物半導体、あるいは少なくとも2種類の化合物半導体の混晶から形成されているn型半導体から形成されており、
上記発振素子は、ガンダイオードである、半導体装置の製造方法。

In the manufacturing method of the semiconductor device according to claim 10,
The first semiconductor layer is formed of one type of compound semiconductor selected from the group consisting of GaAs, InP, InSb, ZnSe, and CdTe, or an n-type semiconductor formed of a mixed crystal of at least two types of compound semiconductors. And
The method for manufacturing a semiconductor device, wherein the oscillation element is a Gunn diode.

JP2003379722A 2003-11-10 2003-11-10 Semiconductor device and its manufacturing method Pending JP2005142476A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003379722A JP2005142476A (en) 2003-11-10 2003-11-10 Semiconductor device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003379722A JP2005142476A (en) 2003-11-10 2003-11-10 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2005142476A true JP2005142476A (en) 2005-06-02

Family

ID=34689683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003379722A Pending JP2005142476A (en) 2003-11-10 2003-11-10 Semiconductor device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2005142476A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008099215A (en) * 2006-10-16 2008-04-24 Sharp Corp Planar low-pass filter, semiconductor device, down-converter and receiver
US9236833B2 (en) 2013-01-16 2016-01-12 Canon Kabushiki Kaisha Electromagnetic wave generation device and detection device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008099215A (en) * 2006-10-16 2008-04-24 Sharp Corp Planar low-pass filter, semiconductor device, down-converter and receiver
US9236833B2 (en) 2013-01-16 2016-01-12 Canon Kabushiki Kaisha Electromagnetic wave generation device and detection device

Similar Documents

Publication Publication Date Title
Urteaga et al. InP HBT technologies for THz integrated circuits
Ajayan et al. GaAs metamorphic high electron mobility transistors for future deep space-biomedical-millitary and communication system applications: A review
Habibpour et al. A W-band MMIC resistive mixer based on epitaxial graphene FET
Stake et al. Status and prospects of high-power heterostructure barrier varactor frequency multipliers
US8669576B2 (en) Semiconductor device and method of manufacturing the same
JPH09331025A (en) Semiconductor device and its manufacture
US6242766B1 (en) High electron mobility transistor
Schwantuschke et al. High-gain millimeter-wave AlGaN/GaN transistors
David et al. Monolithic integrated circuits incorporating InP-based heterostructure barrier varactors
JP2001244419A (en) High-frequency module and mobile unit detection module
US9318562B2 (en) Semiconductor apparatus with band energy alignments
US20210391321A1 (en) Metamorphic high electron mobility transistor-heterojunction bipolar transistor integration
Mikulla et al. High-speed technologies based on III-V compound semiconductors at Fraunhofer IAF
JP2004241471A (en) Compound semiconductor device, method of manufacturing the same, semiconductor device, and high frequency module
JP2005142476A (en) Semiconductor device and its manufacturing method
Lan et al. A V-Band Monolithic AlGaN/GaN VCO
Vukusic et al. HBV tripler with 21% efficiency at 102 GHz
Sandhu et al. 1.6 w/mm, 26% PAE AlGaN/GaN HEMT operation at 29GHz
JP2002313815A (en) Field effect transistor and high frequency nodule
Ge et al. A flat gain GaN MMIC power amplifier for X band application
Lee et al. Low conversion loss and high LO-RF isolation 94-GHz active down converter
Malko et al. Integrated III–V Heterostructure Barrier Varactor frequency tripler on a silicon substrate
Radisic et al. 80 GHz MMIC HEMT VCO
JP4014405B2 (en) Receiver and millimeter-wave video transmission system including the same
Negoro et al. K-band AlGaN/GaN MIS-HFET on Si with high output power over 10 W