JP2004021069A - アクティブマトリクス基板および表示装置 - Google Patents

Abstract

【課題】ＤＯＴ駆動方式される液晶表示装置などに用いられるアクティブマトリクス基板において、２系統に分けられた補助容量配線のそれぞれに対して適切に信号を供給する。
【解決手段】アクティブマトリクス基板は、基板と、基板上において、互いに間隔を開け、かつ、隣接するように設けられた第１のＣＳ幹ラインおよび第２のＣＳ幹ラインを有する。第１の幹ラインおよび第２の幹ラインには、それぞれに別個に信号が供給される。また、アクティブマトリクス基板は、互いに実質的に平行な部分を含む複数の第１ＣＳ配線と、互いに実質的に平行な部分を含む複数の第２ＣＳ配線とを備える。第１ＣＳ配線のそれぞれは、第２のＣＳ幹ラインの近傍に形成された接続部において第１のＣＳ幹ラインに接続され、第２ＣＳ配線のそれぞれは、第１ＣＳ幹ラインの近傍に形成された接続部において第２のＣＳ幹ラインに接続される。
【選択図】　図５

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス基板および表示装置に関し、特に、パーソナルコンピュータ用のモニタ、テレビジョンシステム、携帯機器の表示パネルなどとして用いられる液晶表示装置などにおいて好適に用いられるアクティブマトリクス基板に関する。
【０００２】
【従来の技術】
液晶表示装置は、高精細、薄型、軽量および低消費電力等の優れた特長を有する平面表示装置であり、近年、表示性能の向上、生産能力の向上および他の表示装置に対する価格競争力の向上に伴い、市場規模が急速に拡大している。
【０００３】
液晶表示装置は、例えば、対向して設けられた一対の基板間に表示媒体層としての液晶層が挟持された構造を有する。一方の基板（アクティブマトリクス基板）には、データ（ソース）ライン、ゲートライン、ドレイン電圧保持用の補助容量を形成するための補助容量配線などが形成される。この基板には、また、ゲートラインから供給されるゲート信号によって駆動されるスイッチング素子や、スイッチング素子に接続された画素電極がマトリクス状に配置される。また、他方の基板（対向基板）には共通電極などが設けられる。液晶表示装置では、画素電極と共通電極とを用いて液晶層に所定の電圧を印加することで液晶層の光変調状態が制御される。このように液晶層の光変調状態を制御することで画像の表示を行なうことが可能である。
【０００４】
液晶表示装置としては、ＤＯＴ反転駆動方式を採用したアクティブマトリクス型液晶表示装置が知られている。ＤＯＴ反転駆動方式とは、互いに隣合う画素に印加される画像信号の極性を反転させるような駆動方式である。このような液晶表示装置は、例えば、特開平１１−１１９１９３号公報に記載されている。この公報に記載の液晶表示装置では、画素電極に対向して設けられた共通電極が二つの群に分けられており、それぞれの群に対して極性が反転した異なる信号が入力される。また、画素の補助容量を形成する補助容量配線（ＣＳ配線）も二つの群に分けられており、共通電極と同様に、これらの群のそれぞれに対して異なる信号が入力される。より具体的には、ＣＳ配線は、奇数番目のＣＳ配線の群と偶数番目のＣＳ配線の群とに分けられており、各群に対して所定期間ごとに極性が反転する互いに逆相の信号が入力される。
【０００５】
【発明が解決しようとする課題】
上述のようにＣＳ配線を２つの群に分け、それぞれの群に対して異なる信号を供給する場合（すなわち、ＣＳ配線を２系統で駆動する場合）、典型的には、アクティブマトリクス基板の額縁領域（表示領域の外側の領域）において、一方のＣＳ配線群に共通して接続されるＣＳ幹ラインと、他方のＣＳ配線群に共通して接続されるＣＳ幹ラインとが別個に設けられる。各ＣＳ配線には、これらのＣＳ幹ラインを介して所定の信号が供給される。
【０００６】
ただし、これらのＣＳ幹ラインを介して各ＣＳ配線群に供給される信号は、上述のように互いに対して所定の関係を有している必要がある。このような信号を供給するためには、各ＣＳ幹ラインに接続されたＣＳ配線の電気抵抗を揃えることが重要になる。これは、ＣＳ配線の抵抗が異なる場合には、抵抗が小さい配線に比べて、抵抗が大きい配線には信号が遅延した状態で入力され、これによって、各ＣＳ配線に実際に供給される信号が所望の関係を満たさなくなるおそれがあるからである。
【０００７】
また、上述のように、複数のＣＳ幹ラインを別個に設け、それぞれのＣＳ幹ラインに対してＣＳ配線を接続する場合には、額縁領域における配線構造が比較的複雑になる。これにより、ＣＳ幹ラインが形成された領域において、例えばＣＳ配線間に設けられているような他の配線をアクティブマトリクス基板の外周部へと引き出すことが比較的困難になる。このような問題は、額縁領域を広くすることで解消し得るものの、額縁領域を広くすることは装置の小型化に反するため望ましくない。
【０００８】
このように、２系統で駆動される配線群を有したアクティブマトリクス基板を作製する際には、他の配線の配置を考慮しつつ、各配線群に適切に信号が供給されるような配線構造を採用する必要があった。
【０００９】
本発明はかかる課題を鑑みてなされたものであり、その主な目的は、２系統の配線が適切に配置されたアクティブマトリクス基板およびこのアクティブマトリクス基板を有する表示装置を提供することにある。
【００１０】
【課題を解決するための手段】
本発明のアクティブマトリクス基板は、複数のスイッチング素子を備えるアクティブマトリクス基板であって、基板と、前記基板上において互いに間隔を開け、かつ、隣接するように設けられた第１の幹ラインおよび第２の幹ラインであって、それぞれに別個に信号が供給される第１の幹ラインおよび第２の幹ラインと、前記基板上に設けられた、互いに実質的に平行な部分を含む複数の第１配線と、前記基板上に設けられた、互いに実質的に平行な部分を含む複数の第２配線とを備える。前記複数の第１配線のそれぞれは、前記第２幹ラインの近傍に形成された第１の接続部において前記第１の幹ラインに電気的に接続され、前記複数の第２配線のそれぞれは、前記第１幹ラインの近傍に形成された第２の接続部において前記第２の幹ラインに電気的に接続されている。
【００１１】
このアクティブマトリクス基板は、典型的には、液晶層などの表示媒体層を備える表示装置に用いられる。また、このような場合において、表示装置の表示可能領域であるアクティブエリア内に前記複数のスイッチング素子が設けられ、また、第１配線および第２配線は、アクティブエリア内を延び、かつ、アクティブエリア外の領域において第１の幹ラインおよび第２の幹ラインにそれぞれ電気的に接続され得る。なお、第１の幹ラインおよび第２の幹ラインと、第１配線および第２配線との間に絶縁層が設けられ、第１の幹ラインまたは第２の幹ラインの一方と第１配線および第２配線の一部とは重畳していてもよい。
【００１２】
ある好ましい実施形態において、前記第１の幹ラインおよび前記第２の幹ラインは第１の方向に延び、前記複数の第１配線および第２配線の前記実質的に平行な部分は、前記第１の方向に交差する第２の方向に延び、前記第１配線と前記第２配線とは、前記第１の方向において交互に並んでいる。
【００１３】
ある好ましい実施形態において、前記第１の幹ラインおよび前記第２の幹ラインのそれぞれは、間隔を開けて互いに嵌合するように形成された凹凸部分を有し、前記第１の接続部および前記第２の接続部は、少なくとも部分的に前記凹凸部分に設けられている。
【００１４】
ある好ましい実施形態において、前記第１の接続部と、前記第２の接続部とが、略一列に並んでいる。
【００１５】
ある好ましい実施形態において、前記第１配線および前記第２配線は、補助容量を形成するための補助容量配線であり、前記第１配線および前記第２配線のそれぞれには、互いに極性が反転した関係をもつ第１の信号および第２の信号のそれぞれが、前記第１の幹ラインおよび前記第２の幹ラインを介してそれぞれ供給される。
【００１６】
ある好ましい実施形態において、前記第１の接続部または前記第２の接続部の少なくともいずれか一方は、前記第１配線または前記第２配線の前記実質的に平行な部分における配線ピッチよりも短いピッチで設けられている。
【００１７】
ある好ましい実施形態において、前記第１配線と前記第２配線との間に設けられた第３配線をさらに有し、前記第３配線は、前記第１の幹ラインおよび第２の幹ラインと絶縁された状態で、前記第１の幹ラインおよび第２の幹ラインを横断するように延びている。
【００１８】
あるいは、本発明のアクティブマトリクス基板は、複数のスイッチング素子を備えるアクティブマトリクス基板であって、基板と、前記基板上において、互いに間隔を開け、かつ、隣接するように設けられた第１の幹ラインおよび第２の幹ラインであって、それぞれに別個に信号が供給される第１の幹ラインおよび第２の幹ラインと、前記基板上に設けられた、互いに実質的に平行な部分を含む複数の第１配線と、前記基板上に設けられた、互いに実質的に平行な部分を含む複数の第２配線とを備える。前記複数の第１配線のそれぞれは、第１の接続部において前記第１の幹ラインに電気的に接続され、前記複数の第２配線のそれぞれは、第２の接続部において前記第２の幹ラインに電気的に接続されており、前記第２の接続部は、前記複数の第２配線の前記実質的に平行な部分における配線ピッチよりも短いピッチで設けられている。
【００１９】
ある好ましい実施形態において、前記複数の第２配線のうちの少なくとも１つは、対応する前記第２の接続部に向かって屈曲している。
【００２０】
ある好ましい実施形態において、前記第１配線と前記第２配線との間に設けられた第３配線をさらに有し、前記第３配線は、前記第１の幹ラインおよび第２の幹ラインと絶縁された状態で、前記第１の幹ラインおよび第２の幹ラインを横断するように延びている。
【００２１】
本発明の表示装置は、上記いずれかのアクティブマトリクス基板と、前記アクティブマトリクス基板上に設けられた表示媒体層とを備える。
【００２２】
ある好ましい実施形態において、前記表示媒体層は液晶層であり、それぞれが、第１副画素および第２副画素とを有する複数の画素が規定されており、前記第１副画素の補助容量を形成するための補助容量対向電極は前記第１配線に接続されており、前記第２副画素の補助容量を形成するための補助容量対向電極は前記第２配線に接続されている。
【００２３】
ある好ましい実施形態において、前記第１副画素および前記第２副画素のそれぞれに対応して２つの前記スイッチング素子が設けられており、前記２つのスイッチング素子は、共通の走査線に供給される走査信号電圧によってオン／オフ制御され、前記２つのスイッチング素子がオン状態にあるときに、前記第１副画素および前記第２副画素のそれぞれが有する副画素電極および補助容量電極に、共通の信号線から表示信号電圧が供給される。
【００２４】
以下、本発明の作用を説明する。本発明のアクティブマトリクス基板によれば、第１の幹ラインと第２の幹ラインとに別個に信号が供給され、それぞれに接続された第１配線および第２配線にも、それぞれ別個に信号が供給される。このとき、第１配線と第２配線との長さや電気抵抗が異なると、各配線に印加される信号の関係が所望の関係からずれる場合がある。すなわち、各信号が供給されるタイミングや信号の振幅比などが所望の関係からずれる場合がある。これに対して、本発明のアクティブマトリクス基板では、第１配線は、第２幹ライン近傍に形成された第１の接続部において第１の幹ラインと接続され、かつ、第２配線は、第１幹ライン近傍に形成された第２の接続部において第２の幹ラインと接続されているため、各幹ラインとの接続部からの各配線の長さや、これらの配線抵抗を、略同一のものとすることができる。これにより、所望の関係を満たす適切な信号を各配線に供給することができる。
【００２５】
また、本発明の別のアクティブマトリクス基板によれば、第１の接続部または第２の接続部の少なくともいずれか一方は、第１配線または第２配線の配線ピッチよりも短いピッチで設けられている。すなわち、第１の接続部または第２の接続部が設けられた領域（典型的には、表示装置の額縁領域）において、第１配線または第２配線を、各接続部に至るまでに屈曲させ得るような構成を有している。このような構成によれば、例えば、隣接する第１配線と第２配線との間に第３配線が設けられているような場合において、複数の第３配線を基板外周部へと集束させつつ引き出すときに、この第３配線を、第１配線および第２配線と交差させることなく、接続部の手前から屈曲させることが可能である。これによって、額縁領域などの第３配線の引出し部分の寸法を大きくすることなく、複数の第３配線の屈曲角を比較的緩やかにすることが可能になる。これによって、第３配線のピッチを比較的大きいものにすることが可能である。
【００２６】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態１および２について説明する。
【００２７】
（実施形態１）
図１は、実施形態１にかかるアクティブマトリクス基板１００を有する液晶パネル１５０の構成を示す図である。液晶パネル１５０は、表示装置の表示可能領域に対応するアクティブエリア１と、その周囲に設けられた額縁領域Ｒ０とを含む。このアクティブエリア１には、複数の画素２１（図７参照）がアレイ状に配列されている。
【００２８】
また、アクティブマトリクス基板１の額縁領域Ｒ０には、ゲート配線領域Ｒ１が設けられており、このゲート配線領域Ｒ１において、アクティブエリア１内を延びるゲートラインＧＬが、ゲート配線部３を通ってゲート端子部２に電気的に接続されている。さらに、額縁領域Ｒ０には、ソース端子部４と、アクティブエリア１内を延びるソースラインＳＬとソース端子部４とを接続するソース配線部４ａとが設けられている。
【００２９】
図７は、液晶パネル１５０のアクティブエリア１内の等化回路を示す図である。アクティブエリア１において、アクティブマトリクス基板１００には、画素電極１８ａ，１８ｂ、それぞれの画素２１に対応して設けられたスイッチング素子としてのＴＦＴ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ）１６ａ，１６ｂ、ＴＦＴ１６ａ，１６ｂのオン／オフを制御するためのゲート線ＧＬ、画素電極１８ａ，１８ｂに所定の電圧を供給するためのソース線ＳＬ、補助容量配線ＣＳＯ（奇数番目の補助容量配線），ＣＳＥ（偶数番目の補助容量配線）などが設けられている。補助容量配線ＣＳＯおよび補助容量配線ＣＳＥは、補助容量ＣｃｓＯ，ＣｃｓＥを形成するための補助容量対向電極２２ａおよび２２ｂのそれぞれに接続されており、これらの電極２２ａおよび２２ｂに所定の電圧を印加するために用いられる。
【００３０】
また、アクティブマトリクス基板１００に対向するように設けられた対向基板（不図示）には、共通電極１７が形成されている。この共通電極１７と画素電極１８ａ，１８ｂとの間に液晶容量ＣｌｃＯ，ＣｌｃＥが形成されている。対向基板には、必要に応じてカラーフィルタ等が設けられていてもよい。なお、このような回路構成を有する液晶パネルの動作については後述する。
【００３１】
図２は、アクティブエリア１内を延びる、奇数番目のＣＳ配線ＣＳＯ（以下、ＣＳＯ配線という場合もある）、偶数番目のＣＳ配線ＣＳＥ（以下、ＣＳＥ配線という場合もある）、およびゲートラインＧＬを示している。図から分かるように、アクティブエリア内において、実質的に平行な複数のＣＳＯ配線と、実質的に平行な複数の偶数番目のＣＳＥ配線とが、パネルの横方向（Ｘ方向）に沿って延びている。ＣＳＯ配線とＣＳＥ配線とは、パネルの縦方向（Ｙ方向）において交互に並んでおり、これらの隣接する一対のＣＳ配線間（すなわちＣＳＯ配線とＣＳＥ配線との間）においてゲートラインＧＬが設けられている。
【００３２】
また、複数の奇数番目のＣＳ配線ＣＳＯは、ゲート配線領域において共通の幹ライン１０ａ（以下、ＣＳＯ幹ラインと言う場合もある）に電気的に接続されており、複数の偶数番目のＣＳ配線ＣＳＥは、ゲート配線領域において共通の幹ライン１０ｂ（以下、ＣＳＥ幹ラインと言う場合もある）に電気的に接続されている。ＣＳＯ幹ライン１０ａおよびＣＳＥ幹ライン１０ｂは、パネルの縦方向（Ｙ方向）に沿って延び、アクティブエリア１内の複数のＣＳＥ配線およびＣＳＯ配線の延びる方向（Ｘ方向）に交差する方向（ここでは直交する方向）に延びている。これらの幹ライン１０ａおよび１０ｂは、互いに間隔を開けて絶縁され、且つ、隣接するように設けられており、それぞれ別個に信号が供給される。
【００３３】
次に、図３〜図５を参照しながら、奇数番目の補助容量配線ＣＳＯと偶数番目の補助容量配線配線ＣＳＥとの２系統のＣＳ配線有する本実施形態のアクティブマトリクス基板１００のゲート配線領域Ｒ１における構成を、従来の構成と比較して説明する。
【００３４】
まず、図３を参照しながら、ＣＳ配線を１系統で構成した従来のアクティブマトリクス基板のゲート配線領域Ｒ１における構成について説明する。従来のアクティブマトリクス基板では、全てのＣＳ配線ＣＳＯ，ＣＳＥに対して同じ信号が供給されるため、これらのＣＳ配線ＣＳＯ，ＣＳＥは、全て、単一のＣＳ幹ライン１０に接続部１２を介して電気的に接続されている。ＣＳ幹ライン１０の幅ｌｃｓ６は、例えば、５００μｍであり、各ＣＳ配線の線幅（例えば約２０μｍ）に比べて十分に大きく、このＣＳ幹ライン１０の電気抵抗は、各ＣＳ配線ＣＳＥ，ＣＳＯのそれよりも十分に小さい。
【００３５】
各ＣＳ配線ＣＳＯ，ＣＳＥの接続部１２は、ＣＳ幹ライン１０の延びる方向であるＹ方向に沿って一列に並んでいる。すなわち、これらのＣＳ配線において、接続部１２から、所定列の各画素までの距離が略同じになる。すなわち、これらのＣＳ配線の電気抵抗が略同じである。従って、供給された信号は各ＣＳ配線に所望の適切な状態で供給され得る。ただし、この構成では、ＣＳ配線が１系統で駆動されるので、例えば、特開平１１−１１９１９３号公報に示されるようなＤＯＴ反転駆動方式を採用することは不可能である。
【００３６】
次に、ＣＳ配線を２系統にした場合の従来のアクティブマトリクス基板の端子部領域の構成について図４を参照しながら説明する。図に示すように、アクティブマトリクス基板には、ＣＳＯ幹ライン１０ａと、ＣＳＥ幹ライン１０ｂとが、互いに間隔を開けて、かつ、隣接するように基板上に設けられている。ＣＳＯ幹ライン１０ａには、複数のＣＳＯ配線のそれぞれが接続部１２ａを介して電気的に接続される。また、ＣＳＥ幹ライン１０ｂには、複数のＣＳＥ配線のそれぞれが接続部１２ｂを介して電気的に接続される。
【００３７】
ただし、接続部１２ａおよび１２ｂは、いずれもＣＳＯ幹ライン１０ａおよびＣＳＯ幹ライン１０ｂの右端の位置に形成されている。すなわち、接続部１２ａと接続部１２ｂとは、Ｘ方向（パネル横方向）において互いに離れたところに位置する。このため、例えば、同一の信号をＣＳＯ幹ライン１０ａとＣＳＥ幹ライン１０ｂとに供給したとしても、ＣＳＥ配線とＣＳＯ配線との長さの差（すなわち、抵抗差）に応じて、ＣＳＥ配線およびＣＳＯ配線のそれぞれに実際に供給される信号は異なるものになる。すなわち、ＣＳＯ幹ライン１０ａおよびＣＳＥ幹ライン１０ｂに対して所望の関係を有する信号をそれぞれ別個に供給したときにも、ＣＳＯ配線とＣＳＥ配線とには、所望でない関係を有する信号電圧が印加されるおそれがある。
【００３８】
また、上述のように、図４に示す構成では、ＣＳＥ配線の方がＣＳＯ配線よりもＣＳＯ幹ライン１０ａの幅分だけ配線長が長いことによって、ＣＳＯ配線とＣＳＥ配線とで、配線抵抗に差が生じる。この配線抵抗の差を解消するためには、ＣＳＯの配線をより短くすることが考えられるが、このためには、ＣＳＥ幹の幅を小さくする必要がある。しかし、ＣＳＥ幹ラインの幅を小さくする場合、ＣＳＥ幹ラインと抵抗を合わせる為にＣＳＯ幹ラインの幅も小さくしなければならない。この場合には、全体の抵抗が上昇することになり、好ましくない。
【００３９】
これに対し、図５（ａ）に示すように本実施形態の構成では、図４に示した従来例と同様に、ＣＳＯ幹ライン１０ａと、ＣＳＥ幹ライン１０ｂとが、互いに間隔を開けて、かつ、隣接するように基板上に設けられる。また、ＣＳＯ幹ライン１０ａには、複数のＣＳＯ配線のそれぞれが接続部１２ａを介して電気的に接続され、ＣＳＥ幹ライン１０ｂには、複数のＣＳＥ配線のそれぞれが接続部１２ｂを介して電気的に接続される。なお、図５（ｂ）には接続部１２ａおよび１２ｂのサイズ、ＣＳ幹ライン間の距離を例示している。
【００４０】
ただし、ＣＳＯ配線とＣＳＯ幹ライン１０ａとの接続部１２ａは、ＣＳＥ幹ライン１０ｂの近傍に形成されており、かつ、ＣＳＥ配線とＣＳＥ幹ライン１０ｂとの接続部１２ｂは、ＣＳＯ幹ライン１０ａの近傍に形成されている。すなわち、本実施形態では、接続部１２ａと接続部１２ｂとは近接した位置に形成されている。なお、接続部１２ａがＣＳＥ幹ライン１０ｂの近傍に形成されているという場合、接続部１２ａが、ＣＳＯ幹ライン１０ａにおいて、その中心線よりも、ＣＳＥ幹ライン１０ｂに近い側の位置に形成されていることを意味する。また、接続部１２ｂがＣＳＯ幹ライン１０ａの近傍に形成されているという場合、接続部１２ｂが、ＣＳＥ幹ライン１０ｂにおいて、その中心線よりも、ＣＳＯ幹ライン１０ａに近い側の位置に形成されていることを意味する。
【００４１】
このような位置に接続部１２ａおよび１２ｂを形成することによって、ＣＳＯ配線の長さ（接続部１２ａから、所定列の画素までのＣＳＯ配線の長さ）と、ＣＳＥ配線の長さ（接続部１２ｂから、所定列の画素（すなわち、Ｙ方向において上記画素に隣接する画素）までのＣＳＯ配線の距離）とを略同じのものにすることができる。これにより、各ＣＳ配線に対して所望の関係を有する適切な信号をより確実に供給することができる。
【００４２】
このように、本実施形態の構成によれば、２系統で駆動される各群の配線に対して信号を供給する場合に、各配線に供給される信号のタイミングや、振幅（実効値）を所望の関係にすることができる。典型的には、各群の配線に供給される各信号を同期させることが可能であり、また、振幅比を適切なものとすることができる。
【００４３】
より具体的には、配線長差に基づく２系統の配線抵抗の差を無くすようにすれば、例えばＣＳ配線を複数系統、例えば２系統に分割してパネルに入力する液晶表示装置において、反転した関係をもつ所望の信号を各系統のＣＳ配線に適切に供給することができる。従って、例えば、特開平１１−１１９１９３号公報に記載されているような駆動方法を利用して、ＤＯＴ反転駆動を適切に実行することができ、液晶表示装置の省電力化を実現するとともに、表示品位を向上させることが可能である。
【００４４】
なお、以上に説明したアクティブマトリクス基板１００において、接続部１２ａ，１２ｂにおけるＣＳ幹ライン１０ａ，１０ｂと、ＣＳＯ配線およびＣＳＥ配線との接続は、例えば、図６（図５（ａ）のＸ−Ｘ線断面に対応）に示すように行なわれる。すなわち、ゲートラインと同層に形成されたＣＳ配線５２上に、ゲート絶縁膜としても用いられ得る絶縁層５４を設け、この絶縁層５４上にソースラインと同層のＣＳ幹ライン５６が形成される。このようにして形成されたＣＳ配線５２とＣＳ幹ライン５６とは、エッチングなどにより絶縁層５４に形成されたコンタクトホール５８において、画素電極と同層で形成されたＩＴＯ（インジウム錫酸化物）膜６０によって電気的に接続される。これによって、ＣＳ幹ラインと複数のＣＳ配線とを電気的に接続することが可能である。なお、この例では、ＩＴＯ膜６０は、層間絶縁膜となる絶縁層６２上に形成されている。また、以上に説明したようなＣＳ配線およびこれに接続されるＣＳ幹ラインを作成する工程は、アクティブエリア内のＴＦＴおよび画素電極を形成する工程と同時に行なうことができるため、従来のパネル作製工程に別途工程を追加する必要がない。
【００４５】
なお、このようにしてＣＳＯ幹ラインとＣＳＯ配線との接続およびＣＳＥ幹ラインとＣＳＥ配線との接続を行なった場合において、図５（ａ）から分かるように、ＣＳＥ配線は、上記の絶縁層５４を介してＣＳＯ幹ラインと重畳され容量を形成する。ただし、この容量はＣＳＥ配線にも接続されているため、ＣＳＯ配線とＣＳＥ配線とで容量差が生じるわけではないため、駆動上の問題はない。
【００４６】
以下、図７〜図９を参照しながら、上述のようなアクティブマトリクス基板１００を有する液晶パネル１５０を用いた液晶表示装置の一例について説明する。
【００４７】
図７は、液晶パネルのアクティブエリア内における、液晶パネルの等価回路を模式的に示す図である。この液晶パネルは、行および列を有するマトリクス状に配列された画素（ドットと呼ぶことがある。）を有するアクティブマトリクス型の液晶パネルである。図７に示す画素２１は、ｎ行ｍ列の画素に対応する。
【００４８】
画素２１は、第１副画素と第２副画素とを有する。図７では、第１副画素に対応する液晶容量をＣｌｃＯと表記し、第２副画素に対応する液晶容量をＣｌｃＥと表記している。第１副画素の液晶容量ＣｌｃＯは、第１副画素電極１８ａと共通電極１７と、これらの間の液晶層によって構成されている。第２副画素の液晶容量ＣｌｃＥは、第２副画素電極１８ｂと共通電極１７と、これらの間の液晶層によって構成されている。第１副画素電極１８ａはＴＦＴ１６ａを介して信号線１４（ソースラインＳＬ）に接続されており、第２副画素電極１８ｂはＴＦＴ１６ｂを介して、同じ信号線１４に接続されている。ＴＦＴ１６ａおよびＴＦＴ１６ｂのゲート電極は、共通の走査線１２（ゲートラインＧＬ）に接続されている。
【００４９】
それぞれの第１副画素および第２副画素に対応して設けられている第１補助容量および第２補助容量は、図７中では、それぞれＣｓｃＯおよびＣｓｃＥと表記している。第１補助容量ＣｃｓＯの補助容量電極２３ａは、ＴＦＴ１６ａのドレインに接続されており、第２補助容量ＣｃｓＥの補助容量電極２３ｂは、ＴＦＴ１６ｂのドレインに接続されている。なお、補助容量電極の接続形態は図示した例に限られず、それぞれ対応する副画素電極と同じ電圧が印加されるように電気的に接続されていればよい。即ち、副画素電極とそれぞれ対応する補助容量電極とが直接または間接に電気的に接続されていればよく、例えば、それぞれの副画素電極と対応する補助容量電極とを接続してもよい。
【００５０】
第１補助容量ＣｃｓＯの補助容量対向電極２２ａは、ＣＳＯ配線（補助容量配線２４Ｏ（または２４Ｅ））に接続されており、第２補助容量ＣｃｓＥの補助容量対向電極２２ｂは、ＣＳＥ配線（補助容量配線２４Ｅ（または２４Ｏ））に接続されている。この構成によって、第１および第２補助容量のそれぞれの補助容量対向電極２２ａおよび２２ｂに異なる補助容量電圧を供給することが可能になっている。補助容量対向電極と補助容量配線の接続関係は、駆動方法（ドット反転駆動など）に応じて、適宜選択される。なお、補助容量を構成する絶縁層として、例えばゲート絶縁膜を共通に用いることができる。
【００５１】
次に、図８を参照しながら、上記構成によって、第１副画素（ＣｌｃＯ）および第２副画素（ＣｌｃＥ）に異なる電圧を印加できる原理を説明する。
【００５２】
図８は、図７の画素（ｎ、ｍ）に入力される各種信号の電圧波形とタイミングを示している。（ａ）は２つのフレームに亘る水平走査期間（Ｈ）を示し、（ｂ）はｍ±１本目の信号線１４に供給される表示信号電圧Ｖｓ（ｍ±１）の波形（破線）を示し、（ｃ）はｍ本目の信号線１４に供給される表示信号電圧（階調信号電圧）Ｖｓ（ｍ）の波形（実線）を示している。（ｄ）はｎ本目の走査線１２に供給される走査信号電圧（Ｖｇ（ｎ））の波形を示しており、（ｅ）および（ｆ）はそれぞれ補助容量配線２４Ｏおよび２４Ｅに供給される補助容量対向電圧（ＶｃｓＯ、ＶｃｓＥ）の波形を示している。（ｇ）および（ｈ）は、それぞれ第１副画素の液晶容量ＣｌｃＯおよび第２副画素の液晶容量ＣｌｃＥに印加される電圧（ＶｌｃＯ、ＶｌｃＥ）の波形を示している。
【００５３】
図８に示した駆動方式は、２Ｈドット反転＋フレーム反転方式の液晶表示装置に本発明を適用した実施形態を示したものである。
【００５４】
信号線１４に印加される表示信号電圧Ｖｓは、２本の走査線が選択されるたび（２Ｈごと）に極性が反転し、且つ、隣接する信号線（例えばＶｍとＶ（ｍ±１）に印加される表示信号電圧の極性は逆になっている（２Ｈドット反転）。また、全ての信号線１４に表示信号電圧Ｖｓはフレーム毎に極性が反転する（フレーム反転）。
【００５５】
ここで、補助容量対向電圧ＶｃｓＯおよびＶｃｓＥの極性が反転する周期は、表示信号電圧の極性が反転する周期（２Ｈ）と同じであり、且つ、位相が１／２周期（１Ｈ）ずれている。補助容量対向電圧ＶｃｓＯおよびＶｃｓＥは、振幅が同じで、位相が１８０°異なる波形を有している。
【００５６】
図８を参照しながら、液晶容量ＣｌｃＯおよび液晶容量ＣｌｃＥに印加される電圧（ＶｌｃＯ、ＶｌｃＥ）が図８のようになる理由を説明する。
【００５７】
走査信号電圧Ｖｇがハイレベル（ＶｇＨ）のときにＴＦＴ１６ａおよび１６ｂｎが導通状態となり、信号線１４の表示信号電圧Ｖｓが副画素電極１８ａおよび１８ｂに印加される。液晶容量ＣｌｃＯおよびＣｌｃＥのそれぞれの両端に印加される電圧は、それぞれ、副画素電極１８ａおよび１８ｂの電圧と、共通電極１７の電圧（Ｖｃｏｍ）との差である。即ち、ＶｌｃＯ＝Ｖｓ−Ｖｃｏｍ（ＶｌｃＥ＝Ｖｓ−Ｖｃｏｍ）である。
【００５８】
（ｎ×ｈ−Δｔ）秒後に、走査線信号電圧ＶｇがＯＮ状態である高電圧ＶｇＨからＯＦＦ状態の低電圧ＶｇＬ（＜Ｖｓ）に切り替わると、いわゆる引込み現象の影響で、副画素電極１８ａおよび１８ｂの電圧がＶｄだけ下がる。このＶｄ低下分だけ共通電極１７の電圧Ｖｃｏｍは表示信号電圧Ｖｓのセンター電位より低い電圧に調整される。この低下分がΔＶである。
【００５９】
（ｎ×ｈ）秒後、液晶容量ＣｌｃＯの電圧ＶｌｃＯは、液晶容量ＣｌｃＯを構成する副画素電極１８ａと電気的に接続された、補助容量ＣｃｓＯの補助容量対向電極の電圧ＶｃｓＯの影響を受けて変化する。また、液晶容量ＣｌｃＥの電圧ＶｌｃＥは、液晶容量ＣｌｃＥを構成する副画素電極１８ｂと電気的に接続された、補助容量ＣｃｓＥの補助容量対向電極の電圧ＶｃｓＥの影響を受けて変化する。ここで、（ｎ×ｈ）秒において、補助容量対向電圧ＶｃｓＯがＶｃｓＯｐ＞０だけ増加し、補助容量対向電圧ＶｃｓＥがＶｃｓＥｐ＞０だけ低下したとする。即ち、補助容量対向電圧ＶｃｓＯの全振幅（Ｖｐ−ｐ）をＶｃｓＯｐとし、補助容量対向電圧ＶｃｓＥの全振幅をＶｃｓＥｐとする。
【００６０】
ＴＦＴ１６ａのドレインに接続された液晶容量ＣｌｃＯと補助容量ＣｃｓＯとの合計の容量をＣｐｉｘＯとすると、
ＶｌｃＯ＝Ｖｓ−ΔＶ＋ＶｃｓＯｐ（ＣｃｓＯ／ＣｐｉｘＯ）−Ｖｃｏｍ
となり、
ＴＦＴ１６ｂのドレインに接続された液晶容量ＣｌｃＥと補助容量ＣｃｓＥとの合計の容量をＣｐｉｘＥとすると、
ＶｌｃＥ＝Ｖｓ−ΔＶ−ＶｃｓＥｐ（ＣｃｓＥ／ＣｐｉｘＥ）−Ｖｃｏｍ
となる。
【００６１】
次に、（ｎ＋２）×ｈ秒後（（ｎ＋３）Ｈ時）には、同様に補助容量対向電極の電圧ＶｃｓＯ（またはＶｃｓＥ）の影響を受けて、ＶｌｃＯおよびＶｌｃＥは、それぞれ、ｎＨ時の電圧値に戻る。
【００６２】
ＶｌｃＯ＝Ｖｓ−ΔＶ−Ｖｃｏｍ
ＶｌｃＥ＝Ｖｓ−ΔＶ−Ｖｃｏｍ
【００６３】
この電圧の変化は、次のフレームにおいてＶｇ（ｎ）がＶｇＨとなるまで繰り返される。その結果、ＶｌｃＯおよびＶｌｃＥのそれぞれの実効値が異なる値となる。
【００６４】
すなわち、ＶｌｃＯの実効値をＶｌｃＯｒｍｓとし、ＶｌｃＥの実効値ＶｌｃＥｒｍｓとすると、
ＶｌｃＯｒｍｓ＝Ｖｓ−ΔＶ＋（１／２）ＶｃｓＯｐ（ＣｃｓＯ／ＣｐｉｘＯ）−Ｖｃｏｍ
ＶｌｃＥｒｍｓ＝Ｖｓ−ΔＶ−（１／２）ＶｃｓＥｐ（ＣｃｓＥ／ＣｐｉｘＥ）−Ｖｃｏｍ
（ただし、（Ｖｓ−ΔＶ−Ｖｃｏｍ）＞＞ＶｃｓＯｐ（ＣｃｓＯ／ＣｐｉｘＯ）、　（Ｖｓ−ΔＶ−Ｖｃｏｍ）＞＞ＶｃｓＥｐ（ＣｃｓＥ／ＣｐｉｘＥ）時。）となる。従って、これら実効値の差をΔＶｌｃ＝ＶｌｃＯｒｍｓ−ＶｌｃＥｒｍｓとすると、
ΔＶｌｃ＝（１／２）｛ＶｃｓＯｐ（ＣｃｓＯ／ＣｐｉｘＯ）＋ＶｃｓＥｐ（ＣｃｓＥ／ＣｐｉｘＥ）｝
となる。
【００６５】
２つの副画素が有する液晶容量および補助容量の大きさが等しい（ＣｌｃＯ＝ＣｌｃＥ＝Ｃｌｃ、ＣｃｓＯ＝ＣｃｓＥ＝Ｃｃｓ、ＣｐｉｘＯ＝ＣｐｉｘＥ＝Ｃｐｉｘ）とすると、
ΔＶｌｃ＝（１／２）（ＶｃｓＯｐ＋ＶｃｓＥｐ）（Ｃｃｓ／Ｃｐｉｘ）
となる。図８に示したように、ＶｃｓＯｐ＝ＶｃｓＥｐで位相が１８０°異なっている場合には、ＶｃｓＯｐ＝ＶｃｓＥｐ＝Ｖｃｓｐとすると、
ΔＶｌｃ＝Ｖｃｓｐ（Ｃｃｓ／Ｃｐｉｘ）
となり、ＶｌｃＯの実効値は大きく、ＶｌｃＥの実効値は小さくなる。
【００６６】
なお、ＶｃｓＯとＶｃｓＥの電圧を入れ替えれば、逆にＶｌｃＯの実効値を小さく、ＶｌｃＥの実効値を大きくなるように設定できる。あるいは、補助容量ＣｃｓＯおよびＣｃｓＥの補助容量対向電極に接続する補助容量配線２４Ｏおよび２４Ｅの組合せを逆にしても、ＶｌｃＯの実効値を小さく、ＶｌｃＥの実効値を大きくなるように設定できる。
【００６７】
なお、ここでは、フレーム反転駆動を行っているので、次フレームでは、Ｖｓの極性が反転し、Ｖｌｃ＜０となるが、これに同期してＶｃｓＯおよびＶｃｓＥの極性も反転させれば、同様の結果が得られる。
【００６８】
また、ここでは、ドット反転駆動を行うために、隣接する信号線１４に供給する表示信号電圧の極性を互いに逆にしているので、画素（ｎ、ｍ）の次フレームの駆動状態は、画素（ｎ、ｍ）の信号線１４（ｍ）の両隣りの画素（ｎ、ｍ±１）の駆動状態と同じになる。
【００６９】
次に、図９を参照しながら、図８に示した駆動方法によって得られる、あるフレームにおける各画素（液晶容量）に印加される電圧の極性の分布（ａ）および補助容量対向電圧（補助容量配線）の組合わせ（ｂ）、ならびに、各画素ごとの副画素に印加される実効電圧の分布（ｃ）を説明する。
【００７０】
図９（ａ）に示したように、図８の駆動方法を採用すると、２行ごとに極性が反転し、且つ、隣接する列ごとに極性が反転した、２Ｈドット反転が実現される。図９（ａ）に示した次のフレームにおいては、全ての極性が反転する（フレーム反転）。
【００７１】
ここで、図９（ｂ）に示したように、それぞれの副画素電極に接続する補助容量の補助容量対向電極を接続する補助容量配線を組み合わせると、図９（ｃ）に示すような実効電圧の分布を形成することができる。なお、図９（ｂ）における各セルの上段は、副画素電極１８ａと組み合わせて用いられる補助容量対向電極が接続される補助容量配線（２４Ｏまたは２４Ｅ）を示し、下段は、副画素電極１８ｂと組み合わせて用いられる補助容量対向電極が接続される補助容量配線（２４Ｏまたは２４Ｅ）を示している。また、図９（ｃ）における各セルの上段は、副画素電極１８ａが構成する副画素（液晶容量）に対応し、下段は、副画素電極１８ｂが構成する副画素（液晶容量）に対応する。図９（ｃ）において「Ｏ」と表記している副画素の実効電圧が高く、「Ｅ」と表記している副画素の実効電圧が低い。
【００７２】
図９（ｃ）からわかるように、図８の駆動方法を採用すると、２Ｈドット反転駆動（図９（ａ））が実現されているとともに、副画素に印加される実効値の大小関係も、行および列方向のそれぞれにおいて、副画素ごとに逆転している。このように、副画素に印加される電圧の実効値の分布の空間周波数が高いと、高品位の表示を行うことが出来る。
【００７３】
また、上記の液晶パネルにおいて、副画素電極１８ａおよび１８ｂには、それぞれ対応するＴＦＴ１６ａおよび１６ｂを介して、共通の信号線１４から表示信号電圧が供給される。ＴＦＴ１６ａおよび１６ｂのゲート電極は、共通の走査線１２と一体に形成されており、副画素電極１８ａおよび１８ｂの間に設けられている。副画素電極１８ａおよび１８ｂは、走査線１２に関して対称な位置にあり、この例では、同じ面積を有している。また、補助容量対向電極は、補助容量配線２４Ｏ，２４Ｅと一体に形成されており、各補助容量配線２４Ｏ，２４Ｅは、Ｙ方向に隣接する２つの画素に共用されている。
【００７４】
なお、上記には、ＴＦＴ型の液晶表示装置を例示したが、他のスイッチング素子（例えば、ＭＩＭ素子）を用いてもよい。
【００７５】
以上に説明した液晶パネルにおいて、アクティブマトリクス基板１００を用いているので、ＣＳＯ配線（２４Ｏ）およびＣＳＥ配線（２４Ｅ）のそれぞれに対して、図８（ｅ）および（ｆ）に示すような、振幅が同じで、位相が１８０°異なる、互いに反転した波形を有している補助容量対向電圧ＶｃｓＯおよびＶｃｓＥを適切に供給することができる。従って、画素分割駆動方式における補助容量対向電圧の振幅によって変化する液晶層への印加電圧を適切に制御できる。このように、本実施形態の表示装置では、２系統で駆動されるＣＳ配線群のそれぞれに極性の異なる電圧を印加するＤＯＴ反転駆動方式において、液晶層に印加する実効電圧を適切に変化させることで、高品位の表示を行なうことができる。
【００７６】
（実施形態２）
以下、本発明の実施形態２にかかるアクティブマトリクス基板について説明する。
【００７７】
図１０（ａ）は、実施形態２のアクティブマトリクス基板におけるゲート配線領域Ｒ１（図１参照）を拡大して示す。本実施形態のアクティブマトリクス基板においても、実施形態１と同様に、ＣＳＯ幹ライン２０ａと、ＣＳＥ幹ライン２０ｂとが、互いに間隔を開けて、かつ、隣接するように基板上に設けられる。また、ＣＳＯ幹ライン２０ａには、複数のＣＳＯ配線のそれぞれが接続部１２ａを介して電気的に接続され、ＣＳＥ幹ライン２０ｂには、複数のＣＳＥ配線のそれぞれが接続部１２ｂを介して電気的に接続される。ただし、ＣＳＯ幹ライン２０ａおよびＣＳＥ幹ライン２０ｂのそれぞれは、間隔を開けて互いに嵌合するように形成された凹凸部分２８ａおよび２８ｂをそれぞれ有している。この凹凸部分２８ａ，２８ｂにおいて、接続部１２ａおよび１２ｂがそれぞれ設けられている。好適には、このような凹凸部分２８ａおよび２８ｂに設けられた接続部１２ａと接続部１２ｂとは、略一列に並んでいる。なお、本明細書では、複数の接続部を通る直線を引くことが可能な場合に、これらの接続部が略一列に並んでいると表現する。なお、図１０（ｂ）は、接続部２０ａおよび２０ｂのサイズ、凹凸部分におけるＣＳ幹ライン間の距離などを例示している。
【００７８】
このようにすることで、ＣＳＯ配線とＣＳＥ配線との長さ（電気抵抗）を略同一のものとすることができる。従って、実施形態１と同様に、各ＣＳ配線群に対して適切な信号を供給することができる。
【００７９】
また、本実施形態では、接続部が形成されている領域（コンタクト領域）５のＹ方向の長さが、アクティブエリア１内においてそのコンタクト領域５で接続されているＣＳ配線が形成されている領域のＹ方向の長さよりも短い。すなわち、ＣＳＯ配線およびＣＳＥ配線の少なくとも一部は、アクティブエリア１の境界部近傍の屈曲箇所ａにおいて屈曲されている。この場合に、アクティブエリア内のＣＳＯ配線およびＣＳＥ配線のピッチに対して、接続部１２ａおよび１２ｂの配列ピッチは小さくなる。
【００８０】
以下、図３、図４、図１０および図１１（ａ）〜（ｃ）を参照しながら、コンタクト領域のＹ方向の長さを、より短くしている理由について説明する。
【００８１】
図１１（ａ）〜（ｃ）は、ゲート配線領域Ｒ１における、ゲート端子部２、ゲート配線部（引出し部）３、コンタクト領域５およびアクティブエリア１を示しており、図１１（ａ）は、図３に示した１系統のＣＳ配線の場合に対応し、図１１（ｂ）は、図４に示した２系統のＣＳ配線の場合に対応し、図１１（ｃ）は、図１０に示した本実施形態２の場合に対応する。アクティブエリア１内でＹ方向に沿って形成されていたＣＳ配線およびゲートラインのうち、ＣＳ配線はコンタクト領域５においてＣＳ幹ラインに接続され、また、ゲートラインは、コンタクト領域５の外側に形成されたゲート配線部３において集束されながらゲート端子部２にまで引き出されている。なお、ゲートラインの一部は、コンタクト領域５の左端に位置する屈曲箇所ａにおいて屈曲されている。
【００８２】
図４に示した配線構造を有する場合（図１１（ｂ））、ＣＳ幹ラインとＣＳ配線とを電気的に接続するために必要なコンタクト領域５のＸ方向の長さＢ４は、図３に示すＣＳ配線を１系統で駆動する場合（図１１（ａ））のそれＢ３に比べて大きくなる。これは、図４からわかるように、２つのＣＳ幹ラインが存在しており、基板の外寄りに位置するＣＳ幹ライン１０ｂにおいてもＣＳ配線の接続がなされるためである。この場合、コンタクト領域５の長さＢ４は、少なくとも他方のＣＳ幹ライン１０ａの幅よりも大きいものとなる。なお、この例では、コンタクト領域５のＹ方向の長さＥ３，Ｅ４は同じである。
【００８３】
このようにコンタクト領域の幅が異なる場合において、額縁領域を同じ寸法で設ける（すなわちＡ３＋Ｂ３＝Ａ４＋Ｂ４）とすると、図１１（ａ）に示す場合のゲート配線部３の幅Ａ３よりも、図１１（ｂ）に示す場合のゲート配線部３の幅Ａ４の方が小さくなる。これにより、図１１（ｂ）に示す場合には、ゲート配線部３において集束されながら端子部２へと引き出されるゲートラインが、屈曲箇所ａにおいて、より急な角度で屈曲せざるを得なくなる（θ３　＞　θ４）。なお、Ｃ３およびＣ４を、Ｙ方向におけるゲート端子部２の端部からコンタクト領域５の端部までの距離とすると、ｔａｎθ３＝Ａ３／Ｃ３、ｔａｎθ４＝Ａ４／Ｃ３で表される。また、ここでは、ゲート端子部のＹ軸方向距離Ｄ３、Ｄ４は同じである（Ｄ３＝Ｄ４）。
【００８４】
このように引出し部におけるゲートラインの屈曲角度が異なる場合において、図３および図４から分かるように、ゲート配線部３における隣接するゲートラインのピッチｄ３、ｄ４（隣接するゲートラインのセンター間の距離）は、アクティブエリア１内におけるゲートラインのピッチＰ１を用いてｄ３＝Ｐ１ｓｉｎθ３、ｄ４＝Ｐ１ｓｉｎθ４で表され、θ３＞θ４であるから、図４に示した場合の方が図３に示した場合に比べてゲートラインピッチが狭くなる。従って、ＣＳ配線を２系統とするときに図４のような配線構造を用いた場合には、引き出し部におけるゲートラインピッチが狭くなり、これによって、製品不良率の上昇につながるおそれがある。
【００８５】
なお、上記には額縁領域の寸法を同等のものと仮定して説明したが、ゲート配線部３におけるゲートラインのピッチを同じものにしようとすると、図３の場合に比べて図４の場合のほうがゲート配線部３の寸法を大きくする必要が生じ、従って、アクティブマトリクス基板の額縁領域が大きくしなければならないため、望ましくない。
【００８６】
これに対して、本実施形態では、図１０および図１１（ｃ）に示すように、コンタクト領域５’とアクティブエリア１との間に、ゲート／ＣＳ配線部６が設けられている。このゲート／ＣＳ配線部６には、アクティブエリア１の境界近傍に位置する屈曲箇所ｂにおいて予め屈曲させられたゲートラインおよびＣＳ配線が設けられている。すなわち、本実施形態では、アクティブエリア１からゲート端子部２へと集束されながら延びるゲートラインの中途の位置にコンタクト領域５’が設けられたような構成にされており、コンタクト領域５’のＹ方向の長さＧ５は、アクティブエリア１内における対応するＣＳ配線が形成されている領域のＹ方向の長さ（図１１（ａ）および（ｂ）のコンタクト領域の長さＥ３およびＥ４に対応）に比べて短い（Ｅ３＝Ｅ４＞Ｇ５）。この場合、コンタクト領域５’に形成されているＣＳ配線用の接続部の配列ピッチは、アクティブエリア内を平行に延びるＣＳ線の配線ピッチよりも小さくなる。
【００８７】
このようにして、コンタクト領域５’に至るまでに、アクティブエリア１から引き出されたゲートラインおよびＣＳ配線を予め屈曲させる構成を採用することによって、図４および図１１（ｂ）に示すように急な（小さい）角度θ４でゲートラインを屈曲させる必要がなく、より緩い（大きい）角度θ５およびθ５’でゲートラインを屈曲させることが可能である。これによって、ゲートピッチを図４および図１１（ｂ）に示した場合よりも広くすることができるので、不良品率を低減することが可能である。
【００８８】
以下、図１１（ｃ）に則してより具体的に説明すると、ゲート／ＣＳ配線部のピッチを決めるゲート／ＣＳ配線角度（屈曲部ｂでの屈曲角度）θ５’は、（ｔａｎθ５’＝Ｃ５／（Ｅ５−Ｄ５））を満足する。ここで、Ｃ５は、ゲート／ＣＳ配線部６のＸ方向の幅であり、Ｅ５は、Ｙ方向におけるゲート端子部２の端部からゲート／ＣＳ配線部６の端部までの距離であり、Ｄ５は、Ｙ方向におけるゲート端子部２の端部からコンタクト領域５の端部までの距離である。
【００８９】
また、屈曲箇所ａにおいてコンタクト領域５’からゲート端子部２へと延びるゲートラインが屈曲する角度θ５は、（ｔａｎθ５＝Ａ５／Ｄ５）を満足する。ここで、Ａ５は、ゲート配線部３のＸ方向の幅である。
【００９０】
また、図１１（ｃ）においても、額縁領域の寸法を、図１１（ａ）および（ｂ）と同じにしている。すなわち、Ａ３＋Ｂ３＝Ａ４＋Ｂ４＝Ａ５＋Ｂ５＋Ｃ５である。なお、Ｂ５は、コンタクト領域５’のＸ方向の幅である。また、ゲート端子部２のＹ軸方向距離Ｆ５も図１１（ａ）および（ｂ）の場合と同じであり、Ｆ５＝Ｄ３＝Ｄ４である。
【００９１】
以下、上記の図３〜図５（図１１（ａ）〜（ｃ））を参照しながら、上記ゲート配線領域Ｒ１におけるより具体的な設計を例示する。
【００９２】
なお、図３に示すＬｃｓ６はＣＳ幹ライン１０のＹ方向幅である。また、図４に示すＬｃｓｏ７はＣＳＯ幹ライン１０ａのＹ方向幅、ＬｓｐはＣＳＯ幹とＣＳＥ幹との間のスペース部分のＹ方向幅、Ｌｃｓｅ７はＣＳＥ幹ラインのＹ方向幅であり、Ｌｃｓｏ７、Ｌｓｐ、Ｌｃｓｅ７の和は、図３のＣＳ幹幅のＬｃｓ６と同じである（Ｌｃｓ６＝Ｌｃｓｏ７＋Ｌｓｐ＋Ｌｃｓｅ７）。
【００９３】
また、図１０（ａ）のＬｃｓｏ９は実効ＣＳＯ幹ライン２０ａのＹ方向幅、Ｌｃｎｔはコンタクト領域５’のＹ方向幅、Ｌｃｓｅ９は実効ＣＳＥ幹ライン２０ｂのＹ方向幅であり、Ｌｃｓｏ９、Ｌｃｎｔ、Ｌｃｓｅ９の和は、図３のＣＳ幹幅Ｌｃｓ６と同じである。（Ｌｃｓ６＝Ｌｃｓｏ９＋Ｌｃｎｔ＋Ｌｃｓｅ９）。
【００９４】
図３〜図５のそれぞれの場合において、ゲート端子ピッチ１００μｍ、ゲート本数２５０本、アクティブエリア１内の画素ピッチ４００μｍとして、ゲート端子部２の端部からアクティブエリアの端部までの距離を一定にした場合に、それぞれの値が以下の様になるように設計した。
【００９５】
Ａ３＝２．８５ｍｍ、Ｂ３＝１５０μｍ、Ｃ３＝１２．５ｍｍ、Ｄ３＝２５ｍｍ、Ｅ３＝１００ｍｍ（図３参照）
Ａ４＝２．３３ｍｍ、Ｂ４＝６７０μｍ、Ｃ４＝１２．５ｍｍ、Ｄ４＝２５ｍｍ、Ｅ４＝１００ｍｍ（図４参照）
Ａ５＝２．３９ｍｍ、Ｂ５＝２００μｍ、Ｃ５＝４１０μｍ、Ｄ５＝１１．８ｍｍ、Ｅ５＝１２．５ｍｍ、Ｆ５＝２５ｍｍ、Ｇ５＝４８．６ｍｍ（図１０参照）
【００９６】
このとき、θ３＝１２．８°、θ４＝１０．６°、θ５＝１１．５°となり、ゲートラインピッチとしては、ｄ３＝５５．１μｍ、ｄ４＝４５．４μｍ、ｄ１０＝４９．３２μｍとなる。つまり、本実施形態のような構成を採用することによって、図４に示したラインピッチｄ４よりｄ１０の方が約４μｍラインピッチを広く確保することが可能である。
【００９７】
逆に、ラインピッチを３０μｍに固定とした場合、
ｓｕｍ３（＝Ａ３＋Ｂ３）＝１６７３μｍ
ｓｕｍ４（＝Ａ４＋Ｂ４）＝２１９３μｍ，
ｓｕｍ５（＝Ａ５＋Ｂ５＋Ｃ５）＝１９７４μｍ
となり、本発明の回路を適用することにより、従来よりも額縁幅を約２２０μｍと狭くすることが可能である。
【００９８】
また、上述のような設計にした場合において、図４に示すようなＣＳ２系統の従来方式では、配線比抵抗をρ＝３、配線膜厚ｄ＝１５００Å、配線幅をｌ＝１２μｍとした時、ＣＳＥのアクティブエリアまでの配線抵抗は０Ω、ＣＳＯの配線抵抗は０．０８３Ωとなり、抵抗差が０．０８３Ωである。これに対して、実施形態１（図５）に説明したＣＳ２系統時の場合には、ＣＳＥの配線抵抗と配線抵抗との長さの差は１２０μｍであるから、抵抗差は０．０２Ωと小さくすることができる。さらに実施形態２（図１０）の場合には、ＣＳＥの配線抵抗と配線抵抗との長さの差は　４０μｍであるから、抵抗差は０．００６７Ωとなり抵抗差をより更に小さくすることができる。
【００９９】
【発明の効果】
本発明によれば、２系統で駆動される配線を有するアクティブマトリクス基板において、各群の配線を、それぞれの群に対して設けられた幹ラインに接続する際に、接続部が、他の群の幹ラインの近傍に形成される。これによって、各配線の抵抗の差を低減することができるので、各配線に適切に信号を供給することが可能になる。例えば、ＤＯＴ反転駆動される液晶表示装置において、各群の補助容量配線に適切な信号を供給することができ、これによって、表示品位を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態にかかる、液晶パネルに用いられるアクティブマトリクス基板を示す平面図である。
【図２】本発明の実施形態にかかるアクティブマトリクス基板における配線を示す図である。
【図３】従来のＣＳ１系統駆動を採用したアクティブマトリクス基板の一部を示す平面図である。
【図４】従来のＣＳ２系統駆動を採用したアクティブマトリクス基板の一部を示す平面図である。
【図５】（ａ）は、本発明の実施形態１にかかるＣＳ２系統駆動を採用したアクティブマトリクス基板の一部を示す平面図であり、（ｂ）はその一部を拡大して示す。
【図６】図５に示したＸ−Ｘ断面に相当するＣＳ線の接続部を示す図である。
【図７】本発明による実施形態の液晶表示装置が備える液晶パネルの等価回路を模式的に示す図である。
【図８】本発明による実施形態の液晶表示装置を駆動するための電圧波形の例を模式的に示す図である。
【図９】（ａ）は、図２に示した駆動方法によって得られる、あるフレームにおける各画素（液晶容量）に印加される電圧の極性の分布を示す図であり、（ｂ）は各画素における補助容量対向電圧（補助容量配線）の組合わせを示す図であり、（ｃ）は各画素の副画素に印加される実効電圧の分布を示す図である。
【図１０】（ａ）は、本発明の実施形態１にかかるＣＳ２系統駆動を採用したアクティブマトリクス基板の一部を示す平面図であり、（ｂ）はその一部を拡大して示す。
【図１１】（ａ）は図３の拡大図に対応する平面図、（ｂ）は図４の拡大図に対応する平面図、（ｃ）は図１０の拡大図に対応する平面図である。
【符号の説明】
１０ａ，２０ａ　ＣＳＯ幹ライン
１０ｂ，２０ｂ　ＣＳＥ幹ライン
１２ａ、１２ｂ　接続部
１００　アクティブマトリクス基板
ＣＳＯ　奇数番目の補助容量配線
ＣＳＥ　偶数番目の補助容量配線
ＧＬ　ゲートライン
ａ，ｂ　屈曲箇所

Claims (13)

1. 複数のスイッチング素子を備えるアクティブマトリクス基板であって、
   基板と、
   前記基板上において、互いに間隔を開け、かつ、隣接するように設けられた第１の幹ラインおよび第２の幹ラインであって、それぞれに別個に信号が供給される第１の幹ラインおよび第２の幹ラインと、
   前記基板上に設けられた、互いに実質的に平行な部分を含む複数の第１配線と、
   前記基板上に設けられた、互いに実質的に平行な部分を含む複数の第２配線とを備え、
   前記複数の第１配線のそれぞれは、前記第２幹ラインの近傍に形成された第１の接続部において前記第１の幹ラインに電気的に接続され、
   前記複数の第２配線のそれぞれは、前記第１幹ラインの近傍に形成された第２の接続部において前記第２の幹ラインに電気的に接続されているアクティブマトリクス基板。
2. 前記第１の幹ラインおよび前記第２の幹ラインは第１の方向に延び、前記複数の第１配線および第２配線の前記実質的に平行な部分は、前記第１の方向に交差する第２の方向に延び、前記第１配線と前記第２配線とは、前記第１の方向において交互に並んでいる請求項１に記載のアクティブマトリクス基板。
3. 前記第１の幹ラインおよび前記第２の幹ラインのそれぞれは、間隔を開けて互いに嵌合するように形成された凹凸部分を有し、前記第１の接続部および前記第２の接続部は、少なくとも部分的に前記凹凸部分に設けられている請求項１または２に記載のアクティブマトリクス基板。
4. 前記第１の接続部と、前記第２の接続部とが、略一列に並んでいる請求項３に記載のアクティブマトリクス基板。
5. 前記第１配線および前記第２配線は、補助容量を形成するための補助容量配線であり、前記第１配線および前記第２配線のそれぞれには、互いに極性が反転した関係をもつ第１の信号および第２の信号のそれぞれが、前記第１の幹ラインおよび前記第２の幹ラインを介してそれぞれ供給される請求項１に記載のアクティブマトリクス基板。
6. 前記第１の接続部または前記第２の接続部のうちの少なくとも一方は、前記第１配線または前記第２配線の前記実質的に平行な部分における配線ピッチよりも短いピッチで設けられている請求項１から５のいずれかに記載のアクティブマトリクス基板。
7. 前記第１配線と前記第２配線との間に設けられた第３配線をさらに有し、前記第３配線は、前記第１の幹ラインおよび第２の幹ラインと絶縁された状態で、前記第１の幹ラインおよび第２の幹ラインを横断するように延びている請求項６に記載のアクティブマトリクス基板。
8. 複数のスイッチング素子を備えるアクティブマトリクス基板であって、
   基板と、
   前記基板上において、互いに間隔を開け、かつ、隣接するように設けられた第１の幹ラインおよび第２の幹ラインであって、それぞれに別個に信号が供給される第１の幹ラインおよび第２の幹ラインと、
   前記基板上に設けられた、互いに実質的に平行な部分を含む複数の第１配線と、
   前記基板上に設けられた、互いに実質的に平行な部分を含む複数の第２配線とを備え、
   前記複数の第１配線のそれぞれは、第１の接続部において前記第１の幹ラインに電気的に接続され、前記複数の第２配線のそれぞれは、第２の接続部において前記第２の幹ラインに電気的に接続されており、
   前記第２の接続部は、前記複数の第２配線の前記実質的に平行な部分における配線ピッチよりも短いピッチで設けられているアクティブマトリクス基板。
9. 前記複数の第２配線のうちの少なくとも１つは、対応する前記第２の接続部に向かって屈曲している部分を含む請求項８に記載のアクティブマトリクス基板。
10. 前記第１配線と前記第２配線との間に設けられた第３配線をさらに有し、前記第３配線は、前記第１の幹ラインおよび第２の幹ラインと絶縁された状態で、前記第１の幹ラインおよび第２の幹ラインを横断するように延びている請求項８または９に記載のアクティブマトリクス基板。
11. 請求項１から１０のいずれかに記載のアクティブマトリクス基板と、
    前記アクティブマトリクス基板上に設けられた表示媒体層と
    を備える表示装置。
12. 前記表示媒体層は液晶層であり、
    それぞれが、第１副画素および第２副画素とを有する複数の画素が規定されており、
    前記第１副画素の補助容量を形成するための補助容量対向電極は前記第１配線に接続されており、前記第２副画素の補助容量を形成するための補助容量対向電極は前記第２配線に接続されている請求項１１に記載の表示装置。
13. 前記第１副画素および前記第２副画素のそれぞれに対応して２つの前記スイッチング素子が設けられており、前記２つのスイッチング素子は、共通の走査線に供給される走査信号電圧によってオン／オフ制御され、前記２つのスイッチング素子がオン状態にあるときに、前記第１副画素および前記第２副画素のそれぞれが有する副画素電極および補助容量電極に、共通の信号線から表示信号電圧が供給される請求項１２に記載の表示装置。

Images