WO2004040545A1

WO2004040545A1 - 平面表示装置

Info

Publication number: WO2004040545A1
Application number: PCT/JP2003/013746
Authority: WO
Inventors: Hisashi Tomitani
Original assignee: Toshiba Matsushita Display Technology Co., Ltd.
Priority date: 2002-10-29
Filing date: 2003-10-28
Publication date: 2004-05-13
Also published as: US20050190176A1; JPWO2004040545A1; CN1708780A; KR20050065634A; TWI352839B; TW200417781A; US7133004B2; KR100678553B1; CN100440296C

Abstract

平面表示装置は、複数の表示画素と複数の薄膜トランジスタ（ＴＦＴ）と複数のゲート電極と複数のソース電極と複数の蓄積容量素子と複数の第１蓄積容量電極と複数の第２蓄積容量電極とを具備しており、各第１蓄積容量電極へ印加される第１補償電圧と各第２蓄積容量電極へ印加される第２補償電圧とは、互いに異なる電圧極性を有しており、同一のゲート電極に接続された複数の薄膜トランジスタのうち第１蓄積容量電極に接続された薄膜トランジスタに設けられたソース端子にソース電極を介して印加される画像信号電圧と、第２蓄積容量電極に接続された薄膜トランジスタに設けられたソース端子にソース電極を介して印加される画像信号電圧とは、互いに異なる電圧極性を有している。

Description

明細書平面表示装置技術分野

本発明は、表示画素を駆動する薄膜トランジスタに蓄積容量素子が接続された平面表示装置に関する。背景技術

図 8は、従来の平面表示装置 9 0の構成を示す平面図である。平面表示装置 9 0は、略マトリックス状に配置された複数の液晶 9と各液晶 9 を駆動するためにそれぞれ設けられた複数の薄膜

4とを備えている。各液晶 9は、容量性の負荷となる。薄膜各薄膜トランジスタ 4には、ゲ一ト端子 5とソース端子 6とドレイン端子 7とがそれぞれ設けられている。各液晶 9は、各薄膜トランジスタ 4にそれぞれ設けられたドレイン端子 7にそれぞれ接続されている。各薄膜トランジスタ 4にそれぞれ設けられたゲート端子 5には、それぞれが所定の間隔を空けて水平方に沿って配置された複数のゲ一ト電極 1 9が接続されている。各薄膜トランジスタ 4にそれぞれ設けられたソース端子 6には、それぞれが所定の間隔を空けて垂直方向に沿って配置された複数のソース電極 3が接続されている。

各液晶 9および各液晶 9をそれぞれ駆動する薄膜トランジス夕 4に設けられたドレイン端子 7には、蓄積容量素子 8がそれぞれ接続されている。各液晶 9は、それぞれが所定の間隔を空けて水平方向に沿って配置された複数の蓄積容量電極 9 1に蓄積容量素子 8を介してそれぞれ接続されている。各液晶 8を挟んで薄膜トランジスタ 4の反対側には、対向電極 2 2がそれぞれ設けられている。

各ソ一ス電極 3が各ゲート電極 1 9とそれぞれ交差する位置には、寄生容量 2 3がそれぞれ設けられている。各ソース電極 3が各蓄積容量電極 9 1とそれぞれ交差する位置には、寄生容量 2 4がそれぞれ設けられている。

各ソース電極 3は、ソース電極駆動回路 9 2にそれぞれ接続されている。各ゲート電極 1 9および各蓄積容量電極 9 1は、走査回路 2 5にそれぞれ接続されている。

このように構成された平面表示装置 9 0の動作を説明する。図 9は、平面表示装置 9 0の動作を説明するための波形図である。まず、走査回路 2 5は、各蓄積容量電極 9 1を順番に走査するために、補償電圧 1 2、 1 3、 1 4および 1 5を印加する。各補償電圧 1 2、 1 3、 1 4および 1 5は、高電圧と低電圧と中間電圧との 3値を有している。蓄積容量電極 9 1を走査していない時には 3値の補償電圧のうち、中間電圧の補償電圧を蓄積容量電極 9 1に印加する。走査しているときには、画素電圧の極性に応じて、 3値の補償電圧のうち、高電圧と低電圧との補償電圧を交互に印加する。次のフレーム周期 2 7においては前のフレーム周期 2 7において印加した補償電圧と反対の極性を有する補償電圧を印加する。

そして、走査回路 2 5は、同一のゲート電極 1 9に接続された薄膜トランジス夕 4をオンさせるために、ゲート駆動電圧 1 6、 1 7および 1 8を各ゲート電極 1 9に順番に印加する。各ゲート駆動電圧 1 6、 1 7 および 1 8において、

ハイレベルは薄膜トランジスタ 4がオンする電圧を示しており、ローレベルは薄膜トランジスタ 4がオフする電圧を示している。ゲ一ト駆動電圧 1 6、 1 7および 1 8と順番にパルスがシフトしていくことで、各ゲート電極 1 9を順番に走査している。次のフレーム周期 2 7において再びパルスをシフトさせて各ゲート電極 1 9を順番に走査する。

ソース電極駆動回路 9 2は、表示すべき.画像に応じた画像信号電圧 9 3を各ソース電極 3に印加することによって、各薄膜トランジスタ 4を介して各蓄積容量素子 8と各液晶 9とを所望の電圧に充電する。画像信号電圧 9 3においては、走査する各行ごとにプラス、マイナス、プラスという順番で極性を反転させる。次のフレーム周期 2 7においては、マィナス、プラス、マイナスという順番で極性を反転させる。

そして、走査回路 2 5は、同一のゲート電極 1 9に接続された薄膜トランジス夕 4をオフさせるために、ゲート駆動電圧 1 6を口一レベルにする。各薄膜トランジスタ 4がオフすると、各蓄積容量素子 8と各液 eg

9とに充電された電圧が保持される。次に、走査回路 2 5は、蓄積容量電極 9 1に印加する補償電圧 1 2を中間電圧に切り替える。このことにより、各液晶 9に保持された電圧に補償電圧が重畳され、画素電圧として保持される。画素電圧は、次の走査まで保持される。このようにして、ゲート線を順番に走査することによって画面全体を表示する。

1画面分の走査が終了すると液晶を交流化するために画素電圧として保持させる電圧の極性を反対極性にするように、画像信号電圧と補償電圧との電圧極性を反対にして、再び走査を行う。

画面表示におけるフリッカを抑えるために画素電圧に保持させる電圧の極性を反対にして 1行ごとに走査をおこなうことが一般的であり、通常ライン反転駆動と呼ばれている。

図 1 0 ( a ) は奇数フレームにおいて印加される画素印加電圧の極性を説明するための模式図であり、図 1 0 ( b ) は偶数フレームにおいて印加される画素印加電圧の極性を説明するための模式図である。それぞれのます目は各表示画素の画素電圧の極性を示し、それぞれ十、あるいは一で区分して表示している。行方向は走査方向である。従来の平面表示装置では各行内において画素電圧の極性がそろっており、各行ごとに異なっていた。また、奇数フレームと偶数フレームとにおいて各表示画素に印加される電圧の極性を異ならせて液晶を交流駆動している。

画素印加電圧 9 5、 9 6および 9 7は、画素を構成する液晶に印加される電圧の波形を示している。まず、蓄積容量電極 9 1に低電圧の補償電圧 1 2を印加する。次に、ゲート電極 1 9にハイレベルのゲート駆動電圧 1 6が印加されると、ソース電極 3に与えられた画像信号電圧 9 3 によって液晶が充電される。次に、ゲート電極 1 9にローレベルのゲート駆動電圧 1 6が与えられ、ソース電極 3に与えられた画像信号電圧 9 3が液晶に保持される。

次に、蓄積容量電極 9 1に中間電圧の補償電圧 1 2を印加することによって、先に保持された画像信号電圧に補償電圧の変化分の差電圧が重畳されて液晶に印加され、画素印加電圧 9 5として保持される。

次のフレーム周期 2 7では、異なった極性の画像信号電圧 9 3と補償電圧 1 2とを印加することにより、フレーム周期 2 7ごとに印加される画素印加電圧 9 5の極性を異ならせて、液晶の交流化を行っている。また、行ごとに画像信号電圧と補償電圧との極性を異ならせることでフリッカを改善している。

平面表示装置が大画面化、高精細化すると、ソース電極がゲート電極と交差する位置における寄生容量、およびソース電極が蓄積容量電極と交差する位置における寄生容量が増大する。また、ソース電極、ゲート電極および蓄積容量電極の配線抵抗も増加する。このため、ソ一ス電極、ゲート電極および蓄積容量電極の充電時定数が大きくなる結果、駆動波形において鈍りおよび歪が増大するという問題がある。特に、ソース電極が蓄積容量電極と交差する位置における寄生容量の増大、および配線抵抗の増加による充電時定数の増大は顕著である。

画像信号電圧が行ごとに一斉にその極性を切り替えて充電する従来の平面表示装置の駆動方法では、走査時において、 1行分の画素の蓄積容量素子とソース電極が蓄積容量電極と交差する位置における寄生容量とを充放電するための電流が一斉に蓄積容量電極に流れる。蓄積容量電極は配線抵抗が高いために、このような電流を十分に流し切らず、充電時定数が大きくなつて駆動波形の鈍りが発生する。その結果、所望の画素電圧に液晶を充電することができないという問題がある。

また、走査しない場合においても、ソース電極が蓄積容量電極と交差する位置における寄生容量を充放電するための電流は、行ごとに一斉にその極性が切り替わる画像信号電圧に応じて流れる。このため、配線抵抗が高い蓄積容量電極は、このような電流を十分に流し切らず、充電時定数が大きくなつて駆動波形の歪が発生する。その結果、所望の画素電圧に液晶を充電することができないという問題がある。

このため、従来の平面表示装置においては画像を表示じたときに現れるクロストークと呼ばれる横方向の表示むらが発生し、その表示品位を著しく低下させていたという問題がある。

本発明は係る問題を解決するためになされたものであり、その目的は、均一で良質な表示品位を有する平面表示装置を提供することにある。

【特許文献 1】

特開平 4一 5 2 6 8 4号公報

【特許文献 2】

特開 2 0 0 2— 1 4 0 0 4 3号公報発明の開示係る目的を達成するために本発明に係る平面表示装置は、略マトリックス状に配置された複数の表示画素と、各表示画素を駆動するためにそれぞれ設けられた複数の薄膜トランジスタ（T F T ) と、各薄膜トランジス夕に設けられたゲ一ト端子と接続するように、それぞれが所定の間隔を空けて水平方向に沿って配置された複数のゲート電極と、各薄膜トランジス夕に設けられたソース端子と接続するように、それぞれが所定の間隔を空けて垂直方向に沿って配置された複数のソース電極と、各薄膜トランジス夕に設けられたドレイン端子および各表示画素にそれぞれ接続された複数の蓄積容量素子と、前記複数の表示画素の一部と前記蓄積容量素子を介して接続するように、それぞれが所定の間隔を空けて水平方向に沿って配置された複数の第 1蓄積容量電極と、前記複数の表示画素の他の一部と前記蓄積容量素子を介して接続するように、それぞれが所定の間隔を空けて水平方向に沿って配置された複数の第 2蓄積容量電極とを具備しており、各第 1蓄積容量電極へ印加される第 1補償電圧と各第 2蓄積容量電極へ印加される第 2補償電圧とは、互いに異なる電圧極性を有しており、同一のゲート電極に接続された複数の薄膜トランジス夕のうち前記第 1蓄積容量電極に前記蓄積容量素子を介して接続された前記薄膜トランジスタに設けられた前記ソース端子に前記ソース電極を介して印加される画像信号電圧と、前記第 2蓄積容量電極に前記蓄積容量素子を介して接続された前記薄膜トランジスタに設けられた前記ソース端子に前記ソース電極を介して印加される画像信号電圧とは、互いに異なる電圧極性を有していることを特徴とする。

本発明に係る他の平面表示装置は、複数の画素電極が水平方向に沿つて配列された画素電極ラインが垂直方向に沿って複数本配置された表示領域と、各画素電極を駆動するためにそれぞれ設けられた複数の薄膜トランジスタ（T F T ) と、各薄膜トランジスタに設けられたゲート端子に接続され、前記画素電極ラインに沿って互いに略平行に配置された複数のゲート電極と、各薄膜トランジスタに設けられたドレイン端子に接続され、垂直方向に沿って互いに略平行に配置された複数のソース電極と、各薄膜トランジスタに設けられたソース電極に一端が接続された蓄積容量素子と、前記蓄積容量素子の他端に接続され、前記画素電極ラインに沿って互いに略平行に配置された複数の蓄積容量素子配線とを備えた平面表示装置であって、前記蓄積容量素子配線は、前記画素電極ラインに沿って少なくとも 1個以上の所定の画素電極毎に、異なる画素電極ライン側に配列された画素電極に対応する蓄積容量素子に接続されていることを特徴とする。図面の簡単な説明

図 1 Aは、実施の形態 1に係る平面表示装置の構成を示す平面図である。

図 1 Bは、実施の形態 1に係る平面表示装置の要部を示す平面図である。

図 2は、実施の形態 1に係る平面表示装置の動作を説明するための波形図である。

図 3 Aは、実施の形態 1に係る平面表示装置に設けられた液晶に印加される画素印加電圧の極性を説明するための模式図であり、（a ) は、奇数フレームにおいて印加される画素印加電圧の極性を説明するための模式図であり、（b ) は、偶数フレームにおいて印加される画素印加電圧の極性を説明するための模式図である。

図 3 Bは、実施の形態 1に係る他の平面表示装置の構成を示す平面図である。

図 3 Cは、実施の形態 1に係るさらに他の平面表示装置の構成を示す平面図である。

図 3 Dは、実施の形態 1に係る平面表示装置に設けられた補正回路の構成を示すプロック図である。

図 4は、実施の形態 2に係る平面表示装置の構成を示す平面図である。図 5は、実施の形態 2に係る平面表示装置の動作を説明するための波形図である。

図 6は、実施の形態 3に係る平面表示装置の構成を示す平面図である。図 7は、実施の形態 3に係る平面表示装置の動作を説明するための波形図である。

図 8は、従来の平面表示装置の構成を示す平面図である。

図 9は、従来の平面表示装置の動作を説明するための波形図である。図 1 0は、従来の平面表示装置に設けられた液晶に印加される画素印加電圧の極性を説明するための模式図であり、（a ) は、奇数フレームにおいて印加される画素印加電圧の極性を説明するための模式図であり、 ( b ) は、偶数フレームにおいて印加される画素印加電圧の極性を説明するための模式図である。発明を実施するための最良の形態

本実施の形態に係る平面表示装置においては、同一のゲ一ト電極に接続された複数の薄膜トランジスタのうち第 1蓄積容量電極に蓄積容量素子を介して接続された薄膜トランジスタに設けられたソース端子にソース電極を介して印加される画像信号電圧と、第 2蓄積容量電極に蓄積容量素子を介して接続された薄膜トランジスタに設けられたソース端子にソース電極を介して印加される画像信号電圧とは、互いに異なる電圧極性になっている。このため、第 1蓄積容量電極に蓄積容量素子を介して接続された薄膜トランジスタに設けられたソース端子に接続されたソース電極を流れる第 1電流の向きと第 2蓄積容量電極に蓄積容量素子を介して接続された薄膜トランジスタに設けられたソース端子に接続されたソース電極を流れる第 2電流の向きとが互いに反対の方向になる。従つて、第 1蓄積容量電極に接続された薄膜トランジスタに設けられたソ一ス端子に接続されたソース電極と第 1蓄積容量電極とが交差する位置における寄生容量と、第 2蓄積容量電極に接続された薄膜トランジスタに設けられたソース端子に接続されたソース電極と第 2蓄積容量電極とが交差する位置における寄生容量とが低減するために、第 1および第 2蓄積容量電極における駆動波形の鈍りおよび駆動波形の歪みが減少する。その結果、クロストークが発生しない均一で良好な表示品位を有する平面表示装置を得ることができる。

各ソース電極に前記画像信号電圧を印加するために設けられたソース電極駆動回路をさらに具備することが好ましい。

前記ソース電極駆動回路は、各ソース電極を時分割駆動することが好ましい。

前記ソース電極駆動回路は、複数のソース電極ごとに前記画像信号電圧を順番に印加することが好ましい。

前記第 1蓄積容量電極に接続された前記薄膜トランジスタに設けられた前記ソース端子に印加される画像信号電圧と、前記第 2蓄積容量電極に接続された前記薄膜トランジスタに設けられた前記ソース端子に印加される画像信号電圧とを順番に印加するために設けられたスィツチ回路をさらに具備することが好ましい。

前記スィツチ回路は、前記ソース電極駆動回路から前記画像信号電圧を受け取り、前記画像信号電圧の電圧極性が切り替わる回数が少なくなるように前記画像信号電圧を順番に印加することが好ましい。

前記スィツチ回路は、前記互いに異なる電圧極性を有している画像信号電圧を受け取り、前記ソース電極駆動回路からの指示に応じて前記画像信号電圧を順番に印加することが好ましい。

前記複数の表示画素は、 P行 Q列（Pおよび Qは 2以上の整数）のマトリックス状に配置されており、各第 1蓄積容量電極は、 2 N行目（ 1 ≤N≤ ( P - 1 ) / 2 ) に配置された表示画素と（2 N + 1 ) 行目に配置された表示画素とにそれぞれ接続するように配置されており、各第 2 蓄積容量電極は、（2 N— 1 )行目に配置された表示画素と前記 2 N行目に配置された表示画素とにそれぞれ接続するように配置されていることが好ましい。

前記蓄積容量素子配線は、前記画素電極ラインに沿って 1個の画素電極毎に、異なる画素電極ライン側に配列された画素電極に対応する蓄積容量素子に接続されていることが好ましい。

前記蓄積容量素子配線は、前記画素電極ラインに沿って複数個の画素電極毎に、異なる画素電極ライン側に配列された画素電極に対応する蓄積容量素子に接続されていることが好ましい。

互いに隣接する蓄積容量素子配線には、互いに異なる電圧極性を有する電圧信号が印加されることが好ましい。

前記電圧信号は、前記画素電極を C C駆動するための電圧信号であることが好ましい。

各蓄積容量素子配線は、互いに隣接する画素電極ラインの間に配置されていることが好ましい。

前記ゲート電極は、前記画素電極の下側に配置されていることが好ましい。

前記画素電極は、前記薄膜トランジスタの上に層間絶緣膜を介して配置されていることが好ましい。

入力画像データを補正する補正回路をさらに具備しており、前記補正回路は、前記入力画像データを受け取り、前記入力画像データの濃淡ムラを補正するために、所定の関数が設定されたテーブルに基づいて補正画像デー夕を生成するルックァップテ一ブルと、水平同期信号によってリセットされ、前記入力画像データを転送するためのドットクロックをカウントして奇数列偶数列識別信号を生成する列カウン夕と、前記ルツクアップテーブルにおいて生成された前記補正画像デ一夕と前記入力画像データとを前記列カウンタから供給された前記奇数列偶数列識別信号に基づいて選択して、前記ソース電極を駆動するために設けられたソース電極駆動回路へ供給するセレクタとを含んでいることが好ましい。以下、図面を参照して本発明の実施の形態を説明する。

(実施の形態 1 )

図 1 Aは実施の形態 1に係る平面表示装置 1 0 0の構成を示す平面図であり、図 1 Bは平面表示装置 1 0 0の要部を示す平面図である。平面表示装置 1 0 0は、 P行 Q列（Pおよび Qは 2以上の整数）のマトリツクス状に配置された複数の液晶 9と各液晶 9を駆動するためにそれぞれ設けられた複数の薄膜トランジスタ 4 ( T F T ) とを備えている。各液晶 9は、容量性の負荷となる。薄膜トランジスタ 4は、 Nチャンネルのトランジスタである。液晶 9は、薄膜トランジスタ 4の上に層間絶縁膜を介して配置されている。

各薄膜トランジスタ 4には、ゲート端子 5とソース端子 6とドレイン端子 7とがそれぞれ設けられている。各液晶 9は、各薄膜トランジスタ 4にそれぞれ設けられたドレイン端子 7にそれぞれ接続されている。各薄膜トランジスタ 4にそれぞれ設けられたゲート端子 5には、それぞれが所定の間隔を空けて水平方向に沿って配置された複数のゲ一ト電極 1 9が接続されている。ゲート電極 1 9は、液晶 9の下側に配置されている。各薄膜トランジスタ 4にそれぞれ設けられたソース端子 6には、それぞれが所定の間隔を空けて垂直方向に沿って配置された複数のソ一ス電極 3が接続されている。

各液晶 9および各液晶 9をそれぞれ駆動する薄膜トランジスタ 4に設けられたドレイン端子 7には、蓄積容量素子 8がそれぞれ接続されている。奇数番目の列に配置された各液晶 9は、それぞれが所定の間隔を空けて水平方向に沿って配置された複数の蓄積容量電極（蓄積容量配線） 1に蓄積容量素子 8を介してそれぞれ接続されている。偶数番目の列に配置された各液晶 9は、それぞれが所定の間隔を空けて水平方向に沿つて配置された複数の蓄積容量電極（蓄積容量配線） 2に蓄積容量素子 8 を介してそれぞれ接続されている。各液晶 8を挟んで薄膜トランジスタ 4の反対側には、対向電極 2 2がそれぞれ設けられている。各蓄積容量配線 1および各蓄積容量配線 2の上には、蓄積容量パッド 1 Aおよび 2 Aがそれぞれ設けられている。

各蓄積容量電極 1は、 2 N行目（ 1≤N≤ ( P— 1 ) / 2 ) に配置された液晶 9と（2 N + 1 ) 行目に配置された液晶 9とにそれぞれ接続するように配置されており、各蓄積容量電極 2は、（2 N— 1 ) 行目に配置された液晶 9と 2 N行目に配置された液晶 9とにそれぞれ接続するように配置されている。

各ソース電極 3が各ゲート電極 1 9とそれぞれ交差する位置には、寄生容量 2 4がそれぞれ設けられている。各ソース電極 3が各蓄積容量電極 1および各蓄積容量電極 2とそれぞれ交差する位置には、寄生容量 2 3がそれぞれ設けられている。

各ソース電極 3は、ソース電極駆動回路 2 0に接続されている。各ゲート電極 1 9および各蓄積容量電極 1および各蓄積容量電極 2は、走査回路 2 5に接続されている。

このように、蓄積容量素子配線 1および 2は、複数の液晶 9が水平方向に沿って配列された画素電極ラインに沿って 1個の液晶 9毎に、異なる画素電極ライン側に配列された液晶 9に対応する蓄積容量素子 8に接続されている。

このように構成された平面表示装置 1 0 0の動作を説明する。図 2は、平面表示装置 1 0 0の動作を説明するための波形図である。

図 1 A、図 1 Bおよび図 2を参照する-と、蓄積容量電極 1に蓄積容量素子 8を介して接続された薄膜トランジスタ 4に設けられたソース端子 6に奇数列目のソース電極 3を介して印加される画像信号電圧 1 0は、水平同期周期 2 6ごとに極性が変化している。蓄積容量電極 2に蓄積容量素子 8を介して接続された薄膜トランジスタ 4に設けられたソース端子 6に偶数列目のソース電極 3を介して印加される画像信号電圧 1 1も、画像信号電圧 1 0と同様に、水平同期周期 2 6ごとに極性が変化している。画像信号電圧 1 0と画像信号電圧 1 1とは、同一の水平同期周期 2 6の間、互いに異なる電圧極性を有している。

画像信号電圧 1 0は、奇数列目のソース電極 3に印加される。画像信号電圧 1 1は、偶数列目のソース電極 3に印加される。このため、画像信号電圧 1 0が印加されるソ一ス電極 3と画像信号電圧 1 1が印加されるソース電極 3とは、およそ半数ずつになっている。

蓄積容量電極 1に印加される補償電圧 1 2、蓄積容量電極 2に印加される補償電圧 1 3、他の蓄積容量電極 1に印加される補償電圧 1 4および他の蓄積容量電極 2に印加される補償電圧 1 5においては、印加する電圧極性がラインごとに反転しながら走査される。各補償電圧 1 2、補償電圧 1 3、補償電圧 1 4および補償電圧 1 5は、印加する電圧極性がフレーム周期 2 7ごとにそれぞれ反転するようにしている。

画素を構成する液晶 9に各ラインごとに印加される画素印加電圧 2 8、画素印加電圧 2 9、画素印加電圧 3 0および画素印加電圧 3 1の電圧極性は各ラインごとに異なつている。各液晶 9は実効値応答をするため、画素印加電圧 2 8、画素印加電圧 2 9、画素印加電圧 3 0および画素印加電圧 3 1の電圧実効値は互いに等しくなつている。

各薄膜トランジスタ 4に設けられたゲート端子 5と接続するように、それぞれが所定の間隔を空けて水平方向に沿って配置された複数のゲート電極 1 9にそれぞれ印加されるゲート駆動電圧 1 6、ゲート駆動電圧 1 7およびゲート駆動電圧 1 8は、水平同期周期 2 6ごとに順番にそれぞれオンになる。

ゲ一ト駆動電圧 1 6が期間 T 1と期間 T 2との間においてオンになると、画像信号電圧 1 0および画像信号電圧 1 1は、ゲート駆動電圧 1 6 が印加される各ゲート端子 5が設けられた薄膜トランジスタ 4を通って蓄積容量素子 8および液晶 9に印加される。

次に、補償電圧 1 2が期間 T 2と期間 T 3との間においてロー電位から中間電位に変化すると、画素を構成する液晶 9に印加される画素印加電圧 2 8には、補償電圧 1 2の差電圧が重畳され、補償電圧 1 2の差電圧が重畳された画素印加電圧 2 8は、その電圧値を保持する。

図 3 Aは平面表示装置 1 0 0に設けられた液晶 9に印加される画素印加電圧の極性を説明するための模式図である。図 3 A ( a ) は奇数フレ —ムにおいて印加される画素印加電圧の極性を説明するための模式図であり、図 3 A ( b ) は偶数フレームにおいて印加される画素印加電圧の極性を説明するための模式図である。画素印加電圧の極性は、各行ごとに異なっており、各列ごとに異なっている。さらに、画素印加電圧の極性は、奇数フレームと偶数フレームとの間で液晶を交流化するために、奇数フレームと偶数フレームとの間で反転している。

このように、画像信号電圧 1 0と画像信号電圧 1 1とは同一の水平同期周期 2 6の間、互いに異なる電圧極性を有しており、画像信号電圧 1 0が印加されるソース電極 3と画像信号電圧 1 1が印加されるソース電極 3とは、およそ半数ずつになっている。

図 3 Bは、実施の形態 1に係る他の平面表示装置 1 0 0 Cの構成を示す平面図である。図 1を参照して前述した平面表示装置 1 0 0においては、蓄積容量素子配線 1および 2は、複数の液晶 9が水平方向に沿って配列された画素電極ラインに沿って 1個の液晶 9毎に、異なる画素電極ライン側に配列された液晶 9に対応する蓄積容量素子 8に接続されていた。しかしながら、本発明はこれに限定されない。図 3 Bに示すように、蓄積容量素子配線 1および 2は、画素電極ラインに沿って 2個の液晶 9 毎に、異なる画素電極ライン側に配列された液晶 9に対応する蓄積容量素子 8に接続されてもよい。

図 3 Cは、実施の形態 1に係るさらに他の平面表示装置 1 0 0 Dの構成を示す平面図である。図 3 Cに示すように、蓄積容量素子配線 1および 2は、画素電極ラインに沿って 3個の液晶 9毎に、異なる画素電極ラィン側に配列された液晶 9に対応する蓄積容量素子 8に接続されてもよい。

このように、蓄積容量素子配線 1および 2は、画素電極ラインに沿つて少なくとも 1個以上の所定の液晶 9毎に、異なる画素電極ライン側に配列された液晶 9に対応する蓄積容量素子 8に接続されていればよい。図 3 Dは、実施の形態 1に係る平面表示装置に設けられた補正回路の構成を示すブロック図である。この補正回路は、 C C D I駆動される上下画素の間の実効電圧差をソース諧調電圧を変えることによって補正するために設けられている。

補正回路は、下画素（後書き込み）用のルックアップテ一ブル 5を備えている。ルックアップテーブル 5は、平面表示装置 1 0 0へ入力される入力デジタル画像デ一夕 1を受け取り、入力デジタル画像データ 1の濃淡ムラを補正するために、所定の関数が設定されたテ一ブルに基づいて補正画像データ 6を生成する。

補正回路には、列カウンタ 7が設けられている。列カウンタ 7は、水平同期信号 4によってリセッ卜され、デジタル画像デ一夕を転送するためのドットクロック 3をカウントして奇数列偶数列識別信号 8をセレクタ 9へ供給する。画像列の奇数列および偶数列は、画素レイアウトにおける上画素（前書き込み）および下画素（後書き込み）に対応している。セレクタ 9は、ルックアップテーブル 5において生成された補正画像データ 6と入力デジタル画像データ 1とを列カウン夕 7から供給された奇数列偶数列識別信号 8に基づいて選択して、出力画像デ一タ 2として出力し、平面表示装置 1 0 0に設けられたソース電極駆動回路へ供給する。

セレクタ 9は、上画素（前書き込み）の場合は入力デジタル画像デー夕 1を選択して出力画像デ一夕 2として出力し、下画素（後書き込み) の場合は所定の演算によって算出された補正画像データ 6を出力画像デ —夕 2として列毎に交互に出力し、ソース電極駆動回路へ供給する。所定の演算は、 8ビット入力画像を量子化するための演算であり、下記の (式 1 ) を用いる。

y = f ( x )、 y = x , ( 0≤xく 3 2 )、 y = x— 1、 ( 3 2 < x≤ 2 5 5 ) … （式 1 )、

なお、線形補間等を用いてより高精度に補正するとさらに大きな効果が得られる。

このように上下画像の実効電圧のずれをソース諧調電圧に所定の差分を与えることによって補正すると、列毎の表示濃淡ムラを改善し、均一な表示を得ることができる。

以上のように実施の形態 1によれば、同一のゲート電極 1 9に接続された複数の薄膜トランジスタ 4のうち蓄積容量電極 1に蓄積容量素子 8 を介して接続された薄膜トランジスタ 4に設けられたソース端子 6にソース電極 3を介して印加される画像信号電圧 1 0と、蓄積容量電極 2に蓄積容量素子 8を介して接続された薄膜トランジスタ 4に設けられたソース端子 6にソース電極 3を介して印加される画像信号電圧 1 1とは、互いに異なる電圧極性になっている。

このため、蓄積容量電極 1に蓄積容量素子 8を介して接続された薄膜トランジスタ 4に設けられたソース端子 6に接続されたソース電極 3を流れる電流の向きと蓄積容量電極 2に蓄積容量素子 8を介して接続された薄膜トランジスタ 4に設けられたソース端子 6に接続されたソース電極 3を流れる電流の向きとが互いに反対の方向になる。

従って、蓄積容量電極 1に接続された薄膜トランジスタ 4に設けられたソース端子 6に接続されたソース電極 3と蓄積容量電極 1とが交差する位置における寄生容量 2 3の容量と、蓄積容量電極 2に接続された薄膜トランジスタ 4に設けられたソ一ス端子 6に接続されたソース電極 3 と蓄積容量電極 2とが交差する位置における寄生容量 2 4の容量とが低減するために、蓄積容量電極 1および蓄積容量電極 2における駆動波形の鈍りおよび駆動波形の歪みが減少する。

また、画像信号電圧 1 0が印加されるソース電極 3に接続された寄生容量 2 3に流れる電流の方向は、画像信号電圧 1 1が印加されるソース電極 3に接続された寄生容量 2 3に流れる電流の方向と逆の方向になるので、両電流が互いに相殺される結果、寄生容量 2 3に接続された蓄積容量電極 1および蓄積容量電極 2において駆動電圧歪みが消滅する。その結果、クロストークが発生しない均一で良好な表示品位を有する平面表示装置を得ることができる。

(実施の形態 2 ) 図 4は、実施の形態 2に係る平面表示装置 1 0 O Aの構成を示す平面図である。実施の形態 1において図 1を参照して前述した平面表示装置 1 0 0の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。前述した平面表示装置 1 0 0と異なる点は、スィッチ回路 2 1をさらに備えている点、およびソース電極駆動回路 2 0の替わりにソース電極駆動回路 2 O Aを備えている点である。

スィッチ回路 2 1は、蓄積容量電極 1に接続された薄膜トランジスタ 4に設けられたソース端子 6に印加される画像信号電圧と、蓄積容量電極 2に接続された薄膜トランジスタ 4に設けられたソ一ス端子 6に印加される画像信号電圧とを順番に印加するために設けらている。

スィッチ回路 2 1には、各ソース電極 3に画像信号電圧をそれぞれ印加するための複数のトランジスタ 3 2が設けられている。各トランジス夕 3 2に設けられたドレイン端子は、対応するソース電極 3にそれぞれ接続されている。

各トランジスタ 3 2に設けられたソース端子は、互いに隣接する 3本のソース電極 3にそれぞれ接続された 3個のトランジスタ 3 2にそれぞれ設けられたソース端子ごとに、ソース電極駆動回路 2 O Aに接続された画像信号電圧供給線 3 4に接続されている。このように、ソ一ス電極 3は、 3本のソース電極 3ごとに 1本の画像信号電圧供給線 3 4に接続されている。

互いに隣接する 3本のソース電極 3にそれぞれ接続された 3個のトランジス夕 3 2のうちの 1つに設けられたゲート端子は、スィッチ回路制御信号 3 5を供給するためのスィツチ回路制御信号線にそれぞれ接続されている。互いに隣接する 3本のソース電極 3にそれぞれ接続された 3 個のトランジスタ 3 2のうちの他の 1つに設けられたゲート端子は、スィツチ回路制御信号 3 6を供給するための他のスィツチ回路制御信号線にそれぞれ接続されている。互いに隣接する 3本のソース電極 3にそれぞれ接続された 3個のトランジスタ 3 2のうちのさらに他の 1つに設けられたゲート端子は、スィッチ回路制御信号 3 7を供給するためのさらに他のスィツチ回路制御信号線にそれぞれ接続されている。

図 5は、平面表示装置 1 0 0 Aの動作を説明するための波形図である。図 2を参照して前述した波形図の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。

図 4および図 5を参照すると、蓄積容量電極 1に蓄積容量素子 8を介して接続された薄膜トランジスタ 4に設けられたソース端子 6に奇数列目のソース電極 3を介して印加される画像信号電圧 1 O Aは、水平同期周期 2 6と同一の長さの期間ごとに極性が変化している。蓄積容量電極 2に蓄積容量素子 8を介して接続された薄膜トランジスタ 4に設けられたソース端子 6に偶数列目のソース電極 3を介して印加される画像信号電圧 1 1 Aも、画像信号電圧 1 0と同様に、水平同期周期 2 6と同一の長さの期間ごとに極性が変化している。画像信号電圧 1 O Aと画像信号電圧 1 1 Aとは、互いに異なる電圧極性を有している。

スィッチ回路制御信号 3 5、スィッチ回路制御信号 3 6およびスイツチ回路制御信号 3 7は、各ソース電極 3を時分割駆動 (マルチプレクス駆動）するように、水平同期周期 2 6の間、まず、スィッチ回路制御信号 3 5がオンになり、スィッチ回路制御信号 3 5がオフになった後、スイッチ回路制御信号 3 6がオンになり、スィッチ回路制御信号 3 6がォフになった後、スィッチ回路制御信号 3 7がオンになる。このため、互いに隣接する 3本のソース電極 3にそれぞれ接続されたトランジスタ 3 2は、順番にオンになる。従って、ソース電極駆動回路 2 0 Aから画像信号電圧供給線 3 4を通って供給される画像信号電圧は、互いに隣接する 3本のソース電極 3へ順番に印加される。

画像信号電圧 1 O Aは、奇数列目のソース電極 3に印加される。画像信号電圧 1 1 Aは、偶数列目のソ一ス電極 3に印加される。このため、画像信号電圧 1 O Aが印加されるソース電極 3と画像信号電圧 1 1 Aが印加されるソース電極 3とは、およそ半数ずつになっている。

画素を構成する液晶 9に各ラインごとに印加される画素印加電圧 3 8、画素印加電圧 3 9、画素印加電圧 4 0、画素印加電圧 4 1、画素印加電圧 4 2および画素印加電圧 4 3の電圧極性は各ラインごとに異なっている。各液晶 9は実測値応答をするため、画素印加電圧 3 8、画素印加電圧 3 9、画素印加電圧 4 0、画素印加電圧 4 1、画素印加電圧 4 2および画素印加電圧 4 3の電圧実効値は互いに等しくなつている。

各薄膜トランジスタ 4に設けられたゲ一ト端子 5と接続するように、それぞれが所定の間隔を空けて水平方向に沿って配置された複数のゲート電極 1 9にそれぞれ印加されるゲート駆動電圧 1 6、ゲート駆動電圧 1 7およびゲート駆動電圧 1 8は、水平同期周期 2 6ごとに順番にそれぞれオンになる。

ゲート駆動電圧 1 6がオンになると、画像信号電圧 1 O Aおよび画像信号電圧 1 1 Aは、ゲート駆動電圧 1 6が印加される各ゲート端子 5が設けられた薄膜トランジス夕 4を通って蓄積容量素子 8および液晶 9に印加される。

次に、補償電圧 1 2がロー電位から中間電位に変化すると、画素を構成する液晶 9に印加される画素印加電圧 3 8には、補償電圧 1 2の差電圧が重畳され、補償電圧 1 2の差電圧が重畳された画素印加電圧 3 8は、その電圧値を保持する。

以上のように実施の形態 2によれば、スィッチ回路 2 1は、ソース電極駆動回路 2 O Aから画像信号電圧を受け取り、画像信号電圧の電圧極性が切り替わる回数が少なくなるように画像信号電圧をソース電極 3に順番に印加する。このため、ソース電極駆動回路 2 0 Aから出力される画像信号電圧において不要な波形の変化が少なくなる。従って、駆動波形の鈍りおよび駆動波形の歪みが減少する。その結果、クロストークが発生しない均一で良好な表示品位を有する平面表示装置を得ることがでさる。

(実施の形態 3 )

図 6は、実施の形態 3に係る平面表示装置 1 0 0 Bの構成を示す平面図である。実施の形態 2において図 4を参照して前述した平面表示装置 1 0 0 Aの構成要素と同一の構成要素には同一の参照符号を付している従って、これらの構成要素の詳細な説明は省略する。前述した平面表示装置 1 0 O Aと異なる点は、スィッチ回路 2 1の替わりにスィッチ回路 2 1 Aを備えており、ソース電極駆動回路 2 O Aの替わりにソ一ス電極駆動回路 2 0 Bを備えている点である。

スィッチ回路 2 1 Aには、各ソース電極 3に画像信号電圧をそれぞれ印加するための複数のトランジスタ 3 2が設けられている。各トランジス夕 3 2に設けられたドレイン端子は、対応するソース電極 3にそれぞれ接続されている。

各トランジスタ 3 2に設けられたゲート端子は、互いに隣接する 2本のソース電極 3にそれぞれ接続された 2個のトランジスタ 3 2にそれぞれ設けられた 2個のゲート端子ごとに、ソース電極駆動回路 2 0 Bに接続された 1本の制御信号線 5 1に接続されている。

互いに隣接する 2本のソース電極 3にそれぞれ接続された 2個のトランジスタ 3 2の 1つに設けられたソース端子は、画像信号電圧 1 0を供給するための画像信号電圧供給線に接続されている。互いに隣接する 2 本のソース電極 3にそれぞれ接続された 2個のトランジスタ 3 2の他の 1つに設けられたソース端子は、画像信号電圧 1 1を供給するための画像信号電圧供給線に接続されている。

図 7は、実施の形態 3に係る平面表示装置 1 0 0 Bの動作を説明するための波形図である。図 2および図 5を参照して前述した波形図の構成要素と同一の構成要素には同一の参照符号を付している。従って、これらの構成要素の詳細な説明は省略する。

画像信号電圧 1 0は、水平同期周期 2 6ごとに極性が変化している。画像信号電圧 1 1も、画像信号電圧 1 0と同様に、水平同期周期 2 6ごとに極性が変化している。画像信号電圧 1 0と画像信号電圧 1 1とは、同一の水平同期周期 2 6の間、互いに異なる電圧極性を有している。ソース電極駆動回路 2 0 Bから制御信号線 5 1を通って出力されるスイッチ回路制御信号 3 5、スィッチ回路制御信号 3 6およびスィッチ回路制御信号 3 7は、各ソース電極 3を時分割駆動（マルチプレクス駆動）するように、水平同期周期 2 6の間、まず、スィッチ回路制御信号 3 5 がオンになり、スィッチ回路制御信号 3 5がオフになった後、スィッチ回路制御信号 3 6がオンになり、スィッチ回路制御信号 3 6がオフになつた後、スィッチ回路制御信号 3 7がオンになる。このため、画像信号電圧 1 0および画像信号電圧 1 1は、互いに隣接する 2本のソース電極 3ごとに同時に印加される。蓄積容量電極 1に印加される補償電圧 1 2、蓄積容量電極 2に印加される補償電圧 1 3、他の蓄積容量電極 1に印加される補償電圧 1 4および他の蓄積容量電極 2に印加される補償電圧 1 5においては、印加する電圧極性がラインごとに反転しながら走査される。各補償電圧 1 2、補償電圧 1 3、補償電圧 1 4および補償電圧 1 5は、印加する電圧極性がフレーム周期 2 7ごとにそれぞれ反転するようにしている。

ゲート駆動電圧 1 6がオンになると、画像信号電圧 1 0および画像信号電圧 1 1は、ゲート駆動電圧 1 6が印加される各ゲート端子 5が設けられた薄膜トランジス夕 4を通って蓄積容量素子 8および液晶 9に印加される。

次に、補償電圧 1 2がロー電位から中間電位に変化すると、画素を構成する液晶 9に印加される画素印加電圧 3 8には、補償電庄 1 2の差電圧が重畳され、補償電圧 1 2の差電圧が重畳された画素印加電圧 3 8は、その電圧値を保持する。

なお、実施の形態 1〜実施の形態 3において、薄膜トランジスタ 4と ^:ある例を示したが、 Pチつてもよく、 C M O S構成を有するトランジス夕であってもよい, 産業上の利用可能性

以上のように本発明によれば、均一で良質な表示品位を有する平面表示装置を提供することができる。

Claims

請求の範囲

1 . 略マトリックス状に配置された複数の表示画素と、

各表示画素を駆動するためにそれぞれ設けられた複数の薄膜スタ（T F T ) と、

各薄膜トランジスタに設けられたゲート端子と接続するように、それぞれが所定の間隔を空けて水平方向に沿って配置された複数のゲート電極と、

各薄膜トランジスタに設けられたソース端子と接続するように、それぞれが所定の間隔を空けて垂直方向に沿って配置された複数のソース電極と、

各薄膜トランジスタに設けられたドレイン端子および各表示画素にそれぞれ接続された複数の蓄積容量素子と、

前記複数の表示画素の一部と前記蓄積容量素子を介して接続するように、それぞれが所定の間隔を空けて水平方向に沿って配置された複数の第 1蓄積容量電極と、

前記複数の表示画素の他の一部と前記蓄積容量素子を介して接続するように、それぞれが所定の間隔を空けて水平方向に沿って配置された複数の第 2蓄積容量電極とを具備しており、

各第 1蓄積容量電極へ印加される第 1補償電圧と各第 2蓄積容量電極へ印加される第 2補償電圧とは、互いに異なる電圧極性を有しており、同一のゲ一ト電極に接続された複数の薄膜トランジスタのうち前記第

1蓄積容量電極に前記蓄積容量素子を介して接続された前記薄膜トランジス夕に設けられた前記ソース端子に前記ソース電極を介して印加される画像信号電圧と、前記第 2蓄積容量電極に前記蓄積容量素子を介して接続された前記薄膜トランジスタに設けられた前記ソース端子に前記ソス電極を介して印加される画像信号電圧とは、互いに異なる電圧極性を有していることを特徴とする平面表示装置。

2 . ソース電極に前記画像信号電圧を印加するために設けられたソース電極駆動回路をさらに具備する、請求の範囲 1記載の平面表示装置。

3 . 前記ソース電極駆動回路は、各ソース電極を時分割駆動する、請求の範囲 2記載の平面表示装置。

4 . 前記ソース電極駆動回路は、複数のソース電極ごとに同時に前記画像信号電圧を印加する、請求の範囲 2記載の平面表示装置。

5 . 前記第 1蓄積容量電極に接続された前記薄膜トランジスタに設けられた前記ソース端子に印加される画像信号電圧と、前記第 2蓄積容量電極に接続された前記薄膜トランジスタに設けられた前記ソース端子に印加される画像信号電圧とを順番に印加するために設けられたスィツチ回路をさらに具備する、請求の範囲 2記載の平面表示装置。

6 . 前記スィッチ回路は、前記ソース電極駆動回路から前記画像信号電圧を受け取り、前記画像信号電圧の電圧極性が切り替わる回数が少なくなるように前記画像信号電圧を順番に印加する、請求の範囲 5記載の平面表示装置。

7 . 前記スィッチ回路は、前記互いに異なる電圧極性を有している画像信号電圧を受け取り、前記ソース電極駆動回路からの指示に応じて前記画像信号電圧を順番に印加する、請求の範囲 5記載の平面表示装置。

8 . 前記複数の表示画素は、 P行 Q列（Pおよび Qは 2以上の整数）のマトリックス状に配置されており、

各第 1蓄積容量電極は、 2 N行目（1≤N≤ ( P— 1 ) / 2 ) に配置された表示画素と（2 N + 1 ) 行目に配置された表示画素とにそれぞれ接続するように配置されており、

各第 2蓄積容量電極は、（2 N— 1 ) 行目に配置された表示画素と前記 2 N行目に配置された表示画素とにそれぞれ接続するように配置されている、請求の範囲 1記載の平面表示装置。

9 . 複数の画素電極が水平方向に沿って配列された画素電極ラインが垂直方向に沿つて複数本配置された表示領域と、

各画素電極を駆動するためにそれぞれ設けられた複数の薄膜トランジス夕（T F T ) と、

各薄膜トランジスタに設けられたゲート端子に接続され、前記画素電極ラインに沿って互いに略平行に配置された複数のゲ一ト電極と、各薄膜トランジス夕に設けられたドレイン端子に接続され、垂直方向に沿って互いに略平行に配置された複数のソース電極と、

各薄膜トランジスタに設けられたソース電極に一端が接続された蓄積容量素子と、

前記蓄積容量素子の他端に接続され、前記画素電極ラインに沿って互いに略平行に配置された複数の蓄積容量素子配線とを備えた平面表示装置であって、

前記蓄積容量素子配線は、前記画素電極ラインに沿って少なくとも 1 個以上の所定の画素電極毎に、異なる画素電極ライン側に配列された画素電極に対応する蓄積容量素子に接続されていることを特徴とする平面

1 0. 前記蓄積容量素子配線は、前記画素電極ラインに沿って 1個の画素電極毎に、異なる画素電極ライン側に配列された画素電極に対応する蓄積容量素子に接続されている、請求の範囲 9記載の平面表示装置。

1 1. 前記蓄積容量素子配線は、前記画素電極ラインに沿って複数個の画素電極毎に、異なる画素電極ライン側に配列された画素電極に対応する蓄積容量素子に接続されている、請求の範囲 9記載の平面表示装置。

1 2. 互いに隣接する蓄積容暈素子配線には、互いに異なる電圧極性を有する電圧信号が印加される、請求の範囲 9記載の平面表示装置。

1 3. 前記電圧信号は、前記画素電極を CC駆動するための電圧信号である、請求の範囲 1 2記載の平面表示装置。

1 4. 各蓄積容量素子配線は、互いに隣接する画素電極ラインの間に配置されている、請求の範囲 9記載の平面表示装置。

1 5. 前記ゲー卜電極は、前記画素電極の下側に配置されている、請求の範囲 9記載の平面表示装置。

1 6. 前記画素電極は、前記薄膜トランジスタの上に層間絶縁膜を介して配置されている、請求の範囲 9記載の平面表示装置。

1 7. 入力画像データを補正する補正回路をさらに具備しており、前記補正回路は、前記入力画像データを受け取り、前記入力画像デー夕の濃淡ムラを補正するために、所定の関数が設定されたテ一ブルに基づいて補正画像データを生成するルツクアツプテ一ブルと、

水平同期信号によってリセットされ、前記入力画像データを転送するためのドットクロックをカウン卜して奇数列偶数列識別信号を生成する列カウンタと、

前記ルツクアツプテーブルにおいて生成された前記補正画像デ一夕と前記入力画像デ一夕とを前記列カウン夕から供給された前記奇数列偶数列識別信号に基づいて選択して、前記ソ一ス電極を駆動するために設けられたソ一ス電極駆動回路へ供給するセレクタとを含んでいる、請求の範囲 9記載の平面表示装置。