[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002170844A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2002170844A
JP2002170844A JP2000368113A JP2000368113A JP2002170844A JP 2002170844 A JP2002170844 A JP 2002170844A JP 2000368113 A JP2000368113 A JP 2000368113A JP 2000368113 A JP2000368113 A JP 2000368113A JP 2002170844 A JP2002170844 A JP 2002170844A
Authority
JP
Japan
Prior art keywords
electrode
center
minimum
column
column electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000368113A
Other languages
English (en)
Inventor
Akio Nakamura
彰男 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2000368113A priority Critical patent/JP2002170844A/ja
Priority to US09/956,123 priority patent/US6590296B2/en
Publication of JP2002170844A publication Critical patent/JP2002170844A/ja
Priority to US10/440,271 priority patent/US6798077B2/en
Priority to US10/947,447 priority patent/US7049706B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 外側電極用の配線幅を拡張し，かつワイヤー
ボンディングを支障なく実施することが可能な半導体装
置を提供する。 【解決手段】 中央列電極３０７は，略正方形電極を，
隣接する内側列電極との互いの電極中心を結ぶ直線上
の，ワイヤボンディングに必要な最小電極長さ（Ｒ）と
電極保護膜最小長さ（Ｆ）の距離の位置において，直線
の垂直方向に切除するように斜辺が形成された６角形電
極であり，内側列電極は，略正方形電極を，隣接する中
央列電極との互いの電極中心を結ぶ直線上の，ワイヤボ
ンディングに必要な最小電極長さ（Ｒ）と電極保護膜最
小長さ（Ｆ）の距離の位置において，直線の垂直方向に
切除するように斜辺が形成された６角形電極であり，斜
辺に平行して配線される外側列電極の配線幅は，電極と
の最小導体間幅を考慮して，配線幅＝（Ａ２＋Ｂ２）
１／２−（Ｒ＋Ｆ＋Ｉ）×２で算出される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，半導体装置に関
し，さらに詳細には，半導体ペレット表面周辺部に３列
の電極が千鳥配置された半導体装置に関する。
【０００２】
【従来の技術】従来における，半導体ペレット周辺部に
千鳥状に配置された電極の構成を図８及び図９に示す。
図８に示すように，半導体ペレット４０１の周辺部にお
いて，内側及び外側の２列の電極４０２が千鳥状に配置
されている。また，図９に示すように，内側列電極４０
３は，正方形状の電極であり，外側列電極４０４は，辺
比１から２の正方形状あるいは長方形状からなる電極で
ある。
【０００３】
【発明が解決しようとする課題】しかしながら，従来の
ように配置されたパッド電極では，以下のような問題が
ある。 ．外側列電極に接続する配線は，隣接する内側列電極
の間を通過するように配置され，内側列電極の間隔より
配線幅を狭くしなければならないため，大電流用の端子
あるいはグランド端子には使用することができなかっ
た。 ．ワイヤボンディングの際に，隣接するパッド電極を
ワイヤボンドするパッド電極と誤って認識し，ワイヤの
配線ミスが生じる場合もあった。 ．外側列電極は内側パッド電極の中心近傍に配置され
るので，ワイヤボンディングの際に近隣のワイヤが相互
に接触する場合があった。
【０００４】したがって，本発明の目的は，外側電極用
の配線幅を拡張し，かつワイヤーボンディングを支障な
く実施することが可能な新規かつ改良された半導体装置
を提供することにある。
【０００５】
【課題を解決するための手段】上記課題を解決するた
め，請求項１に記載の発明では，半導体ペレット表面周
辺部に，内側列電極と，中央列電極と，外側列電極とが
３列に千鳥配置される半導体装置であって，前記内側列
電極は，各辺がワイヤボンディングに必要な最小電極長
さ（Ｒ）と電極保護膜最小長さ（Ｆ）の和の長さからな
る略正方形状電極を，隣接する中央列電極との互いの電
極中心を結ぶ直線上の，電極中心からワイヤボンディン
グに必要な最小電極長さ（Ｒ）と電極保護膜最小長さ
（Ｆ）との和の距離位置において，前記直線の垂直方向
に切除するように形成した中央列電極側斜辺を有する６
角形状電極であり，前記中央列電極は，各辺がワイヤボ
ンディングに必要な最小電極長さ（Ｒ）と電極保護膜最
小長さ（Ｆ）の和の長さからなる略正方形状電極を，隣
接する内側列電極との互いの電極中心を結ぶ直線上の，
電極中心からワイヤボンディングに必要な最小電極長さ
（Ｒ）と電極保護膜最小長さ（Ｆ）の距離位置におい
て，前記直線の垂直方向に切除するように形成した内側
列電極側斜辺を有する６角形状電極であり，前記中央列
電極と前記内側列電極の斜辺間に平行して配線される前
記外側列電極の最大配線幅は，前記中央列電極及び前記
内側列電極と間に必要な最小導体間隔（Ｉ）を考慮し
て， 最大配線幅＝（Ａ２＋Ｂ２）１／２−（Ｒ＋Ｆ＋Ｉ）×
２ で算出されることを特徴とする半導体装置が提供され
る。
【０００６】本項記載の発明では，内部回路と接続する
外側列電極の配線は，従来よりも広い配線幅とすること
ができるので，電源などの大電流用の電極として使用す
ることができる。さらに，内側列電極と中央列電極の電
極が離れて配置されるので，ワイヤボンディング工程で
電極位置を認識する際に，隣接する電極を誤って認識す
ることがない。
【０００７】上記課題を解決するため，請求項２に記載
の発明では，半導体ペレット表面周辺部に，内側列電極
と，中央列電極と，外側列電極とが３列に千鳥配置され
る半導体装置であって，前記内側列電極は，各辺がワイ
ヤボンディングに必要な最小電極長さ（Ｒ）と電極保護
膜最小長さ（Ｆ）の和の長さからなる略正方形状電極
を，隣接する中央列電極との互いの電極中心を結ぶ直線
上の，電極中心からワイヤボンディングに必要な最小電
極長さ（Ｒ）と電極保護膜最小長さ（Ｆ）の距離位置に
おいて，前記直線の垂直方向に切除するように形成した
中央列電極側斜辺と，前記ペレット側方向において，前
記中央列電極側斜辺と対称位置にかつ前記中央列電極側
斜辺と平行に形成したペレット側斜辺とを有する８角形
状電極であり，前記中央列電極は，各辺がワイヤボンデ
ィングに必要な最小電極長さ（Ｒ）と電極保護膜最小長
さ（Ｆ）の和の長さからなる略正方形状電極を，隣接す
る内側列電極との互いの電極中心を結ぶ直線上の，電極
中心からワイヤボンディングに必要な最小電極長さ
（Ｒ）と電極保護膜最小長さ（Ｆ）の距離位置におい
て，前記直線の垂直方向に切除するように形成した内側
列電極側斜辺と，前記ペレット側の対向方向において，
前記内側列電極側斜辺と対称位置にかつ前記内側列電極
側斜辺と平行に形成した外側列電極側斜辺とを有する８
角形状電極であり，前記中央列電極と前記内側列電極の
斜辺に平行して配線される外側列電極の最大配線幅は，
前記中央列電極及び前記内側列電極と間に必要な最小導
体間隔（Ｉ）を考慮して， 最大配線幅＝（Ａ２＋Ｂ２）１／２−（Ｒ＋Ｆ＋Ｉ）×
２ で算出されることを特徴とする半導体装置が提供され
る。
【０００８】本項記載の発明では，内部回路と接続する
外側列電極の配線は，従来よりも広い配線幅とすること
ができるので，電源などの大電流用の電極として使用す
ることができる。さらに，内側列電極と中央列電極の電
極が離れて配置されるので，ワイヤボンディング工程で
電極位置を認識する際に，隣接する電極を誤って認識す
ることがない。さらに，本実施形態においては，内側列
電極は，ペレット辺側の２角を切除するように斜辺が形
成されているので，外側列電極の配線の自由度を増すこ
とができる。この結果，ワイヤボンディングでのショー
ト不良が低減される。さらに，中央列電極は，ペレット
対向側の２角を切除するように斜辺が形成されているの
で，さらに，配線の自由度を増すことができる。
【０００９】上記課題を解決するため，請求項３に記載
の発明では，半導体ペレット表面周辺部に，絶縁膜によ
り分離された下層電極と上層電極からなる内側列電極
と，絶縁膜により分離された下層電極と上層電極からな
る中央列電極と，外側列電極とが３列に千鳥配置される
半導体装置であって，前記内側列電極は，各辺がワイヤ
ボンディングに必要な最小電極長さ（Ｒ）からなる略正
方形状電極を，隣接する中央列電極との互いの電極中心
を結ぶ直線上の，電極中心からワイヤボンディングに必
要な最小電極長さ（Ｒ）の距離位置において，前記直線
の垂直方向に切除するように形成した中央列電極側斜辺
を有する６角形状電極が形成される下層電極と，前記絶
縁膜に形成された金属柱を介して前記下層電極と接続さ
れた略正方形状からなる上層電極とから構成され，前記
中央列電極は，各辺がワイヤボンディングに必要な最小
電極長さ（Ｒ）からなる略正方形状電極を，隣接する内
側列電極との互いの電極中心を結ぶ直線上の，電極中心
からワイヤボンディングに必要な最小電極長さ（Ｒ）の
距離位置において，前記直線の垂直方向に切除するよう
に形成した内側列電極側斜辺を有する６角形状電極が形
成される下層電極と，前記絶縁膜に形成された金属柱を
介して前記下層電極と接続された略正方形状からなる上
層電極とから構成され，前記中央列電極と前記内側列電
極の斜辺間に平行して配線される外側列電極の最大配線
幅は，前記中央列電極及び前記内側列電極と間に必要な
最小導体間隔（Ｉ）を考慮して， 最大配線幅＝（Ａ２＋Ｂ２）１／２−（Ｒ＋Ｉ）×２ で算出されることを特徴とする半導体装置が提供され
る。
【００１０】本項記載の発明では，中央列電極及び内側
列電極の下層電極部分には，絶縁層が形成されるので電
極に保護膜を形成する必要がない。したがって，内部回
路と接続する外側列電極の配線は，さらに広い配線幅と
することができるので，電源などの大電流用の電極とし
て使用することができる。さらに，全ての電極の表面形
状は，正方形状あるいは長方形状であるのでワイヤボン
ディング位置の認識時間が短くすることができ，半導体
装置の生産性が向上される。
【００１１】上記課題を解決するため，請求項４に記載
の発明では，半導体ペレット表面周辺部に，絶縁膜によ
り分離された下層電極と上層電極からなる内側列電極
と，絶縁膜により分離された下層電極と上層電極からな
る中央列電極と，外側列電極とが３列に千鳥配置される
半導体装置であって，前記内側列電極は，各辺がワイヤ
ボンディングに必要な最小電極長さ（Ｒ）からなる略正
方形状電極を，隣接する中央列電極との互いの電極中心
を結ぶ直線上の，電極中心からワイヤボンディングに必
要な最小電極長さ（Ｒ）の距離位置において，前記直線
の垂直方向に切除するように形成した中央列電極側斜辺
と，前記ペレット側方向において，前記中央列電極側斜
辺と対称位置にかつ前記中央列電極側斜辺と平行に形成
した斜辺とを有する８角形状電極からなる下層電極と，
前記絶縁膜に形成された金属柱を介して前記下層電極と
接続された略正方形状からなる上層電極とから構成さ
れ，前記中央列電極は，各辺がワイヤボンディングに必
要な最小電極長さ（Ｒ）からなる略正方形状電極を，隣
接する内側列電極との互いの電極中心を結ぶ直線上の，
電極中心からワイヤボンディングに必要な最小電極長さ
（Ｒ）の距離位置において，前記直線の垂直方向に切除
するように形成した内側列電極側斜辺と，前記ペレット
側の対向方向において前記内側列電極側斜辺と対称位置
にかつ前記内側列電極側斜辺と平行に形成したペレット
側斜辺とを有する８角形状電極からなる下層電極と，前
記絶縁膜に形成された金属柱を介して前記下層電極と接
続された略正方形状からなる上層電極とから構成され，
前記中央列電極と前記内側列電極の下層電極の前記斜辺
に平行して配線される外側列電極の最大配線幅は，前記
中央列電極及び前記内側列電極と間に必要な最小導体間
隔（Ｉ）を考慮して， 最大配線幅＝（Ａ２＋Ｂ２）１／２−（Ｒ＋Ｉ）×２ で算出されることを特徴とする半導体装置が提供され
る。
【００１２】本項記載の発明では，中央列電極及び内側
列電極の下層電極部分には，絶縁層が形成されるので電
極に保護膜を形成する必要がない。したがって，内部回
路と接続する外側列電極の配線は，さらに広い配線幅と
することができるので，電源などの大電流用の電極とし
て使用することができる。さらに，全ての電極の表面形
状は，正方形状あるいは長方形状であるのでワイヤボン
ディング位置の認識時間が短くすることができ，半導体
装置の生産性が向上される。さらに，本実施形態におい
ては，さらに，内側列電極の下層電極は，ペレット辺側
の２角を切除するように斜辺が形成されているので，外
側列電極の配線の自由度を増すことができる。さらに，
中央列電極の下層電極は，ペレット対向側の２角を切除
した斜辺が形成されているので，さらに，配線の自由度
を増すことができる。
【００１３】
【発明の実施の形態】以下，本発明の好適な実施の形態
について，添付図面を参照しながら詳細に説明する。
尚，以下の説明および添付図面において，同一の機能及
び構成を有する構成要素については，同一符号を付する
ことにより，重複説明を省略する。
【００１４】（第１の実施の形態） まず，図１及び図
２を参照しながら，第１の実施の形態について説明す
る。なお，図１は，本実施形態にかかる半導体装置の上
面図である。
【００１５】まず，図１に示すように，半導体ペレット
１０１の外側列１０３の電極，中央列１０５の電極，内
側列１０６の電極が，半導体ペレット１０１の周辺部１
０２に３列の千鳥状に配置されている。外側列電極の形
状は，辺比が１から２の正方形状もしくは長方形状であ
る。中央列電極は，略正方形状電極を内側列電極側の２
角を所定角度で切除するように斜辺を形成した６角形状
の電極である。内側列電極は，略正方形状電極を中央列
電極側の２角を所定角度で切除するように斜辺を形成し
た６角形状の電極である。
【００１６】また，中央列電極と内側列電極間には，半
導体ペレット１０１の内部回路１１０と外側列電極を接
続するための配線が，中央列電極及び内側列電極の斜辺
と平行になるように形成されている。
【００１７】次に，図２に基づいて，本実施形態にかか
る半導体装置に配置される電極及配線について説明す
る。なお，図２は，本実施形態にかかる半導体装置に配
置された電極の部分拡大図である。
【００１８】まず，図２に示すように，内側列電極１０
８の原型は，略正方形状電極であり，その各辺はペレッ
ト辺１１７と平行あるいは垂直に形成されている。ま
た，原型である略正方形状電極の各辺の長さは，電極中
心１１５からワイヤボンディングに必要な最小電極半径
（Ｒ）１１１と電極保護膜の形成に必要な電極保護膜最
小幅（Ｆ）１１２との和（即ち，距離１１３）で表され
る。
【００１９】本実施形態においては，内側列電極１０８
には，隣接する中央列電極１０７の電極中心１４５と内
側列電極１０８の電極中心１１５とを結ぶ線分１５０
（Ｇ）上の，ワイヤボンディングに必要な最小電極半径
（Ｒ）１１１と電極保護膜を形成するために必要な保護
膜最小幅（Ｆ）１１２との和の距離の位置（Ｈ）１１８
において，線分Ｇの垂線方向１１９に略正方形状電極を
切除するように斜辺が形成されている。このように，本
実施形態では，内側列電極１０８の中央電極側の２角が
切除するように２つの斜辺が形成されている。
【００２０】このとき，内側列電極１０８は，原型であ
る略正方形状電極の電極中心から各辺の距離と等しい長
さの位置で斜辺が形成されるので，電極中心１１５は，
ペレット辺と水平な各辺，垂直な各辺，及び斜辺が接す
る内接円の中心となる。
【００２１】このように，本実施形態においては，内側
列電極１０８は，原型である略正方形状電極について，
中央列電極に対向する２角を所定位置で所定角に切除す
るように形成された２つの斜辺を有する６角形状の電極
となる。このとき，ペレット辺１１７に垂直な２辺１１
４及び水平な２辺１１６が原型である略正方形状電極の
４辺であり，中央列電極の対向方向に形成された斜辺１
２０が残りの２辺となる。
【００２２】なお，内側列電極１０８には，電極を保護
するための保護膜が最小幅（Ｆ）１１２で電極の各辺１
１４，１１６，１２０に平行に形成されている。
【００２３】一方，中央列電極１０７の形状は，原型で
ある略正方形状電極のペレット側（内側電極方向）の２
角を所定角度で切除するように斜辺が形成された６角形
状である。なお，以下でいう電極中心とは，原型である
略正方形状電極の各辺から等距離にある点をいう。
【００２４】一方，中央側電極１０７の原型も略正方形
状電極であり，その各辺はペレット辺と平行あるいは垂
直に形成されている。また，原型である略正方形状電極
の各辺の長さは，電極中心１４５からワイヤボンディン
グに必要な最小電極半径（Ｒ）１４１と電極保護膜の形
成に必要な電極保護膜最小幅（Ｆ）１４２との和（即
ち，距離１４３）で表される。
【００２５】本実施形態においては，中央側電極１０７
には，隣接する内側列電極１０８の電極中心１１５と中
央列電極１０７の電極中心１４５を結ぶ線分１５０
（Ｇ）上の，ワイヤボンディングに必要な最小電極半径
（Ｒ）１４１と電極保護膜を形成するために必要な保護
膜最小幅（Ｆ）１４２との和の距離の位置（Ｈ）１４８
において，線分Ｇの垂線方向１４９に略正方形状電極を
切除するように斜辺が形成されている。このように，中
央列電極１０７の内側電極側の２角を切除するように２
つの斜辺が形成されている。
【００２６】このとき，中央列電極１０７は，原型であ
る略正方形状電極の電極中心から各辺の距離と等しい長
さの位置で斜辺が形成されるので，電極中心１４５は，
ペレット辺と水平な各辺，垂直な各辺，及び斜辺が接す
る内接円の中心となる。
【００２７】このように，本実施形態においては，中央
列電極１０７は，原型である略正方形状電極について，
内側列電極に対向する２角を所定角で切除するように斜
辺が形成された６角形状の電極となる。このとき，ペレ
ット辺１１７に垂直な２辺１４４及び水平な２辺１４６
が原型である略正方形状電極の４辺であり，内側列電極
の対向方向に形成された斜辺１５８が残りの２辺とな
る。
【００２８】なお，中央列電極１０７には，電極を保護
するための保護膜が最小幅（Ｆ）１４２で電極の各辺１
４４，１４６，１５８に平行に形成されている。
【００２９】このように，本実施形態においては，中央
列電極１０７及び内側列電極１０８は，互に対向する斜
辺が形成された６角形状の電極となる。
【００３０】さらに，中央列電極と内側列電極との間に
は，内部回路と外側列電極とを接続する配線が形成され
る。本実施形態においては，内側列電極と中央列電極に
形成された斜辺と平行に，外側列電極用の配線が形成さ
れている。
【００３１】このとき，中央列電極１０７及び内側列電
極１０８の斜辺１２０，１５８との間に平行に形成され
る外側電極用の配線の最大幅１２１は，隣接する中央列
電極１０７と内側列電極１０８との中心間距離（これ
は，電極中心間の垂直方向距離（Ａ）１２２と電極中心
間の水平方向距離（Ｂ）１２３から算出される），ワイ
ヤボンディングに必要な最小電極長さ（Ｒ）１１１，１
４１，電極保護膜最小長さ（Ｆ）１１２，１４２及び導
体最小長さ（Ｉ）１２９により決定され，次式で示され
る。 斜辺間の最大配線幅１２１＝（Ａ２＋Ｂ２）１／２−
（Ｒ＋Ｆ＋Ｉ）×２
【００３２】また，配線の厚さが略同一であると仮定す
ると，外側列電極１０４の最大電流は，斜辺の配線幅１
２１に比例する。したがって，必要な電流値から斜辺間
の配線幅が決定され，上記式を逆算することにより，隣
接する中央列電極１０７と内側列電極１０８との間隔１
２２，１２３，中央列電極１０７及び内側列電極１０８
の位置及び形状を決定することができる。
【００３３】本実施形態においては，内部回路と接続す
る外側列電極の配線は，従来よりも広い配線幅とするこ
とができるので，電源などの大電流用の電極として使用
することができる。さらに，内側列電極と中央列電極の
電極が離れて配置されるので，ワイヤボンディング工程
で電極位置を認識する際に，隣接する電極を誤って認識
することがない。
【００３４】（第２の実施の形態）上記実施形態におい
ては，中央列電極及び内側列電極は，原型である略正方
形状電極の相互に対向する各々２角を切除するように斜
辺を形成した６角形状の電極を採用したが，本実施形態
では，中央列電極と内側列電極は，原型である略正方形
状電極の全ての４角を切除するように斜辺を形成した８
角形状の電極を採用する。
【００３５】以下，図３及び図４を参照しながら，第２
の実施の形態について説明する。なお，図３は，本実施
形態にかかる半導体装置の上面図である。
【００３６】まず，図３に示すように，半導体ペレット
２０１の外側列２０３の電極，中央列２０５の電極，内
側列２０６の電極が，半導体ペレット２０１の周辺部２
０２に３列の千鳥状に配置されている。外側列電極の形
状は，辺比が１から２の正方形状もしくは長方形状であ
る。中央列電極は，略正方形状電極の４角を所定角度で
切除するように斜辺を形成した８角形状の電極である。
内側列電極は，略正方形状電極の４角を所定角度で切除
するように斜辺を形成した８角形状の電極である。
【００３７】また，中央列電極と内側列電極間には，半
導体ペレット２０１の内部回路２１０と外側列電極を接
続するための配線が，中央列電極及び内側列電極の斜辺
と平行になるように形成されている。
【００３８】次に，図４に基づいて，本実施形態にかか
る半導体装置に配置される電極及配線について説明す
る。なお，図４は，本実施形態にかかる半導体装置に配
置された電極の部分拡大図である。
【００３９】まず，図４に示すように，内側列電極２０
８の原型は，略正方形状電極であり，その各辺はペレッ
ト辺２１７と平行あるいは垂直に形成されている。ま
た，原型である略正方形状電極の各辺の長さは，電極中
心２１５からワイヤボンディングに必要な最小電極半径
（Ｒ）２１１と電極保護膜の形成に必要な電極保護膜最
小幅（Ｆ）２１２との和（即ち，距離２１３）で表され
る。
【００４０】本実施形態においては，内側列電極２０８
には，隣接する中央列電極２０７の電極中心２４５と内
側列電極２０８の電極中心２１５とを結ぶ線分２５０
（Ｇ）上の，ワイヤボンディングに必要な最小電極半径
（Ｒ）２１１と電極保護膜を形成するために必要な保護
膜最小幅（Ｆ）２１２との和の距離の位置（Ｈ）２１８
において，線分Ｇの垂線方向２１９に略正方形状電極を
切除するように２つの斜辺が形成されている。本実施形
態においては，上記実施形態と異なり，内側列電極２０
８のペレット２１０側方向の２角についても，中央列電
極側斜辺と対称位置に，かつ中央列電極側斜辺と平行と
なるようにペレット側斜辺が形成されている。
【００４１】このとき，内側列電極２０７は，原型であ
る略正方形状電極の電極中心から各辺の距離と等しい長
さの位置で斜辺が形成されているので，電極中心２１５
は，ペレット辺と水平な各辺，垂直な各辺，及び斜辺が
接する内接円の中心となる。
【００４２】このように，本実施形態では，内側列電極
２０８は，原型である略正方形状電極の全ての４角を所
定位置で所定角に切除するように形成された４つの斜辺
を有する８角形状電極となる。このとき，ペレット辺２
１７に垂直な２辺２１４及び水平な２辺２１６が原型で
ある略正方形状電極の４辺であり，全ての４角を切除す
るように形成された斜辺２２０が残りの４辺となる。
【００４３】なお，内側列電極２０８には，電極を保護
するための保護膜が最小幅（Ｆ）２１２で電極の各辺に
平行に形成されている。
【００４４】一方，中央側電極２０７の原型は，略正方
形状電極であり，その各辺は，ペレット辺２１７と平行
あるいは垂直に形成されている。また，原型である略正
方形状電極の各辺の長さは，電極中心２４５からワイヤ
ボンディングに必要な最小電極半径（Ｒ）２４１と電極
保護膜の形成に必要な電極保護膜最小幅（Ｆ）２４２と
の和（即ち，距離２４３）で表される。
【００４５】本実施形態においては，中央側電極２０７
には，隣接する内側列電極２０８の電極中心２１５と中
央列電極２０７の電極中心２４５とを結ぶ線分２５０
（Ｇ）上の，ワイヤボンディングに必要な最小電極半径
（Ｒ）２４１と電極保護膜を形成するために必要な保護
膜最小幅（Ｆ）２４２との和の距離の位置（Ｈ）２４８
において，線分Ｇの垂線方向２４９に略正方形状電極を
切除するように２つの斜辺が形成されている。本実施形
態においては，上記実施形態と異なり，内側列電極２０
８のペレット２１０側の対向方向（即ち，外側列電極２
０４の方向）の２角についても，内側列電極側斜辺と対
称位置に，かつ内側列電極側斜辺と平行にとなるように
外側列電極側斜辺が形成されている。
【００４６】このとき，中央列電極２０８は，原型であ
る略正方形状電極の電極中心から各辺の距離と等しい長
さの位置で斜辺が形成されているので，電極中心２４５
は，ペレット辺と水平な各辺，垂直な各辺，及び斜辺が
接する内接円の中心となる。
【００４７】このように，本実施形態では，中央列電極
２０７は，原型である略正方形状電極の全ての４角を所
定位置で所定角に切除するように形成された４つの斜辺
を有する８角形状電極となる。このとき，ペレット辺２
１７に垂直な２辺２４４及び水平な２辺２４６が原型で
ある略正方形状電極の４辺であり，全ての４角を切除す
るように形成された斜辺２５８が残りの４辺となる。
【００４８】なお，中央列電極２０７には，電極を保護
するための保護膜が最小幅（Ｆ）２４２で電極の各辺に
平行に形成されている。
【００４９】このように，本実施形態においては，中央
列電極１０７及び内側列電極１０８は，互に対向する斜
辺が形成されるとともに，その反対方向の２角も切除す
るように斜辺が形成された８角形状の電極となる。
【００５０】さらに，中央列電極と内側列電極との間に
は，内部回路と外側列電極とを接続する配線が形成され
る。本実施形態においては，内側列電極と中央列電極に
形成された斜辺と平行に，外側列電極用の配線が形成さ
れている。
【００５１】このとき，中央列電極２０７及び内側列電
極２０８の斜辺２２０，２５８との間に平行に形成され
る外側電極用の配線２２１の最大幅は，隣接する中央列
電極２０７と内側列電極２０８との中心間距離（これ
は，電極中心間の垂直方向距離（Ａ）２２２と電極中心
間の水平方向距離（Ｂ）２２３から算出される），ワイ
ヤボンディングに必要な最小電極長さ（Ｒ）２１１，２
４１，電極保護膜最小長さ（Ｆ）２１２，２４２及び導
体最小長さ（Ｉ）２２９により決定され，次式で示され
る。 斜辺間の最大配線幅２２１＝（Ａ２＋Ｂ２）１／２−
（Ｒ＋Ｆ＋Ｉ）×２
【００５２】また，配線の厚さが略同一であると仮定す
ると，外側列電極２０４の最大電流は，斜辺の配線幅２
２１に比例する。したがって，必要な電流値から斜辺間
の配線幅が決定され，上記式を逆算することにより，隣
接する中央列電極２０７と内側列電極２０８との間隔２
２３，中央列電極２０７及び内側列電極２０８の位置及
び形状を決定することができる。
【００５３】本実施形態においては，内部回路と接続す
る外側列電極の配線は，従来よりも広い配線幅とするこ
とができるので，電源などの大電流用の電極として使用
することができる。さらに，内側列電極と中央列電極の
電極が離れて配置されるので，ワイヤボンディング工程
で電極位置を認識する際に，隣接する電極を誤って認識
することがない。さらに，本実施形態においては，内側
列電極は，ペレット辺側の２角を切除するように斜辺が
形成されているので，外側列電極の配線の自由度を増す
ことができる。この結果，ワイヤボンディングでのショ
ート不良が低減される。さらに，中央列電極は，ペレッ
ト対向側の２角を切除するように斜辺が形成されている
ので，さらに，配線の自由度を増すことができる。
【００５４】（第３の実施の形態）上記実施形態におい
ては，中央列電極及び内側列電極として６角形状の電極
あるいは８角形状の電極を採用した構成を説明したが，
本実施形態では，中央列電極及び内側列電極として，下
層に８角形状の下層電極と上層に正方形状の上層電極か
らなる２重構造の電極を採用する。
【００５５】以下，図５，図６，図７を参照しながら，
第３の実施の形態について説明する。なお，図５は，本
実施形態にかかる半導体装置の上面図である。
【００５６】まず，図５に示すように，半導体ペレット
３０１の外側列３０３の電極，中央列３０５の電極，内
側列３０６の電極が，半導体ペレット３０１の周辺部３
０２に３列の千鳥状に配置されている。外側列電極の形
状は，辺比が１から２の正方形状もしくは長方形状であ
る。なお，本実施形態においては，中央列電極及び内側
列電極は，下層に８角形状の下層電極と上層に正方形状
の上層電極からなる２重構造の電極構造を有する。
【００５７】また，中央列電極の下層電極と内側列電極
の下層電極間には，半導体ペレット３０１の内部回路３
１０と外側列電極を接続するための配線が，中央列電極
及び内側列電極の斜辺と平行になるように形成されてい
る。
【００５８】次に，図６に基づいて，本実施形態にかか
る半導体装置に配置される電極及配線について説明す
る。なお，図６は，本実施形態にかかる半導体装置に配
置された電極の部分拡大図である。
【００５９】本実施形態においては，上記実施形態と異
なり，中央列電極３０７は，原型である略正方形状電極
の４角を所定位置で所定角度に切除するように斜辺を形
成した８角形状の電極からなる下層電極と，所定の大き
さの略正方形状電極からなる上層電極から構成される２
層構造電極である。また，内側列電極３０８は，原型で
ある略正方形状電極の４角を所定位置で所定角度に切除
するように斜辺を形成した８角形状の電極からなる下層
電極と，所定の大きさの略正方形状電極からなる上層電
極から構成される２層構造電極である。
【００６０】図６に示すように，中央列電極３０７の下
層電極３３１の原型は略正方形状電極であり，その各辺
はペレット辺３１７と平行あるいは垂直に形成されてい
る。また，原型である略正方形状電極の各辺の長さは，
電極中心３４５からワイヤボンディングに必要な最小電
極半径（Ｒ）３４１で表わされる。なお，下層電極３３
１は，絶縁膜で覆われておいるので保護膜は形成されな
い。
【００６１】本実施形態においては，中央側電極３０７
には，隣接する内側列電極３０８の下層電極３５１の電
極中心３１５と中央列電極３０７の下層電極３３１の電
極中心３４５とを結ぶ線分３５０（Ｇ）上の，ワイヤボ
ンディングに必要な最小電極半径（Ｒ）３４１の位置
（Ｈ）３４８において，線分Ｇの垂線方向３４９に略正
方形状電極を切除するように２つの斜辺が形成されてい
る。
【００６２】このとき，中央列電極３０７の下層電極３
３１は，原型である略正方形状電極の電極中心から各辺
の距離と等しい長さの位置で斜辺が形成されているの
で，電極中心３４５は，ペレット辺と水平な各辺，垂直
な各辺，及び斜辺が接する内接円の中心となる。
【００６３】このように，本実施形態においては，中央
列電極３０７の下層電極３３１は，原型である略正方形
状電極の全ての４角を所定位置で所定角に切除するよう
に形成された４つの斜辺を有する８角形状の電極とな
る。このとき，ペレット辺３１７に垂直な２辺３４４及
び水平な２辺３４６が原型である略正方形状電極の４辺
であり，全ての４角を切除するように形成された斜辺３
５２が残りの４辺となる。
【００６４】また，本実施形態においては，図７に示す
ように，中央側電極３０７の８角形状の下層電極３３１
は，絶縁層３３３の貫通穴３３４に形成された金属柱３
３５を介して正方形状の上層電極３３０と電気的に接続
されている。また，上層電極３３０には，電極を保護す
るための保護膜３２５が最小幅（Ｆ）３４２で電極の各
辺に平行に形成されている。
【００６５】一方，内側列電極３０８の下層電極３５１
の原型は略正方形状電極であり，その各辺はペレット辺
３１７と平行あるいは垂直に形成されている。また，原
型である略正方形状電極の各辺の長さは，電極中心３１
５からワイヤボンディングに必要な最小電極半径（Ｒ）
３１１で表わされる。なお，下層電極３５１は，絶縁膜
で覆われておいるので保護膜は形成されない。
【００６６】本実施形態においては，内側列電極３０８
には，隣接する中央列電極３０７の下層電極３３１の電
極中心３４５と内側列電極３０７の下層電極３５１の電
極中心３４５とを結ぶ線分３５０（Ｇ）上の，ワイヤボ
ンディングに必要な最小電極半径（Ｒ）３１１の位置
（Ｈ）３１８において，線分Ｇの垂線方向３１９に略正
方形状電極を切除するように２つの斜辺が形成されてい
る。
【００６７】このとき，内側列電極３０８の下層電極３
５１は，原型である略正方形状電極の電極中心から各辺
の距離と等しい長さの位置で斜辺が形成されているの
で，電極中心３１５は，ペレット辺と水平な各辺，垂直
な各辺，及び斜辺が接する内接円の中心となる。
【００６８】このように，本実施形態においては，内側
列電極３０８の下層電極３５１は，原型である略正方形
状電極の全ての４角を所定位置で所定角に切除するよう
に形成された４つの斜辺を有する８角形状の電極とな
る。このとき，ペレット辺３１７に垂直な２辺３１４及
び水平な２辺３１６が原型である略正方形状電極の４辺
であり，全ての４角を切除するように形成された斜辺３
２０が残りの４辺となる。
【００６９】また，本実施形態においては，中央側電極
３０７の場合と同様に，内側列電極３０８の８角形状の
下層電極３５１は，絶縁層の貫通穴に形成された金属柱
を介して正方形状の上層電極３５２と電気的に接続され
ている。また，上層電極３５２には，電極を保護するた
めの保護膜が最小幅（Ｆ）３１２で電極の各辺に平行に
形成されている。
【００７０】このように，本実施形態においては，中央
列電極３０７の下層電極３３１及び内側列電極３０８の
下層電極３３１は，互に対向する斜辺が形成されるとと
もに，その反対方向の２角も切除されるように斜辺が形
成された８角形状の電極となる。さらに，絶縁層を介し
て下層電極と電気的に接続される上層電極は，略正方形
状を有する。
【００７１】上記のように構成された中央列電極３０７
の下層電極３３１と内側列電極３０８の下層電極３５１
との間には，半導体ペレット３０１の内部回路３１０と
外側列電極３０４を接続するための配線３０９が，中央
列電極３０７及び内側列電極３０８の斜辺と平行になる
ように形成されている。
【００７２】このとき，中央列電極３０７の下層電極３
３１及び内側列電極３０８の下層電極３３５の各斜辺３
２０，３５８との間に平行に形成される外側電極用の配
線３０９の最大幅３２１は，中央列電極３０７の下層電
極３３１と内側列電極３０８の下層電極３５１の中心間
距離（これは，電極中心間の垂直方向距離（Ａ）３２２
と電極中心間の水平方向距離（Ｂ）３２３から算出され
る），ワイヤボンディングに必要な最小電極長さ（Ｒ）
３１１，３４１と導体最小長さ（Ｉ）３２９より決定さ
れ，以下のようになる。 斜辺間の最大配線幅３２１＝（Ａ２＋Ｂ２）１／２−
（Ｒ＋Ｉ）×２
【００７３】本実施形態では，８角形状の下層電極は絶
縁膜で覆われ保護膜が形成されないので，その分だけ下
部電極を小さく形成できるので，配線幅を広くすること
ができる。
【００７４】また，配線の厚さが略同一であると仮定す
ると，外側列電極３０４の最大電流は，斜辺の配線幅３
２１に比例する。したがって，必要な電流値から斜辺間
の配線幅が決定され，上記式を逆算することにより，隣
接する中央列電極３０７と内側列電極３０８との間隔３
２３，中央列電極３０７及び内側列電極３０８の位置及
び形状を決定することができる。
【００７５】本実施形態においては，下層電極には保護
膜が形成されないので，その分だけ下層電極間の幅を広
くすることができる。したがって，内部回路と接続する
外側列電極の配線幅をさらに広くすることができる。さ
らに，内側列電極は，ペレット辺側の２角を切除するよ
うに斜辺が形成されているので，外側列電極の配線の自
由度を増すことができる。さらに，中央列電極は，ペレ
ット対向側の２角を切除するように斜辺が形成されてい
るので，さらに，配線の自由度を増すことができる。
【００７６】また，中央列電極と内側列電極が従来のよ
うに直線的に配置されないので，ワイヤボンディングす
る際に，隣接する電極との誤認識が低減されると共に，
隣接するワイヤとのショートが低減される。さらに，全
ての電極表面形状が正方形状あるいは長方形状であるの
で，ワイヤボンディング工程で電極位置を短時間で容易
に認識することができる。
【００７７】以上のように第３の実施の形態によれば，
中央列電極及び内側列電極の下層電極部分には，絶縁層
が形成されるので電極に保護膜を形成する必要がない。
この結果，中央列電極及び内側列電極の下層電極間に配
線される，内部回路と接続する外側列電極の配線幅をさ
らに広くすることができる。この結果，電源などの大電
流用の電極として使用することができる。さらに，全て
の電極の表面形状が正方形状あるいは長方形状であるの
で，ワイヤボンディングの際の電極位置を短時間で容易
に認識することができ，半導体装置の生産性が向上す
る。
【００７８】以上，本発明に係る好適な実施の形態につ
いて説明したが，本発明はかかる構成に限定されない。
当業者であれば，特許請求の範囲に記載された技術思想
の範囲内において，各種の修正例及び変更例を想定し得
るものであり，それらの修正例及び変更例についても本
発明の技術範囲に包含されるものと了解される。
【００７９】例えば第３の実施の形態では，中央列電極
及び内側列電極を上下２層構造の電極とした構成につい
て説明したが，最上層が略正方形状の電極であれば，下
層電極は２層以上の場合であっても実施することができ
る。
【００８０】また，上記実施形態においては，外側列電
極が隣接する中央列電極及び内側列電極の中心に位置す
る例を説明したが，中央列電極と内側列電極の間隔が一
定でない場合でも実施することができる。
【００８１】また，第１の実施の形態あるいは第２の実
施の形態において，外側列電極は正方形状あるいは長方
形状である構成について説明したが，中央列電極あるい
は内側列電極と同一形状の場合であっても実施すること
ができる。
【００８２】
【発明の効果】内部回路と接続する外側列電極の配線
は，従来よりも広い配線幅とすることができるので，電
源などの大電流用の電極として使用することができる。
さらに，内側列電極と中央列電極の電極が離れて配置さ
れるので，ワイヤボンディング工程で電極位置を認識す
る際に，隣接する電極を誤って認識することがない。
【図面の簡単な説明】
【図１】第１の実施の形態にかかる半導体装置の上面図
である。
【図２】第１の実施の形態にかかる半導体装置の電極配
置の部分拡大図である。
【図３】第２の実施の形態にかかる半導体装置の上面図
である。
【図４】第２の実施の形態にかかる半導体装置の電極配
置の部分拡大図である。
【図５】第３の実施の形態にかかる半導体装置の上面図
である。
【図６】第３の実施の形態にかかる半導体装置の電極配
置の部分拡大図である。
【図７】第３の実施の形態にかかる半導体装置の電極部
分の断面図である。
【図８】従来における半導体装置の上面図である。
【図９】従来における半導体装置の電極配置の部分拡大
図である。
【符号の説明】 １０１ 半導体ペレット １０２ 周辺部 １０３ 外側列 １０４ 外側列電極 １０５ 中央列 １０６ 内側列 １０７ 中央列電極 １０８ 内側列電極 １０９ 配線 １１１ 最小電極半径（Ｒ） １１２ 電極保護膜最小幅（Ｆ） １１３ 距離 １１４ ペレット辺に垂直な２辺 １１５ 電極中心 １１６ ペレット辺に水平な２辺 １１７ ペレット辺 １１８ 最小電極半径（Ｒ）と保護膜最小幅（Ｆ）の和
の距離位置（Ｈ） １１９ 垂直線分 １２０ 内側列電極の斜辺 １２１ 配線の最大幅 １２２ 電極中心間の垂直方向距離（Ａ） １２３ 電極中心間の水平方向距離（Ｂ） １２９ 導体最小長さ（Ｉ） １４５ 中央列電極の電極中心， １５０ 線分（Ｇ） ３２５ 保護膜 ３２９ 導体最小長さ ３３０ 中央列電極の上層電極 ３３１ 中央列電極の下層電極 ３３３ 絶縁層 ３３４ 貫通穴 ３３５ 金属柱 ３５１ 内側列電極の下層電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 半導体ペレット表面周辺部に，内側列電
    極と，中央列電極と，外側列電極とが３列に千鳥配置さ
    れる半導体装置であって，前記内側列電極は，各辺がワ
    イヤボンディングに必要な最小電極長さ（Ｒ）と電極保
    護膜最小長さ（Ｆ）の和の長さからなる略正方形状電極
    を，隣接する中央列電極との互いの電極中心を結ぶ直線
    上の，電極中心からワイヤボンディングに必要な最小電
    極長さ（Ｒ）と電極保護膜最小長さ（Ｆ）との和の距離
    位置において，前記直線の垂直方向に切除するように形
    成した中央列電極側斜辺を有する６角形状電極であり，
    前記中央列電極は，各辺がワイヤボンディングに必要な
    最小電極長さ（Ｒ）と電極保護膜最小長さ（Ｆ）の和の
    長さからなる略正方形状電極を，隣接する内側列電極と
    の互いの電極中心を結ぶ直線上の，電極中心からワイヤ
    ボンディングに必要な最小電極長さ（Ｒ）と電極保護膜
    最小長さ（Ｆ）の距離位置において，前記直線の垂直方
    向に切除するように形成した内側列電極側斜辺を有する
    ６角形状電極であり，前記中央列電極と前記内側列電極
    の斜辺間に平行して配線される前記外側列電極の最大配
    線幅は，前記中央列電極及び前記内側列電極と間に必要
    な最小導体間隔（Ｉ）を考慮して， 最大配線幅＝（Ａ２＋Ｂ２）１／２−（Ｒ＋Ｆ＋Ｉ）×
    ２ で算出されることを特徴とする半導体装置。
  2. 【請求項２】 半導体ペレット表面周辺部に，内側列電
    極と，中央列電極と，外側列電極とが３列に千鳥配置さ
    れる半導体装置であって，前記内側列電極は，各辺がワ
    イヤボンディングに必要な最小電極長さ（Ｒ）と電極保
    護膜最小長さ（Ｆ）の和の長さからなる略正方形状電極
    を，隣接する中央列電極との互いの電極中心を結ぶ直線
    上の，電極中心からワイヤボンディングに必要な最小電
    極長さ（Ｒ）と電極保護膜最小長さ（Ｆ）の距離位置に
    おいて，前記直線の垂直方向に切除するように形成した
    中央列電極側斜辺と，前記ペレット側方向において，前
    記中央列電極側斜辺と対称位置にかつ前記中央列電極側
    斜辺と平行に形成したペレット側斜辺とを有する８角形
    状電極であり，前記中央列電極は，各辺がワイヤボンデ
    ィングに必要な最小電極長さ（Ｒ）と電極保護膜最小長
    さ（Ｆ）の和の長さからなる略正方形状電極を，隣接す
    る内側列電極との互いの電極中心を結ぶ直線上の，電極
    中心からワイヤボンディングに必要な最小電極長さ
    （Ｒ）と電極保護膜最小長さ（Ｆ）の距離位置におい
    て，前記直線の垂直方向に切除するように形成した内側
    列電極側斜辺と，前記ペレット側の対向方向において，
    前記内側列電極側斜辺と対称位置にかつ前記内側列電極
    側斜辺と平行に形成した外側列電極側斜辺とを有する８
    角形状電極であり，前記中央列電極と前記内側列電極の
    斜辺に平行して配線される外側列電極の最大配線幅は，
    前記中央列電極及び前記内側列電極と間に必要な最小導
    体間隔（Ｉ）を考慮して， 最大配線幅＝（Ａ２＋Ｂ２）１／２−（Ｒ＋Ｆ＋Ｉ）×
    ２ で算出されることを特徴とする半導体装置。
  3. 【請求項３】 半導体ペレット表面周辺部に，絶縁膜に
    より分離された下層電極と上層電極からなる内側列電極
    と，絶縁膜により分離された下層電極と上層電極からな
    る中央列電極と，外側列電極とが３列に千鳥配置される
    半導体装置であって，前記内側列電極は，各辺がワイヤ
    ボンディングに必要な最小電極長さ（Ｒ）からなる略正
    方形状電極を，隣接する中央列電極との互いの電極中心
    を結ぶ直線上の，電極中心からワイヤボンディングに必
    要な最小電極長さ（Ｒ）の距離位置において，前記直線
    の垂直方向に切除するように形成した中央列電極側斜辺
    を有する６角形状電極が形成される下層電極と，前記絶
    縁膜に形成された金属柱を介して前記下層電極と接続さ
    れた略正方形状からなる上層電極とから構成され，前記
    中央列電極は，各辺がワイヤボンディングに必要な最小
    電極長さ（Ｒ）からなる略正方形状電極を，隣接する内
    側列電極との互いの電極中心を結ぶ直線上の，電極中心
    からワイヤボンディングに必要な最小電極長さ（Ｒ）の
    距離位置において，前記直線の垂直方向に切除するよう
    に形成した内側列電極側斜辺を有する６角形状電極が形
    成される下層電極と，前記絶縁膜に形成された金属柱を
    介して前記下層電極と接続された略正方形状からなる上
    層電極とから構成され，前記中央列電極と前記内側列電
    極の斜辺間に平行して配線される外側列電極の最大配線
    幅は，前記中央列電極及び前記内側列電極と間に必要な
    最小導体間隔（Ｉ）を考慮して， 最大配線幅＝（Ａ２＋Ｂ２）１／２−（Ｒ＋Ｉ）×２ で算出されることを特徴とする半導体装置。
  4. 【請求項４】 半導体ペレット表面周辺部に，絶縁膜に
    より分離された下層電極と上層電極からなる内側列電極
    と，絶縁膜により分離された下層電極と上層電極からな
    る中央列電極と，外側列電極とが３列に千鳥配置される
    半導体装置であって，前記内側列電極は，各辺がワイヤ
    ボンディングに必要な最小電極長さ（Ｒ）からなる略正
    方形状電極を，隣接する中央列電極との互いの電極中心
    を結ぶ直線上の，電極中心からワイヤボンディングに必
    要な最小電極長さ（Ｒ）の距離位置において，前記直線
    の垂直方向に切除するように形成した中央列電極側斜辺
    と，前記ペレット側方向において，前記中央列電極側斜
    辺と対称位置にかつ前記中央列電極側斜辺と平行に形成
    した斜辺とを有する８角形状電極からなる下層電極と，
    前記絶縁膜に形成された金属柱を介して前記下層電極と
    接続された略正方形状からなる上層電極とから構成さ
    れ，前記中央列電極は，各辺がワイヤボンディングに必
    要な最小電極長さ（Ｒ）からなる略正方形状電極を，隣
    接する内側列電極との互いの電極中心を結ぶ直線上の，
    電極中心からワイヤボンディングに必要な最小電極長さ
    （Ｒ）の距離位置において，前記直線の垂直方向に切除
    するように形成した内側列電極側斜辺と，前記ペレット
    側の対向方向において前記内側列電極側斜辺と対称位置
    にかつ前記内側列電極側斜辺と平行に形成したペレット
    側斜辺とを有する８角形状電極からなる下層電極と，前
    記絶縁膜に形成された金属柱を介して前記下層電極と接
    続された略正方形状からなる上層電極とから構成され，
    前記中央列電極と前記内側列電極の下層電極の前記斜辺
    に平行して配線される外側列電極の最大配線幅は，前記
    中央列電極及び前記内側列電極と間に必要な最小導体間
    隔（Ｉ）を考慮して， 最大配線幅＝（Ａ２＋Ｂ２）１／２−（Ｒ＋Ｉ）×２ で算出されることを特徴とする半導体装置。
JP2000368113A 2000-12-04 2000-12-04 半導体装置 Withdrawn JP2002170844A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2000368113A JP2002170844A (ja) 2000-12-04 2000-12-04 半導体装置
US09/956,123 US6590296B2 (en) 2000-12-04 2001-09-20 Semiconductor device with staggered hexagonal electrodes and increased wiring width
US10/440,271 US6798077B2 (en) 2000-12-04 2003-05-19 Semiconductor device with staggered octagonal electrodes and increased wiring width
US10/947,447 US7049706B2 (en) 2000-12-04 2004-09-23 Semiconductor device with staggered electrodes and increased wiring width

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000368113A JP2002170844A (ja) 2000-12-04 2000-12-04 半導体装置

Publications (1)

Publication Number Publication Date
JP2002170844A true JP2002170844A (ja) 2002-06-14

Family

ID=18838422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000368113A Withdrawn JP2002170844A (ja) 2000-12-04 2000-12-04 半導体装置

Country Status (2)

Country Link
US (3) US6590296B2 (ja)
JP (1) JP2002170844A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151269A (ja) * 2011-01-19 2012-08-09 Seiko Epson Corp 半導体装置、及び半導体装置の製造方法
JP2013008097A (ja) * 2011-06-22 2013-01-10 Dainippon Printing Co Ltd タッチパネルセンサ
JP2019062243A (ja) * 2019-01-28 2019-04-18 ルネサスエレクトロニクス株式会社 半導体チップ
US10923437B2 (en) 2014-04-14 2021-02-16 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2022183371A (ja) * 2020-03-13 2022-12-08 ルネサスエレクトロニクス株式会社 半導体チップ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4776861B2 (ja) * 2002-09-26 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
US6734570B1 (en) * 2003-01-24 2004-05-11 Gennum Corporation Solder bumped substrate for a fine pitch flip-chip integrated circuit package
JP2005243907A (ja) * 2004-02-26 2005-09-08 Renesas Technology Corp 半導体装置
US7332817B2 (en) * 2004-07-20 2008-02-19 Intel Corporation Die and die-package interface metallization and bump design and arrangement
US7808117B2 (en) * 2006-05-16 2010-10-05 Freescale Semiconductor, Inc. Integrated circuit having pads and input/output (I/O) cells
US20080122105A1 (en) * 2006-07-13 2008-05-29 Ping-Chang Wu Structure for preventing pad peeling and method of fabricating the same
US7394164B2 (en) * 2006-07-28 2008-07-01 Ultra Chip, Inc. Semiconductor device having bumps in a same row for staggered probing
TWI357647B (en) * 2007-02-01 2012-02-01 Siliconware Precision Industries Co Ltd Semiconductor substrate structure
US7623365B2 (en) * 2007-08-29 2009-11-24 Micron Technology, Inc. Memory device interface methods, apparatus, and systems
JP2009164195A (ja) * 2007-12-28 2009-07-23 Panasonic Corp 半導体チップ
JP5656644B2 (ja) * 2008-12-19 2015-01-21 株式会社アドバンテスト 半導体装置、半導体装置の製造方法およびスイッチ回路
CN102610584B (zh) * 2012-02-21 2015-02-04 三星半导体(中国)研究开发有限公司 用于基板的交错布置的引脚结构
JP2015088576A (ja) * 2013-10-30 2015-05-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN104955268A (zh) * 2014-03-26 2015-09-30 鸿富锦精密工业(武汉)有限公司 电路板
CN105093728A (zh) * 2015-07-10 2015-11-25 武汉华星光电技术有限公司 一种驱动电路及液晶显示面板
JP2020134369A (ja) * 2019-02-21 2020-08-31 セイコーエプソン株式会社 慣性センサー、電子機器および移動体
US20230217591A1 (en) * 2022-01-03 2023-07-06 Mediatek Inc. Board-level pad pattern for multi-row qfn packages

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6035524A (ja) * 1983-08-08 1985-02-23 Hitachi Micro Comput Eng Ltd 半導体装置
JPS60154652A (ja) * 1984-01-25 1985-08-14 Hitachi Micro Comput Eng Ltd 半導体装置
JPS641A (en) * 1987-03-25 1989-01-05 Nippon Ekishiyou Kk Masking of agent having strong smell
JPH03237742A (ja) * 1990-02-14 1991-10-23 Nec Corp マスタスライス集積回路
EP0588481A1 (en) * 1992-08-17 1994-03-23 American Microsystems, Incorporated Bond pad layouts for integrated circuit semiconductor dies and forming methods
JP3237742B2 (ja) 1996-01-29 2001-12-10 日立建機株式会社 ケーシングドライバの昇降フレーム
US5814892A (en) * 1996-06-07 1998-09-29 Lsi Logic Corporation Semiconductor die with staggered bond pads
JP2781787B2 (ja) 1996-08-29 1998-07-30 日本電気アイシーマイコンシステム株式会社 半導体チップのボンディングパッド配置構成及びその最適化方法
US6215184B1 (en) * 1998-02-19 2001-04-10 Texas Instruments Incorporated Optimized circuit design layout for high performance ball grid array packages
US6410990B2 (en) * 1997-12-12 2002-06-25 Intel Corporation Integrated circuit device having C4 and wire bond connections
JP3469795B2 (ja) * 1998-11-10 2003-11-25 三洋電機株式会社 半導体装置
US6310398B1 (en) * 1998-12-03 2001-10-30 Walter M. Katz Routable high-density interfaces for integrated circuit devices
JP3908401B2 (ja) * 1998-12-22 2007-04-25 ローム株式会社 プリントヘッド用の駆動ｉｃチップおよびこれを備えたプリントヘッド
JP2000269339A (ja) * 1999-03-16 2000-09-29 Toshiba Corp 半導体集積回路装置とその配線配置方法
JP3825252B2 (ja) * 2000-12-21 2006-09-27 Ｎｅｃエレクトロニクス株式会社 フリップチップ型半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012151269A (ja) * 2011-01-19 2012-08-09 Seiko Epson Corp 半導体装置、及び半導体装置の製造方法
JP2013008097A (ja) * 2011-06-22 2013-01-10 Dainippon Printing Co Ltd タッチパネルセンサ
US10923437B2 (en) 2014-04-14 2021-02-16 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US11482498B2 (en) 2014-04-14 2022-10-25 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
US11810869B2 (en) 2014-04-14 2023-11-07 Renesas Electronics Corporation Semiconductor device and method of manufacturing the same
JP2019062243A (ja) * 2019-01-28 2019-04-18 ルネサスエレクトロニクス株式会社 半導体チップ
JP2022183371A (ja) * 2020-03-13 2022-12-08 ルネサスエレクトロニクス株式会社 半導体チップ
JP7441923B2 (ja) 2020-03-13 2024-03-01 ルネサスエレクトロニクス株式会社 半導体チップ

Also Published As

Publication number Publication date
US20030197251A1 (en) 2003-10-23
US6590296B2 (en) 2003-07-08
US6798077B2 (en) 2004-09-28
US20020066964A1 (en) 2002-06-06
US20050046043A1 (en) 2005-03-03
US7049706B2 (en) 2006-05-23

Similar Documents

Publication Publication Date Title
JP2002170844A (ja) 半導体装置
US10388595B2 (en) Semiconductor device with lead terminals having portions thereof extending obliquely
JPH06338503A (ja) 半導体装置およびその製造方法
JP5426130B2 (ja) ストレージノードを有する半導体装置及びその形成方法
JP4165460B2 (ja) 半導体装置
JPH05243527A (ja) 集積回路用ビット線配置
JP3138539B2 (ja) 半導体装置及びｃｏｂ基板
JP2006303073A (ja) 半導体装置及びその製造方法
JP2000049341A (ja) 半導体集積回路装置
JPH07297370A (ja) 半導体集積回路装置のパッドおよび配線
US20240170388A1 (en) Semiconductor package
JP5390135B2 (ja) 半導体装置
JPS5980957A (ja) 半導体装置
JPH04116851A (ja) 半導体集積回路素子
JP2743389B2 (ja) メモリ装置
JPS6242441A (ja) 集積回路装置
JP3706379B2 (ja) 半導体ペレット
JPH0878467A (ja) 半導体ウェーハとその切断方法と半導体装置
JP2007149809A (ja) 半導体装置およびその製造方法
JP2583405B2 (ja) 半導体装置用リードフレーム
JPS63111651A (ja) 半導体装置
JPH0130301B2 (ja)
JPH04196461A (ja) 半導体集積回路
JPS63143826A (ja) 半導体装置
JPS621238A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20080205