[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP2002148659A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2002148659A
JP2002148659A JP2000349305A JP2000349305A JP2002148659A JP 2002148659 A JP2002148659 A JP 2002148659A JP 2000349305 A JP2000349305 A JP 2000349305A JP 2000349305 A JP2000349305 A JP 2000349305A JP 2002148659 A JP2002148659 A JP 2002148659A
Authority
JP
Japan
Prior art keywords
liquid crystal
display device
crystal display
signal line
video signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000349305A
Other languages
English (en)
Inventor
卓也 ▲高▼橋
Takuya Takahashi
Masahiro Ishii
正宏 石井
Tsutomu Kasai
勉 笠井
Tetsuya Kawamura
徹也 川村
Katsu Tamura
克 田村
Toshiteru Kaneko
寿輝 金子
Kenichi Kizawa
賢一 鬼沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000349305A priority Critical patent/JP2002148659A/ja
Priority to US09/811,553 priority patent/US6522370B2/en
Priority to TW090120397A priority patent/TWI225568B/zh
Priority to KR10-2001-0053288A priority patent/KR100481344B1/ko
Priority to CNB01125369XA priority patent/CN1226662C/zh
Publication of JP2002148659A publication Critical patent/JP2002148659A/ja
Priority to US10/361,630 priority patent/US6707512B2/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】薄膜トランジスタのチャンネル長が７μｍ以下
であることと、映像信号線の端子部において異方性導電
フィルムとが直接接触する構造とを可能とする映像信号
線を有する液晶表示装置を提供する。 【解決手段】映像信号線が、クロムを２重量％以上５重
量％以下含有するモリブデン合金、または第１の導電膜
と第２の導電膜からなる積層膜で構成され、前記第１の
導電膜はクロムを２重量％以上５重量％以下含有するモ
リブデンを主成分とする合金であり、前記第２の導電膜
は前記第１の導電膜の上層にあり前記第１の導電膜より
もクロム含有量の小さいモリブデン合金である液晶表示
装置とする。この材料構成の映像信号線により、高ドラ
イエッチング耐性，低抵抗，低ＡＣＦ接触抵抗，低サイ
ドエッチング量，順テーパ状配線断面形状，積層数２以
下の各要件を満たす。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ
（ＴＦＴ）によって駆動するアクティブマトリクス型液
晶表示装置（ＡＭ―ＬＣＤ）、及びその製造方法に関す
る。
【０００２】
【従来の技術】薄型化・軽量化・高精細化が図れる画像
表示装置として、薄膜トランジスタ駆動液晶表示装置
(ＴＦＴ―ＬＣＤ)の市場が拡大している。近年、ＴＦＴ
―ＬＣＤの画面の大型化，高精細化が進行するにつれ、
信号線やその端子の低抵抗化や生産歩留り等に関する要
求はますます厳しくなりつつある。また、生産コストを
低減することも求められている。
【０００３】アクティブマトリクス型の液晶表示装置
は、液晶を介して対向配置される各透明基板のうち一方
の透明基板の液晶側の面に、ｘ方向に延在しｙ方向に並
設される走査信号線とｙ方向に延在しｘ方向に並設され
る映像信号線とが形成され、これら各信号線によって囲
まれる矩形状の各領域を画素領域としている。そして、
各画素領域には、一方の側の走査信号線からの走査信号
の供給によって駆動される薄膜トランジスタと、この薄
膜トランジスタを介して一方の側の映像信号線からの映
像信号が供給される画素電極とが備えられている。各画
素の駆動は走査信号および映像信号の供給によってなさ
れ、該走査信号および該映像信号のそれぞれは、画素領
域の集合体として形成される表示部の外側の領域にまで
延在されて形成される走査信号線の端子部および映像信
号線の端子部を通して供給されるようになっている。
【０００４】
【発明が解決しようとする課題】走査信号線および映像
信号線は、薄膜トランジスタのゲート絶縁膜としての機
能をも有する絶縁膜あるいは該薄膜トランジスタの液晶
との直接の接触を回避させる機能をも有する保護膜によ
って被われ、それらの各端子部は絶縁膜あるいは保護膜
に形成された穴開けによって露出されているとともに、
いわゆる電食が発生するのを防止するために該露出面を
主に多結晶相からなるインジウム錫酸化物(ｐＩＴＯ、P
oly-crystalline Indium Tin Oxide）によって被覆する
構造のものが知られている。
【０００５】ここで、走査信号線には低抵抗であるこ
と、絶縁膜あるいは保護膜に穴開けドライエッチング加
工する際に消失しないようなドライエッチング耐性があ
ること、その端子部においてｐＩＴＯとのコンタクトが
良好であることが要求される。このため、走査信号線を
構成する材料として、例えばＣｒＭｏ合金／Ｃｒ膜
（“／”は積層を表わし、“／”の左側が上層、右側が
下層とする。以下同様）が用いられてきた。また、映像
信号線にも低抵抗であることと、ドライエッチング耐性
があることと、ｐＩＴＯとのコンタクトが良好であるこ
とが求められ、かつ映像信号線は薄膜トランジスタのソ
ース電極及びドレイン電極と同時に形成されるため、非
晶質シリコンとのコンタクトが良好であることが要求さ
れる。また、エッチング加工時にゲート絶縁膜や非晶質
シリコンとの選択性を確保するためにウェットエッチン
グ加工できることが望ましい。これらのことから、映像
信号線を構成する材料として、例えばＣｒＭｏ合金／Ｃ
ｒ膜が用いられてきた。この配線材料を用いれば、サイ
ドエッチング量を１μｍ以下に小さくでき、配線断面を
テーパ形状に加工できる。この加工特性により、チャネ
ル長が７μｍ以下に加工できた良好な特性の薄膜トラン
ジスタを得ることができ、また横電界（ＩＰＳ、In-Pla
ne Switching）型液晶表示装置の画素電極加工にも適用
できる。
【０００６】信号配線には液晶表示装置に搭載されるド
ライバチップによって電圧が印加されるようになってい
るが、その接続部（コンタクト部あるいは端子部）にお
ける接続抵抗にも低抵抗化の要求がある。近年、表示の
高精細化に伴い、コンタクト部の面積が大幅に減少しそ
の接続抵抗が増大する傾向にある。例えば駆動回路の液
晶表示装置に対する搭載方法は従前のＴＣＰ（Tape Car
rier Package）方式からＣＯＧ(Chip on Glass）方式に
移行してきており、この場合のコンタクト部の面積の大
幅な減少が顕著となる。上述したｐＩＴＯによって被覆
された信号線の端子部は、接続抵抗の低抵抗化の要求を
満たすものである。また、ｐＩＴＯは透明画素電極とし
ての機能を満たし、該透明画素電極と該端子部被覆は製
造工程上同時に形成される。
【０００７】液晶表示装置が更に大型，高精細化する
と、特に走査信号線に対する低抵抗化が要求される。そ
のために、前述のＣｒＭｏ合金／Ｃｒ膜等に替わり、Ａ
ｌやＡｌ合金を含む走査信号線（以下、アルミ配線とい
う場合もある）が用いられる。また、走査信号線の端子
部においてｐＩＴＯとのコンタクト特性が求められるた
めにＡｌやＡｌ合金の上層にＭｏ等を配した配線構造が
用いられる場合が多い。例えば、Ｚｒを２.６ から２３
重量％含有するＭｏＺｒ合金を上層としたMoZr／Ａｌ合
金膜では、断面が順テーパ状の好ましいエッチング加工
ができ、しかもＭｏＺｒ／Ａｌ合金膜上の絶縁膜にスル
ーホールを加工する際に必要となるMoZr層のドライエッ
チング耐性が充分である。
【０００８】しかし、走査信号線としてアルミ配線を用
い、かつ透明画素電極と端子部被覆としてｐＩＴＯ等を
用いることによって以下の不都合が生じることが確認さ
れた。すなわち、ｐＩＴＯをエッチングにて加工する際
に例えば臭化水素酸(ＨＢｒ)溶液等の強いハロゲン酸を
用いざるを得ないが、これは信号線を被覆している絶縁
膜（薄膜トランジスタのゲート絶縁膜として機能もさせ
る絶縁膜）および保護膜（薄膜トランジスタの液晶との
直接の接触を回避する絶縁膜）等の欠陥部に浸透してし
まい、結果的にアルミ配線を溶解せしめてしまう。これ
により信号線の断線を引き起こし、ひいては製造歩留ま
りを低下せしめコストの増大の要因となる。
【０００９】この信号線の断線対策としては、透明画素
電極と端子部被覆としてｐＩＴＯの代わりに非晶質相か
らなるＩＴＯ（ａＩＴＯ、amorphous ＩＴＯ）、あるい
はインジウム亜鉛酸化物(ＩＺＯ、Indium Zinc Oxide）
等を用い、これにより、それらの加工に用いるエッチン
グ液として蓚酸((ＣＯＯＨ)2）溶液を使用することが考
えられる。蓚酸に対するアルミニウムやアルミニウム合
金の溶解速度は十分に遅く、信号線の断線を引き起こす
程ではないからである。
【００１０】しかしながら、このようなａ−ＩＴＯやＩ
ＺＯの選択は駆動回路との接続抵抗が大幅に高くなって
しまい、コンタクト抵抗の低減という当初の目標にほど
遠いものとなってしまうことになる。ちなみに、図１４
は、ｐ−ＩＴＯ，ａ−ＩＴＯ，ＩＺＯのそれぞれの接触
抵抗を示すグラフである。その横軸は上記各材料に針を
押圧した場合におけるその強さを示し、縦軸はその際に
おける各材料と針との間の接触抵抗を示している。液晶
表示装置において、端子部の信号線に対する駆動回路の
バンプの押圧は前記グラフ中ほぼＡの範囲内と考えら
れ、この場合、接触抵抗の低減の観点からすれば、ｐ−
ＩＴＯを用いる方がａ−ＩＴＯ，ＩＺＯを用いるよりも
極めて効果的であることが判る。
【００１１】このａ−ＩＴＯやＩＺＯの選択による接続
抵抗増大の対策は、ａ−ＩＴＯやＩＺＯによる信号線端
子部の被覆の全部または一部を除去し、信号線のメタル
を露出させることである。ちなみに、図１５は種々の材
料と異方性導電フィルム（ＡＣＦ、Anisotropic Conduc
tive Film）との接触抵抗のデータである。ａ−ＩＴＯ
やＩＺＯで被覆された端子と比較して、ＭｏＺｒ／Ａｌ
合金膜やＣｒＭｏ／Ｃｒ膜との直接的なコンタクトの方
がＡＣＦとの接触抵抗が低くなる。但し、ＣｒＭｏ／Ｃ
ｒ膜と異方性導電フィルムの接触抵抗の値は、ＴＣＰ方
式に比べコンタクト部面積が大幅に減少したＣＯＧ方式
に適用できるほど小さくならなかった。一方、走査線に
用いるＭｏＺｒ／Ａｌ合金膜とＡＣＦとの接触抵抗は、
COG方式に適用可能な程度小さいものであった。
【００１２】従って、本発明が解決しようとする課題
は、以上の事情に鑑み、以下の条件を満たす映像信号
線，ソース電極，ドレイン電極の膜材料を探索すること
にある。 （１）ドライエッチング耐性を有し、絶縁膜にスルーホ
ール加工する工程で消失しないこと。 （２）比抵抗がＣｒＭｏ／Ｃｒ膜と同等、またはそれ以
下であること。 （３）絶縁膜であるＳｉＮと選択性のあるエッチング液
でエッチング加工できること。 （４）良好な特性の薄膜トランジスタを実現するため、
サイドエッチング量を１μｍ以下にでき、ひいては薄膜
トランジスタのチャネル長を７μｍ以下にできること。 （５）断面形状をテーパ形状にでき、ひいては横電界型
液晶表示装置の画素電極加工ができること。 （６）ＡＣＦとの接触抵抗がＣＯＧ方式に適用できる程
度に小さいこと。 （７）膜の積層数が２以下であること。
【００１３】なお、上記（６）の条件がなければ、上述
のＣｒＭｏ／Ｃｒ膜が適用できることは以上の議論から
明らかである。また上記（７）の条件がなければ、Ｍｏ
合金／Ａｌ合金／Ｍｏ合金の三層膜が条件を満たす可能
性がある。しかしながら、三層膜をスパッタ成膜するた
めには成膜時間がかかるため、生産性を大きく阻害す
る。また、成膜装置が大掛りになるため設備投資額も大
きくならざるを得ない。従って、本発明では、単層また
は二層の膜材料を探索することにした。
【００１４】
【課題を解決するための手段】（１）〜（７）の条件を
満たす膜材料は、２重量％以上５重量％以下のクロムを
含有するモリブデン合金膜、または第１の導電膜と第２
の導電膜からなる積層膜で構成され、第１の導電膜はク
ロムを２重量％以上５重量％以下含有するモリブデンを
主成分とする合金であり、第２の導電膜は第１の導電膜
の上層にあり第１の導電膜よりもクロム含有量の小さい
モリブデン合金である積層膜である。この膜材料を薄膜
トランジスタのソース電極及びドレイン電極に使用すれ
ば性能の優れた薄膜トランジスタとすることができる。
映像信号線に使用すればさらなる効果がある。つまり、
この膜材料を薄膜トランジスタのソース電極及びドレイ
ン電極、及び又は映像信号線に使用すると有効である。
以下、この根拠を示す材料データを示す。
【００１５】（３）の条件を満たすことが可能な高融点
金属はＭｏとＣｒである。また図１５のデータより、Ａ
ＣＦとの接触抵抗はＭｏベースの合金の方がＣｒベース
の合金よりも低いと考えられた。従って、Ｍｏベースの
合金の範囲で材料探索した。
【００１６】図１６は、Ｍｏ合金のドライエッチング耐
性に及ぼす添加元素の影響を調べたものである。これよ
り、ＭｏへＣｒ，Ｚｒ，Ｈｆを添加することによりドラ
イエッチング耐性を高めることがわかる。図１７は、Ｓ
Ｆ6 プラズマによるＭｏ合金のドライエッチングレート
と添加元素（Ｃｒ，Ｚｒ，Ｈｆ）量との関係を示す。な
お、絶縁膜であるＳｉＮのドライエッチングレートは
７.３ ｎｍ／ｓである。ここで、映像信号線の材料とし
てはＳｉＮエッチングとの選択比が約７倍以上であるこ
とが望ましく、従ってＭｏ合金のドライエッチングレー
トは０.１３ｎｍ／ｓ以下であることが求められる。こ
れを満たすＭｏ合金の組成は、ＭｏＣｒ（Ｃｒ≧１.５
重量％），ＭｏＺｒ（Ｚｒ≧５重量％），ＭｏＨｆ（Ｈ
ｆ≧８重量％）である。
【００１７】図１８は、Ｍｏ合金の抵抗率と添加元素
（Ｃｒ，Ｚｒ，Ｈｆ）量との関係を示す。図１８（ａ）
は添加元素がＣｒのデータであり、（ｂ）は添加元素が
Ｚｒ，Ｈｆである。なお、ＣｒＭｏ／Ｃｒ膜の抵抗率は
約２２０ｎΩ・ｍである。各元素とも添加量の増加とと
もに抵抗率は高くなるが、上述のドライエッチング耐性
を満たす最小添加元素量において抵抗率を比較すると、
ＭｏＺｒ（Ｚｒ＝５重量％）膜、及びＭｏＨｆ（Ｈｆ＝
８重量％）膜の抵抗率は約３００ｎΩ・ｍであり、Ｃｒ
Ｍｏ／Ｃｒ膜のそれと比較して充分高い。一方、ＭｏＣ
ｒ(Ｃｒ＝１.５重量％）膜は約１８ｎΩ・ｍでありＣｒ
Ｍｏ／Ｃｒ膜より低く、ＭｏＣｒ（Ｃｒ＝５重量％）膜
でも約２４ｎΩ・ｍでありＣｒＭｏ／Ｃｒ膜の約１.１
倍程度であり同等の抵抗率といえる。以上の議論より、
ＭｏＣｒ(１.５≦Ｃｒ≦５重量％）の範囲で以下材料探
索することとした。
【００１８】図１９は、燐酸−硝酸−酢酸の混酸による
ＭｏＣｒ合金のエッチングレートと添加元素（Ｃｒ）量
との関係を示す。エッチングレートには適正範囲があ
る。例えば十数ｎｍ／ｓ以上と大きい場合、エッチング
時間が短くなりすぎるため適正なエッチング量制御が不
能になる。また、例えばエッチング時間が２分以上かか
る場合は、レジストの健全性が確保できず正常なパタニ
ングができなくなる場合がある。また、タクトタイムが
長く生産効率の上で好ましくない。ＭｏＣｒ(１.５≦Ｃ
ｒ≦５重量％)の範囲では、エッチングレートは８〜１.
７ｎｍ／ｓの範囲内に有り、上記の基準に照らせばほぼ
適正な範囲といえる。ＭｏＣｒ（Ｃｒ≧５重量％）の範
囲では、標準的な配線膜厚である２００ｎｍをエッチン
グするのに２分以上かかるため、上記の理由から好まし
くない。
【００１９】図２０は、ＭｏＣｒ合金を燐酸−硝酸−酢
酸の混酸にてエッチング加工した際のサイドエッチング
量を示したものである。ＭｏＣｒ合金のＣｒ含有量の増
加に従ってサイドエッチング量は減少する。ここで、フ
ォトリソグラフィの解像度や現像プロセスを勘案する
と、薄膜トランジスタのチャネル長を７μｍ以下にする
ためには実施例で後述するようにサイドエッチング量が
１μｍ以下であることが必要となる。従って、ＭｏＣｒ
合金のＣｒ含有量は２重量％以上が必要である。バラツ
キにも考慮すると２.５重量％以上であることが望まし
い。なお、ＭｏＣr合金膜を二層とし、下層を１８０ｎ
ｍ厚のＭｏ２.５ 重量％Ｃｒ合金、上層を２０ｎｍ厚の
Ｍｏ１.６ 重量％Ｃｒ合金とした積層膜でも、サイドエ
ッチング量はＭｏ２.５重量％Ｃｒ合金のそれと同程度
であった。
【００２０】図２１は、ＭｏＣｒ合金を燐酸−硝酸−酢
酸の混酸にてエッチング加工した際の配線断面形状を示
したものである。図２１（ａ）に示すように、ＭｏＣｒ
合金のＣｒ含有量が１.６ 重量％の場合は配線断面形状
はほぼ垂直になる。一方、図２１（ｂ）に示すように、
Ｃｒ含有量が２.５ 重量％の場合は約３０°のテーパ形
状が得られた。ここで、ＩＰＳ型の液晶表示装置におい
ては、実施例で後述するように画素電極の配線断面形状
が垂直の場合配向膜のラビング工程に起因した表示ムラ
が生じることが知られている。従って、この用途にはＭ
ｏ１.６ 重量％Ｃｒは不適切である。なお、図２１
（ｃ）に示すように、ＭｏＣｒ合金膜を二層とし、下層
を１８０ｎｍ厚のＭｏ２.５ 重量％Ｃｒ合金、上層を２
０ｎｍ厚のＭｏ１.６ 重量％Ｃｒ合金とした積層膜で
も、配線断面形状は約３０°のテーパ形状であった。図
２１（ｂ）に示したＭｏ２.５重量％Ｃｒ合金単層膜と
（ｃ）に示した積層膜とで比較すると、このテーパ角の
面内バラツキは該積層膜の方が小さいが、Ｍｏ２.５ 重
量％Ｃｒ単層膜でも実用上問題無い。
【００２１】図１５には、Ｍｏ２.５ 重量％Ｃｒ合金膜
のＡＣＦとの接触抵抗も示している。この値はＣｒＭｏ
／Ｃｒ膜と比較して十分小さく、ｐＩＴＯ被覆膜と比較
しても遜色ない。従って、Ｍｏ２.５ 重量％Ｃｒ合金膜
とＡＣＦとを直接コンタクトさせた端子にてＣＯＧ実装
を実現できる。
【００２２】以上の材料データを総合すると、上述の
（１）〜（７）の条件を満たす膜材料は２重量％以上５
重量％以下のクロムを含有するモリブデン合金膜、また
は第１の導電膜と第２の導電膜からなる積層膜で構成さ
れ、前記第１の導電膜はクロムを２重量％以上５重量％
以下含有するモリブデンを主成分とする合金であり、前
記第２の導電膜は前記第１の導電膜の上層にあり前記第
１の導電膜よりもクロム含有量の小さいモリブデン合金
である積層膜である。これにより、ＡＣＦとの接触抵抗
が低く、薄膜トランジスタのチャネル長を７μｍ以下に
した液晶表示装置が可能になり、横電界型液晶表示装置
の場合はラビング工程に起因した表示ムラが生じない液
晶表示装置が実現できる。
【００２３】
【発明の実施の形態】（実施例１） 《等価回路》図２は本発明による液晶表示装置の一実施
例を示す等価回路図である。同図は回路図であるが、実
際の幾何学的配置に対応して描かれている。
【００２４】同図において、透明基板ＳＵＢ１があり、
この透明基板ＳＵＢ１は液晶を介して他の透明基板ＳＵ
Ｂ２と対向して配置されている。
【００２５】前記透明基板ＳＵＢ１の液晶側の面には、
図中ｘ方向に延在しｙ方向に並設されるゲート信号線Ｇ
Ｌと、このゲート信号線ＧＬと絶縁されてｙ方向に延在
しｘ方向に並設されるドレイン信号線ＤＬとが形成さ
れ、これら各信号線で囲まれる矩形状の領域が画素領域
となり、これら各画素領域の集合によって表示部ＡＲを
構成するようになっている。
【００２６】各画素領域には、一方のゲート信号線ＧＬ
からの走査信号（電圧）の供給によって駆動される薄膜
トランジスタＴＦＴと、この薄膜トランジスタＴＦＴを
介して一方のドレイン信号線ＤＬからの映像信号(電圧)
が供給される画素電極ＰＩＸが形成されている。
【００２７】また、画素電極ＰＩＸと前記一方のゲート
信号線ＧＬと隣接する他方のゲート信号線ＧＬとの間に
は容量素子Ｃａｄｄが形成され、この容量素子Ｃａｄｄ
によって、前記薄膜トランジスタＴＦＴがオフした際
に、画素電極ＰＩＸに供給された映像信号を長く蓄積さ
せるようになっている。
【００２８】各画素領域における画素電極ＰＩＸは、液
晶を介して対向配置される他方の透明基板ＳＵＢ２の液
晶側の面にて各画素領域に共通に形成された対向電極Ｃ
Ｔ（図示せず）との間に電界を発生せしめるようになっ
ており、これにより各電極の間の液晶の光透過率を制御
するようになっている。
【００２９】各ゲート信号線ＧＬの一端は透明基板の一
辺側（図中左側）に延在され、その延在部は該透明基板
ＳＵＢ１に搭載される垂直走査回路からなる半導体集積
回路ＧＤＲＣのバンプと接続される端子部ＧＴＭが形成
され、また、各ドレイン信号線ＤＬの一端も透明基板Ｓ
ＵＢ１の一辺側（図中上側）に延在され、その延在部は
該透明基板ＳＵＢ１に搭載される映像信号駆動回路から
なる半導体集積回路ＤＤＲＣのバンプと接続される端子
部ＤＴＭが形成されている。
【００３０】半導体集積回路ＧＤＲＣ，ＤＤＲＣはそれ
ぞれ、それ自体が透明基板ＳＵＢ１上に完全に搭載され
たもので、いわゆるＣＯＧ（チップオングラス）方式と
称されている。なお、このＣＯＧ方式を用いた液晶表示
装置の外観斜視図はたとえば図２５に示すようになって
いる。
【００３１】半導体集積回路ＧＤＲＣ，ＤＤＲＣの入力
側の各バンプも透明基板ＳＵＢ１に形成された端子部Ｇ
ＴＭ２，ＤＴＭ２にそれぞれ接続されるようになってお
り、これら各端子部ＧＴＭ２，ＤＴＭ２は各配線層を介
して透明基板ＳＵＢ１の周辺のうち最も端面に近い部分
にそれぞれ配置された端子部ＧＴＭ３，ＤＴＭ３に接続
されるようになっている。
【００３２】このようなＣＯＧ方式における特徴は、各
半導体集積回路ＧＤＲＣ，ＤＤＲＣの各出力側の各バン
プにおいて、隣接する他のバンプとの間の距離が極めて
小さく形成され、したがって、ゲート信号線ＧＬの各端
子部ＧＴＭ，ドレイン信号線ＤＬの各端子部ＤＴＭにお
いても、隣接する他の端子部との間の距離も極めて小さ
く形成されている。
【００３３】このため、各半導体集積回路ＧＤＲＣ，Ｄ
ＤＲＣの各出力側の各バンプはもちろんのこと、ゲート
信号線ＧＬの各端子部ＧＴＭ，ドレイン信号線ＤＬの各
端子部ＤＴＭにおいてその占有面積が極めて小さく、前
記バンプと端子部ＧＴＭ，ＤＴＭとの接続抵抗の増大が
無視できない状態となっている。
【００３４】前記透明基板ＳＵＢ２は、前記半導体集積
回路が搭載される領域を回避するようにして透明基板Ｓ
ＵＢ１と対向配置され、該透明基板ＳＵＢ１よりも小さ
な面積となっている。
【００３５】そして、透明基板ＳＵＢ１に対する透明基
板ＳＵＢ２の固定は、該透明基板ＳＵＢ２の周辺に形成
されたシール材ＳＬによってなされ、このシール材ＳＬ
は透明基板ＳＵＢ１，ＳＵＢ２の間の液晶を封止する機
能も兼ねている。
【００３６】なお、上述した説明では、ＣＯＧ方式を用
いた液晶表示装置について説明したものであるが、本発
明はＴＣＰ方式のものであっても適用できる。ここで、
TCP方式とは、半導体集積回路がテープキャリア方式に
よって形成されたもので、その出力端子が透明基板ＳＵ
Ｂ１に形成された端子部に接続され、入力端子が該透明
基板ＳＵＢ１に近接して配置されるプリント基板上の端
子部に接続されるようなっている。 《画素の構成》図１は透明基板ＳＵＢ１の一画素領域の
構成を示す平面図であり、図２の点線枠Ａに示す部分に
相当する図面である。
【００３７】また、図３は図２のIV−IV線における断面
図を示し、透明基板ＳＵＢ２の断面図をも示している。
【００３８】図１において、まず、透明基板ＳＵＢ１の
液晶側の面に図中ｘ方向に延在しｙ方向に並設されるゲ
ート信号線ＧＬが形成されている。
【００３９】このゲート信号線ＧＬは、この実施例の場
合、２層構造となっており、その下層はＡｌとＮｄとの
合金層（以下の説明ではこのような合金層をＡｌ−Ｎｄ
と記す場合がある）からなり、上層はＭｏとＺｒとの合
金層（以下の説明ではこのような合金層をＭｏ−Ｚｒと
記す場合がある）からなっている。
【００４０】このような２層構造としたのは、抵抗値を
大幅に下げることができ、エッチング加工する際にその
断面を順テーパ形状とすることができ、後述するように
ゲート端子ＧＴＭ，ＧＴＭ２，ＧＴＭ３や、ドレイン端
子ＤＴＭ２，ＤＴＭ３の接触抵抗を低減する等の効果を
奏する。さらに他の効果も後の説明で明らかとなるであ
ろう。
【００４１】そして、このゲート信号線ＧＬをも被って
透明基板ＳＵＢ１の面にたとえばＳｉＮからなる絶縁膜
ＧＩが形成されている。
【００４２】この絶縁膜ＧＩは、後述のドイレン信号線
ＤＬに対してはゲート信号線ＧＬとの層間絶縁膜として
の機能、後述の薄膜トランジスタＴＦＴに対してはその
ゲート絶縁膜としての機能、後述の容量素子Ｃａｄｄに
対してはその誘電体膜としての機能を有するようになっ
ている。
【００４３】画素領域の左下においてゲート信号線ＧＬ
と重畳する部分において、たとえばａ−Ｓｉからなるｉ
型（真性：導電型決定不純物がドープされていない）の
半導体層ＡＳが形成されている。
【００４４】この半導体層ＡＳは、その上面にソース電
極およびドレイン電極を形成することによって、前記ゲ
ート信号線の一部をゲート電極とするＭＩＳ型の薄膜ト
ラシジスタＴＦＴの半導体層となるものである。
【００４５】この薄膜トランジスタＴＦＴのソース電極
ＳＤ１およびドレイン電極ＳＤ２は、前記絶縁膜ＧＩ上
に形成されるドレイン信号線ＤＬと同時に形成されるよ
うになっている。
【００４６】すなわち、図中ｙ方向に延在されｘ方向に
並設されるドレイン信号線ＤＬが形成され、このドレイ
ン信号線ＤＬの一部を前記半導体層ＡＳの上面にまで延
在させて形成することにより、その延在部は薄膜トラン
ジスタＴＦＴのドレイン電極ＳＤ２として形成される。
【００４７】また、この時、前記ドレイン電極ＳＤ２と
離間させて形成された電極がソース電極ＳＤ１となる。
このソース電極ＳＤ１は後述の画素電極ＰＩＸと接続さ
れるもので、その接続部を確保するために、画素領域の
中央側に若干延在させた延在部を有するパターンとなっ
ている。
【００４８】なお、ドレイン電極ＳＤ２，ソース電極Ｓ
Ｄ１の半導体層ＡＳとの界面には不純物がドープされた
半導体層が形成され、この半導体層はコンタクト層とし
て機能するようになっている。
【００４９】前記半導体層ＡＳを形成した後、その表面
に不純物がドープされた膜厚の薄い半導体層を形成し、
ドレイン電極ＳＤ２およびソース電極ＳＤ１を形成した
後に、前記各電極をマスクとして、それから露出された
不純物がドープされた半導体層をエッチングすることに
より、上述した構成とすることができる。
【００５０】さて、高精細・高性能な液晶表示装置とす
るためには、（Ａ）薄膜トランジスタＴＦＴのオン電流
量増加と、（Ｂ）配線負荷低減を同時に実現する必要が
ある。前者（Ａ）は、高精細なほど１走査線あたりの選
択時間が短くなるため、画素電極ＰＸに対し映像信号電
圧を十分に充電するには、オン電流を十分大きくする必
要があるからである。また後者（Ｂ）は、高精細なほど
走査信号配線と映像信号配線の交差数が増加することに
よる配線遅延によって画質が劣化するのを防止するた
め、交差部での容量を低減しなければならない。
【００５１】これら２つの要求を同時に満たすために本
実施例では、薄膜トランジスタTFTのチャネル長ＬＣＨ
を７μｍ以下とすることで実現した。
【００５２】図１中に示した画素内において記号ＴＦＴ
で示した薄膜トランジスタ部において、チャネル長ＬＣ
Ｈは、ドレイン電極ＳＤ１とソース電極ＳＤ２との間の
距離であり、図中の記号ＬＣＨで示される長さである。
また、チャネル幅ＷＣＨは、チャネル長ＬＣＨと直交す
る方向で、ドレイン電極ＳＤ１の長さまたはソース電極
ＳＤ２の長さで短い方の長さである。
【００５３】薄膜トランジスタＴＦＴのオン電流は、こ
のチャネル長ＬＣＨに反比例し、チャネル幅ＷＣＨに比
例することが一般的に知られている。オン電流を増加さ
せるには、チャネル長ＬＣＨを短くするか、チャネル幅
ＷＣＨを広げる方法がある。チャネル幅ＷＣＨを広げた
場合には、ドレイン電極ＳＤ１やソース電極ＳＤ２の面
積も同時に増加するので、走査信号配線とのオーバラッ
プ面積が増加し、配線負荷容量が増大するという副作用
が発生する。これは、前述の（Ｂ）に反する。そこで、
（Ｂ）も両立するためには、チャネル長ＬＣＨを短くす
る方が好ましいことがわかる。具体的には、７μｍ以下
とする必要がある。
【００５４】このチャネル長ＬＣＨは、次のように決定
される。本実施例では、後述するように一般的なホトリ
ソグラフィにより配線パターンを作成する。よって、ま
ずＳＤ１やＳＤ２の材料となる金属膜をスパッタリング
等で基板一面に形成した後、ホトレジストを塗布・露光
・現像して、トランジスタＴＦＴの形を作る。このと
き、ホトレジストによって形成されたチャネル長ＬＣＨ
に対応する部分の長さをＬＣＨＲ(図示せず)とする。そ
の後、ウェットエッチングによりレジストで覆われてい
ない部分を除去するが、ホトレジストのパターンから幾
分かサイドエッチングが進行する。このサイドエッチン
グにより、出来上がりのＳＤ１やＳＤ２のパターンは、
レジストの形状よりこの分だけ小さいものとなる。した
がって、この分だけチャネル長ＬＣＨが広がることにな
る。サイドエッチング量をＳＥＬとすると、ＬＣＨは次
の式１から計算される長さとなる。
【００５５】
【式１】 ＬＣＨ＝ＬＣＨＲ＋ＳＥＬ×２ …式１ ここでＬＣＨＲは、ホトリソグラフィにおける露光装置
の解像能力により最小の寸法がほぼ決まっている。液晶
表示装置を製造する装置の場合この解像能力は、その基
板サイズにもよるが、０.５ から４μｍである。特に、
大型高精細の液晶表示装置を高スループットで生産可能
とするためには、基板サイズが５５０mm×６５０mm以上
となり、その場合の解像能力は、４μｍ程度となる。ま
たこの値は、製造ライン内に存在する異物によってＳＤ
１とＳＤ２がショートするといったパターンニング不良
による点欠陥不良を防止するため、解像能力に依らずあ
る程度大き目の値とする場合もある。
【００５６】この上で、チャネル長ＬＣＨを７μｍ以下
とするためには、サイドエッチング量ＳＥＬをある程度
小さくしかもばらつきを抑える必要があるため、ＳＤ１
とＳＤ２で使用する材料を適切に選択する必要がある。
２重量％以上５重量％以下のクロムを含有するモリブデ
ン合金膜、または第１の導電膜と第２の導電膜からなる
積層膜で構成され、前記第１の導電膜はクロムを２重量
％以上５重量％以下含有するモリブデンを主成分とする
合金であり、前記第２の導電膜は前記第１の導電膜の上
層にあり前記第１の導電膜よりもクロム含有量の小さい
モリブデン合金である積層膜（以下の説明ではこのよう
な合金層をＭｏ−Ｃｒと記す場合がある）は、サイドエ
ッチング量が小さい材料であり、このＳＤ１，ＳＤ２の
用途に適する。また、Ｍｏ−Ｃｒは、その抵抗率がＣｒ
と同等であり、後述するようにドレイン端子ＤＴＭの接
触抵抗を低減する等の効果を奏する。さらに他の効果も
後の説明で明らかとなるであろう。
【００５７】そして、このようにドレイン信号線ＤＬ
（ドレイン電極ＳＤ２，ソース電極ＳＤ１）が形成され
た透明基板ＳＵＢ１の表面には、該ドレイン信号線ＤＬ
等をも被ってたとえばＳｉＮからなる保護膜ＰＳＶが形
成されている。
【００５８】この保護膜ＰＳＶは薄膜トランジスタＴＦ
Ｔの液晶との直接の接触を回避するため等に設けられる
もので、前記薄膜トランジスタＴＦＴのソース電極ＳＤ
１の延在部の一部を露出させるためのコンタクトホール
ＣＨが形成されている。
【００５９】また、この保護膜ＰＳＶの上面には画素領
域の大部分を被ってたとえばＩＺＯ（Indium−Zinc−Ox
ide）膜からなる透明の画素電極ＰＩＸが形成されてい
る。
【００６０】この画素電極ＰＩＸは、保護膜ＰＳＶの前
記コンタクトホールＣＨをも被うようにして形成され、
これにより薄膜トランジスタＴＦＴのソース電極ＳＤ１
と接続されるようになっている。
【００６１】さらに、このように画素電極ＰＩＸが形成
された透明基板ＳＵＢ１の表面には、該画素電極ＰＩＸ
をも被って配向膜ＯＲＩ１が形成されている。この配向
膜ＯＲＩ１はたとえば樹脂からなり、その表面には一定
方向にラビング処理がなされている。この配向膜ＯＲＩ
１は液晶ＬＣと接触するようになっており、この配向膜
ＯＲＩ１によって該液晶ＬＣの初期配向方向を決定する
ようになっている。
【００６２】そして、透明基板ＳＵＢ１の液晶ＬＣと反
対側の面には、偏光板ＰＯＬ１が被着されている。
【００６３】一方、透明基板ＳＵＢ２の液晶側の面に
は、各画素領域を画するようにしてブラックマトリック
スＢＭが形成されている。
【００６４】このブラックマトリックスＢＭは、外来の
光が薄膜トランジスタＴＦＴに照射するのを回避させる
ためと、表示のコントラストを良好にするために設けら
れている。
【００６５】さらに、ブラックマトリックスＢＭの開口
部（光が透過する領域となり、実質的な画素領域とな
る）には各画素領域に対応した色を有するカラーフィル
タFILが形成されている。
【００６６】このカラーフィルタＦＩＬは、たとえばｙ
方向に並設される各画素領域において同色のフィルタが
用いられ、ｘ方向の各画素領域毎にたとえば赤（Ｒ），
緑（Ｇ），青（Ｂ）のフィルタが順番に繰り返されて配
列されている。
【００６７】このようにブラックマトリックスＢＭおよ
びカラーフィルタＦＩＬが形成された透明基板ＳＵＢ２
の表面には該ブラックマトリックスＢＭ等をも被ってた
とえば塗布等により形成された樹脂からなる平坦化膜Ｏ
Ｃが形成され、その表面に該ブラックマトリックスＢＭ
およびカラーフィルタＦＩＬによる段差が顕在されない
ようになっている。
【００６８】そして、この平坦化膜ＯＣの表面には各画
素領域に共通にたとえばＩＴＯからなる対向電極ＣＴが
形成されている。
【００６９】この対向電極ＣＴは各画素領域における画
素電極ＰＩＸとの間に映像信号（電圧）に対応した電界
を発生せしめ、これら各電極との間の液晶ＬＣの配向方
向を制御し前述した偏光板ＰＯＬ１と後述する偏光板Ｐ
ＯＬ２との適切な組合せによって光透過率を制御するよ
うになっている。
【００７０】さらに、このように対向電極ＣＴが形成さ
れた透明基板ＳＵＢ２の表面には、該対向電極ＣＴをも
被って配向膜ＯＲＩ２が形成されている。この配向膜OR
I2はたとえば樹脂からなり、その表面には一定方向にラ
ビング処理がなされている。この配向膜ＯＲＩ２は液晶
と接触するようになっており、この配向膜ＯＲＩ２によ
って該液晶ＬＣの初期配向方向を決定するようになって
いる。
【００７１】そして、透明基板ＳＵＢ１の液晶ＬＣと反
対側の面には、偏光板ＰＯＬ２が被着されている。 《端子部の構成》図４は前記ドレイン端子部ＤＴＭの構
成を示す図で、図４（ａ）は並設されて形成される複数
のドレイン端子部ＤＴＭのうち２個を示した平面図を、
図４(ｂ)は図４（ａ）のｂ−ｂ線における断面図を示し
ている。
【００７２】まず、透明基板ＳＵＢ１の表面には、表示
部ＡＲから延在されたドレイン信号線ＤＬが形成されて
いる。
【００７３】このドレイン信号線ＤＬは、上述したよう
に、２重量％以上５重量％以下のクロムを含有するモリ
ブデン合金膜、または第１の導電膜と第２の導電膜から
なる積層膜で構成され、前記第１の導電膜はクロムを２
重量％以上５重量％以下含有するモリブデンを主成分と
する合金であり、前記第２の導電膜は前記第１の導電膜
の上層にあり前記第１の導電膜よりもクロム含有量の小
さいモリブデン合金である積層膜（以下Ｍｏ−Ｃｒと記
す）からなっている。
【００７４】このドレイン信号線ＤＬは最初にＳｉＮか
らなる保護膜ＰＳＶによって被われた状態となっている
が、その端子部の形成領域における孔開けによって、該
保護膜ＰＳＶから露出されている。
【００７５】なお、この場合の保護膜ＰＳＶの孔開けは
フッ素系ドライエッチングガスによって行うことが好ま
しい。ドライエッチングはウェットエッチングに比べて
加工精度や処理時間制御性に優れており端子部の孔開け
や画素部のコンタクトホール等の加工に有利である。ま
た、ドレイン信号線ＤＬのＭｏ−Ｃｒは耐ドライエッチ
ング性が高く、エッチングの際に除去されることがない
からである。
【００７６】端子部の形成領域におけるＭｏ−Ｃｒ信号
線ＤＬの露出部には、その中央を除く周辺にたとえばＩ
ＺＯ(Indium−Zinc−Oxide）膜からなる導電性の酸化膜
ECOが積層されている。
【００７７】換言すれば、導電性の酸化膜ＥＣＯは、孔
の周辺の保護膜ＰＳＶに形成され、該孔の保護膜ＰＳＶ
の各側壁に及び、ドレイン信号線ＤＬ上にまで到ってい
るが、該孔によって露出されたドレイン信号線ＤＬの中
央部は該導電性の酸化膜ECOが形成されないようになっ
ている。
【００７８】すなわち、ドレイン信号線ＤＬの端子部の
中央においては、導電性の酸化物ＥＣＯを介することな
く、接続されるべく他の電極と直接に電気的な接続が図
れるようになっている。
【００７９】そして、このように構成される各端子部Ｄ
ＴＭは、図５に示すように、異方性導電膜（シート）Ａ
ＣＦを介して半導体集積回路ＤＤＲＣのバンプＢＵＰと
接続されるようになっている。ここで、異方性導電膜Ａ
ＣＦは多数の導電性粒子が含有されたシート状の樹脂膜
からなり、前記端子部ＤＴＭ群と半導体集積回路DDRCの
間に介在させてある一定の圧力を加えることにより、該
バンプＢＵＰと端子部ＤＴＭの導電部材（一部において
前記導電性の酸化膜ＥＣＯ、他の部分においてＭｏ−Ｃ
ｒ）は前記導電性粒子を介して電気的に接続されるよう
になる。
【００８０】すなわち、前記異方性導電膜（シート）Ａ
ＣＦは該端子部ＤＴＭにおいてドレイン信号線ＤＬを構
成する導電部材と直接に（換言すれば導電性の酸化膜Ｅ
ＣＯを介在させずに）接続される領域を有することにな
り、その接続抵抗を大幅に低くできるようになる。Ｍｏ
−ＣｒとＩＴＯやＩＺＯ等のような導電性の酸化膜ＥＣ
Ｏとの電気的な接続抵抗は比較的小さくなることが確か
められている。ドレイン信号線ＤＬをＭｏを０から５０
重量％含むＣｒを主成分とする合金（以下Ｃｒ−Ｍｏ）
とした場合には、このＣｒ−ＭｏとＩＴＯやＩＺＯ等の
ような導電性の酸化膜ＥＣＯとの電気的な接続抵抗は比
較的大きくなりＣＯＧ実装が困難になる。
【００８１】そして、端子部ＤＴＭの周辺に形成されて
いる導電性の酸化物ＥＣＯは、たとえ端子部の中央を覆
うことなく形成されていても、該端子部ＤＴＭにおける
電食の発生を充分に回避できるようになる。
【００８２】また、異方性導電膜の樹脂は、透明基板Ｓ
ＵＢ１ともう一方の固定されるべきもの（この場合、半
導体集積回路やフレキシブルプリント回路基板等）を接
着すると共に、電食の原因となり得る湿気を端子部分へ
侵入するのをある程度防止するといった役割を果たす。
【００８３】図６は、並設されている各ドレイン端子部
ＤＴＭのうち２個のドレイン端子部ＤＴＭとこれら各ド
レイン端子部ＤＴＭに接続される半導体集積回路ＤＤＲ
Ｃの各バンプＢＵＰとを示した図である。なお、これら
の間には異方性導電膜ＡＣＦが介在されていることは上
述したとおりである。
【００８４】ドレイン端子部ＤＴＭの電食は、隣接する
他の端子部ＤＴＭとの間にたとえば水等の電解液ＥＡが
存在し該端子部ＤＴＭと他の端子部ＤＴＭとの電位差に
基づく電界Ｅによる酸化現象である。このことから、各
ドレイン端子部ＤＴＭの周辺に導電性の酸化膜ＥＣＯを
存在させることによってのみ、該酸化膜ＥＣＯはそれ自
体酸化されていることから前記酸化のストッパー役とな
り、その酸化膜ＥＣＯによって囲まれたドレイン端子部
ＤＴＭの中央部（導電性の酸化膜が覆われていない部
分）におけるドレイン信号線ＤＬの酸化を阻止できるか
らである。
【００８５】また、ドレイン信号線ＤＬはＭｏ−Ｃｒか
ら形成されているが、このＭｏ−ＣｒとＩＴＯやＩＺＯ
等のような導電性の酸化膜ＥＣＯとの電気的な接続抵抗
は比較的小さくなることが確かめられており、この観点
からしても、ドレイン信号線ＤＬの端子部ＤＴＭと他の
電極との接続抵抗を全体として低くすることができるよ
うになる。
【００８６】なお、この実施例では、ドレイン端子部Ｄ
ＴＭの構成について説明したものである。それ以外の端
子部、すなわち、半導体集積回路ＤＤＲＣの入力側の端
子部ＤＴＭ２，この端子部ＤＴＭ２に配線層を介して接
続される端子部ＤＴＭ３，ゲート端子部ＧＴＭ、半導体
集積回路ＧＤＲＣの入力側の端子部ＧＴＭ２，この端子
部ＧＴＭ２に配線層を介して接続される端子部ＧＴＭ３
においても、その中央において金属膜導電性の酸化物Ｅ
ＣＯを介することなくゲート信号線または配線層と接続
される構造が適用される。これらの端子の場合、ゲート
信号線や配線層はＭｏ−Ｚｒ／Ａｌ−Ｎｄの積層体から
なる。Ｍｏ−ＺｒとＩＴＯやＩＺＯ等のような導電性の
酸化膜ＥＣＯとの電気的な接続抵抗は比較的小さくなる
ことが確かめられている。 《製造方法》次に、上述した液晶表示装置の透明基板Ｓ
ＵＢ１側の製造方法の一実施例について図７ないし図９
を用いて説明する。同図において、中央の文字は工程名
の略称であり、左側は図に示す薄膜トランジスタＴＦＴ
部分、右側は図４に示すドレイン端子部ＤＴＭの断面形
状で観た加工の流れを示す。
【００８７】工程Ｂ，工程Ｄを除き工程Ａ〜工程Ｆは各
写真処理に対向して区分けしたもので、各工程のいずれ
の断面図も写真処理後の加工が終わりフォトレジストを
除去した段階を示している。ここで、写真処理とは本説
明ではフォトレジストの塗布からマスクを使用した選択
露光を経てそれを現像するまでの一連の作業を示すもの
とし、繰返しの説明は避ける。以下区分けした工程に従
って説明する。
【００８８】工程Ａ，図７ ＡＮ６３５ガラス（商品名）からなる透明基板ＳＵＢ１
上に膜厚が２０００ÅのＡｌ−Ｎｄ層をスパッタリング
により形成し、さらに連続して膜厚が４００ÅのＭｏ−
Ｚｒ層をスパッタリングにより形成する。写真処理後、
燐酸，硝酸，酢酸，純水，フッ化アンモニウムなどから
なるエッチング液でＭｏ−Ｚｒ層とＡｌ−Ｎｄ層を一括
でかつ選択的にエッチングする。
【００８９】これにより、ゲート電極ＧＴ，ゲート信号
線ＧＬ，ゲート端子ＧＴＭ、半導体集積回路ＧＤＲＣの
入力側の端子部ＧＴＭ２、この端子部ＧＴＭ２に配線層
を介して接続される端子部ＧＴＭ３半導体集積回路ＤＤ
ＲＣの入力側の端子部ＤＴＭ２、この端子部ＤＴＭ２に
配線層を介して接続される端子部ＤＴＭ３を形成する。
【００９０】工程Ｂ，図７ プラズマＣＶＤ装置にアンモニアガス，シランガス，窒
素ガスを導入して、膜厚が３５００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス，水素ガスを導入
して、膜厚が１２００Åのｉ型非晶質Ｓｉ膜を形成した
後、プラズマＣＶＤ装置に水素ガス，ホスフィンガスを
導入して、膜厚が３００ÅのＮ（＋）型非晶質Ｓｉ膜を
形成する。
【００９１】工程Ｃ，図７ 写真処理後、ドライエッチングガスとしてＳＦ6，ＣＣ
ｌ4を使用してＮ（＋）型非晶質Ｓｉ膜，ｉ型非晶質Ｓ
ｉ膜を選択的にエッチングすることにより、ｉ型半導体
層ＡＳの島を形成する。
【００９２】工程Ｄ，図８ 膜厚が２０００ÅのＭｏＣｒからなる導電膜ｄ３をスパ
ッタリングにより形成する。写真処理後、導電膜ｄ３を
工程Ａと同様な液でエッチングし、ドレイン信号線Ｄ
Ｌ，ソース電極ＳＤ１，ドレイン電極ＳＤ２，ドレイン
端子ＤＴＭを形成する。
【００９３】上述したように、ＭｏＣｒとは、２重量％
以上５重量％以下のクロムを含有するモリブデン合金
膜、または第１の導電膜と第２の導電膜からなる積層膜
で構成され、前記第１の導電膜はクロムを２重量％以上
５重量％以下含有するモリブデンを主成分とする合金で
あり、前記第２の導電膜は前記第１の導電膜の上層にあ
り前記第１の導電膜よりもクロム含有量の小さいモリブ
デン合金である積層膜である。ここで、導電膜ｄ３はた
とえばＭｏＺｒ／ＡｌＮｄ／ＭｏＺｒからなる三層膜で
あってもよいが、長い成膜時間を要するため生産性が悪
いことや、その成膜に必要な成膜装置が大掛かりになり
設備投資が大きくなることを考慮すると好ましくない。
【００９４】つぎに、ドライエッチング装置にＣＣ
ｌ4，ＳＦ6を導入して、Ｎ（＋）型半導体層ｄ０を選択
的に除去する。
【００９５】工程Ｅ、図８ プラズマＣＶＤ装置にアンモニアガス，シランガス，窒
素ガスを導入して、膜厚が０.４ μｍの窒化Ｓｉ膜を形
成する。写真処理後、ドライエッチングガスとしてＳＦ
6を使用して窒化Ｓｉ膜を選択的にエッチングすること
によって、保護膜ＰＳＶおよび絶縁膜ＧＩをパターニン
グする。ここで、ＭｏＺｒやＭｏＣｒは充分なドライエ
ッチング耐性を有しているためＳＦ6によるドライエッ
チングで消失することはなく、窒化Ｓｉ膜の選択エッチ
ングが可能になる。
【００９６】工程Ｆ，図９ 膜厚が１１５０ÅのＩＺＯ膜(Indium−Zinc−Oxide）か
らなる透明導電膜ｉ１をスパッタリングにより形成す
る。写真処理後、エッチング液として蓚酸を主成分とす
る水溶液で透明導電膜ｉ１を選択的にエッチングするこ
とにより、ゲート端子部ＧＴＭの最上層、ドレイン端子
部ＤＴＭの最上層を形成する。
【００９７】なお、ここでは、透明導電膜ｉ１としてＩ
ＺＯを使用したが、代わりに非晶質のＩＴＯ膜を使用し
てもよい。
【００９８】エッチング液として蓚酸の水溶液を使用す
ることにより、他の信号線で使用しているＡｌ合金，Ｍ
ｏ合金，Ｃｒ合金等を溶解させずにＩＺＯや非晶質ＩＴ
Ｏを加工できた。この結果として、端子部ＧＴＭやＤＴ
Ｍ等で露出しているＭｏ合金等を溶解させることなく形
成でき、また、保護膜ＰＳＶ等に欠陥があっても配線を
溶解させることなく高歩留まりで製造できる。 （実施例２）図１０には、透明基板ＳＵＢ１の上に形成
されたバスラインＧＢＬ，ＤＢＬにより半導体集積回路
ＧＤＲＣ，ＤＤＲＣ間で表示データや半導体集積回路GD
RCの駆動電源電圧を電気的に接続した簡略なＣＯＧ実装
（データ転送方式と呼ぶ）の例を示す。
【００９９】図１０において、ゲート半導体集積回路用
フレキシブルプリント回路ＧＦＰＣから供給された走査
信号とゲート半導体集積回路ＧＤＲＣの駆動電源電圧
は、ゲートパワーバスライン及び走査信号用バスライン
ＧＢＬを介してゲート半導体集積回路ＧＤＲＣに供給さ
れる。順次隣のゲート半導体集積回路ＧＤＲＣにそのデ
ータを転送しながら、各ゲート半導体集積回路ＧＤＲＣ
に信号を書き込む。
【０１００】ドレイン信号線側では負荷が大きいため、
ドレイン半導体集積回路ＤＤＲＣの駆動電源電圧はパワ
ー供給用フレキシブルプリント回路ＰＦＰＣからパワー
バスラインＰＢＬを介して供給される。映像信号は、映
像信号用フレキシブルプリント回路ＤＦＰＣから供給さ
れ、映像信号用バスラインＤＢＬを介してドレイン半導
体集積回路ＤＤＲＣに供給される。順次隣のドレイン半
導体集積回路ＤＤＲＣにそのデータを転送しながら、ド
レイン半導体集積回路ＤＤＲＣに信号を書き込む。
【０１０１】ゲート半導体集積回路ＧＤＲＣに給電する
信号線のうち、駆動電源などについては負荷が大きいた
め、ドレイン側で設けたパワー供給用フレキシブルプリ
ント回路ＰＦＰＣと同様なフレキシブルプリント回路を
設ける場合もある。ただし、その場合でも従来方式より
も信号線数が少なくなるので、フレキシブルプリント回
路幅を小さくでき、コストを低減できる。
【０１０２】以上に述べたデータ転送方式は、半導体集
積回路ＧＤＲＣ，ＤＤＲＣのバンプＢＵＰと各端子ＧＴ
Ｍ，ＧＴＭ２，ＧＴＭ３，ＤＴＭ，ＤＴＭ２，ＤＴＭ３
との接触抵抗を低くし、かつバスラインＧＢＬ，ＤＢＬ
の抵抗を低くすることにより実現できる。上述したよう
に本実施例では、バスラインＧＢＬ，ＤＢＬを低抵抗な
ＭｏＺｒ／ＡｌＮｄで構成し、ＧＴＭ，ＧＴＭ２，ＧＴ
Ｍ３，ＤＴＭ２，ＤＴＭ３をＭｏＺｒとＡＣＦとが直接
接触する構成とし、ＤＴＭをＭｏＣｒとが直接接触する
構成とすることにより低接触抵抗としたため以上のデー
タ転送方式を実現することができた。
【０１０３】本方式を採用することで、ゲート側ＦＰＣ
をなくし、ドレイン側のＦＰＣ幅を最小限にすること
で、接続の信頼性を大幅に向上するとともに、ディスプ
レイの狭額縁化を図る事が出来る。さらにＦＰＣを小さ
くすることで、その製造コストの削減が可能となる。 （実施例３）端子部の周辺に導電性の酸化膜ＥＣＯを積
層させる構成は、たとえば各ゲート信号線ＧＬのそれぞ
れの端子部の全部に、あるいは各ドレイン信号線ＤＬの
それぞれの端子部の全部に適用させるようにしてもよ
い。
【０１０４】しかし、近接して並設される各端子部にお
いて、たとえば一つ置きの各端子部に上記構成を採用
し、他の残りの端子部には導電性の酸化膜を形成しない
ようにしてもよい。
【０１０５】端子部の電食は隣接する他の端子部との間
に電解液が存在し該端子部に電位差が生じた際に生じる
酸化反応であることを考慮すると、一方の端子部におい
て、該酸化反応を生じさせることのない要素（この実施
例では導電性の酸化膜）を備えさせることで充分な効果
を得ることができるからである。
【０１０６】このことから、各端子部の周辺に導電性の
酸化膜ＥＣＯが形成されていない端子部があり、それに
隣接する両脇の他の端子部において導電性の酸化膜ＥＣ
Ｏを該端子部の周辺に形成させる構成としてもよい。
【０１０７】また、近接して並設される各端子部におい
て、導電性の酸化膜を形成しなくてもよい場合がある。
これは、近接する端子間にかかる平均電界がほぼ０にな
る場合である。具体的には、たとえば交流信号を呈する
映像信号の出力端子同士や、他には半導体集積回路に与
える信号のうちデジタル信号データ用端子同士等が考え
られる。 （実施例４）上述した実施例では、画素の構成としてい
わゆる縦電界方式のものを説明したものであるが、これ
に限定されることなくたとえば横電界方式のものであっ
ても適用できることはもちろんである。
【０１０８】図１１は、横電界方式の液晶表示装置の画
素の構成の一実施例を示す平面図である。
【０１０９】この方式は、画素電極ＰＸが形成された側
の透明基板ＳＵＢ１の液晶側の面に対向電極ＣＴが形成
され、これら各電極はそれぞれストライプ状（この図で
は図中ｙ方向に延在している）のパターンをなし交互に
配置されている。
【０１１０】画素電極ＰＸと対向電極ＣＴは絶縁膜を介
して異なる層に形成され、これの間に発生する電界のう
ち透明基板ＳＵＢ１とほぼ平行な成分を有する電界によ
って液晶の光透過率を制御するようになっている。
【０１１１】なお、各電極ともその延在方向に複数の屈
曲部を有するのは、画素電極ＰＸと対向電極ＣＴの間に
発生する電界の方向が異なる２つの領域を形成せしめ、
表示面に対して異なる方向から観察した場合に色調の変
化が生じるのを回避するいわゆるマルチドメイン方式を
採用しているからである。
【０１１２】なお、各画素領域はｘ方向に延在しｙ方向
に並設されるゲート信号線ＧＬとｙ方向に延在しｘ方向
に並設されるドレイン信号線ＤＬによって囲まれた領域
に形成され、一方のドレイン信号線ＤＬは薄膜トランジ
スタＴＦＴを介して画素電極ＰＸに接続されていること
は図１と同様の構成となっているが、各対向電極ＣＴに
対向電圧信号を供給するための対向電圧信号線ＣＬが新
たに形成されているところが異なっている。
【０１１３】このとき、画素電極ＰＸ，ドレイン信号線
ＤＬ，トランジスタ部のソース電極ＳＤ１，ドレイン電
極ＳＤ２は、２重量％以上５重量％以下のクロムを含有
するモリブデン合金膜、または第１の導電膜と第２の導
電膜からなる積層膜で構成され、前記第１の導電膜はク
ロムを２重量％以上５重量％以下含有するモリブデンを
主成分とする合金であり、前記第２の導電膜は前記第１
の導電膜の上層にあり前記第１の導電膜よりもクロム含
有量の小さいモリブデン合金である積層膜（Ｍｏ−Ｃ
ｒ）で構成される。Ｍｏ−Ｃｒを採用することにより、
そのサイドエッチング量ＳＥＬをある程度小さくでき、
チャネル長ＬＣＨを７μｍ以下と小さくできることは上
述した。
【０１１４】また、横電界方式の場合には、次の点に注
意する必要がある。
【０１１５】画素電極ＰＸの断面形状が悪化、具体的に
は、テーパ形状が切り立ったような場合には、その電極
の脇がラビングされない場合がある。これは、黒表示時
にその部分で光漏れとなり、コントラスト低下という表
示品質上の不具合を引き起こす。図１２は、図１１とは
構成が若干異なるが横電界方式の画素であり、黒表示時
の光学顕微鏡観察結果である。このように画素電極ＰＸ
の脇が白く光っていることがわかる（図中ＬＫで指
示）。図１３は、この画素電極ＰＸの断面形状（電子顕
微鏡観察結果）である。このように切り立った部分があ
る配線では、脇が白く光ることがわかる。ところが、本
実施例においては画素電極ＰＸをＭｏ−Ｃｒで構成して
おり、前述のように断面形状が順テーパ状に形成される
ことから、コントラスト低下という不具合を対策でき
た。
【０１１６】本発明に関するいくつかの実施例が表示さ
れ且つ記載されたが、これらはこれら自体に限定される
ものでなく、当業者の知り得る範囲で多用に変形又は改
善されるものでもあり、その請求の範囲は以上に示され
且つ記載された詳細に限定されるものでなく上記変形及
び改善を包含するものでもある。
【０１１７】
【発明の効果】本発明により良好な特性の液晶表示装置
が提供できる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素の構成の一実
施例を示す要部平面図である。
【図２】本発明による液晶表示装置の一実施例を示す等
価回路を示す図である。
【図３】図１のIV−IV線における断面図である。
【図４】本発明による液晶表示装置の一実施例を示す要
部（端子部）構成図である。
【図５】本発明による液晶表示装置の端子部と半導体集
積回路のバンプとの接続構成を示す断面図である。
【図６】端子部とこれに隣接する他の端子部との間に生
じる電界によって端子部に電食が発生する原理を示した
説明図である。
【図７】本発明による液晶表示装置の製造方法の一実施
例を示す工程図で、図８，図９と一体となった図面であ
る。
【図８】本発明による液晶表示装置の製造方法の一実施
例を示す工程図で、図７，図９と一体となった図面であ
る。
【図９】本発明による液晶表示装置の製造方法の一実施
例を示す工程図で、図７，図８と一体となった図面であ
る。
【図１０】本発明による液晶表示装置の一実施例を示す
レイアウトを示す図である。
【図１１】本発明による液晶表示装置の画素の構成の一
実施例を示す平面図である。
【図１２】液晶表示装置の表示欠陥の例を示す写真であ
る。
【図１３】図１２の表示欠陥を示す液晶表示装置の画素
電極断面の例を示す写真である。
【図１４】液晶表示装置の映像信号線候補材料の特性デ
ータ示す図である。
【図１５】液晶表示装置の映像信号線候補材料の特性デ
ータ示す図である。
【図１６】液晶表示装置の映像信号線候補材料の特性デ
ータ示す図である。
【図１７】液晶表示装置の映像信号線候補材料の特性デ
ータ示す図である。
【図１８】液晶表示装置の映像信号線候補材料の特性デ
ータ示す図である。
【図１９】液晶表示装置の映像信号線候補材料の特性デ
ータ示す図である。
【図２０】液晶表示装置の映像信号線候補材料の特性デ
ータ示す図である。
【図２１】液晶表示装置の映像信号線候補材料の特性デ
ータ示す図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６１２Ｃ ６１６Ｖ (72)発明者 笠井 勉 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 川村 徹也 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 田村 克 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 金子 寿輝 千葉県茂原市早野3300番地 株式会社日立 製作所ディスプレイグループ内 (72)発明者 鬼沢 賢一 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 2H092 GA51 GA60 JA26 JA34 JA37 JA41 JB22 JB31 JB52 JB58 KA05 KB04 KB13 MA05 MA08 MA13 MA18 NA04 NA16 NA25 NA27 PA06 PA08 4M104 AA01 AA10 BB02 BB16 BB36 CC01 DD08 DD17 DD37 DD64 DD72 EE05 EE17 FF03 FF09 FF13 GG08 GG20 5C094 AA05 AA14 BA03 BA43 CA19 EA04 EA05 EB02 5F033 GG04 HH10 HH20 HH38 JJ01 JJ38 KK20 MM05 MM08 MM19 NN12 PP15 PP33 QQ07 QQ08 QQ09 QQ11 QQ19 QQ24 QQ34 RR06 SS15 VV15 WW01 WW04 5F110 AA03 AA26 BB01 CC07 DD02 EE06 EE14 EE23 EE37 FF03 FF30 GG02 GG15 GG24 GG28 GG35 GG45 HK06 HK09 HK16 HK22 HK25 HK35 HL07 HM03 HM19 NN02 NN04 NN24 NN35 NN72

Claims (26)

    【特許請求の範囲】
  1. 【請求項１】一対の基板と、前記一対の基板に挟持され
    た液晶層と、前記一対の基板の一方に形成される複数の
    走査信号線と、前記走査信号線とマトリクス状に交差す
    る複数の映像信号線と、前記走査信号線と前記映像信号
    線との交点付近に形成された薄膜トランジスタと、前記
    薄膜トランジスタに接続された画素電極とを有する液晶
    表示装置において、 前記薄膜トランジスタのソース電極及びドレイン電極、
    及び前記映像信号線はクロムを２重量％以上５重量％以
    下含有するモリブデン合金で構成した液晶表示装置。
  2. 【請求項２】請求項１の液晶表示装置において、前記薄
    膜トランジスタのチャンネル長が７μｍ以下であること
    特徴とする液晶表示装置。
  3. 【請求項３】請求項１又は２の液晶表示装置において、
    前記映像信号線の端子部において前記モリブデン合金と
    異方性導電フィルムとが直接接触する構造を有すること
    を特徴とする液晶表示装置。
  4. 【請求項４】請求項１から３のいずれかに記載の液晶表
    示装置において、前記走査信号線はアルミニウムまたは
    アルミニウム合金を含み、前記画素電極は主に非晶質相
    からなるインジウム錫酸化物またはインジウム亜鉛酸化
    物で構成されることを特徴とする液晶表示装置。
  5. 【請求項５】請求項１から４のいずれかに記載の液晶表
    示装置において、前記走査信号線はアルミニウムまたは
    アルミニウム合金を下層とし、２.６ 重量％以上２３重
    量％以下のジルコニウムを含有するモリブデン合金を上
    層とする積層膜で構成され、前記画素電極は主に非晶質
    相からなるインジウム錫酸化物またはインジウム亜鉛酸
    化物で構成されることを特徴とする液晶表示装置。
  6. 【請求項６】請求項１から５のいずれかに記載の液晶表
    示装置において、ドライバチップがＣＯＧ（Chip on Gl
    ass）方式で実装されることを特徴とする液晶表示装
    置。
  7. 【請求項７】請求項６の液晶表示装置において、前記ド
    ライバチップ間で表示データや基準電位の少なくとも一
    部が電気的に接続され、かつ前記一対の基板の内、前記
    薄膜トランジスタを有する方の基板の上に形成された配
    線を前記接続の一部として用いることを特徴とする液晶
    表示装置。
  8. 【請求項８】一対の基板と、前記一対の基板に挟持され
    た液晶層と、前記一対の基板の一方に形成される複数の
    走査信号線と、前記走査信号線とマトリクス状に交差す
    る複数の映像信号線と、前記走査信号線と前記映像信号
    線との交点付近に形成された薄膜トランジスタと、前記
    薄膜トランジスタに接続された画素電極とを有する液晶
    表示装置において、 前記薄膜トランジスタのソース電極及びドレイン電極、
    及び前記映像信号線は第１の導電膜と第２の導電膜から
    なる積層膜で構成され、前記第１の導電膜はクロムを２
    重量％以上５重量％以下含有するモリブデンを主成分と
    する合金であり、前記第２の導電膜は前記第１の導電膜
    の上層にあり前記第１の導電膜よりもクロム含有量の小
    さいモリブデン合金であることを特徴とする液晶表示装
    置。
  9. 【請求項９】請求項８の液晶表示装置において、前記薄
    膜トランジスタのチャンネル長が７μｍ以下であること
    を特徴とする液晶表示装置。
  10. 【請求項１０】請求項８又は９の液晶表示装置におい
    て、前記映像信号線の端子部において前記モリブデン合
    金と異方性導電フィルムとが直接接触する構造を有する
    ことを特徴とする液晶表示装置。
  11. 【請求項１１】請求項８から１０のいずれかに記載の液
    晶表示装置において、前記走査信号線はアルミニウムま
    たはアルミニウム合金を含み、前記画素電極は主に非晶
    質相からなるインジウム錫酸化物またはインジウム亜鉛
    酸化物で構成されることを特徴とする液晶表示装置。
  12. 【請求項１２】請求項８から１１のいずれかに記載の液
    晶表示装置において、前記走査信号線はアルミニウムま
    たはアルミニウム合金を下層とし、２.６ 重量％以上２
    ３重量％以下のジルコニウムを含有するモリブデン合金
    を上層とする積層膜で構成され、前記画素電極は主に非
    晶質相からなるインジウム錫酸化物またはインジウム亜
    鉛酸化物で構成されることを特徴とする液晶表示装置。
  13. 【請求項１３】請求項８から１２のいずれかに記載の液
    晶表示装置において、ドライバチップがＣＯＧ（Chip o
    n Glass）方式で実装されることを特徴とする液晶表示
    装置。
  14. 【請求項１４】請求項１３に記載の液晶表示装置におい
    て、前記ドライバチップ間で表示データや基準電位の少
    なくとも一部が電気的に接続され、かつ前記一対の基板
    の内、前記薄膜トランジスタを有する方の基板の上に形
    成された配線を前記接続の一部として用いることを特徴
    とする液晶表示装置。
  15. 【請求項１５】一対の基板と、前記一対の基板に挟持さ
    れた液晶層と、前記一対の基板の一方に形成される複数
    の走査信号線と、前記走査信号線とマトリクス状に交差
    する複数の映像信号線と、前記走査信号線と前記映像信
    号線との交点付近に形成された薄膜トランジスタと、前
    記複数の走査信号線と前記複数の映像信号線とで囲まれ
    る領域に形成された複数の画素内に前記一対の基板の一
    方に形成される少なくとも一対の画素電極と対向電極と
    を有し、前記画素電極には、前記走査信号線からの走査
    信号の供給に基づいて駆動される前記薄膜トランジスタ
    を介して映像信号が供給され、前記対向電極には、前記
    複数の画素に渡って形成される対向電圧信号線を介して
    基準電圧が供給される液晶表示装置において、 前記映像信号線と前記画素電極はクロムを２重量％以上
    ５重量％以下含有するモリブデンを主成分とする合金で
    構成されることを特徴とする液晶表示装置。
  16. 【請求項１６】請求項１５の液晶表示装置において、前
    記薄膜トランジスタのソース電極及びドレイン電極は前
    記映像信号線及び前記画素電極と同一の膜構成であり、
    前記薄膜トランジスタのチャンネル長が７μｍ以下であ
    ることを特徴とする液晶表示装置。
  17. 【請求項１７】請求項１５又は１６に記載の液晶表示装
    置において、前記走査信号線はアルミニウムまたはアル
    ミニウム合金を含むことを特徴とする液晶表示装置。
  18. 【請求項１８】請求項１５から１７のいずれかに記載の
    液晶表示装置において、前記走査信号線はアルミニウム
    またはアルミニウム合金を下層とし、２.６ 重量％以上
    ２３重量％以下のジルコニウムを含有するモリブデン合
    金を上層とする積層膜で構成されることを特徴とする液
    晶表示装置。
  19. 【請求項１９】請求項１５から１８に記載の液晶表示装
    置において、ドライバチップがＣＯＧ（Chip on Glas
    s）方式で実装されることを特徴とする液晶表示装置。
  20. 【請求項２０】請求項１９に記載の液晶表示装置におい
    て、前記ドライバチップ間で表示データや基準電位の少
    なくとも一部が電気的に接続され、かつ前記一対の基板
    の内、前記薄膜トランジスタを有する方の基板の上に形
    成された配線を前記接続の一部として用いることを特徴
    とする液晶表示装置。
  21. 【請求項２１】一対の基板と、前記一対の基板に挟持さ
    れた液晶層と、前記一対の基板の一方に形成される複数
    の走査信号線と、前記走査信号線とマトリクス状に交差
    する複数の映像信号線と、前記走査信号線と前記映像信
    号線との交点付近に形成された薄膜トランジスタと、前
    記複数の走査信号線と前記複数の映像信号線とで囲まれ
    る領域に形成された複数の画素内に前記一対の基板の一
    方に形成される少なくとも一対の画素電極と対向電極と
    を有し、前記画素電極には、前記走査信号線からの走査
    信号の供給に基づいて駆動される前記薄膜トランジスタ
    を介して映像信号が供給され、前記対向電極には、前記
    複数の画素に渡って形成される対向電圧信号線を介して
    基準電圧が供給される液晶表示装置において、 前記映像信号線と前記画素電極は第１の導電膜と第２の
    導電膜からなる積層膜で構成され、前記第１の導電膜は
    クロムを２重量％以上５重量％以下含有するモリブデン
    を主成分とする合金であり、前記第２の導電膜は前記第
    １の導電膜の上層にあり前記第１の導電膜よりもクロム
    含有量の小さいモリブデン合金であることを特徴とする
    液晶表示装置。
  22. 【請求項２２】請求項２１の液晶表示装置において、前
    記薄膜トランジスタのソース電極及びドレイン電極は前
    記映像信号線及び前記画素電極と同一の膜構成であり、
    前記薄膜トランジスタのチャンネル長が７μｍ以下であ
    ることを特徴とする液晶表示装置。
  23. 【請求項２３】請求項２１又は２２の液晶表示装置にお
    いて、前記走査信号線はアルミニウムまたはアルミニウ
    ム合金を含むことを特徴とする液晶表示装置。
  24. 【請求項２４】請求項２１から２３のいずれかに記載の
    液晶表示装置において、前記走査信号線はアルミニウム
    またはアルミニウム合金を下層とし、２.６ 重量％以上
    ２３重量％以下のジルコニウムを含有するモリブデン合
    金を上層とする積層膜で構成されることを特徴とする液
    晶表示装置。
  25. 【請求項２５】請求項２１から２４のいずれかに記載の
    液晶表示装置において、ドライバチップがＣＯＧ（Chip
    on Glass）方式で実装されることを特徴とする液晶表
    示装置。
  26. 【請求項２６】請求項２５の液晶表示装置において、前
    記ドライバチップ間で表示データや基準電位の少なくと
    も一部が電気的に接続され、かつ前記一対の基板の内、
    前記薄膜トランジスタを有する方の基板の上に形成され
    た配線を前記接続の一部として用いることを特徴とする
    液晶表示装置。
JP2000349305A 2000-11-10 2000-11-10 液晶表示装置 Pending JP2002148659A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000349305A JP2002148659A (ja) 2000-11-10 2000-11-10 液晶表示装置
US09/811,553 US6522370B2 (en) 2000-11-10 2001-03-20 Liquid crystal display units
TW090120397A TWI225568B (en) 2000-11-10 2001-08-20 Liquid crystal display units
KR10-2001-0053288A KR100481344B1 (ko) 2000-11-10 2001-08-31 액정 표시 장치
CNB01125369XA CN1226662C (zh) 2000-11-10 2001-08-31 液晶显示装置
US10/361,630 US6707512B2 (en) 2000-11-10 2003-02-11 Liquid crystal display units with data line being formed of molybdenum alloy having chromium content

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000349305A JP2002148659A (ja) 2000-11-10 2000-11-10 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2002148659A true JP2002148659A (ja) 2002-05-22

Family

ID=18822730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000349305A Pending JP2002148659A (ja) 2000-11-10 2000-11-10 液晶表示装置

Country Status (5)

Country Link
US (2) US6522370B2 (ja)
JP (1) JP2002148659A (ja)
KR (1) KR100481344B1 (ja)
CN (1) CN1226662C (ja)
TW (1) TWI225568B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004361443A (ja) * 2003-06-02 2004-12-24 Advanced Display Inc 表示装置および表示装置の製造方法
JP2005026690A (ja) * 2003-06-30 2005-01-27 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
JP2009217286A (ja) * 2002-12-25 2009-09-24 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP6234642B1 (ja) * 2016-03-18 2017-11-22 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001255543A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd 液晶表示装置
JP2002090774A (ja) * 2000-09-14 2002-03-27 Hitachi Ltd 液晶表示装置とその製造方法および装置
KR100766493B1 (ko) * 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
TWI292836B (ja) * 2001-10-31 2008-01-21 Chi Mei Optoelectronics Corp
TW588184B (en) * 2002-07-30 2004-05-21 Hong-Da Liu Ultra minimal roughness reflective layer for pixel designed thin film transistor and liquid crystal display
KR100874643B1 (ko) * 2002-09-17 2008-12-17 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US8125601B2 (en) * 2003-01-08 2012-02-28 Samsung Electronics Co., Ltd. Upper substrate and liquid crystal display device having the same
US7372528B2 (en) * 2003-06-09 2008-05-13 Samsung Electronics Co., Ltd. Array substrate, method of manufacturing the same and liquid crystal display apparatus having the same
KR101012792B1 (ko) * 2003-12-08 2011-02-08 삼성전자주식회사 박막 트랜지스터 표시판과 그 제조 방법
JP4761425B2 (ja) * 2004-05-12 2011-08-31 株式会社 日立ディスプレイズ 表示装置および表示装置の製造方法
TWI268616B (en) * 2004-05-14 2006-12-11 Nec Lcd Technologies Ltd Active matrix substrate and method of manufacturing the same
KR101055209B1 (ko) * 2004-12-30 2011-08-08 엘지디스플레이 주식회사 액정표시장치 및 이의 제조방법
KR101108391B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 액정 표시장치
JP2006330021A (ja) * 2005-05-23 2006-12-07 Mitsubishi Electric Corp 液晶表示装置
KR101263193B1 (ko) * 2006-05-02 2013-05-10 삼성디스플레이 주식회사 표시 기판의 제조 방법 및 표시 기판
TWI650052B (zh) 2013-03-07 2019-02-01 半導體能源研究所股份有限公司 包括顯示裝置的手錶
KR102162884B1 (ko) * 2013-11-26 2020-10-08 엘지디스플레이 주식회사 영상표시장치의 제조방법
CN105304646A (zh) * 2015-10-19 2016-02-03 京东方科技集团股份有限公司 阵列基板及其制造方法、显示面板、显示装置
CN106707626B (zh) * 2017-02-24 2019-11-15 深圳市华星光电半导体显示技术有限公司 液晶显示面板及液晶显示装置
CN110265474B (zh) 2019-07-22 2022-05-13 京东方科技集团股份有限公司 Oled显示基板及其制备方法和显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162933A (en) * 1990-05-16 1992-11-10 Nippon Telegraph And Telephone Corporation Active matrix structure for liquid crystal display elements wherein each of the gate/data lines includes at least a molybdenum-base alloy layer containing 0.5 to 10 wt. % of chromium
JP3132310B2 (ja) * 1994-11-18 2001-02-05 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
KR100472175B1 (ko) * 1997-08-25 2005-06-28 삼성전자주식회사 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
US6081308A (en) * 1996-11-21 2000-06-27 Samsung Electronics Co., Ltd. Method for manufacturing liquid crystal display
JPH10282520A (ja) * 1997-04-03 1998-10-23 Hitachi Ltd 液晶表示装置
JP3674953B2 (ja) * 1997-04-11 2005-07-27 株式会社日立製作所 液晶表示装置
JPH10339884A (ja) * 1997-06-09 1998-12-22 Hitachi Ltd 液晶表示装置
KR100476622B1 (ko) * 1997-10-13 2005-08-23 삼성전자주식회사 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법
KR100489873B1 (ko) * 1999-12-31 2005-05-17 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009217286A (ja) * 2002-12-25 2009-09-24 Semiconductor Energy Lab Co Ltd 半導体装置、表示装置及び電子機器
JP2004361443A (ja) * 2003-06-02 2004-12-24 Advanced Display Inc 表示装置および表示装置の製造方法
JP2005026690A (ja) * 2003-06-30 2005-01-27 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
US8093595B2 (en) 2003-06-30 2012-01-10 Samsung Electronics Co., Ltd. Thin film array panel and manufacturing method thereof
JP6234642B1 (ja) * 2016-03-18 2017-11-22 三菱電機株式会社 薄膜トランジスタ、薄膜トランジスタ基板、液晶表示装置および薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
KR100481344B1 (ko) 2005-04-07
US6522370B2 (en) 2003-02-18
TWI225568B (en) 2004-12-21
US20020057394A1 (en) 2002-05-16
CN1353411A (zh) 2002-06-12
CN1226662C (zh) 2005-11-09
KR20020036674A (ko) 2002-05-16
US20030147020A1 (en) 2003-08-07
US6707512B2 (en) 2004-03-16

Similar Documents

Publication Publication Date Title
JP2002148659A (ja) 液晶表示装置
US7553708B2 (en) Fabricating method for a liquid crystal display of horizontal electric field applying type
US7248323B2 (en) Liquid crystal display of horizontal electric field applying type and fabricating method thereof
JP4619997B2 (ja) 液晶表示装置とその製造方法
US20110063556A1 (en) Liquid crystal display device and fabricating method thereof
JP2985124B2 (ja) 液晶表示装置
JP2001324725A (ja) 液晶表示装置およびその製造方法
JP2003107523A (ja) 液晶表示装置
US20030112382A1 (en) Liquid crystal display device
JP2001255543A (ja) 液晶表示装置
JP2008026433A (ja) Ｔｆｔアレイ基板及びその製造方法、並びにこれを用いた表示装置
JP4395130B2 (ja) 液晶表示装置およびその製造方法
JP2004317685A (ja) 液晶表示装置とその製造方法
JP5525773B2 (ja) Ｔｆｔ基板及びその製造方法
JP3524162B2 (ja) 液晶表示装置
US7737446B2 (en) Thin films transistor array substrate and fabricating method thereof
US6934000B1 (en) Liquid crystal display
JP2005049667A (ja) 液晶表示装置とその製造方法
KR20040086927A (ko) 수평 전계 인가형 박막 트랜지스터 어레이 기판 및 그제조 방법
JP5342731B2 (ja) 液晶表示装置とその製造方法
JP2001005028A (ja) 液晶表示装置とその製造方法
JP4871507B2 (ja) 液晶表示装置とその製造方法
KR20120075102A (ko) 박막 트랜지스터 어레이 기판 및 이의 제조방법
JP2002190602A (ja) 液晶画像表示装置と画像表示装置用半導体装置の製造方法
JP2000066223A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051101

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060307