[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR100476622B1 - 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법 - Google Patents

몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법 Download PDF

Info

Publication number
KR100476622B1
KR100476622B1 KR1019970052291A KR19970052291A KR100476622B1 KR 100476622 B1 KR100476622 B1 KR 100476622B1 KR 1019970052291 A KR1019970052291 A KR 1019970052291A KR 19970052291 A KR19970052291 A KR 19970052291A KR 100476622 B1 KR100476622 B1 KR 100476622B1
Authority
KR
South Korea
Prior art keywords
molybdenum
film
tungsten alloy
alloy film
tungsten
Prior art date
Application number
KR1019970052291A
Other languages
English (en)
Other versions
KR19990031518A (ko
Inventor
탁영재
홍문표
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019970052291A priority Critical patent/KR100476622B1/ko
Priority to US09/170,100 priority patent/US6130443A/en
Publication of KR19990031518A publication Critical patent/KR19990031518A/ko
Application granted granted Critical
Publication of KR100476622B1 publication Critical patent/KR100476622B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명에 따른 배선은 알루미늄 합금막과 이 막을 중심으로 상부 및 하부에 각각 형성된 몰리브덴-텅스텐 합금막으로 만들어진다. 이러한 배선을 만들기 위하여, 기판 위에 제1 몰리브덴-텅스텐 합금막, 알루미늄 합금막 및 제2 몰리브덴-텅스텐 합금막을 차례로 적층한다. 몰리브덴-텅스텐 합금막은 증착 온도 및 텅스텐의 함유율을 변화시킴에 따라 하나의 식각액에 대하여 식각비를 다르게 가진다. 특히, 몰리브덴-텅스텐 합금은 알루미늄 식각액에 대하여 저저항을 가지는 알루미늄 또는 알루미늄 합금과 비슷한 식각비를 보이므로 증착 온도 및 텅스텐 함유율을 조절하여 제1 몰리브덴-텅스텐 합금막은 알루미늄 합금의 식각비보다 낮게, 제2 몰리브덴-텅스텐 합금막의 알루미늄 합금의 식각비보다 높게 형성하는 경우에 완만한 경사 식각이 가능하다.

Description

몰리브덴-텅스텐 합금을 사용한 배선을 이용한 액정 표시 장치 및 그 제조 방법
본 발명은 몰리브덴-텅스텐 합금(MoW)을 사용한 배선(wiring)을 이용한 액정 표시 장치(liquid crystal display) 및 그 제조 방법에 관한 것이다.
액정 표시 장치의 배선, 즉 게이트선(gate line)이나 데이터선(data line)으로는 알루미늄(Al)이나 크롬(Cr)이 주로 사용된다. 이 중에서도 크롬은 저항은 다소 크지만 비정질 규소(amorphous silicon) 및 ITO(indium-tin oxide)와의 저항성 접촉(ohmic contact)이 알루미늄보다 우수하기 때문에 데이터선으로 주로 사용된다.
그러나, 크롬막은 패터닝(patterning)할 때 감광막과의 강한 접착성으로 인하여 크롬막의 경사 각도(taper angle)가 거의 90°에 이르는 패턴이 형성된다. 이에 따라 그 위에 형성되는 보호막과 ITO막도 수직에 가까운 경사 각도를 가지게 되어 막들이 취약한 구조를 가지게 된다.
또한, 크롬막은 증착 두께에 따른 응력(stress)을 제어하기가 어렵기 때문에 좁은 폭으로 두껍게 형성하여 배선의 저항을 낮추는 데는 한계가 있다.
본 발명의 과제는 낮은 저항을 가지는 동시에, 동일한 식각 조건에 대하여 각층이 유사한 식각비를 보이는 다층의 배선을 제공하고, 이를 이용하여 표시 장치의 제조 공정을 단순화하고 제품의 특성을 향상시키는 데 있다.
본 발명에 따른 배선은 동일한 식각 조건을 이용하여 완만한 경사각을 가지는 테이퍼 식각이 가능하며 테이퍼 각도가 20~70°의 범위인 삼중의 도전막이거나, 동일한 식각 조건에 대하여 하부층으로 갈수록 순차적으로 작은 식각비를 가지는 삼중의 도전막으로 형성한다.
여기에서 중간에 위치한 도전막은 15μΩcm 이하의 비저항을 가지는 도전 물질로 이루어지며, 식각액에 대하여 증착 온도 또는 조성물에 비율에 따라 중간의 도전막과 더불어 순차적인 식각비를 가지는 도전 물질로 만들어진다.
여기서, 중간의 도전막은 알루미늄막 또는 알루미늄 합금막이 사용되며, 상부 및 하부의 도전막은 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴-텅스텐 합금막이 사용된다.
식각 조건이 습식 식각인 경우에 식각액은 알루미늄 또는 알루미늄 합금을 식각하는 데 사용되는 식각액으로서, 예를 들면, CH3COOH/HNO3/H3PO4/H2O를 들 수 있으며, 이때 HNO3의 농도는 8∼14%인 것이 바람직하다.
이러한 알루미늄 식각액으로 몰리브덴-텅스텐 합금막은 식각이 가능하며, 증착 온도가 높아질수록 높아지는 식각비를 가지거나, 텅스텐의 함량이 낮아질수록 식각비가 높아지므로 테이퍼 식각이 가능하다.
이렇게 형성하면 완만한 경사각을 가지는 배선을 얻을 수 있다.
이러한 본 발명에 따른 배선의 제조 방법은 한 기판의 상부에 하부층으로 갈수록 동일한 식각액에 대하여 순차적으로 작은 식각비를 가지는 삼중의 도전막을 적층한다. 다음, 식각액을 이용하여 상부 도전막, 중간 도전막 및 하부 도전막을 동시에 식각하여 배선을 완성한다.
알루미늄막과 몰리브덴-텅스텐 합금막으로 이루어진 삼층의 도전막으로 이루어진 배선을 만들기 위해서는 투명한 절연 기판 위에 하층 몰리브덴-텅스텐 합금막, 알루미늄 또는 알루미늄 합금막 및 상층 몰리브덴-합금막을 차례로 적층한 후, 감광막을 도포하고 패터닝한 다음, 패터닝된 감광막을 마스크로 하여 알루미늄 식각액을 이용하여 상층 몰리브덴-텅스텐 합금막, 알루미늄 또는 알루미늄 합금막 및 하층 몰리브덴-합금막을 차례로 습식 식각한다.
앞에서 설명한 바와 같이 이러한 몰리브덴-텅스텐 배선을 이용하여 액정 표시 장치를 제작할 수 있다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는 데이터선, 데이터 패드 및 소스/드레인 전극을 포함하는 데이터 배선은 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴-텅스텐 합금, 알루미늄 또는 알루미늄 합금 및 몰리브덴-텅스텐 합금의 삼중막으로 형성한다.
그러면 첨부한 도면을 참고로 하여 본 발명에 따른 금속 배선 및 그 제조 방법, 및 이를 이용한 표시 장치 및 그 제조 방법의 실시예를 본 발명이 속하는 기술 분야에서 통상의 기술을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
표시 장치의 배선으로는 15μΩcm 이하의 낮은 비저항을 가지는 알루미늄, 알루미늄 합금, 몰리브덴, 구리 등과 같은 물질이 적합하다. 한편, 배선은 외부로부터 신호를 받거나, 외부로 신호를 전달하기 위한 패드를 가지고 있어야 한다. 패드용 물질은 일정 수준 이하의 비저항을 가지는 것을 물론이지만 그보다도 산화가 잘되지 않아야 하며 제조 과정에서 쉽게 단선이 발생하지 않아야 한다. 알루미늄과 알루미늄 합금은 비저항이 매우 낮으나 패드용 물질로는 적합하지 않다. 이와는 달리 크롬, 탄탈륨, 타이타늄, 몰리브덴 및 그 합금 등과 같은 물질은 패드용으로는 적합하나 알루미늄에 비하여 비저항이 크다. 따라서, 배선을 만들 때에는 두 가지 특성을 모두 가진 금속을 사용하거나, 저저항을 가지는 도전막과 패드용 도전막을 사용하여 저항이 낮으면서도 패드로 사용할 수 있도록 한다.
또한, 배선을 삼중의 도전막으로 하는 경우 하나의 식각 조건 아래에서 세 도전막을 동시에 식각하되 완만한 경사각을 가지는 테이퍼 형태로 가공한다. 이를 위해서는 동일한 식각 조건에 대하여 하부막으로 갈수록 순차적으로 식각비가 작은 도전막을 선택하여 20∼70°미만의 범위에서 테이퍼 각도를 가지도록 하는 것이 바람직하다.
이러한 과정에서, 본 발명의 실시예에 따른 배선은 상부 및 하부 도전막이 텅스텐과 나머지 몰리브덴 및 불가피한 불순물로 이루어진 몰리브덴-텅스텐 합금막이고, 이들 사이의 중간막이 알루미늄막 또는 알루미늄 합금막인 삼중의 도전막을 개발하였다.
먼저, 알루미늄 식각액에 대한 몰리브덴-텅스텐 합금막의 식각비 특성을 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 알루미늄 식각액에 대한 몰리브덴-텅스텐 합금의 식각비(etch rate) 특성을 도시한 것으로서, 가로축은 텅스텐 함유량을 원자 백분율로 나타낸 것이고 세로축은 단위 시간당 식각되는 두께를 나타낸 것이다.
다시 말하면, 몰리브덴-텅스텐 합금 박막이 알루미늄 합금의 식각액(HNO3 : H3PO4 : CH3COOH : H2O)에 대하여 단위 시간당 식각되는 정도를 텅스텐(W)의 함유량에 따라 나타낸 것이고, 비교를 위하여 알루미늄의 식각비를 함께 도시하였다.
도 1에서 알 수 있듯이, 텅스텐의 함유량이 0%인 경우에는 식각비가 220(Å/sec) 이상의 범위에서 매우 크게 나타나지만 텅스텐의 함유량이 10~15% 범위에서는 식각비가 40~100(Å/sec) 범위에서 나타난다. 그리고 텅스텐의 함유량이 15∼20% 사이에서는 10~40(Å/sec) 이하로 나타남을 알 수 있다.
한편, 비저항이 매우 낮은 알루미늄 또는 그 합금은 HNO3(8∼14%) : H3PO4 : CH3COOH : H2O로 이루어진 알루미늄 식각액에 대하여 60∼80(Å/sec) 정도의 식각비를 가진다. 그러므로, 텅스텐의 함유율을 조절하면 알루미늄 또는 그 합금의 식각비인 60∼80(Å/sec) 범위보다 큰 식각비 및 작은 식각비를 가지는 몰리브덴-텅스텐 합금막을 각각 얻을 수 있다. 이를 알루미늄막 또는 알루미늄 합금막의 상부 및 하부에 형성하면 알루미늄 식각액으로 한 번에 식각이 가능하며 테이퍼 형상을 가지는 배선을 얻을 수 있다.
도 2는 본 발명의 실시예에 따른 알류미늄 식각액에 대하여 증착 온도에 따른 몰리브덴-텅스텐 합금의 식각비를 도시한 그래프로서, 가로축은 증착 온도를 나타낸 것이고 세로축은 알루미늄 식각액에 대하여 박막이 단위 시간당 식각되는 두께를 나타낸 것이다.
즉, 다른 온도에서 증착된 몰리브덴-텅스텐 합금 박막이 알루미늄 합금의 식각액(HNO3 : H3PO4 : CH3COOH : H2O)에 대하여 단위 시간당 식각되는 정도를 나타낸 것이다. 여기서, 텅스텐의 함유량은 10% 정도인 몰리브덴-텅스텐 합금 박막을 증착하였다.
도 2에서 알 수 있듯이, 증착 온도가 20℃인 경우에 몰리브덴-텅스텐 합금 박막의 식각비는 3,000 (Å/min) 정도이며, 20~160℃의 범위에서 증착 온도를 증가시킬수록 박막의 식각비는 증가함을 알 수 있다. 그리고, 160℃에서 증착된 몰리브덴-텅스텐 합금 박막의 식각비는 12,000 (Å/min) 정도로 나타난다.
이때, 알루미늄 또는 그 합금의 식각비는 앞에서 설명한 바와 같이 HNO3(8∼14%) : H3PO4 : CH3COOH : H2O로 이루어진 알루미늄 식각액에 대하여 3,600∼4,800(Å/min) 정도로 나타난다. 그러므로, 몰리브덴-텅스텐 합금 박막의 증착 온도를 조절하면, 알루미늄 또는 그 합금의 식각비보다 큰 및 작은 식각비를 가지는 몰리브덴-텅스텐 합금막을 얻을 수 있다. 이를 알루미늄막 또는 알루미늄 합금막의 상부 및 하부에 형성하면 알루미늄 식각액으로 한 번에 식각이 가능하며 테이퍼 형상을 가지는 배선을 얻을 수 있다.
이러한 배선은 표시 장치에서 주사 신호를 인가하는 게이트선 또는 데이터 신호를 인가하는 데이터선으로 사용할 수 있다.
그러면, 이러한 몰리브덴-텅스텐 합금막/알루미늄 합금막/몰리브덴-텅스텐 합금막 삼중막 배선을 이용한 액정 표시 장치용 기판 및 그 제조 방법에 대하여 상세히 설명한다.
먼저, 도 3 및 도 4를 참고로 하여 박막 트랜지스터 기판의 구조에 대하여 설명한다. 여기에서, 도 4는 도 3에서 Ⅳ-Ⅳ'선의 단면도이다.
기판(100) 위에 게이트선(200) 및 그 분지인 게이트 전극(210), 그리고 게이트선(200)의 끝에 형성되어 있는 게이트 패드(220)로 이루어진 게이트 패턴이 형성되어 있다.
게이트 패턴(200, 210, 220) 위에는 게이트 절연층(300)이 형성되어 있으며, 이 게이트 절연층(300)은 게이트 패드(220)를 노출시키는 접촉 구멍(720)을 가지고 있다. 게이트 전극(210) 상부의 게이트 절연층(300) 위에는 비정질 규소층(400) 및 n+ 불순물로 고농도로 도핑된 비정질 규소층(510, 520)이 게이트 전극(210)을 중심으로 양쪽에 형성되어 있다.
게이트 절연층(300) 위에는 또한 세로로 데이터선(600)이 형성되어 있고 그 한 쪽 끝에는 데이터 패드(630)가 형성되어 외부로부터의 화상 신호를 전달한다. 데이터선(600)의 분지인 소스 전극(610)이 한 쪽 도핑된 비정질 규소층(510) 위에 형성되어 있으며, 소스 전극(610)의 맞은 편에 위치한 도핑된 비정질 규소층(520) 위에는 드레인 전극(620)이 형성되어 있다. 여기서, 데이터선(600), 소스 및 드레인 전극(610, 620), 데이터 패드(630)를 포함하는 데이터 패턴은 모두 중간층인 알루미늄막 또는 알루미늄 합금막(611, 621, 631)과 상층 및 하층인 몰리브덴-텅스텐 합금막(612, 622, 632 : 613, 623, 633)으로 이루어져 있다.
데이터 패턴(600, 610, 620, 630) 및 이 데이터 패턴으로 가려지지 않은 비정질 규소층(500) 위에는 보호막(700)이 형성되어 있으며, 이 보호막(700)에는 게이트 패드(220)의 상부 및 드레인 전극(620)과 데이터 패드(630)의 상층 몰리브덴-텅스텐 합금막(622, 632)을 노출시키는 접촉 구멍(720, 710, 730)이 각각 형성되어 있다.
마지막으로, 보호막(700) 위에는 접촉 구멍(710)을 통하여 드레인 전극(620)과 연결되어 있으며 ITO로 만들어진 화소 전극(800)이 형성되어 있으며, 접촉 구멍(720)을 통하여 노출된 게이트 패드(220)와 접속되어 외부로부터의 신호를 게이트선(200)에 전달하는 게이트 패드용 ITO 전극(810), 접촉 구멍(730)을 통하여 데이터 패드(630)와 접속되어 외부로부터의 신호를 데이터선(600)에 전달하는 데이터 패드용 ITO 전극(820)이 형성되어 있다.
그러면, 도 3 및 도 4에 도시한 구조의 박막 트랜지스터 기판을 제조하는 방법에 대하여 도 5a 내지 도 5d를 참고로 하여 설명한다. 본 실시예에서 제시하는 제조 방법은 5장의 마스크를 이용한 제조 방법이다.
도 5a에 도시한 바와 같이, 투명한 절연 기판(100) 위에 알루미늄과 네오비듐(Nd)으로 이루어진 알루미늄 합금막을 두께 1,000~3,000Å으로 적층하고 제1 마스크를 이용하여 사진 식각하여 게이트선(200), 게이트 전극(210) 및 게이트 패드(220)를 포함하는 게이트 패턴을 형성한다.
도 5b에 도시한 바와 같이, 질화규소로 이루어진 게이트 절연층(300), 비정질 규소층(400) 및 N형의 불순물로 고농도로 도핑된 비정질 규소층(500)을 두께 3,000~5,000Å, 1,000~3,000Å 및 200~1,000Å으로 차례로 적층한 후, 도핑된 비정질 규소층(500) 및 비정질 규소층(400)을 제2 마스크를 이용하여 사진 식각한다.
도 5c에 도시한 바와 같이, 하층 몰리브덴-텅스텐 합금막, 알루미늄 또는 알루미늄 합금막 및 상층 몰리브덴-텅스텐 합금막을 잇달아 적층한 후, 제3 마스크를 이용하여 습식 식각하여 데이터선(600), 소스 전극(610) 및 드레인 전극(620), 데이터 패드(630)를 포함하며 이중막으로 이루어진 데이터 패턴을 형성한다.
여기서, 습식 식각시 사용되는 식각액은 HNO3(8∼14%) : H3PO4 : CH3COOH : H2O로 이루어진 알루미늄 식각액이며, 이 식각액에 대하여 하층인 몰리브덴-텅스텐 합금막(613, 623, 633)은 상층 몰리브덴-텅스텐 합금막(612, 622, 632)보다 느린 식각비를 가지도록 증착 온도 또는 텅스텐의 조성비를 조절하여 형성한다. 또한 상층 몰리브덴-텅스텐 합금막(612, 622, 632), 알루미늄 합금막(611, 621, 631) 및 하층 몰리브덴-텅스텐 합금막(613, 623, 633)은 알루미늄 식각액에 대하여 순차적인 식각비를 가지도록 형성한다.
이때, 앞에서 언급한 바와 같이, 알루미늄 식각액에 대하여 알루미늄 합금막(611, 621, 631)의 식각비는 60~80 Å/sec 정도의 식각비를 가지므로 텅스텐의 함유율이 10 at%인 경우에 하층 몰리브덴-텅스텐 합금막(613, 623, 633)은 50~150℃ 이하의 범위에서 증착하고 상층 몰리브덴-텅스텐 합금막(612, 622, 632)은 150℃ 이상의 범위에서 증착하는 것이 바람직하다. 한편, 하층 몰리브덴-텅스텐 합금막(613, 623, 633)의 텅스텐 함유율은 10at% 이하의 범위로 상층 몰리브덴-텅스텐 합금막(612, 622, 632)의 텅스텐 함유율은 10at% 이상의 범위로 형성하는 것이 바람직하다.
또한, 상층 및 하층 몰리브덴-텅스텐 합금막(612, 622, 632 : 613, 623, 633)의 두께는 400~1,500Å 정도의 범위에서, 알루미늄 합금막(611, 621, 631)의 두께는 1,500~4,000Å 정도의 범위에서 형성하는 것이 바람직하다. 더욱 바람직하게는, 각각 400~600Å 및 1,800~2,500Å 정도의 범위에서 형성한다.
이어 데이터 패턴(600, 610, 620, 630)을 마스크로 삼아 노출된 도핑된 비정질 규소층(500)을 건식 식각하여 게이트 전극(210)을 중심으로 양쪽으로 분리시키는 한편, 양 도핑된 비정질 규소층(510, 520) 사이의 비정질 규소층(400)을 노출시킨다.
도 5d에 도시한 바와 같이, 2,000~5,000Å의 두께로 보호막(700)을 적층한 후 제4 마스크를 이용하여 절연막(300)과 함께 사진 식각하여, 드레인 전극(620) 및 데이터 패드(630)의 상층 몰리브덴-텅스텐 합금막(622, 632) 및 게이트 패드(220)의 상부를 노출시키는 접촉 구멍(710, 730, 720, )을 형성한다.
마지막으로, 도 4에 도시한 바와 같이, ITO를 300~1,500Å의 두께로 적층하고 건식 식각하여, 접촉 구멍(710, 730)을 통하여 각각 드레인 전극(620) 및 데이터 패드(630)와 접속되는 화소 전극(800) 및 데이트 패드용 ITO 전극(820), 그리고 접촉 구멍(620)을 통하여 게이트 패드(220)와 접속되는 게이트 패드용 ITO 전극(810)으로 이루어지는 ITO 패턴을 제5 마스크를 이용하여 형성한다.
앞에서 살펴본 바와 같이, 몰리브덴-텅스텐 합금막과 알루미늄막 또는 알루미늄 합금막의 삼중막으로 이루어진 데이터 패턴은 경사가 완만하여 불량이 줄여들 뿐 아니라, 알루미늄 식각액으로 식각이 가능하여 식각 공정이 단순하다. 상층 및 하층의 몰리브덴-텅스텐 합금막은 각각 투명 전극 및 비정질 규소층과의 접촉 저항이 작아 이를 적용한 액정 표시 장치의 성능이 개선된다. 또한, 삼층의 배선이므로 좁은 폭의 배선을 두껍게 형성할 수 있으므로 고정세 대면적의 표시 장치의 신호선으로 적합하다.
도 1은 본 발명의 실시예에 따른 텅스텐 함유율에 따른 몰리브덴-텅스텐 합금막의 식각비를 나타낸 그래프이고,
도 2는 본 발명의 실시예에 따른 몰리브덴-텅스텐 합금막의 증착 온도에 따른 식각비의 특성을 나타낸 그래프이고,
도 3은 본 발명의 실시예에 따른 박막 트랜지스터 기판의 제조 방법을 도시한 배치도이고,
도 4는 도 3에서 Ⅳ-Ⅳ'선을 따라 절단한 단면도이며,
도 5a 내지 5d는 도 4에 도시한 박막 트랜지스터 기판의 제조 방법을 공정 순서에 따라 단면도이다.

Claims (26)

  1. 투명한 절연 기판 위에 도전막을 적층하는 단계,
    상기 도전막을 사진 식각하여 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 패턴을 형성하는 단계,
    게이트 절연층 및 비정질 규소층을 차례로 적층하는 단계,
    상기 비정질 규소층을 패터닝하는 단계,
    상기 기판 위에 제1 몰리브덴-텅스텐 합금막, 알루미늄막 또는 알루미늄 합금막 및 제2 몰리브덴-텅스텐 합금막을 적층하는 단계,
    상기 제2 몰리브덴-텅스텐 합금막, 알루미늄막 또는 알루미늄 합금막 및 제1 몰리브덴-텅스텐 합금막을 동일한 식각 조건으로 식각하여 데이터선, 소스 전극, 드레인 전극 및 데이터 패드로 이루어진 데이터 패턴을 형성하는 단계,
    보호막을 적층하는 단계,
    상기 보호막을 상기 게이트 절연층과 함께 사진 식각하여, 상기 드레인 전극, 게이트 패드 및 데이터 패드를 각각 노출시키는 다수의 접촉 구멍을 형성하는 단계,
    투명 도전층을 적층하는 단계, 그리고
    상기 투명 도전층을 식각하여 상기 접촉 구멍을 통하여 각각 상기 드레인 전극, 게이트 패드 및 데이터 패드와 각각 접속되는 화소 전극, 데이트 패드용 투명 전극 및 게이트 패드용 투명 전극을 형성하는 단계를 포함하며,
    상기 제1 몰리브덴-텅스텐 합금막은 상기 알루미늄막 또는 알루미늄 합금막의 식각비보다 작은 식각비를 가지며,
    상기 제2 몰리브덴-텅스텐 합금막은 상기 알루미늄막 또는 알루미늄 합금막의 식각비보다 큰 식각비를 가지는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 식각 조건이 습식 식각인 경우에 식각액은 상기 알루미늄막 또는 알루미늄 합금막을 식각하는 데 사용되는 식각액을 사용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에서,
    상기 식각액은 CH3COOH/HNO3/H3PO4/H2O인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에서,
    상기 제1 및 제2 몰리브덴-텅스텐 합금막의 두께는 400~1,500Å 범위에서 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제4항에서,
    상기 제1 및 제2 몰리브덴-텅스텐 합금막의 두께는 400~600Å 범위에서 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제5항에서,
    상기 알루미늄막 또는 알루미늄 합금막의 두께는 1,500~4,000Å 범위에서 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제6항에서,
    상기 알루미늄막 또는 알루미늄 합금막의 두께는 1,800~2,500Å 범위에서 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제1항에서,
    상기 제1 및 제2 몰리브덴-텅스텐 합금막의 증착 온도를 서로 다르게 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제8항에서,
    상기 제1 몰리브덴-텅스텐 합금막의 증착 온도는 상기 제2 몰리브덴-텅스텐 합금막의 증착 온도보다 높게 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제9항에서,
    상기 제1 및 제2 몰리브덴-텅스텐 합금막의 텅스텐 함유율이 10 at%인 경우에 상기 제1 몰리브덴-텅스텐 합금막은 50~150℃ 이하의 온도에서 증착하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제10항에서,
    상기 제1 및 제2 몰리브덴-텅스텐 합금막의 텅스텐 함유율이 10 at%인 경우에 상기 제2 몰리브덴-텅스텐 합금막은 150℃ 이상의 온도에서 증착하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제1항에서,
    상기 제1 및 제2 몰리브덴-텅스텐 합금막의 텅스텐 조성비를 서로 다르게 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제12항에서,
    상기 제1 몰리브덴-텅스텐 합금막은 상기 제2 몰리브덴-텅스텐 합금막보다 텅스텐 조성비를 낮게 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 제13항에서,
    상기 제1 몰리브덴-텅스텐 합금막의 텅스텐 함유율은 10at% 이상으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  15. 제14항에서,
    상기 제2 몰리브덴-텅스텐 합금막의 텅스텐 함유율은 10at% 이하로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  16. 투명한 절연 기판 위에 형성되어 있는 게이트 전극,
    상기 게이트 전극 덮는 게이트 절연층,
    상기 게이트 절연막 상부에 형성되어 있는 비정질 규소층,
    상기 비정질 규소층 상부에 형성되어 있는 도핑된 비정질 규소층,
    상기 도핑된 비정질 규소층 상부에 형성되어 있으며, 제1 몰리브덴-텅스텐 합금막, 알루미늄막 또는 알루미늄 합금막 및 제2 몰리브덴-텅스텐 합금막의 삼중도전막으로 이루어진 소스/드레인 전극,
    상기 드레인 전극과 연결되어 있는 화소 전극을 포함하며,
    상기 상중 도전막은 동일한 식각 조건하에서 상기 제1 몰리브덴-텅스텐 합금막은 상기 알루미늄막 또는 알루미늄 합금막의 식각비보다 작은 식각비를 가지며,
    상기 제2 몰리브덴-텅스텐 합금막은 상기 알루미늄막 또는 알루미늄 합금막의 식각비보다 큰 식각비를 가지는 액정 표시 장치용 박막 트랜지스터 기판.
  17. 제16항에서,
    상기 제1 및 제2 몰리브덴-텅스텐 합금막의 두께는 400~1,500Å 범위인 액정 표시 장치용 박막 트랜지스터 기판.
  18. 제17항에서,
    상기 제1 및 제2 몰리브덴-텅스텐 합금막의 두께는 400~600Å 범위인 액정 표시 장치용 박막 트랜지스터 기판.
  19. 제18항에서,
    상기 알루미늄막 또는 알루미늄 합금막의 두께는 1,500~4,000Å 범위인 액정 표시 장치용 박막 트랜지스터 기판.
  20. 제19항에서,
    상기 알루미늄막 또는 알루미늄 합금막의 두께는 1,800~2,500Å 범위인 액정 표시 장치용 박막 트랜지스터 기판.
  21. 제20항에서,
    상기 제1 및 제2 몰리브덴-텅스텐 합금막의 증착 온도가 서로 다른 액정 표시 장치용 박막 트랜지스터 기판.
  22. 제21항에서,
    상기 제1 몰리브덴-텅스텐 합금막은 상기 제2 몰리브덴-텅스텐 합금막보다 증착 온도가 낮은 액정 표시 장치용 박막 트랜지스터 기판.
  23. 제20항에서,
    상기 제1 및 제2 몰리브덴-텅스텐 합금막의 텅스텐 조성비가 서로 다른 액정 표시 장치용 박막 트랜지스터 기판.
  24. 제23항에서,
    상기 제1 몰리브덴-텅스텐 합금막은 상기 제2 몰리브덴-텅스텐 합금막보다 텅스텐 조성비가 높은 액정 표시 장치용 박막 트랜지스터 기판.
  25. 제24항에서,
    상기 제1 몰리브덴-텅스텐 합금막의 텅스텐 함유율은 10at% 이상으로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  26. 제25항에서,
    상기 제2 몰리브덴-텅스텐 합금막의 텅스텐 함유율은 10at% 이하로 하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1019970052291A 1997-10-13 1997-10-13 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법 KR100476622B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019970052291A KR100476622B1 (ko) 1997-10-13 1997-10-13 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법
US09/170,100 US6130443A (en) 1997-10-13 1998-10-13 Liquid crystal display having wires made of molybdenum-tungsten alloy and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970052291A KR100476622B1 (ko) 1997-10-13 1997-10-13 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법

Publications (2)

Publication Number Publication Date
KR19990031518A KR19990031518A (ko) 1999-05-06
KR100476622B1 true KR100476622B1 (ko) 2005-08-23

Family

ID=19522612

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052291A KR100476622B1 (ko) 1997-10-13 1997-10-13 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법

Country Status (2)

Country Link
US (1) US6130443A (ko)
KR (1) KR100476622B1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037609A (en) * 1997-01-17 2000-03-14 General Electric Company Corrosion resistant imager
KR100476622B1 (ko) * 1997-10-13 2005-08-23 삼성전자주식회사 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법
KR100535353B1 (ko) * 1998-09-07 2006-03-31 비오이 하이디스 테크놀로지 주식회사 인듐 틴 옥사이드막의 패터닝 방법
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
US6759281B1 (en) * 1999-04-26 2004-07-06 Samsung Electronics Co., Ltd. Method of making a display switch having a contact hole through a passivation layer and a color filter
KR20010003051A (ko) * 1999-06-21 2001-01-15 김영환 액정표시소자의 제조방법
KR20010011851A (ko) * 1999-07-30 2001-02-15 김영환 박막 트랜지스터 액정 표시소자의 제조방법
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
TW451447B (en) * 1999-12-31 2001-08-21 Samsung Electronics Co Ltd Contact structures of wirings and methods for manufacturing the same, and thin film transistor array panels including the same and methods for manufacturing the same
JP2001194676A (ja) * 2000-01-07 2001-07-19 Hitachi Ltd 液晶表示装置
KR100709703B1 (ko) * 2000-01-27 2007-04-19 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP4118484B2 (ja) 2000-03-06 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001257350A (ja) 2000-03-08 2001-09-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4700160B2 (ja) 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4118485B2 (ja) 2000-03-13 2008-07-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4683688B2 (ja) 2000-03-16 2011-05-18 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4393662B2 (ja) 2000-03-17 2010-01-06 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
JP4785229B2 (ja) 2000-05-09 2011-10-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100751185B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
JP2002148659A (ja) * 2000-11-10 2002-05-22 Hitachi Ltd 液晶表示装置
KR100379824B1 (ko) * 2000-12-20 2003-04-11 엘지.필립스 엘시디 주식회사 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판
SG160191A1 (en) 2001-02-28 2010-04-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
US7071037B2 (en) 2001-03-06 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR100854591B1 (ko) * 2001-12-28 2008-08-27 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판의 제조 방법
US20030186074A1 (en) * 2002-04-02 2003-10-02 Chi-Lin Chen Metal electrode using molybdenum-tungsten alloy as barrier layers and the fabrication method of the same
JP2004356616A (ja) 2003-05-28 2004-12-16 Samsung Electronics Co Ltd 配線用エッチング液及びこれを利用した薄膜トランジスタ表示板の製造方法
KR101107981B1 (ko) * 2004-09-03 2012-01-25 삼성전자주식회사 표시 장치용 기판, 액정 표시 장치 및 그 제조방법
KR101163622B1 (ko) 2005-07-07 2012-07-09 삼성전자주식회사 박막 트랜지스터 표시판

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH039569A (ja) * 1989-06-07 1991-01-17 Toshiba Corp 薄膜トランジスタ
KR910013580A (ko) * 1989-12-22 1991-08-08 김정배 박막 트랜지스터
KR950002943A (ko) * 1993-07-29 1995-02-16 베르톨라 로베르토 나무 대패밥 패널제조를 위한 분무 수지 접착방법 및 시스템
JPH09197435A (ja) * 1996-01-17 1997-07-31 Toshiba Corp 液晶表示装置、及びその製造方法
US6130443A (en) * 1997-10-13 2000-10-10 Samsung Electronics Co., Ltd. Liquid crystal display having wires made of molybdenum-tungsten alloy and a method of manufacturing the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539551A (en) * 1992-12-28 1996-07-23 Casio Computer Co., Ltd. LCD TFT drain and source electrodes having ohmic barrier, primary conductor, and liquid impermeable layers and method of making
KR0175410B1 (ko) * 1995-11-21 1999-02-01 김광호 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH039569A (ja) * 1989-06-07 1991-01-17 Toshiba Corp 薄膜トランジスタ
KR910013580A (ko) * 1989-12-22 1991-08-08 김정배 박막 트랜지스터
KR950002943A (ko) * 1993-07-29 1995-02-16 베르톨라 로베르토 나무 대패밥 패널제조를 위한 분무 수지 접착방법 및 시스템
JPH09197435A (ja) * 1996-01-17 1997-07-31 Toshiba Corp 液晶表示装置、及びその製造方法
US6130443A (en) * 1997-10-13 2000-10-10 Samsung Electronics Co., Ltd. Liquid crystal display having wires made of molybdenum-tungsten alloy and a method of manufacturing the same

Also Published As

Publication number Publication date
US6130443A (en) 2000-10-10
KR19990031518A (ko) 1999-05-06

Similar Documents

Publication Publication Date Title
KR100476622B1 (ko) 몰리브덴-텅스턴합금을사용한배선을이용한액정표시장치및그제조방법
KR101199533B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
KR101124569B1 (ko) 식각액, 이를 이용하는 배선 형성 방법 및 박막 트랜지스터기판의 제조 방법
US7524706B2 (en) Method of fabricating a thin film transistor array panel
TW552717B (en) A wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same
US5998230A (en) Method for making liquid crystal display device with reduced mask steps
JP2008098649A (ja) 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
KR20070003719A (ko) 박막 트랜지스터 회로 장치의 제조 방법
JPH11133455A (ja) 液晶表示装置の製造方法
JP4632617B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2002350897A (ja) 液晶用マトリクス基板の製造方法
KR100471773B1 (ko) 몰리브덴또는몰리브덴합금을이용한배선의제조방법및이를이용한박막트랜지스터의제조방법
KR100472175B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
KR100477141B1 (ko) 금속막과그위에절연층을포함하는반도체장치의제조방법
KR100508036B1 (ko) 몰리브덴또는몰리브덴합금을이용한반도체장치의제조방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100750919B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100234893B1 (ko) 액정표시장치 및 그 제조방법
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR100695347B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100848102B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100767379B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US7081930B2 (en) Process for fabrication of a liquid crystal display with thin film transistor array free from short-circuit
KR100783696B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 11