KR101055209B1 - 액정표시장치 및 이의 제조방법 - Google Patents
액정표시장치 및 이의 제조방법 Download PDFInfo
- Publication number
- KR101055209B1 KR101055209B1 KR1020040117220A KR20040117220A KR101055209B1 KR 101055209 B1 KR101055209 B1 KR 101055209B1 KR 1020040117220 A KR1020040117220 A KR 1020040117220A KR 20040117220 A KR20040117220 A KR 20040117220A KR 101055209 B1 KR101055209 B1 KR 101055209B1
- Authority
- KR
- South Korea
- Prior art keywords
- electrode
- gate
- line
- layer
- data line
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 239000004973 liquid crystal related substance Substances 0.000 claims abstract description 69
- 239000000463 material Substances 0.000 claims abstract description 67
- 238000000034 method Methods 0.000 claims abstract description 57
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000007769 metal material Substances 0.000 claims description 8
- 230000000149 penetrating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 183
- 239000010408 film Substances 0.000 description 34
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 101100513400 Arabidopsis thaliana MIK1 gene Proteins 0.000 description 15
- 239000010409 thin film Substances 0.000 description 14
- 238000005530 etching Methods 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- 101150040546 PXL1 gene Proteins 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 238000002834 transmittance Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 101100214488 Solanum lycopersicum TFT2 gene Proteins 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000004380 ashing Methods 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- 101100214491 Solanum lycopersicum TFT3 gene Proteins 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 게이트 전극 및 화소전극을 동일 물질로 형성하여 공정수를 줄일 수 있는 액정표시장치 및 이의 제조방법에 관한 것으로, 기판상에 형성된 데이터 라인, 및 소스/드레인 전극; 상기 드레인 전극을 노출시키는 콘택홀을 갖고 상기 기판에 형성된 반도체층 및 게이트 절연막; 상기 소스 전극과 드레인 전극 사이에 위치한 게이트 절연막상에 형성된 게이트 전극; 상기 데이터 라인에 교차하는 방향으로 상기 게이트 절연막상에 형성된 게이트 라인; 상기 콘택홀을 통해 상기 드레인 전극에 연결되도록 화소영역에 형성되며, 상기 게이트 라인과 동일 물질로 이루어진 화소전극을 포함하여 구성된 것이다.
액정표시장치, IPS(In Plain Switching), 화소전극, 게이트 전극, 공통전극, 공통라인, 투명 전도막, 더미층
Description
도 1a 내지 도 1g는 종래의 회절노광을 사용한 액정표시장치의 제조방법을 나타낸 공정단면도
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 하부 기판에 대한 구성도
도 3a 내지 도 3c는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정단면도
도 4는 본 발명의 제 2 실시예에 따른 액정표시장치의 하부 기판에 대한 구성도
도 5a 내지 도 5c는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정단면도
도 6은 본 발명의 제 3 실시예에 따른 액정표시장치의 하부 기판에 대한 구성도
＊도면의 주요부에 대한 부호 설명
GL1 : 게이트 라인 DL1 : 데이터 라인
P1 : 화소영역 PXL1 : 화소전극
SE1 : 소스 전극 DE1 : 드레인 전극
GE1 : 게이트 전극 GP1 : 게이트 패드전극
DP1 : 데이터 패드전극 TFT1 : 박막트랜지스터
204 : 데이터 패드단자 C101 : 드레인 콘택홀
C102 : 더미 콘택홀 201 : 더미층
본 발명은 액정표시장치에 관한 것으로, 특히 게이트 전극 및 화소전극을 동일 물질로 형성하여 공정수를 줄일 수 있는 액정표시장치 및 이의 제조방법에 대한 것이다.
최근들어, 평판표시소자에 대한 연구가 활발한데, 그 중에서도 각광받고 있는 것으로 액정표시장치(Liquid Crystal Display Device;LCD), FED(Field Emission Display Device), ELD(Electro-luminescence Display Device), PDP(Plasma Display Pannels) 등이 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 장점으로 인하여 이동형 화상 표시장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송신호를 수신하여 디스플레이하는 텔레비전, 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같이 액정표시장치가 여러 분야에서 화면 표시장치로서의 역할을 하기 위해 여러 가지 기술적인 발전이 이루어 졌음에도 불구하고 화면 표시장치로서 화상의 품질을 높이는 작업은 상기 장점과 배치되는 면이 많이 있다.
따라서, 액정표시장치가 일반적인 화면 표시장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고 품위 화상을 얼마나 구현할 수 있는가에 발전의 관건이 걸려 있다고 할 수 있다.
이와 같은 액정표시장치는, 화상을 표시하는 액정패널과 상기 액정패널에 구동신호를 인가하기 위한 구동부로 크게 구분될 수 있으며, 상기 액정패널은 공간을 갖고 합착된 제 1 및 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 주입된 액정층으로 구성된다.
여기서, 상기 제 1 기판(TFT 어레이 기판)에는, 일정 간격을 갖고 일방향으로 배열되는 복수개의 게이트 라인과, 상기 각 게이트 라인과 수직한 방향으로 일정한 간격으로 배열되는 복수의 데이터 라인과, 상기 각 게이트 라인과 데이터 라인이 교차되어 정의된 각 화소영역에 매트릭스 형태로 형성되는 복수개의 화소 전극과 상기 게이트 라인의 신호에 의해 스위칭되어 상기 데이터 라인의 신호를 상기 각 화소 전극에 전달하는 복수개의 박막트랜지스터가 형성되어 있다.
그리고, 제 2 기판(컬러필터 기판)에는, 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층과, 컬러 색상을 표현하기 위한 R, G, B 컬러필터층과 화상을 구현하기 위한 공통 전극이 형성되어 있다.
이와 같은 상기 제 1 및 제 2 기판은 스페이서(spacer)에 의해 일정 공간을 갖고 시일재(sealant)에 의해 합착되고 상기 두 기판 사이에 액정이 형성된다.
한편, 상기 제 1 기판 및 제 2 기판은 다수개의 마스크(mask)를 사용하는 포토리쏘그라피(photolithography) 공정을 통해 제조되는데, 최근에는 박막트랜지스터의 공정수율을 높이기 위해 기존의 5 마스크 공정을 대체하여, 회절노광 방식을 적용한 4 마스크 공정을 주로 사용한다.
이하, 첨부된 도면을 참조하여 종래의 회절노광 방식을 적용한 4 마스크 공정을 사용하여, 액정표시장치의 제조방법을 상세히 설명하면 다음과 같다.
도 1a 내지 도 1g는 종래의 회절노광을 사용한 액정표시장치의 제조방법을 나타낸 공정단면도이다.
먼저, 도 1a에 도시된 바와 같이, 다수개의 화소영역을 갖는 기판(40)을 준비하여, 상기 기판(40)의 전면에 금속을 증착하고 포토 및 식각공정을 통해 선택적으로 패터닝하여, 상기 화소영역에 게이트 전극(GE)을 형성한다(제 1 마스크).
이어서, 도 1b에 도시된 바와 같이, 상기 게이트 전극(GE)을 포함한 상기 기판(40)의 전면에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 포함하는 게이트 절연막(GI), 진성 아몰퍼스 실리콘과 같은 반도체 물질(41), 불순물이 첨가된 아몰퍼스 실리콘과 같은 불순물 반도체 물질(42) 그리고, 크롬 또는 몰리브덴과 같은 금속층(43)을 연속으로 증착한다.
다음으로, 도 1c에 도시된 바와 같이, 상기 금속층(43)의 전면에 포토레지스트(PR)를 도포하고, 상기 포토레지스트(PR)를 회절마스크(M)를 통해 선택적으로 노 광하고 현상하여 패터닝한다. 여기서, 상기 회절마스크(M)에는 광을 투과시키는 투과부(m1)와, 광을 차단시키는 차단부(m2)와, 광의 일부분은 투과시키고 일부분은 차단시키는 슬릿으로 이루어진 회절부(m3)로 구성되어 있다. 여기서, 상기 회절부(m3)는 박막트랜지스터의 채널영역에 해당한다.
이와 같이 구성된 회절마스크(M)를 통하여 상기 포토레지스트(PR)에 자외선과 같은 광을 조사시키는 노광공정과, 노광된 기판을 현상액으로 현상하는 현상공정을 진행하면, 상기 투과부(m1)에 대응하는 포토레지스트(PR) 부분은 모두 제거되고, 상기 차단부(m2)에 대응하는 포토레지스트(PR) 부분은 그대로 남아있게 되며, 상기 회절부(m3)에 대응하는 포토레지스트(PR) 부분은 일정 두께만 제거된다.
통상적으로, 상기 회절부(m3)에 대응하는 포토레지스트(PR) 부분은 약 반정도의 두께가 남게 된다.
이후, 이와 같이 패터닝된 포토레지스트(PR)를 마스크로 하여 노출되는 금속층(43), 불순물 반도체 물질(42), 및 반도체 물질(41)을 식각공정을 통해 제거하면, 상기 게이트 전극(GE)의 상측의 게이트 절연막(GI)상에는, 차례로 반도체층(41a), 오믹콘택층(42a), 및 소스/드레인 금속층(44)이 형성된다(제 2 마스크).
이어서, 도 1d에 도시된 바와 같이, 상기 패터닝된 포토레지스트(PR)를 플라즈마처리 하여 애싱(ashing)한다.
상기 애싱공정에 의해 상기 패터닝된 포토레지스트(PR)의 전면이 동일한 수준으로 깎이며, 이때, 상기 회절부(m3)에 상응하는 포토레지스트(PR)의 두께는 상대적으로 얇기 때문에, 그 부분(회절부(m3) 대응하는 부분)이 제거되어 상기 소스/ 드레인 금속층(44)이 노출된다.
이어서, 애싱후 남은 포토레지스트(PR)를 마스크로 하여 상기 노출된 소스/드레인 금속층(44) 부분, 및 상기 소스/드레인 금속층(44)의 하측의 오믹콘택층(42a) 부분을 동시에 식각하여, 도 1e에 도시된 바와 같이, 상기 반도체층(41a)이 노출되도록 함으로써 채널영역을 형성한 후, 상기 포토레지스트(PR)를 제거한다. 이때, 상기 소스/드레인 금속층(44)이 분리되면서, 상기 반도체층(41a)의 채널영역을 제외한 양 가장자리를 중첩하는 소스 전극(SE) 및 드레인 전극(DE)이 형성된다.
이어서, 도 1f에 도시된 바와 같이, 상기 소스/드레인 전극(SE, DE)을 포함한 상기 기판(40)의 전면에 유기 절물질 등을 증착하여 보호층(45)을 형성하고, 이를 포토 및 식각공정을 통해 패터닝하여, 상기 드레인 전극(DE)의 일부를 노출시키는 드레인 콘택홀(C1)을 형성한다(제 3 마스크).
이후, 도 1g에 도시된 바와 같이, 상기 드레인 콘택홀(C1)통해 상기 드레인 전극(DE)에 전기적으로 연결되도록 상기 보호층(45)의 전면에 투명 전도막을 증착하고, 이를 포토 및 식각공정을 통해 패터닝하여, 상기 화소영역(P)에 화소전극(46)을 형성한다(제 4 마스크).
그러나, 상기와 같은 4마스크 공정시에도 마스크 수가 많기 때문에, 공정수율이 떨어지는 문제점이 여전히 발생하였다.
더불어, 이와 같이, 회절노광이 적용된 4 마스크 공정을 사용하게 되면 상기 마스크 수를 저감할 수는 있으나, 포토레지스트를 애싱한후, 상기 애싱된 포토레지스트를 마스크로 하여 노출되는 박막트랜지스터의 채널영역의 금속층 및 불순물 반 도체층을 제거하는 식각공정의 균일도가 떨어지는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 게이트 전극, 화소전극을 동일 물질로 형성하고, 게이트 전극을 게이트 절연막 개재하에 소스/드레인 전극의 상부에 형성함으로써, 공정수를 줄일 수 있고 식각공정의 균일성을 확보할 수 있는 액정표시장치 및 이의 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치는, 기판상에 형성된 데이터 라인, 및 소스/드레인 전극; 상기 드레인 전극을 노출시키는 콘택홀을 갖고 상기 기판에 형성된 반도체층 및 게이트 절연막; 상기 소스 전극과 드레인 전극 사이에 위치한 게이트 절연막상에 형성된 게이트 전극; 상기 데이터 라인에 교차하는 방향으로 상기 게이트 절연막상에 형성된 게이트 라인; 상기 콘택홀을 통해 상기 드레인 전극에 연결되도록 화소영역에 형성되며, 상기 게이트 라인과 동일 물질로 이루어진 화소전극을 포함하여 구성된 것을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 또 다른 액정표시장치는, 기판상에 형성된 데이터 라인, 및 소스/드레인 전극; 상기 드레인 전극을 노출시키는 콘택홀을 갖고 상기 기판에 형성된 반도체층 및 게이트 절연막; 상기 소스 전극과 드레인 전극 사이에 위치한 게이트 절연막상에 형성된 게이트 전극; 상기 데이터 라인에 교차하는 방향으로 상기 게이트 절연막상에 형성된 게이트 라인; 콘택홀을 통해 상기 드레인 전극에 연결되도록, 화소영역에 형성되며 상기 게 이트 라인과 동일 물질로 이루어진 다수개의 화소전극들; 및, 상기 각 화소전극들 사이에 위치하며, 상기 게이트 라인과 동일 물질로 이루어진 다수개의 공통전극들을 포함하여 구성되는 것을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 액정표시장치의 제조방법은, 다수개의 화소영역을 구비한 기판을 준비하는 단계; 상기 기판상에 소스/드레인 전극, 및 데이터 라인을 형성하는 단계; 상기 소스/드레인 전극, 및 데이터 라인을 포함한 상기 기판의 전면에 차례로 반도체층 및 절연막을 형성하는 단계; 상기 절연막 및 반도체층을 관통하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계; 상기 소스 전극의 소정부분, 및 상기 드레인 전극의 소정부분을 중첩하도록 상기 절연막상에 게이트 전극을 형성함과 동시에, 상기 데이터 라인에 교차하도록 게이트 라인을 형성하는 단계; 상기 게이트 라인과 동일 물질로 이루어지며, 상기 콘택홀을 통해 노출된 드레인 전극에 연결되도록 상기 화소영역에 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 또 다른 액정표시장치의 제조방법은, 다수개의 화소영역을 구비한 기판을 준비하는 단계; 상기 기판상에 소스/드레인 전극, 데이터 라인, 및 더미층을 형성하는 단계; 상기 소스/드레인 전극, 데이터 라인, 및 더미층을 포함한 상기 기판의 전면에 차례로 반도체층 및 절연막을 형성하는 단계; 상기 절연막 및 반도체층을 관통하여 상기 드레인 전극을 노출시키는 제 1 콘택홀, 및 상기 더미층을 노출시키는 제 2 콘택홀을 형성하는 단계; 상기 소스 전극의 소정부분, 및 상기 드레인 전극의 소정부분을 중첩하도 록 상기 절연막상에 게이트 전극을 형성하고, 상기 제 2 콘택홀을 통해 상기 더미층에 연결되도록 상기 데이터 라인에 교차하는 방향으로 게이트 라인을 형성하는 단계; 및, 상기 게이트 라인과 동일 물질로 이루어지며, 상기 제 1 콘택홀을 통해 노출된 드레인 전극에 연결되도록 상기 화소영역에 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 또 다른 액정표시장치의 제조방법은, 다수개의 화소영역을 구비한 기판을 준비하는 단계; 상기 기판상에 소스/드레인 전극, 및 데이터 라인을 형성하는 단계; 상기 소스/드레인 전극, 및 데이터 라인을 포함한 상기 기판의 전면에 차례로 반도체층 및 절연막을 형성하는 단계; 상기 절연막 및 반도체층을 관통하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계; 상기 소스 전극의 소정부분, 및 상기 드레인 전극의 소정부분을 중첩하도록 상기 절연막상에 게이트 전극을 형성함과 동시에, 상기 데이터 라인에 교차하는 방향으로 게이트 라인을 형성하는 단계; 및, 상기 게이트 라인과 동일 물질로 이루어지며, 상기 콘택홀을 통해 노출된 드레인 전극에 연결되도록 상기 화소영역에 다수개의 화소전극을 형성함과 동시에, 상기 게이트 라인과 동일 물질로 이루어지며, 상기 화소전극 사이에 위치하도록 다수개의 공통전극을 형성하는 단계를 포함하여 이루어지는 것을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 또 다른 액정표시장치의 제조방법은, 다수개의 화소영역을 구비한 기판을 준비하는 단계; 상기 기판상에 소스/드레인 전극, 데이터 라인, 및 더미층을 형성하는 단계; 상기 소스/드레 인 전극, 및 데이터 라인을 포함한 상기 기판의 전면에 차례로 반도체층 및 절연막을 형성하는 단계; 상기 절연막 및 반도체층을 관통하여 상기 드레인 전극을 노출시키는 제 1 콘택홀, 및 상기 더미층을 노출시키는 제 2 콘택홀을 형성하는 단계; 상기 소스 전극의 소정부분, 및 상기 드레인 전극의 소정부분을 중첩하도록 상기 절연막상에 게이트 전극을 형성하고, 상기 제 2 콘택홀을 통해 상기 더미층에 연결되도록 상기 데이터 라인에 교차하는 방향으로 게이트 라인을 형성하는 단계; 및, 상기 게이트 라인과 동일 물질로 이루어지며, 상기 제 1 콘택홀을 통해 노출된 드레인 전극에 연결되도록 상기 화소영역에 다수개의 화소전극을 형성함과 동시에, 상기 게이트 라인과 동일 물질로 이루어지며, 상기 화소전극 사이에 위치하도록 다수개의 공통전극을 형성하는 단계를 포함하여 이루어지는 것을 그 특징으로 한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명에 따른 또 다른 액정표시장치의 제조방법은, 다수개의 화소영역을 구비한 기판을 준비하는 단계; 상기 기판상에 소스/드레인 전극, 데이터 라인 및 더미층을 형성하는 단계; 상기 소스/드레인 전극, 및 데이터 라인을 포함한 상기 기판의 전면에 차례로 반도체층 및 절연막을 형성하는 단계; 상기 절연막 및 반도체층을 관통하여 상기 드레인 전극을 노출시키는 제 1 콘택홀, 및 상기 더미층을 노출시키는 제 2 콘택홀을 형성하는 단계; 상기 소스 전극의 소정부분, 및 상기 드레인 전극의 소정부분을 중첩하도록 상기 절연막상에 게이트 전극을 형성함과 동시에, 상기 데이터 라인에 교차하도록 게이트 라인을 형성하는 단계; 및, 상기 게이트 라인과 동일 물질로 이루어지며 상기 제 1 콘택홀을 통해 노출된 드레인 전극에 연결되도록 상기 화소영역에 다수개의 화소전극을 형성하고, 상 상기 게이트 라인과 동일 물질로 이루어지며 상기 화소전극 사이에 위치하도록 다수개의 공통전극을 형성하고, 상기 게이트 라인과 동일 물질로 이루어지며 상기 공통전극들에 일측이 연결됨과 아울러, 상기 제 2 콘택홀을 통해 상기 더미층과 연결되는 공통라인을 형성하는 단계를 포함하여 이루어지는 것을 그 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 따른 액정표시장치 및 이의 제조방법을 상세히 설명하면 다음과 같다.
도 2는 본 발명의 제 1 실시예에 따른 액정표시장치의 하부 기판에 대한 구성도이다.
본 발명의 제 1 실시예에 따른 액정표시장치의 하부 기판에는, 도 2에 도시된 바와 같이, 매트릭스 형태로 배열된 다수개의 화소영역(P1)을 정의하기 위해 다수개의 게이트 라인(GL1)들 및 다수개의 데이터 라인(DL1)들이 서로 수직교차하도록 배열되어 있으며, 상기 화소영역(P1)에는 상기 게이트 라인(GL1)과 동일물질로 이루어진 화소전극(PXL1)이 형성되어 있다.
그리고, 상기 게이트 라인(GL1)과 데이터 라인(DL1)이 교차하는 부근에는 박막트랜지스터(TFT1)가 구비되어 있다. 구체적으로, 상기 박막트랜지스터(TFT1)는 상기 게이트 라인(GL1)으로 상기 화소영역(P1)으로 돌출된 게이트 전극(GE1), 상기 데이터 라인(DL1)으로부터 상기 화소영역(P1)으로 돌출된 소스/드레인 전극(SE1, DE1), 그리고 반도체층(도시되지 않음)으로 이루어진다. 여기서, 상기 소스 전극(SE1)과 드레인 전극(DE1)은 서로 분리되어 상기 게이트 전극(GE1)의 양 가장자리 를 중첩하도록 형성된다.
또한, 상기 게이트 라인(GL1)의 끝단에는 상기 게이트 라인(GL1)의 선폭보다 더 큰 선폭을 갖는 게이트 패드전극이 형성되며, 상기 데이터 라인(DL1)의 끝단에는 상기 데이터 라인(DL1)의 선폭보다 더 큰 선폭을 갖는 데이터 패드전극(DP1)이 형성된다. 그리고, 상기 데이터 패드전극(DP1)의 상부에는 데이터 패드 콘택홀(C104)을 통해 상기 데이터 패드전극(DP2)과 연결되는 데이터 패드단자(204)가 형성되어 있다.
여기서, 상술한 바와 같이, 본 발명의 제 1 실시예에서는 마스크 수를 줄이기 위해 상기 게이트 라인(GL1)과 상기 화소전극(PXL1)을 동일 물질로 형성하는데, 이때, 상기 화소영역(P1)의 광투과율을 떨어뜨리지 않기 위해서, 본 발명에서는 상기 게이트 라인(GL1)과 상기 화소전극(PXL1)을 모두 투명 전도막(ITO; Iindium Tin Oxide)을 사용하여 형성하였다.
한편, 상기 투명 전도막은 광투과율이 높아서 상기 화소전극(PXL1)의 재료로서는 적당하지만, 일반적인 금속보다 전기적 저항성분이 강하므로, 상기 게이트 라인(GL1)의 재료로서 부적당할 수 있다. 따라서, 본 발명에서는 상기 게이트 라인(GL1)의 하부에, 상기 게이트 라인(GL1)과 접촉하도록 금속재질의 더미층(201)을 더 형성하여 상대적으로 상기 게이트 라인(GL1)의 두께를 증가시킴으로써, 상기 저항성분을 감소시킬 수 있다.
즉, 상기 더미층(201)은 상기 데이터 라인(DL1)과 동일 물질, 즉 금속으로 이루어지며, 상기 게이트 라인(GL1)의 하부에서 더미 콘택홀(C102)을 통해 상기 게 이트 라인(GL1)에 연결된다.
여기서, 상기 더미층(201)은 상기 게이트 라인(GL1)과 동일한 형상을 갖기 때문에, 상기 더미층(201)도 상기 데이터 라인(DL1)에 수직교차하게 배열되는데, 이때, 상기 더미층(201)과 상기 데이터 라인(DL1)은 동일 물질이므로, 상기 더미층(201)의 일부분, 즉 상기 더미층(201)과 데이터 라인(DL1)이 교차하는 상기 더미층(201)의 일부분은 단선된다. 이는, 상기 더미층(201)과 상기 데이터 라인(DL1)이 서로 단락되지 않도록하기 위함이다,
또한, 상기 더미층(201)은 상기 게이트 패드전극의 하부에도, 상기 게이트 패드전극과 동일한 형상을 갖도록 형성되며, 상기 더미층(201)은 상기 게이트 패드전극과 게이트 패드 콘택홀을 통해 서로 연결된다.
한편, 본 발명의 제 1 실시예에 따른 액정표시장치는, 액정층을 사이에 두고 상기와 같이 구성된 하부 기판과 대향하는 상부 기판을 더 포함한다.
여기서, 상기 상부 기판에는 상기 화소영역(P1)을 제외한 부분의 빛을 차단하기 위한 블랙매트릭스층과, 컬러 색상을 표현하기 위한 R, G, B 컬러필터층과, 화상을 구현하기 위한 공통 전극이 형성되어 있다.
이와 같이 구성된 본 발명의 제 1 실시예에 따른 액정표시장치는 상기 하부 기판의 화소전극(PXL1)과 상부 기판의 공통전극간의 수직전계에 의해서 구동된다.
이와 같이 구성된 본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법을 상세히 설명하면 다음과 같다.
도 3a 내지 도 3c는 본 발명의 제 1 실시예에 따른 액정표시장치의 제조방법 을 나타낸 공정단면도이다.
먼저, 도 3a에 도시된 바와 같이, 다수개의 화소영역(P1)을 갖는 기판(200)을 준비한다. 그리고, 상기 기판(200)의 전면에 크롬 또는 몰리브덴과 같은 금속층을 증착하고, 상기 금속층을 포함한 기판(200)의 전면에 불순물 반도체층을 증착한다.
이후, 상기 금속층 및 불순물 반도체층을 포토 및 식각공정을 통해 한꺼번에 패터닝하여, 데이터 라인(DL1)(도 2 참조), 소스 전극(SE1), 드레인 전극(DE1), 데이터 패드전극(DP1), 및 더미층(201)을 형성함과 동시에, 상기 열거한 각 패턴(데이터 라인(DL1), 소스 전극(SE1), 드레인 전극(DE1), 데이터 패드전극(DP1), 및 더미층(201))의 상부에 각각 오믹콘택층(202)을 형성한다(제 1 마스크).
여기서, 상기 데이터 라인(DL1)은 상기 기판(200)상에 일방향으로 형성되고, 상기 소스 전극(SE1)은 상기 데이터 라인(DL1)으로부터 소정 길이로 돌출되어 상기 화소영역(P1)에 형성되고, 상기 드레인 전극(DE1)은 상기 소스 전극(SE1)과 소정 간격 이격되어 상기 화소영역(P1)에 형성되며, 상기 데이터 패드전극(DP1)은 상기 데이터 라인(DL1)의 끝단에 형성된다. 또한, 상기 더미층(201)은 이후 후술할 게이트 라인(GL1)이 형성될 부분 및 게이트 패드전극이 형성될 부분에 대응되는 영역에 형성된다.
이때, 상기 더미층(201)과 상기 데이터 라인(DL1)은 서로 수직교차하게 형성되므로, 상기 제 1 더미층(201)은 상기 데이터 라인(DL1)과 교차하는 부분에서 단선되도록 형성된다.
한편, 상술한 바와 같이, 상기 데이터 라인(DL1)의 상부면, 소스 전극(SE1)의 상부면, 드레인 전극(DE1)의 상부면, 데이터 패드전극(DP1)의 상부면, 및 더미층(201)의 상부면에는 각각 오믹콘택층(202)이 형성되는데, 이때, 상기 데이터 라인(DL1), 소스 전극(SE1), 상기 데이터 패드전극(DP1)은 일체로 구성되므로, 상기 데이터 라인(DL1)상에 형성된 오믹콘택층(202), 상기 소스 전극(SE1)상에 형성된 오믹콘택층(202), 상기 데이터 패드전극(DP1)에 형성된 오믹콘택층(202)도 일체로 구성된다.
한편, 상기 더미층(201)에 형성된 오믹콘택층(202)은 상기 더미층(201)과 동일한 형상을 가지며, 상기 오믹콘택층(202)은 상기 더미층(201)이 단선된 부분에서 동일하게 단선된다.
이어서, 도 3b에 도시된 바와 같이, 상기 데이터 라인(DL1), 소스 전극(SE1), 드레인 전극(DE1), 데이터 패드전극(DP1), 및 더미층(201)을 포함한 기판(200)의 전면에 진성 아몰퍼스 실리콘과 같은 반도체 물질을 증착하여 반도체층(203)을 형성하고, 상기 반도체층(203)을 포함한 기판(200)의 전면에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 증착하여 게이트 절연막(GI1)을 형성한다.
다음으로, 상기 게이트 절연막(GI1), 반도체층(203), 및 오믹콘택층(202)을 식각하여, 상기 드레인 전극(DE1)을 노출시키는 드레인 콘택홀(C101), 상기 데이터 패드전극(DP1)을 노출시키는 데이터 패드 콘택홀(C104), 상기 더미층(201)을 노출시키는 더미 콘택홀(C102)을 형성한다(제 2 마스크).
다음으로, 도 3c에 도시된 바와 같이, 상기 게이트 절연막(GI1)을 포함한 기판(200)의 전면에 투명 전도막(ITO)을 증착하고, 이를 포토 및 식각공정을 통해 패터닝하여, 게이트 라인(GL1), 게이트 전극(GE1), 게이트 패드전극(GP1), 데이터 패드단자(204), 및 화소전극(PXL1)을 형성한다(제 3 마스크).
여기서, 상기 게이트 라인(GL1)은 상기 데이터 라인(DL1)에 수직교차하도록 일방향으로 상기 게이트 절연막(GI1)상에 형성되며, 상기 게이트 전극(GE1)은 상기 게이트 라인(GL1)으로부터 소정 길이로 돌출되어 상기 박막화소영역(P1)에 형성된다. 이때, 상기 게이트 전극(GE1)은 상기 소스 전극(SE1)의 소정부분, 및 드레인 전극(DE1)의 소정부분을 중첩하도록 상기 게이트 절연막(GI1)상에 형성된다.
그리고, 상기 게이트 라인(GL1)의 끝단에는 게이트 패드전극(GP1)이 형성되는데, 상기 게이트 라인(GL1) 및 상기 게이트 패드전극(GP1)은, 이전에 각각 형성되었던 더미층(201)과 상기 더미 콘택홀(C102)을 통해 서로 연결된다.
한편, 상기 게이트 패드전극(GP1) 자체가 투명 전도막으로 형성되기 때문에, 상기 게이트 패드전극(GP1)에 연결되는 별도의 게이트 패드단자는 필요하지 않다.
또한, 상기 데이터 패드단자(204)는 상기 데이터 패드 콘택홀(C104)을 통해 상기 데이터 패드전극(DP1)에 연결된다. 여기서, 상기 데이터 패드단자(204)는 상기 데이터 패드전극(DP1)과 동일한 형상을 갖는다.
또한, 상기 화소전극(PXL1)은 상기 드레인 콘택홀(C101)을 통해 상기 드레인 전극(DE1)에 연결되도록, 상기 화소영역(P1)의 게이트 절연막(GI1)상에 형성된다.
한편, 상기 게이트 라인(GL1)의 저항성분을 최대한 감소시키기 위해서는 상 기 게이트 라인(GL1)과 더미층(201)간의 접촉면적을 최대한 증가시키는 것이 중요한데, 이를 위해서 상기 더미 콘택홀(C102)의 크기를 상기 게이트 라인(GL1)의 선폭 및 길이가 허용하는 범위내에서 최대한 크게 형성하거나, 또는 ,도 2에 도시된 바와 같이, 상기 허용 범위 내에서 최대한 많이 형성하는 것이 바람직하다.
이와 같이 제조된 기판(200)(하부 기판(200))은, 도면에 도시하지 않았지만, 상술한 바와 같은 상부 기판(200)과 액정층을 사이에 두고 서로 합착된다.
이상에서 설명한 바와 같은 본 발명의 제 1 실시예에 따른 액정표시장치는 TN(Twisted Nematic)모드의 액정표시장치이며, 이후 후술할 본 발명의 제 2 실시예에 따른 액정표시장치는 IPS(In-Plain Switching) 모드의 액정표시장치로서, 상기 액정표시장치에는 하부 기판에 화소전극과 공통전극이 모두 형성되어 있다. 즉, 상기 IPS 모드의 액정표시장치는 상기 화소전극과 공통전극간의 수평전계에 의해서 구동된다.
이하, 첨부된 도면을 참조하여 본 발명의 제 2 실시예에 따른 액정표시장치를 상세히 설명하면 다음과 같다.
도 4는 본 발명의 제 2 실시예에 따른 액정표시장치의 하부 기판에 대한 구성도이다.
본 발명의 제 2 실시예에 따른 액정표시장치의 하부 기판에는, 도 4에 도시된 바와 같이, 매트릭스 형태로 배열된 다수개의 화소영역(P2)을 정의하기 위해 다수개의 게이트 라인(GL2)들 및 다수개의 데이터 라인(DL2)들이 서로 수직교차하도록 배열되어 있으며, 상기 게이트 라인(GL2)과 데이터 라인(DL2)이 교차하는 부근 에는 박막트랜지스터(TFT2)가 형성되어 있다.
구체적으로, 상기 박막트랜지스터(TFT2)는 상기 게이트 라인(GL2)으로 상기 화소영역(P2)으로 돌출된 게이트 전극(GE2), 상기 데이터 라인(DL2)으로부터 상기 화소영역(P2)으로 돌출된 소스/드레인 전극(SE2, DE2), 그리고 반도체층(도시되지 않음)으로 이루어진다. 여기서, 상기 소스 전극(SE2)과 드레인 전극(DE2)은 서로 분리되어 상기 게이트 전극(GE2)의 양 가장자리를 중첩하도록 형성된다.
한편, 상기 화소영역(P2)에는 상기 게이트 라인(GL2)과 동일물질로 이루어진 다수개의 화소전극(PXL2)들이 일정간격을 갖고 일방향으로 배열되어 있다. 구체적으로, 상기 화소전극(PXL2)들은 상기 게이트 라인(GL2)에 평행하도록 배열되어 있으며, 상기 화소전극(PXL2)들은 일측 끝단이 서로 연결되어 있으며, 상기 연결된 끝단은 드레인 콘택홀(C201)을 통해 상기 드레인 전극(DE2)에 연결된다. 다시말하면, 상기 화소전극(PXL2)들은 콤(comb)형태를 이루고 있다.
또한, 상기 각 화소영역(P2)에는 상기 게이트 라인(GL2)과 동일 물질로 이루어진 다수개의 공통전극(CE2)들이 일정간격을 갖고 일방향으로 배열되어 있다. 즉, 상기 공통전극(CE2)들은 상기 게이트 라인(GL2)에 평행하도록 배열됨과 아울러, 상기 각 화소전극(PXL2)들간에 배열되고, 그들의 일측 끝단은 서로 연결되며, 상기 연결된 끝단은 공통라인(CL2)에 연결된다. 다시말하면, 상기 공통전극(CE2)들도 콤(comb)형태를 이루고 있다. 여기서, 상기 공통라인(CL2)은 상기 게이트 라인(GL2)과 동일 물질로 이루어지며, 상기 수평방향으로 배열된 화소영역(P2)간을 가로지르며 형성된다. 즉, 상기 공통라인(CL2)은 상기 데이터 라인(DL2)에 수직한 방향으로 배열되어 있다.
또한, 상기 게이트 라인(GL2)의 끝단에는 상기 게이트 라인(GL2)의 선폭보다 더 큰 선폭을 갖는 게이트 패드전극(GP2)이 형성되며, 상기 데이터 라인(DL2)의 끝단에는 상기 데이터 라인(DL2)의 선폭보다 더 큰 선폭을 갖는 데이터 패드전극(DP2)이 형성된다. 그리고, 상기 데이터 패드전극(DP2)의 상부에는 데이터 패드 콘택홀(C203)을 통해 상기 데이터 패드전극(DP2)과 연결되는 데이터 패드단자(404)가 형성되어 있다.
여기서, 상술한 바와 같이, 본 발명의 제 2 실시예에서는 마스크 수를 줄이기 위해 상기 게이트 라인(GL2), 화소전극(PXL2), 공통전극(CE2), 및 공통라인(CL2)을 동일 물질로 형성하는데, 이때, 상기 화소영역(P2)의 광투과율을 떨어뜨리지 않기 위해서, 본 발명의 제 2 실시예에서는 상기 게이트 라인(GL2)과 상기 화소전극(PXL2), 공통전극(CE2), 및 공통라인(CL2)을 모두 투명 전도막(ITO; Iindium Tin Oxide)을 사용하여 형성하였다.
한편, 상기 투명 전도막은 광투과율이 높아서 상기 화소전극(PXL2)의 재료로서는 적당하지만, 일반적인 금속보다 전기적 저항성분이 강하므로, 상기 게이트 라인(GL2) 및 공통라인(CL2)의 재료로서 부적당할 수 있다.
따라서, 본 발명에서는 상기 투명 전도막 재질로 이루어진 게이트 라인(GL2)에 연결되는 금속재질의 제 1 더미층(401)을 더 형성하여 상대적으로 상기 게이트 라인(GL2)의 두께를 증가시킴으로써, 상기 게이트 라인(GL2)의 저항성분을 감소시킬 수 있다. 더불어, 상기 투명 전도막 재질로 이루어진 공통라인(CL2)에 연결되는 금속재질의 제 2 더미층(409)을 더 형성하여 상대적으로 상기 공통라인(CL2)의 두께를 증가시킴으로써, 상기 공통라인(CL2)의 저항성분을 감소시킬 수 있다.
한편, 본 발명의 제 2 실시예에 따른 액정표시장치는, 액정층을 사이에 두고 상기 하부 기판과 대향하는 상부 기판(도시되지 않음)을 더 포함한다.
여기서, 도면에 도시하지 않았지만, 상기 상부 기판에는 상기 화소영역(P2)을 제외한 부분의 빛을 차단하기 위한 블랙매트릭스층과, 컬러 색상을 표현하기 위한 R, G, B 컬러필터층과, 상기 컬러필터층의 단차를 평탄화함과 동시에 상기 액정층이 상기 컬러필터층의 안료에 의해서 오염되는 것을 방지하기 위한 오버코트층이 구성되어 있다.
이와 같이 구성된 본 발명의 제 2 실시예에 따른 액정표시장치는 상기 화소전극(PXL2)들과 공통전극(CE2)들이 상기 게이트 라인(GL2)에 평행하도록 배열되어 있어서, 도 4에 도시된 화살표 방향으로 전계가 발생한다.
이와 같이 구성된 본 발명의 제 2 실시예에 따른 액정표시장치의 제조방법을 상세히 설명하면 다음과 같다.
도 5a 내지 도 5c는 본 발명의 제 2 실시예에 따른 액정표시장치의 제조방법을 나타낸 공정단면도이다.
먼저, 도 5a에 도시된 바와 같이, 다수개의 박막트랜지스터(TFT2)부, 및 다수개의 화소영역(P2)을 갖는 기판(400)을 준비한다. 그리고, 상기 기판(400)의 전면에 크롬 또는 몰리브덴과 같은 금속층을 증착한 후, 상기 금속층을 포함한 기판(400)의 전면에 불순물 반도체층을 증착한다.
이후, 상기 금속층과 불순물 반도체층을 포토 및 식각공정을 통해 한꺼번에 패터닝하여, 데이터 라인(DL2), 소스 전극(SE2), 드레인 전극(DE2), 데이터 패드전극(DP2), 제 1 더미층(401), 및 제 2 더미층(409)을 형성함과 동시에, 상기 열거한 각 패턴(데이터 라인(DL2), 소스 전극(SE2), 드레인 전극(DE2), 데이터 패드전극(DP2), 제 1 더미층(401), 및 제 2 더미층(409))상에 오믹콘택층(402)을 형성한다(제 1 마스크).
여기서, 상기 데이터 라인(DL2)은 상기 기판(400)상에 일방향으로 형성되고, 상기 소스 전극(SE2)은 상기 데이터 라인(DL2)으로부터 소정 길이로 돌출되어 상기 화소영역(P2) 형성되고, 상기 드레인 전극(DE2)은 상기 소스 전극(SE2)과 소정 간격 이격되어 상기 화소영역(P2)에 형성되며, 상기 데이터 패드전극(DP2)은 상기 데이터 라인(DL2)의 끝단에 형성된다.
그리고, 상기 제 1 더미층(401)은 이후 후술할 게이트 라인(GL2)이 형성될 부분 및 게이트 패드전극(GP2)이 형성될 부분에 대응되는 영역에 형성된다. 이때, 상기 제 1 더미층(401)과 상기 데이터 라인(DL2)은 동일 물질로 형성되므로, 상기 제 1 더미층(401)의 일부분, 즉 상기 제 1 더미층(401)과 상기 데이터 라인(DL2)이 교차하는 부분은 단선된다.
또한, 상기 제 2 더미층(409)은 이후 후술할 공통라인(CL2)이 형성될 부분에 대응되는 영역에 형성된다. 이때, 상기 제 2 더미층(409)과 상기 데이터 라인(DL2)은 동일 물질로 형성되므로, 상기 제 2 더미층(409)의 일부분, 즉 상기 제 2 더미층(409)과 상기 데이터 라인(DL2)이 교차하는 부분은 단선된다.
한편, 상술한 바와 같이, 상기 데이터 라인(DL2)의 상부면, 소스 전극(SE2)의 상부면, 드레인 전극(DE2)의 상부면, 데이터 패드전극(DP2)의 상부면, 제 1 더미층(401)의 상부면, 및 제 2 더미층(409)의 상부면에는 각각 오믹콘택층(402)이 형성되는데, 이때, 상기 데이터 라인(DL2), 소스 전극(SE2), 상기 데이터 패드전극(DP2)은 일체로 구성되므로, 상기 데이터 라인(DL2)상에 형성된 오믹콘택층(402), 상기 소스 전극(SE2)상에 형성된 오믹콘택층(402), 상기 데이터 패드전극(DP2)상에 형성된 오믹콘택층(402)도 일체로 구성된다.
한편, 상기 제 1 더미층(401)에 형성된 오믹콘택층(402)은 상기 제 1 더미층(401)과 동일한 형상을 가지며, 상기 오믹콘택층(402)는 상기 제 1 더미층(401)이 단선된 부분에서 동일하게 단선된다. 이와 마찬가지로, 상기 제 2 더미층(409)에 형성된 오믹콘택층(402)은 상기 제 2 더미층(409)과 동일한 형상을 가지며, 상기 오믹콘택층(402)은 상기 제 2 더미층(409)이 단선된 부분에서 동일하게 단선된다.
이어서, 도 5b에 도시된 바와 같이, 상기 데이터 라인(DL2), 소스 전극(SE2), 드레인 전극(DE2), 데이터 패드전극(DP2), 제 1 더미층(401), 및 제 2 더미층(409)을 포함한 기판(400)의 전면에 진성 아몰퍼스 실리콘과 같은 반도체 물질을 증착하여 반도체층(403)을 형성하고, 상기 반도체층(403)을 포함한 기판(400)의 전면에 산화 실리콘(SiOx) 혹은 질화 실리콘(SiNx)과 같은 절연물질을 증착하여 게이트 절연막(GI2)을 형성한다.
다음으로, 상기 게이트 절연막(GI2), 반도체층(403), 및 오믹콘택층(402)을 식각하여, 상기 드레인 전극(DE2)의 일부를 노출시키는 드레인 콘택홀(C201), 상기 데이터 패드전극(DP2)의 일부를 노출시키는 데이터 패드 콘택홀(C203), 상기 제 1 더미층(401)의 일부를 노출시키는 제 1 더미 콘택홀(C202), 및 상기 제 2 더미층(409)의 일부를 노출시키는 제 2 더미 콘택홀(C204)을 형성한다(제 2 마스크).
다음으로, 도 5c에 도시된 바와 같이, 상기 게이트 절연막(GI2)을 포함한 기판(400)의 전면에 투명 전도막(ITO; Indium Tin Oxide)을 증착하고, 이를 포토 및 식각공정을 통해 패터닝하여, 게이트 라인(GL2), 게이트 전극(GE2), 게이트 패드전극(GP2), 데이터 패드단자(404), 공통전극(CE2), 공통라인(CL2), 및 화소전극(PXL2)을 형성한다(제 3 마스크).
여기서, 상기 게이트 라인(GL2)은 상기 데이터 라인(DL2)에 수직교차하도록 기판(400)상에 일방향으로 배열되도록 상기 게이트 절연막(GI2)상에 형성되며, 상기 게이트 전극(GE2)은 상기 게이트 라인(GL2)으로부터 소정 길이로 돌출되어 상기 박막트랜지스터(TFT2)부에 형성된다. 이때, 상기 게이트 전극(GE2)은 상기 소스 전극(SE2)의 소정부분 및 드레인 전극(DE2)의 소정부분을 중첩하도록 상기 게이트 절연막(GI2)상에 형성된다.
그리고, 상기 게이트 라인(GL2)의 끝단에는 게이트 패드전극(GP2)이 형성되는데, 상기 게이트 라인(GL2) 및 상기 게이트 패드전극(GP2)은, 이전에 데이터 라인(DL2)과 동일한 물질로 형성되었던 제 1 더미층(401)과 상기 제 1 더미 콘택홀(C202)을 통해 서로 연결된다.
여기서, 상기 게이트 패드전극(GP2) 자체가 투명 전도막으로 이루어지기 때문에, 상기 게이트 패드전극(GP2)에 연결되는 별도의 게이트 패드단자는 필요없다.
또한, 상기 공통라인(CL2)은 수평방향으로 배열된 화소영역(P2)들을 가로지르도록 일방향으로 형성되며, 제 2 더미층(409)과 상기 제 2 더미 콘택홀(C204)을 통해 서로 연결된다.
또한, 상기 데이터 패드단자(404)는 상기 데이터 패드 콘택홀(C203)을 통해 상기 데이터 패드전극(DP2)에 연결된다. 상기 데이터 패드단자(404)는 상기 데이터 패드전극(DP2)과 동일한 형상을 갖는다.
또한, 상기 화소전극(PXL2)은 상기 드레인 콘택홀(C201)을 통해 상기 드레인 전극(DE2)에 연결되도록, 상기 화소영역(P2)의 게이트 절연막(GI2)상에 형성된다.
한편, 상기 게이트 라인(GL2)의 저항성분을 최대한 감소시키기 위해서는 상기 게이트 라인(GL2)과 제 1 더미층(401)간의 접촉면적을 최대한 증가시키는 것이 중요한데, 이를 위해서 상기 제 1 더미 콘택홀(C202)의 크기를 상기 게이트 라인(GL2)의 선폭 및 길이가 허용하는 범위내에서 최대한 크게 형성하거나, 또는, 도 4에 도시된 바와 같이, 상기 허용 범위내에서 최대한 많이 형성하는 것이 바람직하다.
또한, 상기 제 1 더미층(401)의 두께를 최대한 두껍게 증착하여, 상기 게이트 라인(GL2)의 저항성분을 더욱 감소시킬 수 있다.
이와 동일한 방식으로, 상기 공통라인(CL2)의 저항성분을 최대한 감소시키기 위해서는 상기 공통라인(CL2)과 제 2 더미층(409)간의 접촉면적을 최대한 증가시키는 것이 중요한데, 이를 위해서 상기 제 2 더미 콘택홀(C204)의 크기를 상기 공통라인(CL2)의 선폭 및 길이가 허용하는 범위내에서 최대한 크게 형성하거나, 또는, 도 4에 도시된 바와 같이, 상기 허용 범위내에서 최대한 많이 형성하는 것이 바람직하다.
또한, 일반적인 IPS 방식의 액정표시장치는 상기 공통전극(CE2)이 금속으로 되어 있어 투과율이 낮으므로 이를 두껍게 형성하는데는 한계가 있지만, 본 발명의 제 2 실시예에 따른 액정표시장치는 상기 화소전극(PXL2)과 공통전극(CE2)이 모두 투명 전도막으로 이루어지기 때문에 그의 크기를 종래보다 더 두껍게 형성할 수 있다. 이와 같이, 상기 화소전극(PXL2)과 공통전극(CE2)의 두께를 최대한 두껍게 함으로써, 상기 화소전극(PXL2)의 저항성분과 상기 공통전극(CE2)의 저항성분을 줄일 수 있다.
이와 같이 제조된 기판(400)(하부 기판(400))은, 도면에 도시하지 않았지만, 상술한 바와 같은 상부 기판(400)과 액정층을 사이에 두고 서로 합착된다.
한편, 상기 공통전극(CE2)과 화소전극(PXL2)의 형태를 다음과 같이 변경하여도 무방하다.
도 6은 본 발명의 제 3 실시예에 따른 액정표시장치의 하부 기판에 대한 구성도이다.
본 발명의 제 3 실시예에 따른 액정표시장치는 상술한 제 2 실시예의 그것과 동일하며, 단지 화소전극(PXL3) 및 공통전극(CE3)의 형상이 다르다.
즉, 본 발명의 제 3 실시예에 따른 액정표시장치의 하부 기판에는, 도 6에 도시된 바와 같이, 매트릭스 형태로 배열된 다수개의 화소영역(P3)을 정의하기 위해 다수개의 게이트 라인(GL3)들 및 다수개의 데이터 라인(DL3)들이 서로 수직교차 하도록 배열되어 있으며, 상기 게이트 라인(GL3)과 데이터 라인(DL3)이 교차하는 부근에는 박막트랜지스터(TFT3)가 형성되어 있다.
구체적으로, 상기 박막트랜지스터(TFT3)는 상기 게이트 라인(GL3)으로 상기 화소영역(P3)으로 돌출된 게이트 전극(GE3), 상기 데이터 라인(DL3)으로부터 상기 화소영역(P3)으로 돌출된 소스/드레인 전극(SE2, DE2), 그리고 반도체층(도시되지 않음)으로 이루어진다. 여기서, 상기 소스 전극(SE3) 과 드레인 전극(DE3)은 서로 분리되어 상기 게이트 전극(GE3)의 양 가장자리를 중첩하도록 형성된다.
한편, 상기 화소영역(P3)에는 상기 게이트 라인(GL3)과 동일물질로 이루어진 다수개의 화소전극(PXL3)들이 일정간격을 갖고 일방향으로 배열되어 있다. 구체적으로, 상기 화소전극(PXL3)들은 상기 데이터 라인에 평행하도록 배열되어 있으며, 상기 화소전극(PXL3)들은 일측 끝단이 서로 연결되어 있으며, 상기 연결된 끝단은 드레인 콘택홀을 통해 상기 드레인 전극(DE3)에 연결된다. 다시말하면, 상기 화소전극(PXL3)들은 콤(comb)형태를 이루고 있다.
또한, 상기 각 화소영역(P3)에는 상기 게이트 라인(GL3)과 동일 물질로 이루어진 다수개의 공통전극(CE3)들이 일정간격을 갖고 일방향으로 배열되어 있다. 즉, 상기 공통전극(CE3)들은 상기 데이터 라인에 평행하도록 배열됨과 아울러, 상기 각 화소전극(PXL3)들간에 배열되고, 그들의 일측 끝단은 서로 연결되며, 상기 연결된 끝단은 공통라인(CL3)에 연결된다. 다시말하면, 상기 공통전극(CE3)들도 콤(comb)형태를 이루고 있다. 여기서, 상기 공통라인(CL3)은 상기 게이트 라인(GL3)과 동일 물질로 이루어지며, 상기 수평방향으로 배열된 화소영역(P3)간을 가로지르며 형성 된다. 즉, 상기 공통라인(CL3)은 상기 데이터 라인(DL3)에 수직한 방향으로 배열되어 있다.
또한, 상기 게이트 라인(GL3)의 끝단에는 상기 게이트 라인(GL3)의 선폭보다 더 큰 선폭을 갖는 게이트 패드전극(GP2)이 형성되며, 상기 데이터 라인(DL3)의 끝단에는 상기 데이터 라인(DL3)의 선폭보다 더 큰 선폭을 갖는 데이터 패드전극(DP2)이 형성된다. 그리고, 상기 데이터 패드전극(DP2)의 상부에는 데이터 패드 콘택홀(C203)을 통해 상기 데이터 패드전극(DP2)과 연결되는 데이터 패드단자(404)가 형성되어 있다.
여기서, 상술한 바와 같이, 본 발명의 제 3 실시예에서는 마스크 수를 줄이기 위해 상기 게이트 라인(GL3), 화소전극(PXL3), 공통전극(CE3), 및 공통라인(CL3)을 동일 물질로 형성하는데, 이때, 상기 화소영역(P3)의 광투과율을 떨어뜨리지 않기 위해서, 본 발명에서는 상기 게이트 라인(GL3)과 상기 화소전극(PXL3), 공통전극(CE3), 및 공통라인(CL3)을 모두 투명 전도막(ITO; Iindium Tin Oxide)을 사용하여 형성하였다.
한편, 상기 투명 전도막은 광투과율이 높아서 상기 화소전극의 재료로서는 적당하지만, 일반적인 금속보다 전기적 저항성분이 강하므로, 상기 게이트 라인(GL3) 및 공통라인(CL3)의 재료로서 부적당할 수 있다.
따라서, 본 발명의 제 3 실시예에서는 상기 투명 전도막 재질로 이루어진 게이트 라인(GL3)에 연결되는 금속재질의 제 1 더미층(601)을 더 형성하여 상대적으로 상기 게이트 라인(GL3)의 두께를 증가시킴으로써, 상기 게이트 라인(GL3)의 저 항성분을 감소시킬 수 있다. 더불어, 상기 투명 전도막 재질로 이루어진 공통라인(CL3)에 연결되는 금속재질의 제 2 더미층(609)을 더 형성하여 상대적으로 상기 공통라인(CL3)의 두께를 증가시킴으로써, 상기 공통라인(CL3)의 저항성분을 감소시킬 수 있다.
한편, 상기 게이트 라인(GL3)의 저항성분을 최대한 감소시키기 위해서는 상기 게이트 라인(GL3)과 제 1 더미층(601)간의 접촉면적을 최대한 증가시키는 것이 중요한데, 이를 위해서 상기 제 1 더미 콘택홀(C302)의 크기를 상기 게이트 라인(GL3)의 선폭 및 길이가 허용하는 범위내에서 최대한 크게 형성하거나, 또는, 도 6에 도시된 바와 같이, 상기 허용 범위내에서 최대한 많이 형성하는 것이 바람직하다.
또한, 상기 제 1 더미층(601)의 두께를 최대한 두껍게 증착하여, 상기 게이트 라인(GL3)의 저항성분을 더욱 감소시킬 수 있다.
이와 동일한 방식으로, 상기 공통라인(CL3)의 저항성분을 최대한 감소시키기 위해서는 상기 공통라인(CL3)과 제 2 더미층(609)간의 접촉면적을 최대한 증가시키는 것이 중요한데, 이를 위해서 상기 제 2 더미 콘택홀(C304)의 크기를 상기 공통라인(CL3)의 선폭 및 길이가 허용하는 범위내에서 최대한 크게 형성하거나, 또는, 도 6에 도시된 바와 같이, 상기 허용 범위내에서 최대한 많이 형성하는 것이 바람직하다.
또한, 일반적인 IPS 방식의 액정표시장치는 상기 공통전극(CE3)이 금속으로 되어 있어 투과율이 낮으므로 이를 두껍게 형성하는데는 한계가 있지만, 본 발명의 제 3 실시예에 따른 액정표시장치는 상기 화소전극(PXL3)과 공통전극(CE3)이 모두 투명 전도막으로 이루어지기 때문에 그의 크기를 종래보다 더 두껍게 형성할 수 있다. 이와 같이, 상기 화소전극(PXL3)과 공통전극(CE3)의 두께를 최대한 두껍게 함으로써, 상기 화소전극(PXL3)의 저항성분과 상기 공통전극(CE3)의 저항성분을 줄일 수 있다.
한편, 본 발명의 제 3 실시예에 따른 액정표시장치는, 액정층을 사이에 두고 상기 하부 기판과 대향하는 상부 기판(도시되지 않음)을 더 포함한다.
여기서, 도면에 도시하지 않았지만, 상기 상부 기판에는 상기 화소영역을 제외한 부분의 빛을 차단하기 위한 블랙매트릭스층과, 컬러 색상을 표현하기 위한 R, G, B 컬러필터층과, 상기 컬러필터층의 단차를 평탄화함과 동시에 상기 액정층이 상기 컬러필터층의 안료에 의해서 오염되는 것을 방지하기 위한 오버코트층이 구성되어 있다.
이와 같이 구성된 본 발명의 제 3 실시예에 따른 액정표시장치는 상기 화소전극(PXL3)들과 공통전극(CE3)들이 상기 데이터 라인(DL3)들에 평행하도록 배열되어 있어서, 도 6에 도시된 화살표 방향으로 전계가 발생한다.
이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
이상에서 설명한 바와 같은 본 발명에 따른 액정표시장치 및 이의 제조방법에는 다음과 같은 효과가 있다.
첫째, 게이트 라인, 화소전극, 공통전극, 및 공통라인을 동일 물질로 형성할 수 있으므로, 사용되는 마스크의 수를 저감할 수 있다.
둘째, 게이트 라인의 하부에 상기 게이트 라인과 연결되는 제 1 더미층을 형성하고, 상기 공통라인의 하부에 상기 공통라인과 연결되는 제 2 더미층을 형성함으로써, 상기 게이트 라인 및 공통라인의 저항성분을 더 줄일 수 있다.
셋째, 종래의 회절노광을 사용하지 않고도 마스크 수를 저감할 수 있으므로, 채널영역에서의 금속층 및 불순물 반도체층을 제거하는 식각공정의 균일도가 떨어지는 문제점을 발생시키지 않는다.
Claims (39)
- 기판상에 형성된 데이터 라인, 및 소스/드레인 전극;상기 드레인 전극을 노출시키는 콘택홀을 갖고 상기 기판에 형성된 반도체층 및 게이트 절연막;상기 소스 전극과 드레인 전극 사이에 위치한 게이트 절연막상에 형성된 게이트 전극;상기 데이터 라인에 교차하는 방향으로 상기 게이트 절연막상에 형성된 게이트 라인;상기 콘택홀을 통해 상기 드레인 전극에 연결되도록 화소영역에 형성되며, 상기 게이트 라인과 동일 물질로 이루어진 화소전극을 포함하여 구성된 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 게이트 라인, 게이트 전극, 및 상기 화소전극은 투명 전도막으로 형성되는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 데이터 라인 및 소스/드레인 전극의 상측에 오믹콘택층이 더 형성되는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 게이트 라인의 하측에, 상기 데이터 라인과 동일 물질로 이루어지며 상기 게이트 라인과 전기적으로 연결된 더미층이 더 형성되는 것을 특징으로 하는 액정표시장치.
- 제 4 항에 있어서,상기 더미층은 전기전도도를 갖는 금속재질인 것을 특징으로 하는 액정표시장치.
- 제 4 항에 있어서,상기 더미층은 상기 데이터 라인과 서로 전기적으로 격리되도록, 상기 더미층과 상기 데이터 라인이 교차하는 부분에서 단선되는 것을 특징으로 하는 액정표시장치.
- 제 1 항에 있어서,상기 게이트 라인의 일측 끝단에 형성된 게이트 패드전극 및, 상기 데이터 라인의 일측 끝단에 형성된 데이터 패드전극을 더 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
- 제 7 항에 있어서,상기 데이터 패드전극상에 상기 데이터 패드전극에 연결되도록 형성된 데이터 패드단자를 더 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
- 기판상에 형성된 데이터 라인, 및 소스/드레인 전극;상기 드레인 전극을 노출시키는 콘택홀을 갖고 상기 기판에 형성된 반도체층 및 게이트 절연막;상기 소스 전극과 드레인 전극 사이에 위치한 게이트 절연막상에 형성된 게이트 전극;상기 데이터 라인에 교차하는 방향으로 상기 게이트 절연막상에 형성된 게이트 라인;콘택홀을 통해 상기 드레인 전극에 연결되도록, 화소영역에 형성되며 상기 게이트 라인과 동일 물질로 이루어진 다수개의 화소전극들; 및,상기 각 화소전극들 사이에 위치하며, 상기 게이트 라인과 동일 물질로 이루어진 다수개의 공통전극들을 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
- 제 9 항에 있어서,상기 게이트 라인, 게이트 전극, 상기 화소전극, 및 공통전극은 투명 전도막으로 형성되는 것을 특징으로 하는 액정표시장치.
- 제 9 항에 있어서,상기 데이터 라인 및 소스/드레인 전극의 상측에 오믹콘택층이 더 형성되는 것을 특징으로 하는 액정표시장치.
- 제 9 항에 있어서,상기 게이트 라인의 하측에, 상기 데이터 라인과 동일 물질로 이루어지며 상기 게이트 라인과 전기적으로 연결된 제 1 더미층이 더 형성되는 것을 특징으로 하는 액정표시장치.
- 제 12 항에 있어서,상기 제 1 더미층은 전기전도도를 갖는 금속재질인 것을 특징으로 하는 액정표시장치.
- 제 12 항에 있어서,상기 제 1 더미층은 상기 데이터 라인과 서로 전기적으로 격리되도록, 상기 제 1 더미층과 상기 데이터 라인이 교차하는 부분에서 단선되는 것을 특징으로 하는 액정표시장치.
- 제 9 항에 있어서,상기 게이트 라인의 일측 끝단에 형성된 게이트 패드전극 및, 상기 데이터 라인의 일측 끝단에 형성된 데이터 패드전극을 더 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
- 제 15 항에 있어서,상기 데이터 패드전극상에 상기 데이터 패드전극에 연결되도록 형성된 데이터 패드단자를 더 포함하여 구성되는 것을 특징으로 하는 액정표시장치.
- 제 9 항에 있어서,상기 게이트 라인과 평행하게 상기 화소영역들을 가로지르며 배열되며, 상기 게이트 라인과 동일 물질로 이루어지며, 상기 공통전극들의 일측이 연결된 공통라인을 더 포함하는 것을 특징으로 하는 액정표시장치.
- 제 17 항에 있어서,상기 공통라인의 하측에, 상기 데이터 라인과 동일 물질로 이루어지며 상기 공통라인과 전기적으로 연결된 제 2 더미층이 더 형성되는 것을 특징으로 하는 액정표시장치.
- 제 18 항에 있어서,상기 제 2 더미층은 전기전도도를 갖는 금속재질인 것을 특징으로 하는 액정표시장치.
- 제 18 항에 있어서,상기 제 2 더미층은 상기 데이터 라인과 서로 전기적으로 격리되도록, 상기 제 2 더미층과 상기 데이터 라인이 교차하는 부분에서 단선되는 것을 특징으로 하는 액정표시장치.
- 다수개의 화소영역을 구비한 기판을 준비하는 단계;상기 기판상에 소스/드레인 전극, 및 데이터 라인을 형성하는 단계;상기 소스/드레인 전극, 및 데이터 라인을 포함한 상기 기판의 전면에 차례로 반도체층 및 절연막을 형성하는 단계;상기 절연막 및 반도체층을 관통하여 상기 드레인 전극을 노출시키는 콘택홀을 형성하는 단계;상기 소스 전극의 소정부분, 및 상기 드레인 전극의 소정부분을 중첩하도록 상기 절연막상에 게이트 전극을 형성함과 동시에, 상기 데이터 라인에 교차하도록 게이트 라인을 형성하는 단계;상기 게이트 라인과 동일 물질로 이루어지며, 상기 콘택홀을 통해 노출된 드레인 전극에 연결되도록 상기 화소영역에 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 21 항에 있어서,상기 게이트 라인, 게이트 전극, 및 상기 화소전극은 투명 전도막으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 21 항에 있어서,상기 데이터 라인 및 소스/드레인 전극의 상측에 오믹콘택층을 더 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 다수개의 화소영역을 구비한 기판을 준비하는 단계;상기 기판상에 소스/드레인 전극, 데이터 라인, 및 더미층을 형성하는 단계;상기 소스/드레인 전극, 데이터 라인, 및 더미층을 포함한 상기 기판의 전면에 차례로 반도체층 및 절연막을 형성하는 단계;상기 절연막 및 반도체층을 관통하여 상기 드레인 전극을 노출시키는 제 1 콘택홀, 및 상기 더미층을 노출시키는 제 2 콘택홀을 형성하는 단계;상기 소스 전극의 소정부분, 및 상기 드레인 전극의 소정부분을 중첩하도록 상기 절연막상에 게이트 전극을 형성하고, 상기 제 2 콘택홀을 통해 상기 더미층에 연결되도록 상기 데이터 라인에 교차하는 방향으로 게이트 라인을 형성하는 단계; 및,상기 게이트 라인과 동일 물질로 이루어지며, 상기 제 1 콘택홀을 통해 노출 된 드레인 전극에 연결되도록 상기 화소영역에 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 24 항에 있어서,상기 게이트 라인, 게이트 전극, 및 상기 화소전극은 투명 전도막으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 24 항에 있어서,상기 데이터 라인, 소스/드레인 전극, 및 더미층의 상측에 오믹콘택층을 더 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 24 항에 있어서,상기 소스/드레인 전극, 상기 데이터 라인, 및 상기 더미층은 동일 물질로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
- 다수개의 화소영역을 구비한 기판을 준비하는 단계;상기 기판상에 소스/드레인 전극, 및 데이터 라인을 형성하는 단계;상기 소스/드레인 전극, 및 데이터 라인을 포함한 상기 기판의 전면에 차례로 반도체층 및 절연막을 형성하는 단계;상기 절연막 및 반도체층을 관통하여 상기 드레인 전극을 노출시키는 콘택홀 을 형성하는 단계;상기 소스 전극의 소정부분, 및 상기 드레인 전극의 소정부분을 중첩하도록 상기 절연막상에 게이트 전극을 형성함과 동시에, 상기 데이터 라인에 교차하는 방향으로 게이트 라인을 형성하는 단계; 및,상기 게이트 라인과 동일 물질로 이루어지며, 상기 콘택홀을 통해 노출된 드레인 전극에 연결되도록 상기 화소영역에 다수개의 화소전극을 형성함과 동시에, 상기 게이트 라인과 동일 물질로 이루어지며, 상기 화소전극 사이에 위치하도록 다수개의 공통전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 28 항에 있어서,상기 게이트 라인, 게이트 전극, 상기 화소전극, 및 공통전극은 투명 전도막으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 28 항에 있어서,상기 데이터 라인 및 소스/드레인 전극의 상측에 오믹콘택층을 더 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 28 항에 있어서,상기 소스/드레인 전극, 및 상기 데이터 라인은 동일 물질로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
- 다수개의 화소영역을 구비한 기판을 준비하는 단계;상기 기판상에 소스/드레인 전극, 데이터 라인, 및 더미층을 형성하는 단계;상기 소스/드레인 전극, 및 데이터 라인을 포함한 상기 기판의 전면에 차례로 반도체층 및 절연막을 형성하는 단계;상기 절연막 및 반도체층을 관통하여 상기 드레인 전극을 노출시키는 제 1 콘택홀, 및 상기 더미층을 노출시키는 제 2 콘택홀을 형성하는 단계;상기 소스 전극의 소정부분, 및 상기 드레인 전극의 소정부분을 중첩하도록 상기 절연막상에 게이트 전극을 형성하고, 상기 제 2 콘택홀을 통해 상기 더미층에 연결되도록 상기 데이터 라인에 교차하는 방향으로 게이트 라인을 형성하는 단계; 및,상기 게이트 라인과 동일 물질로 이루어지며, 상기 제 1 콘택홀을 통해 노출된 드레인 전극에 연결되도록 상기 화소영역에 다수개의 화소전극을 형성함과 동시에, 상기 게이트 라인과 동일 물질로 이루어지며, 상기 화소전극 사이에 위치하도록 다수개의 공통전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 32 항에 있어서,상기 게이트 라인, 게이트 전극, 상기 화소전극, 및 공통전극은 투명 전도막 으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 32 항에 있어서,상기 데이터 라인, 소스/드레인 전극, 및 더미층의 상측에 오믹콘택층을 더 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 32 항에 있어서,상기 소스/드레인 전극, 상기 데이터 라인, 및 상기 더미층은 동일 물질로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
- 다수개의 화소영역을 구비한 기판을 준비하는 단계;상기 기판상에 소스/드레인 전극, 데이터 라인 및 더미층을 형성하는 단계;상기 소스/드레인 전극, 및 데이터 라인을 포함한 상기 기판의 전면에 차례로 반도체층 및 절연막을 형성하는 단계;상기 절연막 및 반도체층을 관통하여 상기 드레인 전극을 노출시키는 제 1 콘택홀, 및 상기 더미층을 노출시키는 제 2 콘택홀을 형성하는 단계;상기 소스 전극의 소정부분, 및 상기 드레인 전극의 소정부분을 중첩하도록 상기 절연막상에 게이트 전극을 형성함과 동시에, 상기 데이터 라인에 교차하도록 게이트 라인을 형성하는 단계; 및,상기 게이트 라인과 동일 물질로 이루어지며 상기 제 1 콘택홀을 통해 노출 된 드레인 전극에 연결되도록 상기 화소영역에 다수개의 화소전극을 형성하고, 상 상기 게이트 라인과 동일 물질로 이루어지며 상기 화소전극 사이에 위치하도록 다수개의 공통전극을 형성하고, 상기 게이트 라인과 동일 물질로 이루어지며 상기 공통전극들에 일측이 연결됨과 아울러, 상기 제 2 콘택홀을 통해 상기 더미층과 연결되는 공통라인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 36 항에 있어서,상기 게이트 라인, 게이트 전극, 상기 화소전극, 및 공통전극은 투명 전도막으로 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 36 항에 있어서,상기 데이터 라인, 소스/드레인 전극, 및 더미층의 상측에 오믹콘택층을 더 형성하는 것을 특징으로 하는 액정표시장치의 제조방법.
- 제 36 항에 있어서,상기 소스/드레인 전극, 상기 데이터 라인, 및 상기 더미층은 동일 물질로 형성되는 것을 특징으로 하는 액정표시장치의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117220A KR101055209B1 (ko) | 2004-12-30 | 2004-12-30 | 액정표시장치 및 이의 제조방법 |
| CNB2005101327079A CN100422832C (zh) | 2004-12-30 | 2005-12-20 | 液晶显示器件及其制造方法 |
| US11/316,901 US7397519B2 (en) | 2004-12-30 | 2005-12-27 | Liquid crystal display device and method of fabrication thereof having dummy layer and plurality of contact holes formed through ohmic contact, semiconductive and gate insulating layers |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040117220A KR101055209B1 (ko) | 2004-12-30 | 2004-12-30 | 액정표시장치 및 이의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060077702A KR20060077702A (ko) | 2006-07-05 |
| KR101055209B1 true KR101055209B1 (ko) | 2011-08-08 |
Family
ID=36639956
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040117220A KR101055209B1 (ko) | 2004-12-30 | 2004-12-30 | 액정표시장치 및 이의 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7397519B2 (ko) |
| KR (1) | KR101055209B1 (ko) |
| CN (1) | CN100422832C (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7796223B2 (en) * | 2005-03-09 | 2010-09-14 | Samsung Electronics Co., Ltd. | Liquid crystal display apparatus having data lines with curved portions and method |
| US8106865B2 (en) | 2006-06-02 | 2012-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Display device and driving method thereof |
| KR101389219B1 (ko) * | 2006-12-29 | 2014-04-24 | 엘지디스플레이 주식회사 | 프린지 필드형 액정표시패널 및 그 제조 방법 |
| CN103761935B (zh) * | 2014-01-21 | 2016-01-06 | 深圳市华星光电技术有限公司 | 显示面板 |
| KR102326122B1 (ko) * | 2015-09-03 | 2021-11-12 | 동우 화인켐 주식회사 | 터치 패널 및 이를 포함하는 화상 표시 장치 |
| KR102451725B1 (ko) * | 2017-12-20 | 2022-10-07 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020071233A (ko) * | 2001-03-05 | 2002-09-12 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06230421A (ja) * | 1993-02-02 | 1994-08-19 | Fujitsu Ltd | 薄膜トランジスタマトリクスの製造方法 |
| US5852485A (en) * | 1996-02-27 | 1998-12-22 | Sharp Kabushiki Kaisha | Liquid crystal display device and method for producing the same |
| KR100590742B1 (ko) * | 1998-05-11 | 2007-04-25 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
| CN1195243C (zh) * | 1999-09-30 | 2005-03-30 | 三星电子株式会社 | 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法 |
| JP2001264811A (ja) * | 2000-03-22 | 2001-09-26 | Fujitsu Ltd | 液晶表示装置の製造方法及び露光装置 |
| JP2002148659A (ja) * | 2000-11-10 | 2002-05-22 | Hitachi Ltd | 液晶表示装置 |
| KR100433805B1 (ko) * | 2001-10-11 | 2004-06-02 | 엘지.필립스 엘시디 주식회사 | 반사투과형 액정표시장치용 어레이기판과 그 제조방법 |
| JP2004212933A (ja) * | 2002-12-31 | 2004-07-29 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びアレイ基板の製造方法 |
| KR101013715B1 (ko) * | 2003-12-23 | 2011-02-10 | 엘지디스플레이 주식회사 | 액정표시소자 및 그 제조방법 |
| KR100595454B1 (ko) * | 2003-12-23 | 2006-06-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
-
2004
- 2004-12-30 KR KR1020040117220A patent/KR101055209B1/ko not_active IP Right Cessation
-
2005
- 2005-12-20 CN CNB2005101327079A patent/CN100422832C/zh not_active Expired - Fee Related
- 2005-12-27 US US11/316,901 patent/US7397519B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020071233A (ko) * | 2001-03-05 | 2002-09-12 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7397519B2 (en) | 2008-07-08 |
| CN1797160A (zh) | 2006-07-05 |
| KR20060077702A (ko) | 2006-07-05 |
| CN100422832C (zh) | 2008-10-01 |
| US20060146219A1 (en) | 2006-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101644864B (zh) | 用于面内切换模式液晶显示设备的阵列基板及其制造方法 | |
| US8319903B2 (en) | In-plane switching mode liquid crystal display having at least one common line underneath a respective common electrode to overlap the common electrode | |
| US8054395B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US20120094413A1 (en) | Liquid crystal display apparatus and method of manufacturing the same | |
| US20080213472A1 (en) | Liquid crystal display device and fabrication method thereof | |
| KR101255307B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| US8730418B2 (en) | Array substrate and method for manufacturing the same | |
| KR101695022B1 (ko) | 프린지 필드 스위칭 방식의 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR101953141B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 제조방법 | |
| KR101955992B1 (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20120075207A (ko) | 터치 패널 인 셀 방식의 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR20080028565A (ko) | 액정표시패널 | |
| JP4722319B2 (ja) | 液晶表示装置 | |
| KR101055209B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| KR101423909B1 (ko) | 표시 기판 및 이를 구비하는 액정 표시 장치 | |
| KR101943019B1 (ko) | 액정 표시장치와 이의 제조방법 | |
| JP2006058894A (ja) | 液晶表示装置 | |
| KR101172048B1 (ko) | 액정 표시패널 및 그 제조방법 | |
| KR101848496B1 (ko) | 고투과 수평 전계형 액정표시장치 및 그 제조 방법 | |
| KR101109992B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20150051531A (ko) | 액정표시장치의 제조방법 | |
| KR20080045362A (ko) | 액정 표시 장치 및 그 제조 방법 | |
| KR101915223B1 (ko) | 에이에이치-아이피에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| KR101399154B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20070036915A (ko) | 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20041230 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20091119 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 20041230 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20110311 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20110531 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20110802 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20110803 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140630 Start annual number: 4 End annual number: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150728 Year of fee payment: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150728 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20160712 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20160712 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20190513 |