JP2001068433A - 連続的で塊状化していない種層の障壁層への接着 - Google Patents
連続的で塊状化していない種層の障壁層への接着Info
- Publication number
- JP2001068433A JP2001068433A JP2000206575A JP2000206575A JP2001068433A JP 2001068433 A JP2001068433 A JP 2001068433A JP 2000206575 A JP2000206575 A JP 2000206575A JP 2000206575 A JP2000206575 A JP 2000206575A JP 2001068433 A JP2001068433 A JP 2001068433A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- deposited
- copper
- substrate
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 52
- 239000010410 layer Substances 0.000 claims abstract description 128
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 69
- 239000000758 substrate Substances 0.000 claims abstract description 62
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 238000000151 deposition Methods 0.000 claims abstract description 59
- 239000010949 copper Substances 0.000 claims abstract description 53
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 52
- 229910052802 copper Inorganic materials 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000012790 adhesive layer Substances 0.000 claims abstract description 28
- 238000005229 chemical vapour deposition Methods 0.000 claims description 20
- 238000012545 processing Methods 0.000 claims description 10
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 239000010937 tungsten Substances 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 7
- 238000009713 electroplating Methods 0.000 claims description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 238000004070 electrodeposition Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- -1 tungsten nitride Chemical class 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 31
- 239000000463 material Substances 0.000 abstract description 14
- 238000005137 deposition process Methods 0.000 abstract description 9
- 239000000853 adhesive Substances 0.000 abstract description 7
- 230000001070 adhesive effect Effects 0.000 abstract description 7
- 239000003989 dielectric material Substances 0.000 abstract description 5
- 238000005516 engineering process Methods 0.000 abstract description 5
- 239000004020 conductor Substances 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 238000005234 chemical deposition Methods 0.000 abstract 1
- 239000003779 heat-resistant material Substances 0.000 abstract 1
- 230000008569 process Effects 0.000 description 20
- 239000007789 gas Substances 0.000 description 15
- 238000001465 metallisation Methods 0.000 description 8
- 239000004065 semiconductor Substances 0.000 description 8
- 238000001816 cooling Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 4
- 238000010849 ion bombardment Methods 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 241000894007 species Species 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910004156 TaNx Inorganic materials 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 241000183290 Scleropages leichardti Species 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- WYEMLYFITZORAB-UHFFFAOYSA-N boscalid Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1NC(=O)C1=CC=CN=C1Cl WYEMLYFITZORAB-UHFFFAOYSA-N 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 239000000112 cooling gas Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1073—Barrier, adhesion or liner layers
- H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L2221/1089—Stacks of seed layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Application Of Or Painting With Fluid Materials (AREA)
- Laminated Bodies (AREA)
Abstract
(57)【要約】
【課題】 障壁材料及び銅等の伝導材料として使用さ
れ、高アスペクト比の外形で使用される耐熱性材料間の
接着力を促進する。 【解決手段】 方法及び装置は、電気化学蒸着技術にお
いて金属種層の障壁層への付着を改善することを供給す
る。その方法は、基板温度、チャンバ圧力、及び又は蒸
着チャンバに送られる電力を制御することにより種層を
堆積する前に障壁層に塊状化することなく接着層を連続
的又は半連続的に堆積することを含んでいる。接着層の
堆積は堆積層の塊状化及び高アスペクト比の構成での間
隙の形成に導く層の層間剥離を防止する。
れ、高アスペクト比の外形で使用される耐熱性材料間の
接着力を促進する。 【解決手段】 方法及び装置は、電気化学蒸着技術にお
いて金属種層の障壁層への付着を改善することを供給す
る。その方法は、基板温度、チャンバ圧力、及び又は蒸
着チャンバに送られる電力を制御することにより種層を
堆積する前に障壁層に塊状化することなく接着層を連続
的又は半連続的に堆積することを含んでいる。接着層の
堆積は堆積層の塊状化及び高アスペクト比の構成での間
隙の形成に導く層の層間剥離を防止する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体デバイスを
製造する金属被覆プロセスに関する。より詳細には、本
発明は金属層を障壁層に接着する方法に関する。
製造する金属被覆プロセスに関する。より詳細には、本
発明は金属層を障壁層に接着する方法に関する。
【０００２】
【従来の技術】集積回路設計及び製作において首尾一貫
して明瞭に予想できる改善は最近の１０年間で観察され
た。うまく改善する１つの鍵は多レベルの相互接続であ
り、これは集積回路（ＩＣ）デバイスのデバイス間で導
体路を供給する。現在、超大規模集積（ＶＬＳＩ）及び
超大規模集積（ＵＬＳＩ）技術での水平相互接続（通
常、ラインと呼ばれる）及び垂直接続（通常、コンタク
ト又はバイアと呼ばれる）のように１／４ミクロン以下
及びより小さい範囲において、形状の縮小寸法は金属層
堆積及び金属層の次の堆積処理の重要性を増加させてい
る。
して明瞭に予想できる改善は最近の１０年間で観察され
た。うまく改善する１つの鍵は多レベルの相互接続であ
り、これは集積回路（ＩＣ）デバイスのデバイス間で導
体路を供給する。現在、超大規模集積（ＶＬＳＩ）及び
超大規模集積（ＵＬＳＩ）技術での水平相互接続（通
常、ラインと呼ばれる）及び垂直接続（通常、コンタク
ト又はバイアと呼ばれる）のように１／４ミクロン以下
及びより小さい範囲において、形状の縮小寸法は金属層
堆積及び金属層の次の堆積処理の重要性を増加させてい
る。
【０００３】超大規模集積（ＵＬＳＩ）技術の中心にあ
る多レベルの相互接続は高アスペクト比の開口に形成さ
れた相互接続の平坦化を要求し、水平及び垂直な相互接
続及び他の特徴を備えている。これらの相互接続及び特
徴の信頼性のある形成はＵＬＳＩの成功及び連続した努
力にとって非常に重要であり、個々の基板及びダイの回
路密度及び品質を増加させる。回路密度が増加すると、
それらの間の誘電体材料と同様に、計器の幅及び他の特
徴は０．２５μｍ以下に減少し、誘電層の厚さは実質上
一定のままであり、その結果として、形状のアスペクト
比、すなわち、幅により分割された高さは増加する。
る多レベルの相互接続は高アスペクト比の開口に形成さ
れた相互接続の平坦化を要求し、水平及び垂直な相互接
続及び他の特徴を備えている。これらの相互接続及び特
徴の信頼性のある形成はＵＬＳＩの成功及び連続した努
力にとって非常に重要であり、個々の基板及びダイの回
路密度及び品質を増加させる。回路密度が増加すると、
それらの間の誘電体材料と同様に、計器の幅及び他の特
徴は０．２５μｍ以下に減少し、誘電層の厚さは実質上
一定のままであり、その結果として、形状のアスペクト
比、すなわち、幅により分割された高さは増加する。
【０００４】物理蒸着法（ＰＶＤ）及び化学蒸着法（Ｃ
ＶＤ）等の多数の伝統的な堆積プロセスはアスペクト比
が４:１、特に、１０:１を超える構造を充填する困難さ
を有している。そのため、形状の幅に対する形状の高さ
が４：１又はそれ以上の高アスペクト比を有する間隙の
ないナノメートルサイズの外形に導くには多大な量の進
行中の努力がある。さらに、外形の幅が減少すると、デ
バイスの電流は一定のまま、又は増加し、外形に増加し
た電流密度を生じさせる。
ＶＤ）等の多数の伝統的な堆積プロセスはアスペクト比
が４:１、特に、１０:１を超える構造を充填する困難さ
を有している。そのため、形状の幅に対する形状の高さ
が４：１又はそれ以上の高アスペクト比を有する間隙の
ないナノメートルサイズの外形に導くには多大な量の進
行中の努力がある。さらに、外形の幅が減少すると、デ
バイスの電流は一定のまま、又は増加し、外形に増加し
た電流密度を生じさせる。
【０００５】銅は低抵抗値（アルミニウムのための３．
１μΩ−ｃｍと比べて１．７μΩ−ｃｍ）、より高い電
子移動抵抗、及びより高い送電容量を有するので、銅及
びその合金はアルミニウムの代わりに相互接続材料と考
えられている。これらの特性は高レベルの集積で経験し
たより高い電流密度を支持するために重要であり、デバ
イス速度を増加させる。さらに、銅はまた良好な熱伝導
性を有し、非常に純粋な形で入手可能である。そのた
め、銅は半導体基板に１／４ミクロン以下の高アスペク
ト比の相互接続の形状を充填するための選択金属となっ
ている。
１μΩ−ｃｍと比べて１．７μΩ−ｃｍ）、より高い電
子移動抵抗、及びより高い送電容量を有するので、銅及
びその合金はアルミニウムの代わりに相互接続材料と考
えられている。これらの特性は高レベルの集積で経験し
たより高い電流密度を支持するために重要であり、デバ
イス速度を増加させる。さらに、銅はまた良好な熱伝導
性を有し、非常に純粋な形で入手可能である。そのた
め、銅は半導体基板に１／４ミクロン以下の高アスペク
ト比の相互接続の形状を充填するための選択金属となっ
ている。
【０００６】半導体デバイス製作のため銅を使用する要
望にもかかわらず、非常に高いアスペクト比の形状（例
えば、４：１のアスペクト又は０．２５μ又はそれ以下
のサイズ）に銅を堆積する製作方法の選択は限定されて
いる。従来、化学蒸着（ＣＶＤ）及び物理蒸着（ＰＶ
Ｄ）技術は電導材料、通常はアルミニウムをコンタク
ト、バイア、ライン、又は基板上に形成された他の形状
を堆積するための好適な処理であった。しかし、銅の使
用のため、ＣＶＤの銅のための先駆物質はまだ開発中で
あり、高アスペクト比の外形へのＰＶＤの銅堆積は外形
に形成された間隙のため不十分な結果を作っている。例
えば、ＰＶＤ銅は小さい形状の開口をブリッジする傾向
があり、通常、バイア及び相互接続に間隙を含む基板に
不整合の大きな堆積を生じさせる。ＣＶＤ及びＰＶＤ技
術の処理の制限の結果として、以前は回路盤の製作に限
定されていた電気めっきは半導体デバイスのバイア及び
コンタクトを充填するために使用されている。したがっ
て、基板の製作ので使用、特に、高アスペクト比の形状
の使用において、努力が探求され、電気めっき及び他の
同様な処理を改善している。
望にもかかわらず、非常に高いアスペクト比の形状（例
えば、４：１のアスペクト又は０．２５μ又はそれ以下
のサイズ）に銅を堆積する製作方法の選択は限定されて
いる。従来、化学蒸着（ＣＶＤ）及び物理蒸着（ＰＶ
Ｄ）技術は電導材料、通常はアルミニウムをコンタク
ト、バイア、ライン、又は基板上に形成された他の形状
を堆積するための好適な処理であった。しかし、銅の使
用のため、ＣＶＤの銅のための先駆物質はまだ開発中で
あり、高アスペクト比の外形へのＰＶＤの銅堆積は外形
に形成された間隙のため不十分な結果を作っている。例
えば、ＰＶＤ銅は小さい形状の開口をブリッジする傾向
があり、通常、バイア及び相互接続に間隙を含む基板に
不整合の大きな堆積を生じさせる。ＣＶＤ及びＰＶＤ技
術の処理の制限の結果として、以前は回路盤の製作に限
定されていた電気めっきは半導体デバイスのバイア及び
コンタクトを充填するために使用されている。したがっ
て、基板の製作ので使用、特に、高アスペクト比の形状
の使用において、努力が探求され、電気めっき及び他の
同様な処理を改善している。
【０００７】一般に、金属の電気めっきは公知であり、
各種技術により達成されることができる。通常の銅の電
気めっき蒸着方法は一般に、そこに形成される各種形状
を有する基板表面上に障壁層を物理蒸着することと、障
壁層上に電導金属種層、好ましくは、銅を化学蒸着又は
物理蒸着することと、その後に種層上に電導金属層を電
気めっきすることを含み、構造／形状を充填する。
各種技術により達成されることができる。通常の銅の電
気めっき蒸着方法は一般に、そこに形成される各種形状
を有する基板表面上に障壁層を物理蒸着することと、障
壁層上に電導金属種層、好ましくは、銅を化学蒸着又は
物理蒸着することと、その後に種層上に電導金属層を電
気めっきすることを含み、構造／形状を充填する。
【０００８】好ましくは、銅の種層は物理蒸着（ＰＶ
Ｄ）技術により堆積されるよりむしろ化学蒸着（ＣＶ
Ｄ）技術により堆積される。ＰＶＤ技術は比較的安価で
あり、場（基板の上部又は外部の多表面）上に整合範囲
を供給することができるが、しかしながら、これらの同
一の技術は、側壁、特に、側壁の最上部コーナ、及び高
アスペクト比の相互接続及び他の外形の床面を覆うのに
よく適していない。所望の範囲以下のこれは化学的攻撃
及び内部層の金属拡散に対する低抵抗となる。対照的
に、ＣＶＤ堆積膜は側壁の優れた範囲を供給し、高アス
ペクト比の構造のより低い表面に高度な整合を保持す
る。
Ｄ）技術により堆積されるよりむしろ化学蒸着（ＣＶ
Ｄ）技術により堆積される。ＰＶＤ技術は比較的安価で
あり、場（基板の上部又は外部の多表面）上に整合範囲
を供給することができるが、しかしながら、これらの同
一の技術は、側壁、特に、側壁の最上部コーナ、及び高
アスペクト比の相互接続及び他の外形の床面を覆うのに
よく適していない。所望の範囲以下のこれは化学的攻撃
及び内部層の金属拡散に対する低抵抗となる。対照的
に、ＣＶＤ堆積膜は側壁の優れた範囲を供給し、高アス
ペクト比の構造のより低い表面に高度な整合を保持す
る。
【０００９】
【発明が解決しようとする課題】銅の使用の１つの問題
は、銅がシリコン酸化物、シリコン及び他の誘電体材料
に拡散することである。そのため、整合障壁層は銅が誘
電体へ拡散すること及びデバイスの完全性を妥協するこ
とを防止するために益々重要になってきている。しか
し、電子移動抵抗及び間隙の形成の信頼性の問題のた
め、銅と下にある障壁層との間の接着は提案された多レ
ベルの金属被覆計画の主要な関心事である。現在入手可
能な通常の銅の障壁層で、ＣＶＤの銅は障壁層への所望
の接着力以下であり、側壁から層間剥離する傾向があ
り、銅層の塊状化及び高アスペクト比の相互接続の間隙
の形成に導く。
は、銅がシリコン酸化物、シリコン及び他の誘電体材料
に拡散することである。そのため、整合障壁層は銅が誘
電体へ拡散すること及びデバイスの完全性を妥協するこ
とを防止するために益々重要になってきている。しか
し、電子移動抵抗及び間隙の形成の信頼性の問題のた
め、銅と下にある障壁層との間の接着は提案された多レ
ベルの金属被覆計画の主要な関心事である。現在入手可
能な通常の銅の障壁層で、ＣＶＤの銅は障壁層への所望
の接着力以下であり、側壁から層間剥離する傾向があ
り、銅層の塊状化及び高アスペクト比の相互接続の間隙
の形成に導く。
【００１０】そのため、障壁層間の改善した接着及びそ
の後の堆積した金属層の金属被覆処理を発生させる必要
性が依然としてある。理想的には、改善した接着方法は
障壁材料及び銅等の電導材料として使用され、高アスペ
クト比の外形で使用される耐熱性材料間の接着力を促進
すべきである。
の後の堆積した金属層の金属被覆処理を発生させる必要
性が依然としてある。理想的には、改善した接着方法は
障壁材料及び銅等の電導材料として使用され、高アスペ
クト比の外形で使用される耐熱性材料間の接着力を促進
すべきである。
【００１１】
【課題を解決するための手段】本発明は、一般に、障壁
層への化学蒸着又は電気化学蒸着を使用して堆積する金
属層の接着を改善する方法を供給する。本発明の１つの
特徴では、堆積処理は基板に形成された障壁層に接着層
を堆積し、接着層に金属種を堆積することを含んでい
る。接着層は減少した基板温度、増加した圧力等の条件
の下、堆積され、塊を最小にして、基板上の相互接続等
連続して間隙のない形状の充填のため連続した層を形成
する。
層への化学蒸着又は電気化学蒸着を使用して堆積する金
属層の接着を改善する方法を供給する。本発明の１つの
特徴では、堆積処理は基板に形成された障壁層に接着層
を堆積し、接着層に金属種を堆積することを含んでい
る。接着層は減少した基板温度、増加した圧力等の条件
の下、堆積され、塊を最小にして、基板上の相互接続等
連続して間隙のない形状の充填のため連続した層を形成
する。
【００１２】好ましくは、接着層は銅、プラチナ、金、
モリブデン、タングステン、ニッケル、及びそれの組合
せを備え、約１０ミリトルと約６０ミリトルの間の圧力
で、約３００℃以下の温度に維持された基板上に物理蒸
着法により堆積される。好ましくは、接着層の堆積は減
少パワーレベル及び減少したバイアスレベルで起こり、
基板の加熱を減少させる。その後、金属種は金属充填層
の堆積の前に化学蒸着法又は電気化学蒸着法により接着
層に堆積される。
モリブデン、タングステン、ニッケル、及びそれの組合
せを備え、約１０ミリトルと約６０ミリトルの間の圧力
で、約３００℃以下の温度に維持された基板上に物理蒸
着法により堆積される。好ましくは、接着層の堆積は減
少パワーレベル及び減少したバイアスレベルで起こり、
基板の加熱を減少させる。その後、金属種は金属充填層
の堆積の前に化学蒸着法又は電気化学蒸着法により接着
層に堆積される。
【００１３】１実施例では、好ましくは、障壁層はチタ
ニウム、チタニウム窒化物、タンタル、タンタル窒化
物、タングステン、タングステン窒化物、及びその組合
せを含み、塊を最小にすると共に連続層の形成を向上さ
せる条件の下、物理蒸着法により堆積されてもよい。金
属被覆処理は、銅等の電導金属の耐熱性障壁層と種層の
間により強い接着を供給し、高アスペクト比の形状を充
填する時の間隙を減少させる。
ニウム、チタニウム窒化物、タンタル、タンタル窒化
物、タングステン、タングステン窒化物、及びその組合
せを含み、塊を最小にすると共に連続層の形成を向上さ
せる条件の下、物理蒸着法により堆積されてもよい。金
属被覆処理は、銅等の電導金属の耐熱性障壁層と種層の
間により強い接着を供給し、高アスペクト比の形状を充
填する時の間隙を減少させる。
【００１４】本発明の別の特徴では、方法は、基板に障
壁層を堆積し、障壁層に金属接着層を堆積し、そして接
着層に銅等の種層を堆積することにより基板を処理する
ことを供給する。方法は種層に銅等の電導金属層を電気
めっきすることをさらに備えている。
壁層を堆積し、障壁層に金属接着層を堆積し、そして接
着層に銅等の種層を堆積することにより基板を処理する
ことを供給する。方法は種層に銅等の電導金属層を電気
めっきすることをさらに備えている。
【００１５】
【発明の実施の形態】本発明は、カリフォルニア州サン
タクララ市にある Applied Materials社より入手可能な
Endura（登録商標）プラットフォーム等の処理機器を使
用して実行可能な物理蒸着（ＰＶＤ）処理に関連させて
後述されるだろう。同様の段階的な真空システムは１９
９３年２月１６日に発行されたTepmanらによる段階的真
空ウェーハ処理システム及び方法という表題の米国特許
No.5,186,718に開示されており、本発明と矛盾しない範
囲でここにインコーポレイテッドバイリファレンスされ
ている。
タクララ市にある Applied Materials社より入手可能な
Endura（登録商標）プラットフォーム等の処理機器を使
用して実行可能な物理蒸着（ＰＶＤ）処理に関連させて
後述されるだろう。同様の段階的な真空システムは１９
９３年２月１６日に発行されたTepmanらによる段階的真
空ウェーハ処理システム及び方法という表題の米国特許
No.5,186,718に開示されており、本発明と矛盾しない範
囲でここにインコーポレイテッドバイリファレンスされ
ている。
【００１６】好ましくは、機器はカリフォルニア州サン
タクララ市の Applied Materials社より共に入手可能な
ＰＶＤロングスローチャンバ又はＰＶＤ標準チャンバ等
のＰＶＤチャンバを有する集積プラットフォームを備え
ている。後述するＰＶＤチャンバは本発明者に公知であ
るが、他のチャンバはまた本発明の方法を達成するのに
役立つように使用、又は使用するために修正されてもよ
い。好ましくは、ここで説明される金属堆積処理は、マ
ルチチャンバ処理装置又は約１ミリトル以下の圧力で作
動可能なＰＶＤチャンバを有するクラスタツールで行わ
れる。
タクララ市の Applied Materials社より共に入手可能な
ＰＶＤロングスローチャンバ又はＰＶＤ標準チャンバ等
のＰＶＤチャンバを有する集積プラットフォームを備え
ている。後述するＰＶＤチャンバは本発明者に公知であ
るが、他のチャンバはまた本発明の方法を達成するのに
役立つように使用、又は使用するために修正されてもよ
い。好ましくは、ここで説明される金属堆積処理は、マ
ルチチャンバ処理装置又は約１ミリトル以下の圧力で作
動可能なＰＶＤチャンバを有するクラスタツールで行わ
れる。
【００１７】ここで説明される処理を行なうのに適した
マルチチャンバ処理装置１３５の概略平面図は図１に示
されている。ここに示された装置１３５の特定の実施例
は、半導体基板等平坦な基板を処理するのに適してお
り、本発明を例示するために供給され、本発明の範囲を
制限するために使用されるべきでない。
マルチチャンバ処理装置１３５の概略平面図は図１に示
されている。ここに示された装置１３５の特定の実施例
は、半導体基板等平坦な基板を処理するのに適してお
り、本発明を例示するために供給され、本発明の範囲を
制限するために使用されるべきでない。
【００１８】通常、装置１３５は１群の相互接続処理チ
ャンバを備え、少なくとも１つのロングスローＰＶＤ金
属チャンバを含んでいる。好ましくは、装置１３５は基
板を有するＰＶＤの銅チャンバ１３８を備え、少なくと
も１００ｍｍの間隔を目標とする基板を有しフラッシュ
ＰＶＤの銅層を堆積するＰＶＤの銅チャンバ１３８と、
所望の場合にＰＶＤの銅種層を堆積するさらなるＰＶＤ
の銅チャンバ１３８とを備えている。さらに、装置はま
たＣＶＤの銅種層を堆積するための銅のＣＶＤチャンバ
を備えている。
ャンバを備え、少なくとも１つのロングスローＰＶＤ金
属チャンバを含んでいる。好ましくは、装置１３５は基
板を有するＰＶＤの銅チャンバ１３８を備え、少なくと
も１００ｍｍの間隔を目標とする基板を有しフラッシュ
ＰＶＤの銅層を堆積するＰＶＤの銅チャンバ１３８と、
所望の場合にＰＶＤの銅種層を堆積するさらなるＰＶＤ
の銅チャンバ１３８とを備えている。さらに、装置はま
たＣＶＤの銅種層を堆積するための銅のＣＶＤチャンバ
を備えている。
【００１９】装置１３５はさらに、ＰＶＤのＴａ／Ｔａ
Ｎチャンバ１４０又は別の障壁層チャンバ、（Applied
Materialsより入手可能なPreCleanIIチャンバのよう
な）汚染物質を除去するための２つの前洗浄チャンバ１
４２、２つの脱気チャンバ１４４、及び２つのロードロ
ックチャンバ１４６とを備えている。装置１３５は搬送
ロボット１４９，１５１を含む２つの搬送チャンバ１４
８，１５０と、搬送チャンバ１４８，１５０を分離する
２つの冷却チャンバ１５２とを有している。装置１３５
はマイクロプロセッサコントローラ１５４をプログラム
することにより自動化される。しかし、処理はまた個々
のチャンバ又は上記の組合せにより作動可動であろう。
Ｎチャンバ１４０又は別の障壁層チャンバ、（Applied
Materialsより入手可能なPreCleanIIチャンバのよう
な）汚染物質を除去するための２つの前洗浄チャンバ１
４２、２つの脱気チャンバ１４４、及び２つのロードロ
ックチャンバ１４６とを備えている。装置１３５は搬送
ロボット１４９，１５１を含む２つの搬送チャンバ１４
８，１５０と、搬送チャンバ１４８，１５０を分離する
２つの冷却チャンバ１５２とを有している。装置１３５
はマイクロプロセッサコントローラ１５４をプログラム
することにより自動化される。しかし、処理はまた個々
のチャンバ又は上記の組合せにより作動可動であろう。
【００２０】図２は、ここで説明される処理により接着
金属層を堆積するのに役立つように使用される例示のロ
ングスローＰＶＤチャンバ１３８の概略断面図である。
スパッタリングターゲット２６４及び半導体基板２６６
は接地された囲い壁２６０内に含まれ、それは図示され
たチャンバ壁又は接地されたシールドであってもよい。
ターゲット２６４及び基板は少なくとも約１００ｍｍ、
好ましくは、約１５０ｍｍから約１９０ｍｍのロングス
ロー距離で分離されている。基板２６６上のそれぞれの
位置に対してもっと均一で対称な材料のフラックスを供
給することが必要な場合には、ロングスローチャンバは
またターゲット２６４と基板２６６との間にコリメータ
（図示せず）を含んでいてもよい。
金属層を堆積するのに役立つように使用される例示のロ
ングスローＰＶＤチャンバ１３８の概略断面図である。
スパッタリングターゲット２６４及び半導体基板２６６
は接地された囲い壁２６０内に含まれ、それは図示され
たチャンバ壁又は接地されたシールドであってもよい。
ターゲット２６４及び基板は少なくとも約１００ｍｍ、
好ましくは、約１５０ｍｍから約１９０ｍｍのロングス
ロー距離で分離されている。基板２６６上のそれぞれの
位置に対してもっと均一で対称な材料のフラックスを供
給することが必要な場合には、ロングスローチャンバは
またターゲット２６４と基板２６６との間にコリメータ
（図示せず）を含んでいてもよい。
【００２１】さらに図２を参照すると、チャンバ１３８
は一般に、ガス源（図示せず）に接続される少なくとも
１つのガスインレット２６８と、排出ポンプ（図示せ
ず）に接続される排出アウトレット２７０を備えてい
る。基板支持台２７２は囲い壁２６０の１端部に配置さ
れ、スパッタリングターゲット２６４は囲い壁２６０の
他端部に取付けられる。ターゲット２６４は絶縁体２７
４により囲い壁２６０から電気的に絶縁され、接地され
た囲い壁２６０に関して負電圧がターゲットに加えられ
ると共に維持されるようになっている。基板支持台２７
２はまた絶縁体２７６により囲い壁２６０から電気的に
絶縁され、接地された囲い壁２６０に関して正電圧が基
板及び又は支持台２７２に加えられると共に維持される
ようになっている。作動では、基板２６６は支持台２７
２に配置され、プラズマはチャンバ２３８内で発生され
る。
は一般に、ガス源（図示せず）に接続される少なくとも
１つのガスインレット２６８と、排出ポンプ（図示せ
ず）に接続される排出アウトレット２７０を備えてい
る。基板支持台２７２は囲い壁２６０の１端部に配置さ
れ、スパッタリングターゲット２６４は囲い壁２６０の
他端部に取付けられる。ターゲット２６４は絶縁体２７
４により囲い壁２６０から電気的に絶縁され、接地され
た囲い壁２６０に関して負電圧がターゲットに加えられ
ると共に維持されるようになっている。基板支持台２７
２はまた絶縁体２７６により囲い壁２６０から電気的に
絶縁され、接地された囲い壁２６０に関して正電圧が基
板及び又は支持台２７２に加えられると共に維持される
ようになっている。作動では、基板２６６は支持台２７
２に配置され、プラズマはチャンバ２３８内で発生され
る。
【００２２】本発明による整合ＰＶＤ金属層の堆積処理
の間、Ａｒ等の非反応種を含む処理ガスはマスフローコ
ントローラ（図示せず）により調整された選択流量でガ
スインレット２６８を通ってＰＶＤチャンバ内に充填さ
れる。チャンバ圧力は、処理ガスが排出アウトレット２
７０を通って圧送され、約５ミリトルと約１トルの間に
維持され、連続するＰＶＤ金属層の堆積を促進する割合
を変えることにより制御される。好ましくは、約１０ミ
リトルと約６０ミリトルの間のチャンバ圧力が使用され
る。
の間、Ａｒ等の非反応種を含む処理ガスはマスフローコ
ントローラ（図示せず）により調整された選択流量でガ
スインレット２６８を通ってＰＶＤチャンバ内に充填さ
れる。チャンバ圧力は、処理ガスが排出アウトレット２
７０を通って圧送され、約５ミリトルと約１トルの間に
維持され、連続するＰＶＤ金属層の堆積を促進する割合
を変えることにより制御される。好ましくは、約１０ミ
リトルと約６０ミリトルの間のチャンバ圧力が使用され
る。
【００２３】ＤＣ電源２７８のような電源は囲い壁２６
０に関してターゲット２６４に負電圧を加え、ガスをプ
ラズマ状態に励起するようになっている。プラズマから
のイオンはターゲット２６４に衝撃を加え、ターゲット
材料の原子及びより大きい粒子をターゲット２６４より
スパッタする。ターゲット２６４からスパッタされた粒
子はターゲット２６４から直線軌道に沿って移動し、粒
子の１部分は基板２６６に衝突すると共に堆積する。バ
イアス電源２８０は基板台２７２にバイアスを供給し、
基板２６６にイオンをさらに引き寄せるのと同様にイオ
ンの指向性を改善させ、基板に形成された構造で材料の
堆積を増加させる。後方のガス源２８１は支持台２７２
に接続され、基板２６６の周囲に流れるガスを供給し、
接着層の堆積の間に処理ガスを冷却する伝達媒体を供給
する。
０に関してターゲット２６４に負電圧を加え、ガスをプ
ラズマ状態に励起するようになっている。プラズマから
のイオンはターゲット２６４に衝撃を加え、ターゲット
材料の原子及びより大きい粒子をターゲット２６４より
スパッタする。ターゲット２６４からスパッタされた粒
子はターゲット２６４から直線軌道に沿って移動し、粒
子の１部分は基板２６６に衝突すると共に堆積する。バ
イアス電源２８０は基板台２７２にバイアスを供給し、
基板２６６にイオンをさらに引き寄せるのと同様にイオ
ンの指向性を改善させ、基板に形成された構造で材料の
堆積を増加させる。後方のガス源２８１は支持台２７２
に接続され、基板２６６の周囲に流れるガスを供給し、
接着層の堆積の間に処理ガスを冷却する伝達媒体を供給
する。
【００２４】伝統的なマグネトロンスパッタリング源は
ターゲット２６４上方の回転磁石２８２を使用し、ター
ゲット近傍の電子を捕獲し、それによりターゲット２６
６のスパッタリング表面近傍のプラズマイオンの濃度を
増加させる。ターゲット２６４のスパッタリング中のマ
グネトロン２８２の回転は放射状に対称なターゲットの
腐食プロファイルとなる。
ターゲット２６４上方の回転磁石２８２を使用し、ター
ゲット近傍の電子を捕獲し、それによりターゲット２６
６のスパッタリング表面近傍のプラズマイオンの濃度を
増加させる。ターゲット２６４のスパッタリング中のマ
グネトロン２８２の回転は放射状に対称なターゲットの
腐食プロファイルとなる。
【００２５】図３は本発明のＰＶＤ堆積処理を行なうた
めに適した代わりのＰＶＤチャンバ１３８の概略断面図
である。チャンバ１３８は一般に、接地された囲い壁３
８４を備え、少なくとも１つのガスインレット３８６
と、排出ポンプ（図示せず）に接続される排出アウトレ
ット３８８とを有している。ＰＶＤターゲット３８９は
絶縁体３９０により接地された囲い壁３８４から絶縁さ
れている。ＰＶＤターゲット３８９はスパッタリング表
面３９２を供給し、移動可能な台３９４のような支持部
材に配置された基板３９３に材料を堆積する。台３９４
は一般に、位置決めピン３９６を有する平面３９５を備
え、そこで基板３９３を受け取る。接地された囲い壁３
８４に関してターゲット上で負電圧がＤＣ電源３９５に
より維持されてもよい。
めに適した代わりのＰＶＤチャンバ１３８の概略断面図
である。チャンバ１３８は一般に、接地された囲い壁３
８４を備え、少なくとも１つのガスインレット３８６
と、排出ポンプ（図示せず）に接続される排出アウトレ
ット３８８とを有している。ＰＶＤターゲット３８９は
絶縁体３９０により接地された囲い壁３８４から絶縁さ
れている。ＰＶＤターゲット３８９はスパッタリング表
面３９２を供給し、移動可能な台３９４のような支持部
材に配置された基板３９３に材料を堆積する。台３９４
は一般に、位置決めピン３９６を有する平面３９５を備
え、そこで基板３９３を受け取る。接地された囲い壁３
８４に関してターゲット上で負電圧がＤＣ電源３９５に
より維持されてもよい。
【００２６】リフトピン機構３９７は、台が収縮位置に
ある間、台３９４に関して基板３９３を昇降する。台３
９４は伸び、アルミニウム等の金属層の堆積中にターゲ
ット近傍に基板３９３を配置する。台３９４は加熱又は
冷却され、基板温度を制御することができる。支持台３
７２に接続された後方のガス源３８１は基板３６６の周
囲にガスの流れを供給し、伝達媒体を供給し、接着層の
堆積中に処理ガスを冷却する。
ある間、台３９４に関して基板３９３を昇降する。台３
９４は伸び、アルミニウム等の金属層の堆積中にターゲ
ット近傍に基板３９３を配置する。台３９４は加熱又は
冷却され、基板温度を制御することができる。支持台３
７２に接続された後方のガス源３８１は基板３６６の周
囲にガスの流れを供給し、伝達媒体を供給し、接着層の
堆積中に処理ガスを冷却する。
【００２７】１実施例では、本発明は、接着層に種層を
堆積する前に、障壁層に、フラッシュ層とも呼ばれるＰ
ＶＤ金属の連続又は半連続する接着層の物理蒸着法によ
り整合障壁層と種層の間に改善した接着力を供給する。
障壁層は銅等の電導金属の拡散を防ぐために最初に近傍
の誘電体材料に堆積され、その誘電体材料は近傍の材料
の電気特性に有害な影響を与えることがあり、幾つかの
場合には、電気的短絡を生じさせ、デバイス欠陥となる
ことがある。金属種層はさらに堆積された電導金属層と
関連させてバイア又は基板の外形の間隙のない充填を促
進する。金属種層は通常、ＣＶＤ堆積技術又は同等の電
気化学堆積技術により堆積された銅である。本発明の別
の実施例は基板の外形の金属被覆を供給し、当分野で公
知な伝統的な手段により基板表面に障壁層を堆積し、塊
にならない金属、好ましくは、銅の連続又は半連続層を
イオン化されたＰＶＤ処理でＰＶＤにより堆積し、間隙
の形成を避けるためＣＶＤチャンバに種層、好ましく
は、銅を堆積し、そして、外形を充填するため銅を電気
化学蒸着する一連の段階を含んでいる。
堆積する前に、障壁層に、フラッシュ層とも呼ばれるＰ
ＶＤ金属の連続又は半連続する接着層の物理蒸着法によ
り整合障壁層と種層の間に改善した接着力を供給する。
障壁層は銅等の電導金属の拡散を防ぐために最初に近傍
の誘電体材料に堆積され、その誘電体材料は近傍の材料
の電気特性に有害な影響を与えることがあり、幾つかの
場合には、電気的短絡を生じさせ、デバイス欠陥となる
ことがある。金属種層はさらに堆積された電導金属層と
関連させてバイア又は基板の外形の間隙のない充填を促
進する。金属種層は通常、ＣＶＤ堆積技術又は同等の電
気化学堆積技術により堆積された銅である。本発明の別
の実施例は基板の外形の金属被覆を供給し、当分野で公
知な伝統的な手段により基板表面に障壁層を堆積し、塊
にならない金属、好ましくは、銅の連続又は半連続層を
イオン化されたＰＶＤ処理でＰＶＤにより堆積し、間隙
の形成を避けるためＣＶＤチャンバに種層、好ましく
は、銅を堆積し、そして、外形を充填するため銅を電気
化学蒸着する一連の段階を含んでいる。
【００２８】今、図４を参照すると、ここで説明される
本発明の１実施例の概略図はそこにパターン化されて形
成された誘電体層４１２を有して、示されている。誘電
体層４１２は約３の高アスペクト比、すなわち、バイア
幅に対するバイア深さの高い比率を有するバイア４１４
を有しているが、本発明は如何なるアスペクト比を有す
るバイアと協力して有利なことがある。
本発明の１実施例の概略図はそこにパターン化されて形
成された誘電体層４１２を有して、示されている。誘電
体層４１２は約３の高アスペクト比、すなわち、バイア
幅に対するバイア深さの高い比率を有するバイア４１４
を有しているが、本発明は如何なるアスペクト比を有す
るバイアと協力して有利なことがある。
【００２９】障壁層４１６は誘電体層４１２の全表面又
は実質上全表面をカバーする基板上に直接堆積されても
よく、バイア４１４の壁４１８及び床４２０を備えてい
る。障壁層４１６はチタニウム（Ｔｉ）、チタニウム窒
化物（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化物
（ＴａＮｘ）、タングステン（Ｗ）、タングステン窒化
物（ＷＮｘ）、及びその層の組合せを含んでいる。銅の
金属被覆処理のための好適な障壁材料はＴａ及びＴａＮ
ｘであり、それらは通常、ＰＶＤ処理により堆積され
る。ＰＶＤのＴａ及び又はＰＶＤのＴａＮｘは障壁層４
１６のために使用される。ここで説明される実施例で
は、障壁層４１６はタンタルを備えている。障壁層４１
６は堆積され、誘電体層４１２上に連続又は実質上連続
するキャップを形成し、窒素で処理されてもよく、障壁
特性及び隣接層への接着力を改善する。障壁層４１２の
堆積に続いて、後の堆積段階は接着又は金属種層の堆積
の前に適用されることができる。通常、化学洗浄、プラ
ズマ洗浄、及びイオン洗浄は障壁表面を変更するために
使用することができ、銅等の金属層の堆積を増加させ、
層間剥離を減少させる。
は実質上全表面をカバーする基板上に直接堆積されても
よく、バイア４１４の壁４１８及び床４２０を備えてい
る。障壁層４１６はチタニウム（Ｔｉ）、チタニウム窒
化物（ＴｉＮ）、タンタル（Ｔａ）、タンタル窒化物
（ＴａＮｘ）、タングステン（Ｗ）、タングステン窒化
物（ＷＮｘ）、及びその層の組合せを含んでいる。銅の
金属被覆処理のための好適な障壁材料はＴａ及びＴａＮ
ｘであり、それらは通常、ＰＶＤ処理により堆積され
る。ＰＶＤのＴａ及び又はＰＶＤのＴａＮｘは障壁層４
１６のために使用される。ここで説明される実施例で
は、障壁層４１６はタンタルを備えている。障壁層４１
６は堆積され、誘電体層４１２上に連続又は実質上連続
するキャップを形成し、窒素で処理されてもよく、障壁
特性及び隣接層への接着力を改善する。障壁層４１２の
堆積に続いて、後の堆積段階は接着又は金属種層の堆積
の前に適用されることができる。通常、化学洗浄、プラ
ズマ洗浄、及びイオン洗浄は障壁表面を変更するために
使用することができ、銅等の金属層の堆積を増加させ、
層間剥離を減少させる。
【００３０】その後、接着金属層４２１は障壁層４１６
上に連続して堆積される。障壁層は高温により堆積の
間、酸化し、後に堆積された銅のような金属層と不十分
な界面接触を有する層を生じることがある。通常、良好
な接着特性を有する障壁層である接着層４２１が堆積さ
れ、障壁層４１６と、金属種層又は金属充填層のような
後の堆積層との間に改善した接着力を供給する。接着層
４２１は障壁層に堆積され、銅（Ｃｕ）、プラチナ（Ｐ
ｔ）、金（Ａｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍ
ｏ）、及びタングステン（Ｗ）のグループから選択され
た材料を備えている。好ましくは、接着層は容易に酸化
しない材料を備えている。好ましくは、接着金属層は銅
の金属被覆処理のための銅である。接着層はＰＶＤ堆積
技術により堆積され、イオン化された金属プラズマ（Ｉ
ＭＰ）ＰＶＤ、標準ＰＶＤ、コリメートされたＰＶＤ、
又はロングスローＰＶＤ技術を含んでいる。選択された
金属は酸化を減少するＰＶＤ条件の下に堆積され、障壁
層からの層間剥離によって発生する金属種層の塊を防止
する。
上に連続して堆積される。障壁層は高温により堆積の
間、酸化し、後に堆積された銅のような金属層と不十分
な界面接触を有する層を生じることがある。通常、良好
な接着特性を有する障壁層である接着層４２１が堆積さ
れ、障壁層４１６と、金属種層又は金属充填層のような
後の堆積層との間に改善した接着力を供給する。接着層
４２１は障壁層に堆積され、銅（Ｃｕ）、プラチナ（Ｐ
ｔ）、金（Ａｕ）、ニッケル（Ｎｉ）、モリブデン（Ｍ
ｏ）、及びタングステン（Ｗ）のグループから選択され
た材料を備えている。好ましくは、接着層は容易に酸化
しない材料を備えている。好ましくは、接着金属層は銅
の金属被覆処理のための銅である。接着層はＰＶＤ堆積
技術により堆積され、イオン化された金属プラズマ（Ｉ
ＭＰ）ＰＶＤ、標準ＰＶＤ、コリメートされたＰＶＤ、
又はロングスローＰＶＤ技術を含んでいる。選択された
金属は酸化を減少するＰＶＤ条件の下に堆積され、障壁
層からの層間剥離によって発生する金属種層の塊を防止
する。
【００３１】基板が約４５０℃以下、好ましくは、約２
５０℃以下、そして最も好ましくは、０℃以下の温度ま
で、例えば、基板に後方冷却ガスを供給することにより
冷却させる時、酸化を減少させて金属種層の塊を防止す
る条件の下での接着層の有効な堆積が起こる。また、プ
ラズマを発生する減少した電力が約１００００ワット以
下、好ましくは、約２５００ワットと約５０００ワット
の間の電力レベルでＰＶＤチャンバに供給される時、有
効な堆積が発生することができる。また、ＰＶＤチャン
バ圧力が約１トルまで増加し、好ましくは、約１０と約
６０ミリトルの間のチャンバ圧力で、イオンボンバード
メントを減少させる時、有効な堆積が発生してもよい。
ＰＶＤ処理は適当なＰＶＤチャンバで発生してもよく、
上述し、図２及び３に示されているようにロングスロー
及び標準の物理蒸着チャンバに加えてイオン化された金
属プラズマ（ＩＭＰ）又はコリメートされた源チャンバ
を含んでいる。好ましくは、銅である整合ＣＶＤ又は電
気化学種層４２２は、コンタクト又はバイアの最上部を
シールする厚さを超えない所望の厚さまで接着金属層４
２１に堆積される。
５０℃以下、そして最も好ましくは、０℃以下の温度ま
で、例えば、基板に後方冷却ガスを供給することにより
冷却させる時、酸化を減少させて金属種層の塊を防止す
る条件の下での接着層の有効な堆積が起こる。また、プ
ラズマを発生する減少した電力が約１００００ワット以
下、好ましくは、約２５００ワットと約５０００ワット
の間の電力レベルでＰＶＤチャンバに供給される時、有
効な堆積が発生することができる。また、ＰＶＤチャン
バ圧力が約１トルまで増加し、好ましくは、約１０と約
６０ミリトルの間のチャンバ圧力で、イオンボンバード
メントを減少させる時、有効な堆積が発生してもよい。
ＰＶＤ処理は適当なＰＶＤチャンバで発生してもよく、
上述し、図２及び３に示されているようにロングスロー
及び標準の物理蒸着チャンバに加えてイオン化された金
属プラズマ（ＩＭＰ）又はコリメートされた源チャンバ
を含んでいる。好ましくは、銅である整合ＣＶＤ又は電
気化学種層４２２は、コンタクト又はバイアの最上部を
シールする厚さを超えない所望の厚さまで接着金属層４
２１に堆積される。
【００３２】１実施例では、障壁層４１６はまた酸化を
減少させると共に塊状化を防ぐ条件の下に堆積されても
よい。そのような条件の下では障壁層４１６は約１００
００ワット以下、好ましくは、約２５００ワット及び約
５０００ワット以下の電力レベルでＰＶＤチャンバに電
力を送ることにより堆積され、ＰＶＤチャンバは約１ト
ル以下、好ましくは、約１０ミリトルと約６０ミリトル
の間の圧力に維持され、基板は約４５０℃以下、好まし
くは、約２５０℃以下、そして最も好ましくは０℃以下
の温度に維持される。
減少させると共に塊状化を防ぐ条件の下に堆積されても
よい。そのような条件の下では障壁層４１６は約１００
００ワット以下、好ましくは、約２５００ワット及び約
５０００ワット以下の電力レベルでＰＶＤチャンバに電
力を送ることにより堆積され、ＰＶＤチャンバは約１ト
ル以下、好ましくは、約１０ミリトルと約６０ミリトル
の間の圧力に維持され、基板は約４５０℃以下、好まし
くは、約２５０℃以下、そして最も好ましくは０℃以下
の温度に維持される。
【００３３】今、図５を参照すると、バイア４１４は図
４の種層４２２に堆積される銅等の金属層４２３の電気
化学蒸着により充填される。間隙のない充填４２４は種
層４２２への金属層４２３の電気化学蒸着により起こ
る。外形の充填の後、充填４２４の最上面４２６は化学
／機械的研磨による等で実質的に平坦化されてもよい。
４の種層４２２に堆積される銅等の金属層４２３の電気
化学蒸着により充填される。間隙のない充填４２４は種
層４２２への金属層４２３の電気化学蒸着により起こ
る。外形の充填の後、充填４２４の最上面４２６は化学
／機械的研磨による等で実質的に平坦化されてもよい。
【００３４】上述した塊を有する層の堆積は主に、堆積
の間、温度に依存している。堆積中の高温度は障壁及び
接着層の酸化を引き起こすことがある。これらの層の酸
化はＰＶＤ及びＣＶＤ銅のディウェッティングに導くと
信じられており、通常、所望の界面特性以下であり、低
い接着強度、電気接触、及び微小間隙となることがあ
る。堆積温度の制御は高アスペクト比の外形のより良い
範囲を生じさせるであろう。
の間、温度に依存している。堆積中の高温度は障壁及び
接着層の酸化を引き起こすことがある。これらの層の酸
化はＰＶＤ及びＣＶＤ銅のディウェッティングに導くと
信じられており、通常、所望の界面特性以下であり、低
い接着強度、電気接触、及び微小間隙となることがあ
る。堆積温度の制御は高アスペクト比の外形のより良い
範囲を生じさせるであろう。
【００３５】第１に、堆積中に達成される温度は、特
に、プラズマ加熱、イオンボンバードメント、及び堆積
処理中に加えられたバイアス電力により、堆積中の基板
加熱と間連される。イオンボンバードメント及び加えら
れたバイアス電力は堆積する種の運動エネルギに影響を
与え、それは核生成の後に転化され熱くなる。そのた
め、成長膜の温度は基板温度、処理圧力、ＰＶＤ堆積の
間にターゲットに加えられた電力、及び適用されたバイ
アス電力を変えることにより制御可能である。
に、プラズマ加熱、イオンボンバードメント、及び堆積
処理中に加えられたバイアス電力により、堆積中の基板
加熱と間連される。イオンボンバードメント及び加えら
れたバイアス電力は堆積する種の運動エネルギに影響を
与え、それは核生成の後に転化され熱くなる。そのた
め、成長膜の温度は基板温度、処理圧力、ＰＶＤ堆積の
間にターゲットに加えられた電力、及び適用されたバイ
アス電力を変えることにより制御可能である。
【００３６】したがって、ここで説明される本発明は堆
積処理の温度を制御しようとする。好ましくは、ＰＶＤ
処理チャンバは基板台を０℃以下に冷却させる基板台冷
却機構を含んでいる。さらに、基板台は台に接続される
後方のガス源を備え、接着層の堆積の間、基板の周囲に
流れるガスを供給し、処理ガスを冷却する伝達媒体を供
給する。基板が約４５０℃以下、好ましくは、約２５０
℃以下、そして最も好ましくは約０℃以下に冷却される
時、冷却機構は接着層の有効な堆積を発生させる。
積処理の温度を制御しようとする。好ましくは、ＰＶＤ
処理チャンバは基板台を０℃以下に冷却させる基板台冷
却機構を含んでいる。さらに、基板台は台に接続される
後方のガス源を備え、接着層の堆積の間、基板の周囲に
流れるガスを供給し、処理ガスを冷却する伝達媒体を供
給する。基板が約４５０℃以下、好ましくは、約２５０
℃以下、そして最も好ましくは約０℃以下に冷却される
時、冷却機構は接着層の有効な堆積を発生させる。
【００３７】堆積処理は約１トル、好ましくは、約１０
ミリトルと約６０ミリトルの間の高さの処理圧力で作動
する。より高い圧力で、衝突のための平均自由行程は減
少され、イオンボンバードメント及びより低い温度を減
少させる。堆積処理へ加えられる電力は処理の間、約１
００００ワット以下、好ましくは、約２５００ワットと
約５０００ワットの間の通常の作動電力から減少され
る。作られたスパッタ種間の衝突が減少され、より多く
の垂直堆積を供給すると、より低く加えられた電力はよ
りよい段階範囲となる。最後に、ＰＶＤチャンバはロン
グスローＰＶＤ又は同様のチャンバであり、基板と基板
ターゲットの間により大きい距離を許容し、堆積の前に
さらなる冷却を与える。
ミリトルと約６０ミリトルの間の高さの処理圧力で作動
する。より高い圧力で、衝突のための平均自由行程は減
少され、イオンボンバードメント及びより低い温度を減
少させる。堆積処理へ加えられる電力は処理の間、約１
００００ワット以下、好ましくは、約２５００ワットと
約５０００ワットの間の通常の作動電力から減少され
る。作られたスパッタ種間の衝突が減少され、より多く
の垂直堆積を供給すると、より低く加えられた電力はよ
りよい段階範囲となる。最後に、ＰＶＤチャンバはロン
グスローＰＶＤ又は同様のチャンバであり、基板と基板
ターゲットの間により大きい距離を許容し、堆積の前に
さらなる冷却を与える。
【００３８】上述したものは本発明の好適な実施例に導
くが、その基本範囲から逸脱することなく本発明の他の
さらなる実施例が発明されてもよく、その範囲は特許請
求の範囲により決定される。
くが、その基本範囲から逸脱することなく本発明の他の
さらなる実施例が発明されてもよく、その範囲は特許請
求の範囲により決定される。
本発明の上記した特徴、利点及び目的が達成され、詳細
に理解できるように、本発明のより詳細は説明は上に簡
単に要約されているが、添付した図面に示されているそ
の実施例に関連させてなされてもよい。しかし、添付し
た図面はこの発明の典型的な実施例のみを示し、そのた
め、その範囲を限定するものと考えられず、本発明のた
め他の同等の有効な実施例に認められる。
に理解できるように、本発明のより詳細は説明は上に簡
単に要約されているが、添付した図面に示されているそ
の実施例に関連させてなされてもよい。しかし、添付し
た図面はこの発明の典型的な実施例のみを示し、そのた
め、その範囲を限定するものと考えられず、本発明のた
め他の同等の有効な実施例に認められる。
【図１】 障壁層、ＰＶＤ接着層、及び半導体基板のバ
イアのＣＶＤ金属種層を堆積するのに適した集積した複
数チャンバ装置の概略平面図である。
イアのＣＶＤ金属種層を堆積するのに適した集積した複
数チャンバ装置の概略平面図である。
【図２】 ここで説明される接着層を堆積するのに適し
たＰＶＤロングスローチャンバの概略図である。
たＰＶＤロングスローチャンバの概略図である。
【図３】 ここで説明される接着層を堆積するのに適し
たＰＶＤの標準チャンバの概略図である。
たＰＶＤの標準チャンバの概略図である。
【図４】 障壁層に堆積されるＰＶＤ接着層に堆積され
た金属種層を有する本発明による金属被覆された半導体
基板バイアの概略図である。
た金属種層を有する本発明による金属被覆された半導体
基板バイアの概略図である。
【図５】 障壁層、ＰＶＤ接着層、及び混合した金属種
層及びバイアを充填する電導金属層を有する本発明によ
る金属被覆された半導体基板のバイアの概略図である。
層及びバイアを充填する電導金属層を有する本発明によ
る金属被覆された半導体基板のバイアの概略図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｃ２３Ｃ 14/34 Ｃ２３Ｃ 14/34 Ｖ Ｈ０１Ｌ 21/203 Ｈ０１Ｌ 21/203 Ｓ 21/3205 21/88 Ｒ 21/768 21/90 Ａ (72)発明者 スリニヴァス ガンディコタ アメリカ合衆国 カリフォルニア州 94086 サニーヴェイル ウェスト カリ フォルニア アベニュー 201 アパート メント 515 (72)発明者 ロン タオ アメリカ合衆国 カリフォルニア州 95129 サン ホセ アーリントン レー ン 1131 (72)発明者 リーアン ユー チェン アメリカ合衆国 カリフォルニア州 94404 フォスター シティー メルボー ン ストリート 1400 (72)発明者 セシャドリ ラマスワミ アメリカ合衆国 カリフォルニア州 95070 サラトガ ホースシュー ドライ ヴ 14690
Claims (10)
- 【請求項１】 基板を処理する方法であって、 ａ）基板に障壁層を堆積し、 ｂ）該障壁層に接着層を堆積し、 ｃ）該接着層に金属種層を堆積する、 ことを含むことを特徴とする方法。
- 【請求項２】 前記障壁層は、チタニウム、チタニウム
窒化物、タンタル、タンタル窒化物、タングステン、タ
ングステン窒化物、及びその組合せのグループから選択
された金属である請求項１に記載の方法。 - 【請求項３】 前記障壁層は、約１０００ワットと約５
０００ワットの間の電力レベルで約１０ミリトルから約
６０ミリトルの間の圧力を有すると共に約２５０℃以下
の基板温度を有する物理蒸着チャンバでターゲットをス
パッタリングすることにより堆積される請求項１に記載
の方法。 - 【請求項４】 前記接着層は、約１００００ワット以下
の電力レベルでの物理蒸着により堆積される請求項１に
記載の方法。 - 【請求項５】 前記接着層は、約１トル以下の圧力で堆
積される請求項１に記載の方法。 - 【請求項６】 前記接着層は、約２５０℃以下の基板温
度で堆積される請求項１に記載の方法。 - 【請求項７】 前記接着層は、銅、プラチナ、金、ニッ
ケル、モリブデン、タングステン、及びその組合せから
選択された金属である請求項１に記載の方法。 - 【請求項８】 前記接着層は、約１０００ワットと約５
０００ワットの間の電力レベルで約１０ミリトルから約
６０ミリトルの間の圧力を有すると共に約２５０℃以下
の基板温度を有する物理蒸着チャンバでターゲットをス
パッタリングすることにより堆積される請求項１に記載
の方法。 - 【請求項９】 前記金属種層に電導金属層を堆積するこ
とをさらに含んでいる請求項１に記載の方法。 - 【請求項１０】 前記金属種層は化学蒸着又は電気化学
蒸着により堆積された銅を含み、前記電導金属層は銅を
含み、電気めっき技術により堆積される請求項９に記載
の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14336399P | 1999-07-12 | 1999-07-12 | |
| US60/143363 | 1999-07-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001068433A true JP2001068433A (ja) | 2001-03-16 |
Family
ID=22503748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000206575A Withdrawn JP2001068433A (ja) | 1999-07-12 | 2000-07-07 | 連続的で塊状化していない種層の障壁層への接着 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6627542B1 (ja) |
| EP (1) | EP1069612A3 (ja) |
| JP (1) | JP2001068433A (ja) |
| KR (1) | KR20010029929A (ja) |
| TW (1) | TW495912B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012212899A (ja) * | 2005-12-02 | 2012-11-01 | Ulvac Japan Ltd | Ｃｕ膜の形成方法 |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6610151B1 (en) * | 1999-10-02 | 2003-08-26 | Uri Cohen | Seed layers for interconnects and methods and apparatus for their fabrication |
| US6924226B2 (en) * | 1999-10-02 | 2005-08-02 | Uri Cohen | Methods for making multiple seed layers for metallic interconnects |
| US7105434B2 (en) | 1999-10-02 | 2006-09-12 | Uri Cohen | Advanced seed layery for metallic interconnects |
| US6489231B1 (en) * | 2001-07-17 | 2002-12-03 | Lsi Logic Corporation | Method for forming barrier and seed layer |
| US6696355B2 (en) * | 2000-12-14 | 2004-02-24 | Ovonyx, Inc. | Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory |
| US20020074658A1 (en) * | 2000-12-20 | 2002-06-20 | Chien Chiang | High-resistivity metal in a phase-change memory cell |
| US6869515B2 (en) * | 2001-03-30 | 2005-03-22 | Uri Cohen | Enhanced electrochemical deposition (ECD) filling of high aspect ratio openings |
| JP4169950B2 (ja) * | 2001-05-18 | 2008-10-22 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| CN1326216C (zh) * | 2003-12-30 | 2007-07-11 | 中芯国际集成电路制造(上海)有限公司 | 一种避免漩涡效应缺陷的方法 |
| US20060252254A1 (en) * | 2005-05-06 | 2006-11-09 | Basol Bulent M | Filling deep and wide openings with defect-free conductor |
| US8791018B2 (en) * | 2006-12-19 | 2014-07-29 | Spansion Llc | Method of depositing copper using physical vapor deposition |
| US20080242088A1 (en) * | 2007-03-29 | 2008-10-02 | Tokyo Electron Limited | Method of forming low resistivity copper film structures |
| US7704879B2 (en) * | 2007-09-27 | 2010-04-27 | Tokyo Electron Limited | Method of forming low-resistivity recessed features in copper metallization |
| US7884012B2 (en) * | 2007-09-28 | 2011-02-08 | Tokyo Electron Limited | Void-free copper filling of recessed features for semiconductor devices |
| US7727890B2 (en) * | 2007-12-10 | 2010-06-01 | International Business Machines Corporation | High aspect ratio electroplated metal feature and method |
| US20090179328A1 (en) * | 2008-01-14 | 2009-07-16 | International Business Machines Corporation | Barrier sequence for use in copper interconnect metallization |
| US8252690B2 (en) * | 2008-02-14 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | In situ Cu seed layer formation for improving sidewall coverage |
| US7704886B2 (en) * | 2008-02-14 | 2010-04-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-step Cu seed layer formation for improving sidewall coverage |
| US8247030B2 (en) * | 2008-03-07 | 2012-08-21 | Tokyo Electron Limited | Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer |
| US7919409B2 (en) * | 2008-08-15 | 2011-04-05 | Air Products And Chemicals, Inc. | Materials for adhesion enhancement of copper film on diffusion barriers |
| US8399353B2 (en) * | 2011-01-27 | 2013-03-19 | Tokyo Electron Limited | Methods of forming copper wiring and copper film, and film forming system |
| US8518818B2 (en) | 2011-09-16 | 2013-08-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reverse damascene process |
| JP5725073B2 (ja) | 2012-10-30 | 2015-05-27 | 三菱電機株式会社 | 半導体素子の製造方法、半導体素子 |
| KR101427140B1 (ko) | 2013-03-29 | 2014-08-07 | 한국생산기술연구원 | 고종횡비 비아에 씨드 레이어를 형성시키는 방법 |
| GB201402399D0 (en) * | 2014-02-12 | 2014-03-26 | Univ York | Alloy crystallisation method |
| CN111987140A (zh) * | 2019-05-21 | 2020-11-24 | 世界先进积体电路股份有限公司 | 基底及其制造方法 |
| WO2023043608A1 (en) * | 2021-09-14 | 2023-03-23 | Corning Incorporated | Methods and apparatus for manufacturing an electronic apparatus |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3063506D1 (en) | 1979-08-31 | 1983-07-07 | Fujitsu Ltd | A tantalum thin film capacitor and process for producing the same |
| US4760369A (en) | 1985-08-23 | 1988-07-26 | Texas Instruments Incorporated | Thin film resistor and method |
| US4649625A (en) | 1985-10-21 | 1987-03-17 | International Business Machines Corporation | Dynamic memory device having a single-crystal transistor on a trench capacitor structure and a fabrication method therefor |
| US5225363A (en) | 1988-06-28 | 1993-07-06 | Texas Instruments Incorporated | Trench capacitor DRAM cell and method of manufacture |
| KR930011538B1 (ko) | 1991-07-16 | 1993-12-10 | 한국과학기술연구원 | 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법 |
| US5142438A (en) | 1991-11-15 | 1992-08-25 | Micron Technology, Inc. | Dram cell having a stacked capacitor with a tantalum lower plate, a tantalum oxide dielectric layer, and a silicide buried contact |
| CA2082771C (en) | 1992-11-12 | 1998-02-10 | Vu Quoc Ho | Method for forming interconnect structures for integrated circuits |
| JP2786071B2 (ja) | 1993-02-17 | 1998-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5356836A (en) * | 1993-08-19 | 1994-10-18 | Industrial Technology Research Institute | Aluminum plug process |
| JP2679599B2 (ja) | 1993-12-02 | 1997-11-19 | 日本電気株式会社 | 半導体装置の製造方法 |
| JPH07161813A (ja) * | 1993-12-08 | 1995-06-23 | Nec Corp | 半導体装置の製造方法 |
| US20020033533A1 (en) * | 1994-11-14 | 2002-03-21 | Marvin Liao | Interconnect structure for use in an integrated circuit |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
| US5614437A (en) | 1995-01-26 | 1997-03-25 | Lsi Logic Corporation | Method for fabricating reliable metallization with Ta-Si-N barrier for semiconductors |
| JP3127348B2 (ja) | 1995-02-27 | 2001-01-22 | エルジイ・セミコン・カンパニイ・リミテッド | 凹凸の表面形状を有するタングステン膜を用いた半導体装置の製造方法 |
| US5877087A (en) * | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| US5717628A (en) | 1996-03-04 | 1998-02-10 | Siemens Aktiengesellschaft | Nitride cap formation in a DRAM trench capacitor |
| JP2924785B2 (ja) * | 1996-04-25 | 1999-07-26 | 日本電気株式会社 | 磁気抵抗効果素子薄膜及びその製造方法 |
| US5677238A (en) * | 1996-04-29 | 1997-10-14 | Chartered Semiconductor Manufacturing Pte Ltd | Semiconductor contact metallization |
| KR100215846B1 (ko) | 1996-05-16 | 1999-08-16 | 구본준 | 반도체장치의 배선형성방법 |
| US5633200A (en) | 1996-05-24 | 1997-05-27 | Micron Technology, Inc. | Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer |
| TW402778B (en) * | 1996-07-12 | 2000-08-21 | Applied Materials Inc | Aluminum hole filling using ionized metal adhesion layer |
| US5913147A (en) * | 1997-01-21 | 1999-06-15 | Advanced Micro Devices, Inc. | Method for fabricating copper-aluminum metallization |
| US5933758A (en) * | 1997-05-12 | 1999-08-03 | Motorola, Inc. | Method for preventing electroplating of copper on an exposed surface at the edge exclusion of a semiconductor wafer |
| US6069068A (en) * | 1997-05-30 | 2000-05-30 | International Business Machines Corporation | Sub-quarter-micron copper interconnections with improved electromigration resistance and reduced defect sensitivity |
| US6140228A (en) * | 1997-11-13 | 2000-10-31 | Cypress Semiconductor Corporation | Low temperature metallization process |
| US6140234A (en) * | 1998-01-20 | 2000-10-31 | International Business Machines Corporation | Method to selectively fill recesses with conductive metal |
| US6197688B1 (en) * | 1998-02-12 | 2001-03-06 | Motorola Inc. | Interconnect structure in a semiconductor device and method of formation |
| US5981382A (en) * | 1998-03-13 | 1999-11-09 | Texas Instruments Incorporated | PVD deposition process for CVD aluminum liner processing |
| US6140236A (en) * | 1998-04-21 | 2000-10-31 | Kabushiki Kaisha Toshiba | High throughput A1-Cu thin film sputtering process on small contact via for manufacturable beol wiring |
| JP3187011B2 (ja) * | 1998-08-31 | 2001-07-11 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6184137B1 (en) * | 1998-11-25 | 2001-02-06 | Applied Materials, Inc. | Structure and method for improving low temperature copper reflow in semiconductor features |
| US6187670B1 (en) * | 1998-12-02 | 2001-02-13 | Advanced Micro Devices, Inc. | Multi-stage method for forming optimized semiconductor seed layers |
| TW409356B (en) * | 1999-03-11 | 2000-10-21 | United Microelectronics Corp | Manufacture method of inner connects |
| US6037258A (en) * | 1999-05-07 | 2000-03-14 | Taiwan Semiconductor Manufacturing Company | Method of forming a smooth copper seed layer for a copper damascene structure |
-
2000
- 2000-06-27 US US09/604,858 patent/US6627542B1/en not_active Expired - Lifetime
- 2000-06-29 EP EP00305493A patent/EP1069612A3/en not_active Withdrawn
- 2000-07-07 JP JP2000206575A patent/JP2001068433A/ja not_active Withdrawn
- 2000-07-12 KR KR1020000039865A patent/KR20010029929A/ko not_active Application Discontinuation
- 2000-08-28 TW TW089113905A patent/TW495912B/zh not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012212899A (ja) * | 2005-12-02 | 2012-11-01 | Ulvac Japan Ltd | Ｃｕ膜の形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6627542B1 (en) | 2003-09-30 |
| EP1069612A2 (en) | 2001-01-17 |
| KR20010029929A (ko) | 2001-04-16 |
| TW495912B (en) | 2002-07-21 |
| EP1069612A3 (en) | 2003-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001068433A (ja) | 連続的で塊状化していない種層の障壁層への接着 | |
| US6432819B1 (en) | Method and apparatus of forming a sputtered doped seed layer | |
| KR100442023B1 (ko) | 좁은구멍의충전및결정상으로배열된라이너층을이용한금속상호연결부형성 | |
| US6238533B1 (en) | Integrated PVD system for aluminum hole filling using ionized metal adhesion layer | |
| US7645696B1 (en) | Deposition of thin continuous PVD seed layers having improved adhesion to the barrier layer | |
| US6969448B1 (en) | Method for forming a metallization structure in an integrated circuit | |
| KR100365643B1 (ko) | 반도체 장치의 다마신 배선 형성 방법 및 그에 의해형성된 다마신 배선 구조체 | |
| US6660622B2 (en) | Process for removing an underlying layer and depositing a barrier layer in one reactor | |
| US6387805B2 (en) | Copper alloy seed layer for copper metallization | |
| US6797620B2 (en) | Method and apparatus for improved electroplating fill of an aperture | |
| US6391163B1 (en) | Method of enhancing hardness of sputter deposited copper films | |
| EP0799903A2 (en) | Methods of sputtering a metal onto a substrate and semiconductor processing apparatus | |
| KR20010021312A (ko) | 전기도금 처리용 배리어층 | |
| WO2006121604A2 (en) | Conductive barrier layer, especially an alloy of ruthenium and tantalum and sputter deposition thereof | |
| JP2001226767A (ja) | 銅スパッタリング用自己イオン化プラズマ | |
| KR100501460B1 (ko) | 이온화된금속으로부터증착된접착층을사용한반도체구조물내의홀충전방법 | |
| US6200433B1 (en) | IMP technology with heavy gas sputtering | |
| US20020093101A1 (en) | Method of metallization using a nickel-vanadium layer | |
| US6124205A (en) | Contact/via force fill process | |
| US6716733B2 (en) | CVD-PVD deposition process | |
| US20070243708A1 (en) | Manufacturing method for an integrated semiconductor contact structure having an improved aluminum fill | |
| US6429524B1 (en) | Ultra-thin tantalum nitride copper interconnect barrier | |
| US6949464B1 (en) | Contact/via force fill techniques | |
| US20030017696A1 (en) | Method for improving capability of metal filling in deep trench |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |