[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR930011538B1 - 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법 - Google Patents

실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법 Download PDF

Info

Publication number
KR930011538B1
KR930011538B1 KR1019910012125A KR910012125A KR930011538B1 KR 930011538 B1 KR930011538 B1 KR 930011538B1 KR 1019910012125 A KR1019910012125 A KR 1019910012125A KR 910012125 A KR910012125 A KR 910012125A KR 930011538 B1 KR930011538 B1 KR 930011538B1
Authority
KR
South Korea
Prior art keywords
thin film
tungsten
silicon
film
deposition
Prior art date
Application number
KR1019910012125A
Other languages
English (en)
Other versions
KR930003281A (ko
Inventor
민석기
김용태
Original Assignee
한국과학기술연구원
박원희
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원, 박원희 filed Critical 한국과학기술연구원
Priority to KR1019910012125A priority Critical patent/KR930011538B1/ko
Priority to JP4011118A priority patent/JPH0766921B2/ja
Publication of KR930003281A publication Critical patent/KR930003281A/ko
Priority to US08/155,915 priority patent/US5487923A/en
Application granted granted Critical
Publication of KR930011538B1 publication Critical patent/KR930011538B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34Nitrides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

내용 없음.

Description

실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법
제1도는 반응기체(NH3/WF6)의 조성비 변화에 따른 텅스텐 질화박막의 비저항값과 증착속도의 변화를 보인 그래프.
제2도는 본 발명의 일실시예로 얻어진 시편과 종래의 방법에 의해 제조된 비교시편의 조직확대사진.
제3도는 본 발명의 일실시예로 얻어진 시편의 W/W2N/SiO2조직에 대해 Auger 전자분광기를 이용하여 각 원소의 원자농도를 분석한 결과치를 보인 그래프.
본 발명은 고집적 실리콘 반도체소자의 금속배선(metallization)형성에 관한 것으로서, 특히 화학증착법에 의하여 텅스텐 박막을 형성시키는 과정중에 심하게 발생되는 실리콘, 산화막 및 산화막/실리콘 계면의 침식을 억제하기 위하여 텅스텐 박막의 형성이전에 플라즈마 화학증작법을 이용하여 텅스텐 질화박막을 증착시키는 방법에 관한 것이다.
고집적회로 소자의 제조기술은 그간 급속한 발달을 거듭해온 결과 최근에는 집적도에 있어 메가비트 단위로까지 향상되기에 이르렀으며 현재에도 집적도의 향상을 위한 연구가 활발히 진행되고 있는데, 특히 4메가 비트 이상의 고집적회로 소자에서 신호처리속도 및 집적도 향상에 가장 중요한 역할을 아는 핵심적인 기술은 금속배선 공정으로 알려져 있다.
고집적회로 소자의 제조시에 사용되고 있는 종래의 금속배선으로는 알루미늄(Al)이나 다결정 실리콘 박막이 사용되고 있는데, 그중 알루미늄 경우에는 물리적인 증착방법을 통하여 박막을 형성시킴에 따라 스텝커버리지(step coverage) 및 일렉트로미그레이션(electromigration) 특징이 나쁘고 실리콘과의 합금시 정션스파이크(junction spike)가 발생하여 반도체소자의 수율 및 신뢰도에 문제점을 지니고 있다.
그리고, 다결정 실리콘 박막은 알루미늄에서 나타나는 상기의 문제점이 발견되지 않아 재현성 및 신뢰도 측면에서는 우수한 특성을 보이지만 비저항이 높아서 신호처리속도 및 고집적도의 향상이 어렵다는 치명적인 결점이 있다.
한편, 최근 개발된 금속배선 기술로서 저압화학증착법을 이용하여 텅스텐 박막을 증착시키는 기술이 알려지고 있는데, 텅스텐 박막은 융점(3370℃)이 매우 높기 때문에 열적안정도가 높고 비저항이 알루미늄과 비슷하며 일렉트로미그레이션이 우수할뿐만 아니라 화학증착법을 이용하여 증착함으로써 스텝커버리지 및 처리율(throughput)이 우수하다는 장점이 있다.
그런데, 이와 같이 화학증착법을 이용하여 텅스텐 박막을 증착시킬 경우 반응기체로 주로 WF2-H2나 SF6-SiH4-H2반응계를 사용하고 있는데 반응기체 중 WF6의 환원반응에서 발생하는 F원자들에 의해서 실리콘, 산화막 및 산화막/실리콘 계면에서 침식이 발생함으로써 텅스텐이 산화막/실리콘 계면으로 파고 들어가거나 실리콘 기판 내부로 침투하게 되어, 결과적으로 누설전류가 높아지고 정선의 단락현상이 발생하며, 절연파괴 전압이 낮아지게 되는 등의 여러 가지 문제점이 있다.
이와 같이 F에 의한 침식에 의해서 발생되는 상기 문제점을 해소하기 위한 방편으로 WF6에 대한 SiH4및 H2의 상대적인 조성비를 적절히 조절하여 F생성을 억제하는 한편으로 텅스텐 박막의 증착속도를 증대시킴으로써 텅스텐 박막 자체가 보호막으로 작용하도록 하여 계속적으로 F가 실리콘이나 실리콘 산화막과 반응 하는 것을 차단하도록 하는 방법이 사용되고 있으나, 증착온도 및 반응기체의 조성에 따라서 신뢰성 있는 해결방법으로는 되지 못하고 있다(참조 : R. V. Joshi, K. Y. Ahn, and P. M. Fryer, Proc. of the 1988 workshop on Tungsten and Other Refractory Metals for VLSI Application IV, Material Research Soc., Pittsburgh, P.85, 1988).
한편, WF6에 대한 SiH4및 H2의 상대적인 조성비 및 증착온도에 상관없이 텅스텐 박막의 화학증착시에 발생하는 실리콘, 산화막 및 산화막/실리콘 계면의 침식을 억제할 수 있는 이상적인 방법으로서는 WF6가 직접적으로 실리콘 및 실리콘 산화막과 반응하지 않도록 사전에 차단하는 형태가 바람직하다 할 것이다.
그런데, 최근 발표된 공지문헌(Silicon Processing for The VLSI Era, ed. S. Wolf, R. N. Tauber, Lattice Press, Sunbeach, P.556, 1986)에 의하면 NF9v이용하여 실리콘 산화막의 식각속도와 실리콘 직화박막의 식각속도를 비교하는 경우에 약 8 : 1정도로 실리콘 질화박막의 식각속도가 느린 것으로 보고되고 있다.
이같은 공지사실을 바탕으로 하여 본 발명자들은 F원자의 침식을 감소시키는 성질을 갖는 질소는 함유한 텅스텐 박막을 적절히 이용하게 되면 텅스텐 증착시 발생되는 실리콘 및 실리콘 산화막의 침식을 방지할수 있을 것이라는 점에 착안하여 실리콘 웨이퍼상에 텅스텐 질화박막을 형성하는 여러 형태의 실험을 행하여 본 발명의 방법을 창안하기에 이르렀다.
이같은 실리콘 웨이퍼상에 형성되는 텅스텐 질화박막 성장공정은 이후 공정으로서의 금속배선 형성을 위한 텅스텐 박막의 증착전단계 공정으로서 이때 성장된 질화박막에 의해 금속배선으로서의 텅스텐 박막의 본래 기능에 영향을 미치지 않아야 한다.
그러나, 질소를 함유하는 박막의 대부분은 질화박막으로 되기 때문에 단순히 질소를 함유한 박막을 사전에 도포하여서는 저저항 텅스텐 금속배선의 형성이 불가능하다는 문제점이 있다.
따라서, 본 발명은 금속배선을 위한 텅스텐 박막의 증착공정 이전에 플라즈마 화학증착법을 이용하여 WF6-H2로 구성된 반응기체에 NH₃를 첨가하여 300-600℃의 증착온도에서 비저항값이 매우 낮은 텅스텐 질화박막을 증착시켜 F원자들에 의한 실리콘, 산화막 및 산화막/실리콘 계면의 침식을 방지토록 한 고집접 실리콘 반도체소자의금속배선 형성용 텅스텐 질화박막 증착방법을 제공하는데 목적이 있다.
본 발명의 방법에서 플라즈마 화학증착법으로 도포되는 텅스텐 질화박막의 비저항값은 70-300μΩ-㎝의 매우 낮은 값을 나타내는데, 이같은 질화박막을 500-1000Å의 두께로 증착시킨 후에 금속배선 형성 공정으로서 F원자들이 가장 많이 발생하게 되는 조건인 WF6: H2의 분압비를 1 : 3으로 하고 400℃의 증착온도에서 텅스텐 질화박막을 증착시킬 경우에도 실리콘, 산화막 및 산화막/실리콘 계면의 침식을 방지하게 되는 특징이 있다.
이같은 본 발명에 대해서 실시예에 의거 구체적으로 설명하면 다음과 같다.
먼저, 반응기체인 암모니아(NH3,순도 99.999%)와 육불화 텅스텐(WF6,순도 99.999%) 가스를 유량계를 경유하여 플라즈마 화학증착 장치의 반응기 내부로 주입시킨후 13.56MHz의 고주파 전자기장을 0.7-1W/㎠의 전력밀도로 인가하여 방전을 일으켜서 플라즈마 상태로 만든다. 이때 환원가스로 수소를 첨가하게 되는데 그 첨가량은 NH3및 WF6가스의 총분압비에 대하여 약 20배가 되도록 하고, 반응기내의 증착압력은 0.1-1Torr의 범위내에서 일정하게 유지하는 한편 증착온도는 300-600℃의 범위로 유지하여 500-1000Å의 두께를 갖는 텅스텐 질화박막을 성장시켰다.
제1도는 이와 같은 방법을 통하여 질화박막을 형성함에 있어 반응기체의 입력비율(NH3/WF6)변화에 따른 비저항값 및 반응속도의 변화를 나타낸 그래프로서, 이 그래프에 나타나 있는 바와 같이 NH3/WF6의 조성비가 0.25-2인 범위에서 성장된 금속박막은 70-300μΩ-㎝의 낮은 비저항값을 나타냄과 아울러 NH3/WF6의 조성비가 0.5이상으로 되는 경우 일정한 증착속도로 증착이 이루어져서 500Å이하의 일정한 두께를 갖는 박막을 얻을 수 있게 된다.
이와 같이 NH3와 WF6가스의 입력분압비를 0.25-2의 범위로 유지하여 70-300μΩ-㎝의 비저항값을 나타내는 텅스텐 질화박막을 500-1000Å의 두께로 사전에 증착한 다음 그위에 저압화학증착법을 이용하여 텅스텐 박막을 성장시키게 되면 실리콘, 산화막 및 산화막/실리콘 계면에 대해 가장 심하게 손상을 가져올 조건하에서도 불소에 의한 침식을 방지할수 있게 된다.
제2도는 이같은 텅스텐 질화박막에 의한 침식방지효과를 뒷받침하는 조직확대사진으로서, 제2a도의 사진은 본 발명의 방법을 통하여 텅스텐 질화박막을 사전에 증착시킨 후에 F원자들이 가장 많이 발생하게 되는 조건인 WF6: H2의 분압비를 1 : 3으로하고 증착온도를 400℃로 하여 텅스텐 박막을 증착시킨 반도체소자의 트렌치(trench)구조이고, 제2b도의 사진은 텡스텐 질화박막의 사전증착을 행하기 않고 제2a도의 경우와 동일한 조건하에서 텅스텐 박막만을 증착시킨 경우의 단면확대사진으로서, 제2a도의 경우 산화막 및 산화막/실리콘계면에서 F에 의한 결함의 발생이 없음에 반하여 제2b도의 경우 텅스텐 박막의 증착시에 생기는 불소에 의하여 산화막과 산화막/실리콘 계면이 손상되었음을 알 수 있다.
제3도는 본 발명 방법을 이용하여 텅스텐 질화박막을 사전에 증착시킨 다음 그 위에 텅스텐 박막을 증착시킨 구조에서 표면의 텅스텐 박막으로부터 산화막이 있는 계면에 이르기까지의 깊이에 걸쳐 Auger전자분광분석법으로 단면을 관통해 나가면서 텅스텐 박막/텅스텐 질화박막/산화막 구조를 성분 분석한 결과를 나타내고 있다.
여기서 (a)영역은 텅스텐 박막이고, (b)영역은 약 1000Å정도의 깊이로 이루어진 텅스텐 질화박막층이며, (c)영역은 산화막층으로서 (d)영역은 텅스텐 박막증착에 의하여 전혀 공격을 받지않았음을 알 수 있다.
이에따라, 텅스텐 박막의 형성전에 텅스텐 질화박막을 사전에 도포함으로써 저압화학증착에 의한 텅스텐 박막 형성시에 발생하는 실리콘, 산화막 및 산화막/실리콘 계면의 침식을 차단할 수 있음을 알 수 있다.
이상에서 설명한 바와 같이 본 발명은 텅스텐 박막의 형성이전에 플라즈마 화학증착법을 이용하여 70-300μΩ-㎝정도의 비저항값을 나타내는 텅스텐 질화박막을 사전에 도포함으로써 이후에 저압화학증착시 발생하게 되는 F에 의한 실리콘, 산화막 및 산화막/실리콘 계면의 침식을 효과적으로 억제할수 있는 이점이 있다.

Claims (1)

  1. 저압화학증착법으로 텅스텐 박박을 증착하여 금속배선을 형성함에 있어서, 상기 텅스텐 박막의 증착전단계 공정으로서 NH3/WF6의 입력분압조성비를 0.25-2로 하고, 300-600℃의 증착 온도에서 0.1-1Torr의 증착 압력하에서 플라즈마 화학증착하여 70-300μΩ-㎝의 비저항값을 갖는 텅스텐 질화박막을 500-1000Å의 두께로 성장시킴을 특징으로 하는 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법.
KR1019910012125A 1991-07-16 1991-07-16 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법 KR930011538B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910012125A KR930011538B1 (ko) 1991-07-16 1991-07-16 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법
JP4011118A JPH0766921B2 (ja) 1991-07-16 1992-01-24 シリコン半導体素子のタングステン窒化薄膜蒸着法及びこれを利用した二層構造の金属配線形成法
US08/155,915 US5487923A (en) 1991-07-16 1993-11-23 Method for depositing tungsten nitride thin films for formation of metal wirings of silicon semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910012125A KR930011538B1 (ko) 1991-07-16 1991-07-16 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법

Publications (2)

Publication Number Publication Date
KR930003281A KR930003281A (ko) 1993-02-24
KR930011538B1 true KR930011538B1 (ko) 1993-12-10

Family

ID=19317348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910012125A KR930011538B1 (ko) 1991-07-16 1991-07-16 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법

Country Status (3)

Country Link
US (1) US5487923A (ko)
JP (1) JPH0766921B2 (ko)
KR (1) KR930011538B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996017104A1 (en) * 1994-11-30 1996-06-06 Micron Technology, Inc. A method of depositing tungsten nitride using a source gas comprising silicon
KR970052931A (ko) * 1995-12-11 1997-07-29 김광호 텅스텐 질화박막 형성방법 및 이를 이용한 금속배선 형성방법
JPH09275142A (ja) * 1995-12-12 1997-10-21 Texas Instr Inc <Ti> 半導体の空隙を低温低圧で充填を行う処理方法
TW365685B (en) * 1996-10-31 1999-08-01 Texas Instruments Inc Low-temperature processes for depositing barrier films containing tungsten and nitrogen
US5710070A (en) * 1996-11-08 1998-01-20 Chartered Semiconductor Manufacturing Pte Ltd. Application of titanium nitride and tungsten nitride thin film resistor for thermal ink jet technology
EP0841690B1 (en) * 1996-11-12 2006-03-01 Samsung Electronics Co., Ltd. Tungsten nitride (WNx) layer manufacturing method and metal wiring manufacturing method
JPH10189605A (ja) * 1996-12-19 1998-07-21 Texas Instr Inc <Ti> タングステン領域に形成された窒化タングステン側壁を有する半導体素子およびその構成方法
US5935648A (en) * 1997-03-28 1999-08-10 The United States Of America As Represented By The Secretary Of The Air Force High surface area molybdenum nitride electrodes
US6162715A (en) * 1997-06-30 2000-12-19 Applied Materials, Inc. Method of forming gate electrode connection structure by in situ chemical vapor deposition of tungsten and tungsten nitride
US6872429B1 (en) * 1997-06-30 2005-03-29 Applied Materials, Inc. Deposition of tungsten nitride using plasma pretreatment in a chemical vapor deposition chamber
US6309713B1 (en) * 1997-06-30 2001-10-30 Applied Materials, Inc. Deposition of tungsten nitride by plasma enhanced chemical vapor deposition
US6174811B1 (en) 1998-12-02 2001-01-16 Applied Materials, Inc. Integrated deposition process for copper metallization
US6077762A (en) * 1997-12-22 2000-06-20 Vlsi Technology, Inc. Method and apparatus for rapidly discharging plasma etched interconnect structures
US6218288B1 (en) 1998-05-11 2001-04-17 Micron Technology, Inc. Multiple step methods for forming conformal layers
US6271131B1 (en) 1998-08-26 2001-08-07 Micron Technology, Inc. Methods for forming rhodium-containing layers such as platinum-rhodium barrier layers
US6284655B1 (en) 1998-09-03 2001-09-04 Micron Technology, Inc. Method for producing low carbon/oxygen conductive layers
US6239028B1 (en) 1998-09-03 2001-05-29 Micron Technology, Inc. Methods for forming iridium-containing films on substrates
US6323081B1 (en) 1998-09-03 2001-11-27 Micron Technology, Inc. Diffusion barrier layers and methods of forming same
JP2002536549A (ja) * 1999-02-12 2002-10-29 ゲレスト インコーポレイテッド 窒化タングステンの化学蒸着
KR100773280B1 (ko) * 1999-02-17 2007-11-05 가부시키가이샤 알박 배리어막제조방법및배리어막
US6259129B1 (en) 1999-04-20 2001-07-10 International Business Machines Corporation Strap with intrinsically conductive barrier
US6236077B1 (en) 1999-04-20 2001-05-22 International Business Machines Corporation Trench electrode with intermediate conductive barrier layer
US6329286B1 (en) 1999-04-27 2001-12-11 Micron Technology, Inc. Methods for forming conformal iridium layers on substrates
US6627542B1 (en) 1999-07-12 2003-09-30 Applied Materials, Inc. Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
US6313033B1 (en) * 1999-07-27 2001-11-06 Applied Materials, Inc. Ionized metal plasma Ta, TaNx, W, and WNx liners for gate electrode applications
US6328871B1 (en) * 1999-08-16 2001-12-11 Applied Materials, Inc. Barrier layer for electroplating processes
US6635570B1 (en) * 1999-09-30 2003-10-21 Carl J. Galewski PECVD and CVD processes for WNx deposition
US6660631B1 (en) * 2000-08-31 2003-12-09 Micron Technology, Inc. Devices containing platinum-iridium films and methods of preparing such films and devices
WO2002058122A1 (fr) * 2000-12-25 2002-07-25 Tokyo Electron Limited Procédé de fabrication d'un dispositif à semi-conducteur
US7026043B2 (en) * 2001-10-12 2006-04-11 Owens Corning Composites Sprl Sheet molding compound having improved surface characteristics

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS645015A (en) * 1987-06-26 1989-01-10 Sharp Kk Manufacture of integrated circuit element
EP0337329A3 (de) * 1988-04-12 1990-11-22 Siemens Aktiengesellschaft Verfahren zur Herstellung dünner Metallfilme durch Aufdampfen

Also Published As

Publication number Publication date
KR930003281A (ko) 1993-02-24
JPH0529317A (ja) 1993-02-05
JPH0766921B2 (ja) 1995-07-19
US5487923A (en) 1996-01-30

Similar Documents

Publication Publication Date Title
KR930011538B1 (ko) 실리콘 반도체소자의 금속배선 형성용 텅스텐 질화박막 증착방법
US6284316B1 (en) Chemical vapor deposition of titanium
KR100274603B1 (ko) 반도체장치의제조방법및그의제조장치
EP0420595B1 (en) Deposited film formation method utilizing selective deposition by use of alkyl aluminum hydride
KR970009867B1 (ko) 반도체 소자의 텅스텐 실리사이드 형성방법
EP0420594B1 (en) Process for forming metal deposited film containing aluminium as main component by use of alkyl aluminium hydride
US20050266624A1 (en) Boron incorporated diffusion barrier material
US20010006240A1 (en) Method of forming titanium silicide and titanium by chemical vapor deposition and resulting apparatus
EP0510858B1 (en) Method of selectively forming a TiNx layer by MOCVD, on a semi-conductor device
US4985371A (en) Process for making integrated-circuit device metallization
EP0591086A2 (en) Low temperature chemical vapor deposition and method for depositing a tungsten silicide film with improved uniformity and reduced fluorine concentration
US6433434B1 (en) Apparatus having a titanium alloy layer
KR19980033334A (ko) 텡스텐 및 질소를 함유한 배리어 박막을 증착시키기 위한저온 처리 방법
KR100477813B1 (ko) 반도체장치의텅스텐금속배선형성방법
KR0161889B1 (ko) 반도체장치의 배선 형성방법
KR100215540B1 (ko) 반도체 금속박막의 배선방법
KR0170719B1 (ko) 금속배선막 형성방법
EP0417997B1 (en) Process for forming metal deposited film containing aluminum as main component by use of alkyl aluminum hydride
US5595936A (en) Method for forming contacts in semiconductor device
KR940011005B1 (ko) 알킬 알루미늄 하이드라이드를 이용한 퇴적막 형성법
KR0141966B1 (ko) 배선금속박막의 제조방법
KR940011729B1 (ko) Cvd텅스텐 형성방법
JP3868043B2 (ja) タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法
Fang et al. The compatibility of aluminium layers on plasma-deposited W and WSi/sub 2/films
KR100271789B1 (ko) 반도체장치의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061127

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee