[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

KR101427140B1 - 고종횡비 비아에 씨드 레이어를 형성시키는 방법 - Google Patents

고종횡비 비아에 씨드 레이어를 형성시키는 방법 Download PDF

Info

Publication number
KR101427140B1
KR101427140B1 KR1020130034764A KR20130034764A KR101427140B1 KR 101427140 B1 KR101427140 B1 KR 101427140B1 KR 1020130034764 A KR1020130034764 A KR 1020130034764A KR 20130034764 A KR20130034764 A KR 20130034764A KR 101427140 B1 KR101427140 B1 KR 101427140B1
Authority
KR
South Korea
Prior art keywords
seed layer
forming
substrate
aspect ratio
high aspect
Prior art date
Application number
KR1020130034764A
Other languages
English (en)
Inventor
송영식
임태홍
Original Assignee
한국생산기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국생산기술연구원 filed Critical 한국생산기술연구원
Priority to KR1020130034764A priority Critical patent/KR101427140B1/ko
Priority to PCT/KR2014/002437 priority patent/WO2014157883A1/ko
Priority to DE112014001729.9T priority patent/DE112014001729B4/de
Priority to US14/781,115 priority patent/US9953867B2/en
Application granted granted Critical
Publication of KR101427140B1 publication Critical patent/KR101427140B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76874—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 고종횡비 비아에 씨드 레이어를 형성시키는 방법에 관한 것이다. 본 발명의 일 실시형태는 비아(via)가 형성된 기판을 준비하는 단계; 및 상기 기판 상에 씨드 레이어를 형성하는 단계를 포함하며, 상기 비아는 단면을 기준으로 할 때 평균 깊이가 평균 폭에 대하여 10배 이상이고, 상기 씨드 레이어를 형성하는 단계는 상기 씨드 레이어 형성 물질이 하기 식 1로 표현되는 각도(θ)가 2.86°이하로 증착되도록 상기 기판을 상하좌우로 기울여 행하여지는 고종횡비 비아에 씨드 레이어를 형성시키는 방법을 제공한다.
[식 1]: θ = arccos[D/((D2+(1/2W)2)1/2)]
(단, D는 비아의 깊이이며, W는 비아의 폭임.)
본 발명에 따르면, 원활한 구리 필링 도금이 가능하고, 씨드 레이어와 필링 도금되는 구리와의 도금밀착력을 간단하면서도 경제적으로 향상시킬 수 있어 전자 부품의 금속 배선 형성시 우수한 내구성을 부여할 수 있다. 또한, 씨드 레이어의 스트레스를 낮춤으로써 도금밀착력을 향상시킬 수 있다.

Description

고종횡비 비아에 씨드 레이어를 형성시키는 방법{METHOD FOR FORMING A SEED LAYER ON VIA HAVING HIGH ASPECT RATIO}
본 발명은 고종횡비 비아에 씨드 레이어를 형성시키는 방법에 관한 것이다.
반도체 장치와 같은 전자 부품이 점점 고속화, 고집적화 되면서 반도체 장치 내에 형성되는 금속 배선의 미세화 및 다층화가 이루어지고 있다. 이와 같이 금속 배선의 폭이 좁아지는 경우에는 금속 배선의 저항 및 정전용량으로 인한 신호 지연이 발생한다. 따라서, 이러한 신호 지연을 감소시키기 위하여 저저항 금속인 구리를 이용하고 있다.
일반적으로 금속 배선에 사용되는 구리는 기판에 형성되는 홈이나 홀에 전해도금 또는 무전해도금되어 형성된다. 기판과 구리간의 도금밀착성을 향상시키기 위하여 기판에 형성된 홈 또는 홀(이하, 비아(via)라고도 함)에 씨드 레이어(seed layer)를 미리 형성하기도 한다.
그러나, 3D Si 패키징(packaging)과 같이 전자 부품이 정밀해짐에 따라 기판에 형성되는 비아의 종횡비(평균 깊이와 평균 폭의 비)가 10:1이상으로 커지게 되어 필링 도금되는 Cu가 보다 용이하면서도 견고하게 증착될 수 있도록 비아의 밑면 또는 측면에 비교적 균일하고 적당한 두께의 씨드 레어어가 형성될 것이 요구되고 있다. 더욱이, 실리콘과 같이 전기가 잘 통하지 않아 도금이 이루어지기 어려운 기판에 형성된 고종횡비 비아의 경우에는 필링 도금이 원활히 이루어지도록 충분한 두께의 씨드 레이어의 형성이 매우 중요하고, 비아의 개구부 면적 또한 충분히 확보하는 것이 중요하다.
본 발명의 일측면은 필링 도금되는 구리와의 도금 밀착성이 향상되도록 고종횡비 비아의 측면 및 밑면 모두에 균일하고 충분한 두께의 씨드 레이어층을 형성시키고, 비아의 개구부 면적 또한 충분히 확보할 수 있는 씨드 레이어의 형성방법을 제공하고자 하는 것이다.
본 발명의 다른 측면은 씨드 레이어의 스트레스를 효과적으로 저감시킬 수 있는 씨드 레이어의 형성 방법을 제공하고자 하는 것이다.
본 발명의 일 실시형태는 비아(via)가 형성된 기판을 준비하는 단계; 및 상기 기판 상에 씨드 레이어를 형성하는 단계를 포함하며, 상기 비아는 단면을 기준으로 할 때 평균 깊이가 평균 폭에 대하여 10배 이상이고, 상기 씨드 레이어를 형성하는 단계는 상기 씨드 레이어 형성 물질이 하기 식 1로 표현되는 각도(θ)가 2.86°이하로 증착되도록 상기 기판을 상하좌우로 기울여 행하여지는 고종횡비 비아에 씨드 레이어를 형성시키는 방법을 제공한다.
[식 1]: θ = arccos[D/((D2+(1/2W)2)1/2)]
(단, D는 비아의 깊이이며, W는 비아의 폭임.)
본 발명에 따르면, 원활한 구리 필링 도금이 가능하고, 씨드 레이어와 필링 도금되는 구리와의 도금밀착력을 간단하면서도 경제적으로 향상시킬 수 있어 전자 부품의 금속 배선 형성시 우수한 내구성을 부여할 수 있다.
또한, 씨드 레이어의 스트레스를 낮춤으로써 도금밀착력을 향상시킬 수 있다.
도 1은 비아(via)가 형성된 기판을 나타낸 것이다.
도 2는 타겟으로부터 씨드 레이어 형성 물질이 기판에 증착되는 모습을 나타내는 모식도이다.
도 3은 기판의 각도에 따라 비아 내부에 씨드 레이어가 형성되는 모습을 모식적으로 나타낸 것이며, (a)는 씨드 레이어 형성 물질이 기판에 증착되는 방향과 기판에 형성된 비아의 측면 방향의 각도가 0°인 경우를, (b)는 각도가 2.86°를 초과하는 경우를 나타낸 것이다.
도 4는 기판을 좌우로만 기울여 씨드 레이어를 형성한 뒤, 그 표면을 관찰한 사진이다.
도 5는 비아의 종횡비에 따른 기판의 각도의 계산법을 설명하기 위한 모식도이다.
도 6은 실리콘 기판에 Mo를 증착한 뒤, Mo의 표면을 관찰한 SEM 사진의 일례이다.
도 7은 실리콘 기판에 Mo를 증착한 뒤, Mo의 측면을 관찰한 SEM 사진의 일례이다.
도 8은 Mo 씨드 레이어와 Cu 씨드 레이어가 교대로 적층되어 다층 구조를 갖는 씨드 레이어를 관찰한 SEM 사진의 일례이다.
도 9는 본 발명의 실시예에 따른 발명예들의 비아를 관찰한 SEM 사진이며, (a)는 발명예 1, (b)는 발명예 2, (c)는 발명예 3, (d)는 발명예 4의 사진이다.
도 10은 본 발명의 실시예에 따른 비교예들의 비아를 관찰한 SEM 사진이며, (a)는 비교예 1, (b)는 비교예 2의 사진이다.
도 11은 본 발명의 실시예에 따른 발명예 8의 비아를 관찰한 SEM 사진이다.
도 1은 비아(via)가 형성된 기판을 나타낸 것이며, (a)는 사시도, (b)는 정면도를 나타낸다. 도 1에 나타난 바와 같이, 기판(10)에는 금속 배선을 형성하기 위하여 비아(12)가 형성된다. 상기 비아는 홀의 형태와 같이 기판에 관통되도록 형성될 수 있으며, 홈의 형태와 같이 기판의 일측면은 개폐되고, 다른 측면은 폐쇄된 형태로 형성될 수 있다.
상기와 같이 비아가 형성된 기판에는 이후 구리가 필링도금되어 금속 배선을 형성함으로써 전자 부품의 구성 요소로 사용될 수 있다. 이와 같이, 금속 배선이 형성된 기판이 전자 부품으로 사용되기 위해서는 상기 기판과 구리 간에 우수한 밀착력이 확보될 것이 요구되는데, 이를 위해 비아에 씨드 레이어를 증착하여 사용하기도 한다. 이러한 씨드 레이어는 전기가 잘 통하지 않는 기판에 필링 도금이 잘 이루어지도록 전기가 통하게 하는 배선 또는 전극의 역할을 하게 된다.
그러나, 전자부품이 아주 정밀해짐에 따라, 기판에 형성되는 비아의 종횡비(평균 깊이와 평균 폭의 비)가 10:1이상으로 상당히 커져 비아의 개구부(開口部)가 좁아지게 되고, 이로 인해 비아 내부에 형성되는 씨드 레이어의 증착이 점점 더 어려워지거나 필링 도금시 구리가 비아 내부에 침투되기 어려워지는 문제가 발생하게 되었다. 즉, 고종횡비를 가질수록 비아의 폭이 좁아져 비아의 밑면이나 측면에 씨드 레이어가 잘 증착되지 않는데, 특히, 상기 비아의 측면 중에서도 측면상부에서는 씨드레이어가 우선적으로 증착되어 두껍게 형성될 수 있으나, 하부로 갈수록 씨드레이어의 증착이 용이하지 않는다는 단점을 가지게 된다.
이러한 문제점을 해결하기 위하여, 본 발명의 일 실시형태는 비아(via)가 형성된 기판을 준비하는 단계; 및 상기 기판 상에 씨드 레이어를 형성하는 단계를 포함하며, 상기 비아는 단면을 기준으로 할 때 평균 깊이가 평균 폭에 대하여 10배 이상이고, 상기 씨드 레이어를 형성하는 단계는 상기 씨드 레이어 형성 물질이 하기 식 1로 표현되는 각도(θ)가 2.86°이하로 증착되도록 상기 기판을 상하좌우로 기울여 행하여지는 고종횡비 비아에 씨드 레이어를 형성시키는 방법을 제공한다.
[식 1]: θ = arccos[D/((D2+(1/2W)2)1/2)]
(단, D는 비아의 깊이이며, W는 비아의 폭임.)
본 발명에 적용되는 기판은 평균 깊이와 평균 폭의 비(종횡비)가 10:1 이상인 비아가 형성된 것이라면 그 종류에 대하여 특별히 한정되지 않으며, 예를 들면, 유리, 플라스틱, 세라믹 등이 적용될 수 있고, 바람직하게는 실리콘이 이용될 수 있다. 한편, 본 발명의 기판에 형성되는 비아는 고종횡비를 가질수록 바람직하므로, 상기 비아의 종횡비 상한에 대해서는 특별히 한정하지 않으나, 공정상의 한계로 상기 종횡비가 60배를 초과하기는 용이하지 않다.
또한, 본 발명에서는 기판에 씨드 레이어를 형성하기 위해서 evaporation, sputtering, CVD(chemical vapor deposition) 및 ALD(atomic layer deposition) 등 다양한 방법들을 이용할 수 있으며, 따라서 씨드 레이어 형성 방법의 종류에 대해서는 특별히 한정하지 않는다.
본 발명에서는 상기와 같이 고종횡비의 비아가 형성된 기판을 준비한 뒤, 상기 기판에 씨드 레이어를 형성함에 있어, 기판을 소정의 각도 범위 내로 기울여 씨드 레이어 형성 물질을 증착시키는 것을 특징으로 한다. 보다 상세하게는, 하기 식 1로 표현되는 각도(θ)가 2.86°이하로 증착되도록 상기 기판을 상하좌우로 기울여 씨드 레이어를 형성하는 것이 바람직하다. 도 2는 타겟으로부터 씨드 레이어 형성 물질이 기판에 증착되는 모습을 나타내는 모식도이다. 도 2에 나타난 바와 같이, Ar(40)과 같은 불활성 가스에 의해 타겟(20)으로부터 튕겨져 나온 씨드 레이어 형성 물질(50)은 기판(30)에 증착되게 된다. 이 때, 상기 씨드 레이어 형성 물질(50)이 증착되는 방향과 상기 기판(30)에 형성된 비아의 측면이 이루는 각도(θ)가 2.86°이하가 되도록 상기 기판(30)을 기울여 씨드 레이어를 형성하는 것이 바람직하다. 한편 본 발명의 씨드 레이어 형성 방법은 기판을 기울이지 않고, 즉, 0°의 각도에서 씨드 레이어를 형성하는 것을 병행할 수 있다. 그러나, 씨들 레이어 형성시 상기 각도가 0°가 되도록 하는 경우에는(기판을 기울이지 않는 경우에는) 씨드 레이어 형성 물질의 증착방향과 비아의 측면이 평행하게 되어, 상기 비아의 측면에 씨드 레이어 형성 물질의 증착이 제대로 이루어지지 않을 수 있으며, 2.86°를 초과하는 경우에는 비아의 일부 측면만 코팅되어 비아 내부 즉, 밑면과 측면에 균일한 코팅이 이루어지지 않을 수 있다.
[식 1]: θ = arccos[D/((D2+(1/2W)2)1/2)]
예를 들면, 도 3과 같은 현상이 일어날 수 있다. 도 3은 기판의 각도에 따라 비아 내부에 씨드 레이어가 형성되는 모습을 모식적으로 나타낸 것이며, (a)는 씨드 레이어 형성 물질이 기판에 증착되는 방향과 기판에 형성된 비아의 측면 방향의 각도가 0°인 경우를, (b)는 각도가 2.86°를 초과하는 경우를 나타낸 것이다. 도 3 (a)에 나타난 바와 같이, 씨드 레이어 형성 물질이 증착되는 방향과 비아 측면 방향의 각도가 0°인 경우 비아의 측면 부분은 씨드 레이어 형성 물질의 증착이 일어나지 않을 수 있다. 한편, 도 3 (b)에 나타난 바와 같이, 각도가 2.86°를 초과하는 경우에는 비아의 측면 일부만 씨드 레이어 형성 물질의 증착이 일어나고, 비아의 밑면과 다른 일부 측면은 증착이 일어나지 않을 수 있다.
따라서, 씨드 레이어 형성 물질(50)이 기판(30)에 증착되는 방향과 상기 기판(30)의 각도(θ)는 2.86°이하의 범위를 만족하는 것이 바람직하다. 한편, 씨드 레이어 형성 물질의 균일한 코팅을 위하여, 기판이 기울어지는 방향을 바꾸어주는 것이 바람직하며, 이 때, 상기 기판은 상하좌우로 기울여지는 것이 바람직하다. 여기서, 상하좌우란 기판의 길이 방향을 기준으로 하였을 때 좌우라고 한다면, 기판의 폭 방향이 상하가 되는 것을 의미하며, 이와 반대되는 경우라도 본 발명의 범위에 포함된다. 한편, 본 발명에서는 기판이 상하좌우로 각각 한 번씩 기울여지는 것이라면 기판 기울임 방향의 순서는 특별히 한정하지 않는다. 만일, 기판의 기울임이 좌우로만 이루어지는 경우에는 비아의 상하방향에 비하여 좌우방향으로 씨드 레이어가 더 많이 증착되어, 상기 비아의 개구부 면적이 줄어들게 되고, 결국 이로 인해 비아 내부에 씨드 레이어를 증착시키는 것이 곤란해지거나, 구리 필링 도금이 원활히 이루어지지 않게 된다. 도 4는 기판을 좌우로만 기울여 씨드 레이어를 형성한 뒤, 그 표면을 관찰한 사진이다. 도 4에서 알 수 있는 바와 같이, 기판의 기울임이 좌우로만 이루어지는 경우에는 비아의 좌우방향으로 씨드 레이어가 더 많이 증착되는 것을 알 수 있고, 개구부 면적 또한 작은 것을 확인할 수 있다. 이에 따라, 본 발명에서는 기판을 상하좌우로 기울임으로써 기판이 오비탈 궤도와 같은 형태로 운동하도록 하여 비아의 개구부 면적이 가능한 커지도록 하고, 동시에 비아 내부에 균일하면서도 충분한 두께의 씨드 레이어를 형성시킬 수 있다.
이 때, 상기 기울임 방향의 변동은 단속적으로 이루어지거나 연속적으로 이루어질 수 있다. 상기 단속적인 변동이란 예를 들면, 기판을 상하좌우 중 어느 하나의 방향으로 기울인 뒤 소정의 시간동안 씨드 레이어를 형성시키고, 이후, 씨드 레어어 형성을 멈춘 상황에서 다른 방향으로 기울인 뒤 다시 씨드 레이어를 소정의 시간동안 형성시키는 것을 계속 반복하는 것을 의미하고, 연속적인 변동이란 씨드 레이어 형성과 기판의 기울임 변동 모두가 연속적으로 이루어지는 것을 의미한다.
한편, 상기 각도의 범위는 앞서 언급한 평균 폭에 대한 평균 깊이(종횡비)에 따라 결정되어지며, 그 계산법은 도 5를 통해 설명한다. 도 5에 나타난 바와 같이, 비아의 밑면과 측면에 균일한 코팅이 이루어지도록 하기 위해서는 비아의 폭의 1/2위치를 기준으로 하는 것이 바람직하며, 이에 따라 상기 식 1과 같은 관계식이 성립될 수 있다.
즉, 평균 깊이가 평균 폭에 대하여 10배의 길이를 갖는 경우, 예를 들면, 평균 깊이(D)가 100㎛, 평균 폭(W)이 10㎛인 경우 기판이 기울어질 수 있는 최대 각도는 2.86°가 된다. 물론, 상기 각도 이내의 범위로 기판을 기울여 씨드 레이어를 형성시키더라도 바람직한 씨드 레이어의 증착 효과를 얻을 수 있으나, 2.86°로 증착을 행할 경우에는 비아의 측면에 가장 많이 오픈되기 때문에 씨드레이어의 증착이 보다 바람직하게 이루어질 수 있다. 즉, 종횡비가 10:1일 경우, 기판 기울임의 최적 각도는 2.86°가 된다. 한편, 당해 기술분야에서 통상의 지식을 가진 자라면 상기 계산법을 통해 비아의 종횡비에 따라 최적의 각도를 용이하게 산출해낼 수 있다.
본 발명이 제안하는 바와 같이 고종횡비 비아에 씨드 레이어를 형성함에 있어, 기판을 상하좌우로 기울이면서 씨드 레이어를 형성하는 경우에는 비아의 개구부 면적을 상당히 확보할 수 있고, 씨드 레이어 형성 물질이 비아의 밑면과 측면 모두에 균일하게 증착되도록 할 수 있다. 이를 통해, 필링 도금이 용이해지도록 할 수 있고, 씨드 레이어와 필링 도금간의 도금밀착력을 간단하면서도 경제적으로 향상시킬 수 있다. 또한, 도금밀착력을 우수한 수준으로 확보할 수 있어 전자 부품의 금속 배선 형성시 우수한 내구성을 부여할 수 있다.
다만, 보다 바람직한 씨드 레이어 형성을 위해서는 상기 씨드 레이어 형성시 압력을 7~13mtorr로 제어하는 제1단계와 2.5~5mtorr로 제어하는 제2단계로 나누어 행하는 것이 유리하다. 이와 같이, 1단계 씨드 레이어 형성시에는 높은 압력 조건을 부여하고, 2단계 씨드 레이어 형성시에는 상기 1단계보다 낮은 압력 조건을 부여함으로써, 미세조직의 주상(columnar)조직의 입자 폭의 크기를 조절할 수 있어, 씨드 레이어층의 인장응력이나 압축응력과 같은 응력의 변화를 제어할 수 있으며, 이를 통해 스트레스를 저감시킬 수 있다. 다만, 상기 제1단계 씨드 레이어 형성시 압력이 7mtorr 미만일 경우에는 스트레스를 낮출 수 있을 만큼 주상조직의 입자 폭을 작게 하는 것이 곤란할 수 있으며, 13mtorr를 초과하는 경우에는 비저항이 상승하는 문제점이 발생할 수 있다. 또한, 상기 제2단계 씨드 레이어 형성시 압력이 2.5mtorr미만인 경우에는 주상조직의 입자 폭의 변화가 급격히 커져 스트레스 조절이 용이하지 않을 수 있으며, 5mtorr를 초과하는 경우에는 비저항이 높은 씨드 레이어가 두껍게 형성되는 문제점이 발생할 수 있다.
한편, 상기 씨드 레이어의 형성이 두 단계로만 행하여지는 경우에는 서로 다른 성질의 막이 형성되어 씨드 레이어층간의 밀착력이 낮아지거나 스트레스가 오히려 커질 우려가 있다. 따라서, 상기 제2단계 후에는 압력을 0.5~2mtorr로 제어하는 제3단계가 더 행하여지는 것이 바람직하다. 이를 통해, 씨드 레이어층간의 밀착력을 향상시키고 스트레스를 보다 저감시킬 수 있다.
또한, 상기 씨드 레이어 형성시에는 2~5kW의 타겟 파워를 인가하여 이루어지는 것이 바람직하다. 상기와 같이 타겟 파워를 제어함으로써, 증착속도뿐만 아니라 스트레스 제어를 용이하게 행할 수 있다. 상기 타겟 파워가 2kW미만일 경우에는 공정시간이 과도하게 길어질 수 있으며, 5kW를 초과하는 경우에는 비아의 입구가 막힐 수 있고 이로 인해 충분한 두께의 씨드 레이어를 형성하기가 곤란할 수 있다.
또한, 상기 씨드 레이어를 형성하는 단계는 상기 기판에 바이어스를 인가하여 이루어지는 것이 바람직하다. 상기와 같이 기판에 바이어스를 인가함으로써 금속이온이 기판으로 끌여당겨져 씨드 레이어의 밀착력과 밀도를 향상시켜 전도성과 부착력을 향상시킬 수 있다.
한편, 본 발명의 씨드 레이어는 Mo 혹은 Cu 씨드 레이어인 것이 바람직하다. 상기 Cu 씨드 레이어는 추후 필링 도금되는 Cu와의 밀착성을 높이는 효과를 발현할 수 있다. 상기 Mo 씨드 레이어는 우수한 강도뿐만 아니라, 이후 증착되는 Cu가 기판 내부로 확산되는 것을 방지하는 역할을 수행한다. 또한, Cu와 우수한 밀착성을 가진다는 장점이 있다. 이에 따라, 보다 바람직하게는 상기 씨드 레이어가 Mo인 것이 유리하다.
도 6은 실리콘 기판에 Mo를 증착한 뒤, Mo의 표면을 관찰한 SEM 사진의 일례이다. 도 6에 나타난 바와 같이, Mo의 표면에는 가시와 같은 형상의 돌기가 형성되어 있어 실리콘과 필링 도금되는 구리와의 접촉 면적을 증가시키고 이를 통해 밀착력을 향상시킬 수 있다.
도 7은 실리콘 기판에 Mo를 증착한 뒤, Mo의 측면을 관찰한 SEM 사진의 일례이다. 도 7에서 알 수 있는 바와 같이, Mo의 또 다른 특성은 주상조직(columnar struucture)을 이루고 있다는 점이다. 이러한 주상조직의 폭은 씨드 레이어 형성을 위한 스퍼터링시 압력이나 온도 등의 공정조건을 제어함으로써 조절할 수 있다. 상기 주상조직의 폭에 따라 전기전도도 또한 달라지게 되므로, 주상조직의 폭을 제어함으로써 얻고자 하는 전기전도도 특성을 확보할 수 있다. 뿐만 아니라, 상기 주상조직의 폭에 따라 밀착력 또한 차이가 난다. 즉, Mo의 스퍼터링시 공정 조건을 제어하여 주상조직의 폭을 제어함으로써 밀착력과 전기전도도가 모두 우수한 기판을 제조할 수 있으며, 예를 들면, 스퍼터링 초기에는 주상조직의 폭을 얇게하여 밀착력을 높이고, 이후 주상조직의 폭을 두껍게 하여 전기전도도를 향상시켜, 두 가지 특성 모두 우수한 수준으로 끌어올릴 수 있다.
본 발명에서는 앞서 언급한 바와 같이, Mo 혹은 Cu 씨드 레이어를 이용함으로써 필링 도금되는 Cu와의 밀착력을 보다 향상시킬 수 있으나, 보다 더 우수한 밀착력을 부여하기 위하여 상기 Mo 씨드 레이어 상에 Cu 씨드 레이어를 추가로 형성하거나 Cu 씨드 레이어 상에 Mo 씨드 레이어를 추가로 형성시킬 수 있다. 즉, Mo 씨드 레이어와 Cu 씨드 레이어의 2중 구조로 이루어지는 씨드 레이어를 기판에 형성시킴으로써 필링 도금되는 Cu와의 밀착력을 보다 우수한 수준으로 향상시킬 수 있다. 나아가, 상기 추가로 형성되는 Mo 혹은 Cu 씨드 레이어 또한 전술한 바와 같이 기판을 기울여 증착시킬 수 있다.
한편, 본 발명에서는 상기와 같이 씨드 레이어를 추가로 형성한 뒤에도 Mo 씨드 레이어와 Cu 씨드 레이어가 교대로 적층되도록 추가로 씨드 레이어를 형성하는 단계를 더 포함할 수 있다. 도 8은 Mo 씨드 레이어와 Cu 씨드 레이어가 교대로 적층되어 다층 구조를 갖는 씨드 레이어를 관찰한 SEM 사진이다. 도 8과 같이, 다층으로 수~수십nm 두께의 층을 교대로 적층함으로써 미세조직의 표면 형태를 제어할 수 있고, 씨드 레이어의 스트레스를 감소시킬 수 있으며, 밀착력을 향상시킬 수 있다. 보다 상세하게는, 한 종류의 씨드 레이어의 입자의 형태와 결정 방향성을 영향을 줄일 수 있어 보다 등각의 코팅에 가까운 씨드 레이어의 형성이 가능해진다. 특히, 증착이 어려운 비아 내부에서 간섭 효과(shadow effect)에 의한 단점을 보완할 수 있다. 한편, 상기 씨드 레이어는 수층에서 수십층 또는 수백층 이상으로 적층될 수 있다.
한편, 상기와 같은 방법을 통해 기판에 씨드 레이어를 형성하는 경우, 비아 내부뿐만 아니라 기판 상에도 상기 씨드 레이어가 형성된다. 따라서, 적용되는 부품에 따라 비아 내부를 제외한 기판 표면 상에 형성된 씨드 레이어를 제거할 필요가 있다. 이를 위해, 기판에 대하여 비아를 제외한 기판 표면이 증착방지막에 의해 커버되도록 한 뒤, 씨드 레이어를 형성시킬 수 있다. 다른 방법으로는 씨드 레이어를 형성한 후, 상기 기판의 홀 또는 홈에 형성된 부분을 제외하고 식각, 기계적 가공 등의 방법을 이용하여 씨드 레이어를 제거할 수도 있다.
전술한 바와 같이 본 발명이 제안하는 씨드 레이어 형성 방법에 따라 얻어지는 씨드 레이어의 두께는 20nm~1㎛의 범위를 갖는 것이 바람직하다. 상기 씨드 레이어의 두께가 20nm 미만일 경우에는 충분한 전기전도성이 확보되지 않아 구리 필링도금시 충분한 전류밀도를 얻지 못해 필링 도금이 원활하지 않고, 확산 방지가 효과적으로 이루어지지 않을 수 있으며, 1㎛를 초과하는 경우에는 과도한 두께로 인해 비아의 입구가 막혀 구리 필링 도금이 곤란해질 수 있다. 따라서, 상기 씨드 레이어의 두께는 20nm~1㎛의 범위를 갖는 것이 바람직하며, 보다 바람직하게는 40nm~1㎛의 범위를 갖는 것이 유리하다.
또한, 상기 비아는 상부에서 바라보았을 때를 기준으로 하여, 씨드 레이어 형성 후 비아의 개구부 단면적이 씨드 레이어 형성 전에 비하여 50%이상인 것이 바람직하다. 이와 같이 높은 개구부 단면적을 확보함으로써, 씨드 레이어 형성시 씨드 레이어 형성 물질이 비아 내부에 용이하게 침투하여 비아의 밑면과 측면 모두에 증착됨으로써 균일한 두께의 씨드 레이어가 형성 가능하다. 또한, 필링 도금되는 Cu 또한 비아 내부로의 침투가 용이해져서 우수한 특성을 갖는 금속배선을 형성시킬 수 있다.
한편, 상기와 같이 기판에 씨드 레이어가 형성된 후에는 상기 씨드 레이어 상에 Cu를 필링 도금하는 단계를 추가로 포함할 수 있으며, 이를 통해 반도체 장치에 적용될 수 있는 금속 배선이 형성된 기판을 제조할 수 있다. 상기 Cu 필링 도금은 당해 기술분야에서 통상의 방법을 모두 적용할 수 있으므로, 그 방법에 대해서는 특별히 한정하지 않는다.
(실시예 1)
평균 깊이가 100㎛이고, 평균 폭이 10㎛인 비아가 형성된 실리콘 기판과 450mm×120mm×6.35mm 크기의 Cu타겟 및 Mo타겟을 준비한 뒤, 하기 표 1의 조건으로, 기판을 기울이면서 스퍼터링을 행하여 씨드 레이어를 형성하였다. 이 때, 기판의 기울임 각도는 2.86°였으며, 상기 씨드 레이어의 형성은 Cu를 스퍼터링하거나, Mo를 스퍼터링한 뒤 Cu를 스퍼터링하는 방식으로 이루어졌다. 이와 같이 형성된 씨드 레이어에 대하여 두께와 비저항 및 비아의 개구부 단면적을 측정한 뒤, 그 결과를 하기 표 2에 나타내었다. 이 때, 상기 개구부 단면적은 PVO(Percent of Via Open)로 나타내었으며, 상기 PVO는 씨드 레이어 형성 전의 개구부 단면적에 대한 씨드 레이어 형성 후의 개구부 단면적의 비율을 의미한다. 한편, 상기 씨드 레이어 저항의 측정은 비아 내부에 형성된 씨드 레이어의 비저항을 직접 측정하기 곤란하여 기판 표면에 형성된 씨드 레이어의 비저항을 측정하였다. 그러나, 비교예 2의 경우에는 기판 표면의 씨드 레이어층의 박리가 발생하여 저항을 측정하지 못하였다.
PVO(%) = 씨드 레이어 형성 후 비아의 개구부 단면적 / 씨드 레이어 형성 전 비아의 개구부 단면적 × 100

구분		 Mo 스퍼터링 조건 Cu 스퍼터링 조건 기판 기울임 방향
DC파워
(kW)		 압력
(mtorr)		 RF바이어스
(kW)		 시간
(분)		 DC파워
(kW)		 압력
(mtorr)		 RF바이어스
(kW)		 시간
(분)
발명예1 - - - - 5 1 1 20 상하좌우
발명예2 - - - - 5 1 - 20 상하좌우
발명예3 2 1.2 - 16 2 3 - 10 상하좌우
발명예4 2 1.2 - 16 2 1 - 20 상하좌우
비교예1 4.8 1 1 20 5 1 1 20 좌우
비교예2 4.8 1 1 10 5 1 1 20 좌우
구분 두께(nm) 비저항(μΩ·cm) PVO(%)
발명예1 48.4 1.895 57.83
발명예2 87.2 1.994 62.38
발명예3 46.7 2.61 64.4
발명예4 69.2 2.29 51.8
비교예1 37.9 - 26.38
비교예2 17.5 2.01 41.38
상기 표 1 및 2를 통해 알 수 있듯이, 본 발명이 제안하는 조건을 만족하도록 상하좌우로 기판을 기울여 씨드 레이어를 형성한 발명예 1 내지 4의 경우에는 충분한 두께의 씨드 레이어층이 형성되었을 뿐만 아니라 50%이상의 충분한 개구부 면적을 확보하고 있음을 알 수 있고, 이로 인해 구리 필링 도금이 용이하게 이루어질 수 있음을 예상할 수 있다. 또한, 낮은 수준의 비저항을 확보하고 있어, 전기 전도도 또한 우수함을 알 수 있다.
그러나, 본 발명이 제안하는 조건을 만족하지 않고, 좌우로만 기판을 씨드 레이어를 형성한 비교예 1 및 2의 경우에는 충분한 개구부 면적을 확보하지 못하고 있고, 특히 비교예 2의 경우에는 씨드 레이어의 두께 또한 낮은 수준임을 알 수 있다.
도 9는 본 발명의 실시예에 따른 발명예들의 비아를 관찰한 SEM 사진이며, (a)는 발명예 1, (b)는 발명예 2, (c)는 발명예 3, (d)는 발명예 4의 사진이다. 도 10은 본 발명의 실시예에 따른 비교예들의 비아를 관찰한 SEM 사진이며, (a)는 비교예 1, (b)는 비교예 2의 사진이다.
도 9에 나타난 바와 같이, 발명예 1 내지 4의 경우에는 비아의 개구부가 원형에 가까도록 씨드 레이어가 형성되어 있고, 개구부 또한 충분히 열려 있는 것을 확인할 수 있다. 그러나, 도 10에 나타난 바와 같이, 비교예 1 및 2의 경우에는 비아의 개구부가 타원 형상이며, 개구부가 상당히 막혀 있는 것을 알 수 있다.
(실시예 2)
평균 깊이가 100㎛이고, 평균 폭이 10㎛인 비아가 형성된 실리콘 기판과 450mm×120mm×6.35mm 크기의 Mo타겟을 준비한 뒤, 각도를 2.86°로 하여 기판을 상하좌우로 기울이면서 하기 표 3의 조건과 같이 압력 조건을 변경하여 2단계의 스퍼터링을 행하여 씨드 레이어를 형성하였다. 이와 같이 형성된 씨드 레이어에 대하여 면저항과 스트레스를 측정한 뒤, 그 결과를 하기 표 3에 나타내었다.

구분		 1단계 스퍼터링 2단계 스퍼터링 면저항(μΩ/□) 스트레스(GPa)
DC파워
(kW)		 압력
(mtorr)		 시간
(분)		 DC파워
(kW)		 압력
(mtorr)		 시간
(분)
발명예5 2 10 20 2 2.5 20 43.645 -0.1779
발명예6 2 10 40 - - - 37.74 1.2093
본 발명의 조건을 만족하도록 스퍼터링된 발명예 5 및 6의 경우 모두 면저항이 낮은 수준임을 알 수 있고, 특히 고압력의 조건과 저압력의 조건으로 두 단계에 걸쳐 씨드 레이어가 형성된 발명예 5의 경우에는 발명예 6에 비하여 스트레스가 약 6.8배 감소되었음을 알 수 있다. 즉, 고압력과 저압력의 조건으로 두 단계 이상의 씨드 레이어를 형성하는 경우 스트레스를 감소시키는데 매우 효과적임을 알 수 있다.
한편, 스트레스는 0에 가까울수록 낮은 수준이며, -는 인장응력, +는 압축응력의 스트레스를 의미한다.
(실시예 3)
평균 깊이가 100㎛이고, 평균 폭이 10㎛인 비아가 형성된 실리콘 기판과 450mm×120mm×6.35mm 크기의 Mo타겟과 Cu타겟을 준비한 뒤, 하기 표 4의 조건으로 Mo와 Cu가 교대로 적층되도록 하여 씨드 레이어를 형성하였다. 이 때, 기판은 상하좌우로 기울여졌으며, 기판의 기울임 각도는 2.86°였다. 또한, 발명예 8의 경우에는 Mo와 Cu가 교대로 적층된 씨드 레이어 상에 DC파워: 5kW, 압력: 1mtorr의 조건으로 10분간 Cu를 더 적층하였다. 이와 같이 형성된 씨드 레이어에 대하여 두께와 비저항 및 비아의 개구부 단면적 및 스트레스를 측정한 뒤, 그 결과를 하기 표 4에 나타내었다.

구분		 Mo 스퍼터링 조건 Cu 스퍼터링 조건 총
시간
(분)		 두께
(nm)		 비저항
(μΩ·cm)		 PVO
(%)		 스트레스
(GPa)
DC파워
(kW)		 압력
(mtorr)		 DC파워
(kW)		 압력
(mtorr)
발명예7 2 2.5 2 2.5 60 37.9 11.25 64.3 -0.6362
발명예8 4 2.5 3 2.5 30 42.3 2.99 53.6 -0.2936
본 발명이 제안하는 조건을 만족하도록 Mo와 Cu가 교대로 적층된 발명예 7 및 8의 경우 충분한 두께의 씨드 레이어층이 형성되었을 뿐만 아니라 충분한 개구부 면적을 확보하고 있음을 알 수 있디. 또한, 비저항과 스트레스 모두 낮은 수준임을 알 수 있다.
도 11은 본 발명의 실시예에 따른 발명예 8의 비아를 관찰한 SEM 사진이다. 도 11에 나타난 바와 같이, 발명예 8은 비아의 개구부가 원형에 가까도록 씨드 레이어가 형성되어 있고, 개구부의 단면적 또한 높은 수준임을 알 수 있다.
10 : 기판
12 : 비아
20 : 타겟
30 : 기판
40 : Ar
50 : 씨드 레이어 형성 물질
60 : 씨드 레이어

Claims (12)

  1. 비아(via)가 형성된 기판을 준비하는 단계; 및
    상기 기판 상에 씨드 레이어를 형성하는 단계를 포함하며,
    상기 비아는 단면을 기준으로 할 때 평균 깊이가 평균 폭에 대하여 10배 이상이고,
    상기 씨드 레이어를 형성하는 단계는 상기 씨드 레이어 형성 물질이 상기 비아의 측면과 밑면에 증착되도록, 상기 씨드 레이어 형성 물질이 증착되는 방향과 상기 비아의 측면이 이루는 각도가 하기 식 1로 표현되는 각도(θ) 이하가 되도록 상기 기판을 상하좌우로 기울여 행하여지며,
    상기 기판의 기울임 방향의 변동이 단속적으로 이루어지거나 연속적으로 이루어지도록 행하여지는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
    [식 1]: θ = arccos[D/((D2+(1/2W)2)1/2)]
    (단, D는 비아의 깊이이며, W는 비아의 폭임.)
  2. 삭제
  3. 청구항 1에 있어서,
    상기 씨드 레이어를 형성하는 단계는 압력을 7~13mtorr로 제어하는 제1단계와 2.5~5mtorr로 제어하는 제2단계를 포함하여 이루어지고, 상기 제2단계는 상기 제1단계 후에 행하여지는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  4. 청구항 3에 있어서,
    상기 씨드 레이어를 형성하는 단계는 상기 제2단계 후, 압력을 0.5~2mtorr로 제어하는 제3단계를 더 포함하여 이루어지는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  5. 청구항 1에 있어서,
    상기 씨드 레이어를 형성하는 단계는 2~5kW의 타겟 파워를 인가하여 이루어지는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  6. 청구항 1에 있어서,
    상기 씨드 레이어를 형성하는 단계는 상기 기판에 바이어스를 인가하여 이루어지는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  7. 청구항 1에 있어서,
    상기 씨드 레이어는 Mo 또는 Cu 씨드 레이어인 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  8. 청구항 7에 있어서,
    상기 Mo 또는 Cu 씨드 레이어를 형성하는 단계 후, 상기 Mo 씨드 레이어 상에 Cu 씨드 레이어를 추가로 형성하거나 Cu 씨드 레이어 상에 Mo 씨드 레이어를 추가로 형성하는 단계를 포함하는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  9. 청구항 8에 있어서,
    상기 씨드 레이어를 추가로 형성하는 단계 후, Mo 씨드 레이어와 Cu 씨드 레이어가 교대로 적층되도록 추가로 씨드 레이어를 형성하는 단계를 포함하는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  10. 청구항 1, 3 내지 9 중 어느 한 항에 있어서,
    상기 씨드 레이어의 두께는 20nm~1㎛인 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  11. 청구항 1, 3 내지 9 중 어느 한 항에 있어서,
    상기 비아는 상부에서 바라보았을 때를 기준으로 하여, 씨드 레이어 형성 후 비아의 개구부 단면적은 씨드 레이어 형성 전에 비하여 50%이상인 고종횡비 비아에 씨드 레이어를 형성시키는 방법.
  12. 청구항 9에 있어서,
    상기 Cu 씨드 레이어를 증착하는 단계 후, 기판에 Cu를 필링 도금하는 단계를 추가로 포함하는 고종횡비 비아에 씨드 레이어를 형성시키는 방법.


KR1020130034764A 2013-03-29 2013-03-29 고종횡비 비아에 씨드 레이어를 형성시키는 방법 KR101427140B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020130034764A KR101427140B1 (ko) 2013-03-29 2013-03-29 고종횡비 비아에 씨드 레이어를 형성시키는 방법
PCT/KR2014/002437 WO2014157883A1 (ko) 2013-03-29 2014-03-24 고종횡비 비아에 씨드 레이어를 형성시키는 방법 및 그 방법으로 형성된 고종횡비 비아를 갖는 반도체 소자
DE112014001729.9T DE112014001729B4 (de) 2013-03-29 2014-03-24 Verfahren zum Bilden einer Keimschicht auf einem Durchgangsloch mit hohem Aspektverhältnis und Halbleitereinrichtung mit einem Durchgangsloch mit hohem Aspektverhältnis
US14/781,115 US9953867B2 (en) 2013-03-29 2014-03-24 Method for forming seed layer on high-aspect ratio via and semiconductor device having high-aspect ratio via formed thereby

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130034764A KR101427140B1 (ko) 2013-03-29 2013-03-29 고종횡비 비아에 씨드 레이어를 형성시키는 방법

Publications (1)

Publication Number Publication Date
KR101427140B1 true KR101427140B1 (ko) 2014-08-07

Family

ID=51624779

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130034764A KR101427140B1 (ko) 2013-03-29 2013-03-29 고종횡비 비아에 씨드 레이어를 형성시키는 방법

Country Status (4)

Country Link
US (1) US9953867B2 (ko)
KR (1) KR101427140B1 (ko)
DE (1) DE112014001729B4 (ko)
WO (1) WO2014157883A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12104243B2 (en) * 2021-06-16 2024-10-01 Applied Materials, Inc. Methods and apparatus for processing a substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010032498A (ko) * 1997-11-26 2001-04-25 조셉 제이. 스위니 손상없는 스컵쳐 코팅 증착
KR20010051740A (ko) * 1999-11-16 2001-06-25 조셉 제이. 스위니 시드층의 개선된 스텝 커버리지를 얻기 위한 압력 변조 방법
KR100447323B1 (ko) * 2002-03-22 2004-09-07 주식회사 하이닉스반도체 반도체 소자의 물리기상 증착 방법
KR100717086B1 (ko) * 1999-03-09 2007-05-29 어플라이드 머티어리얼스, 인코포레이티드 화학 기상 증착에 의해 증착된 구리의 밀착성을 강화하기위한 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI223873B (en) 1998-09-24 2004-11-11 Applied Materials Inc Nitrogen-containing tantalum films
US6046097A (en) * 1999-03-23 2000-04-04 United Microelectronics Corp. Deposition method with improved step coverage
US6627542B1 (en) * 1999-07-12 2003-09-30 Applied Materials, Inc. Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
US6770559B1 (en) 2002-10-29 2004-08-03 Advanced Micro Devices, Inc. Method of forming wiring by implantation of seed layer material
US7285853B2 (en) 2005-02-17 2007-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Multilayer anti-reflective coating for semiconductor lithography and the method for forming the same
US7666787B2 (en) 2006-02-21 2010-02-23 International Business Machines Corporation Grain growth promotion layer for semiconductor interconnect structures
US10221496B2 (en) 2008-11-26 2019-03-05 Macdermid Enthone Inc. Copper filling of through silicon vias

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010032498A (ko) * 1997-11-26 2001-04-25 조셉 제이. 스위니 손상없는 스컵쳐 코팅 증착
KR100717086B1 (ko) * 1999-03-09 2007-05-29 어플라이드 머티어리얼스, 인코포레이티드 화학 기상 증착에 의해 증착된 구리의 밀착성을 강화하기위한 방법
KR20010051740A (ko) * 1999-11-16 2001-06-25 조셉 제이. 스위니 시드층의 개선된 스텝 커버리지를 얻기 위한 압력 변조 방법
KR100447323B1 (ko) * 2002-03-22 2004-09-07 주식회사 하이닉스반도체 반도체 소자의 물리기상 증착 방법

Also Published As

Publication number Publication date
US20160035620A1 (en) 2016-02-04
US9953867B2 (en) 2018-04-24
DE112014001729B4 (de) 2022-08-18
DE112014001729T5 (de) 2016-01-14
WO2014157883A1 (ko) 2014-10-02

Similar Documents

Publication Publication Date Title
JP5759891B2 (ja) スパッタリング装置および金属化構造体を製造する方法
KR102436280B1 (ko) 규화니켈의 비저항을 조정하기 위한 프로세스 통합 방법
TWI455663B (zh) 具有雙晶銅線路層之電路板及其製作方法
JP2001516146A5 (ko)
US6627542B1 (en) Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
EP0875924A2 (en) Improved tantalum-containing barrier layers for copper
US9330975B2 (en) Integrated circuit substrates comprising through-substrate vias and methods of forming through-substrate vias
JP2010525159A (ja) 電気メッキによるコンタクト用ロジウム構造の製造および電気メッキ用組成物
TW402778B (en) Aluminum hole filling using ionized metal adhesion layer
JP2020534702A (ja) 基板のフィーチャをコバルトで充填する方法および装置
TWI345591B (en) A method of forming a metal layer over a patterned dielectric by electroless deposition using a catalyst
KR101427140B1 (ko) 고종횡비 비아에 씨드 레이어를 형성시키는 방법
JP2023014235A (ja) プリント配線板用基材、プリント配線板用基材の製造方法およびプリント配線板
JP2013524019A (ja) ミクロスケール構造中でのシード層堆積
Cho et al. Damascene Cu electrodeposition on metal organic chemical vapor deposition-grown Ru thin film barrier
KR101333333B1 (ko) 씨드 레이어를 포함하는 기판의 제조방법
KR20150042294A (ko) 탑재 장치 및 그 제조 방법
KR101204275B1 (ko) 열응력 완화형 관통전극 형성방법 및 열응력 완화형 관통전극
JP6799843B2 (ja) Ｒｕ成膜方法、Ｒｕ成膜装置
CN111162011A (zh) 存储器的制作方法及存储器
TW201606932A (zh) 導線結構與其製作方法
CN104576513A (zh) 防止铜扩散的双层阻挡层及相应的制造方法
JP3939426B2 (ja) 銅系配線膜の加圧埋込方法
KR102178158B1 (ko) 관통공이 매립된 Si 기판의 제조방법
JP2000269217A (ja) 銅配線膜の形成方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190625

Year of fee payment: 6