JP2000100821A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2000100821A JP2000100821A JP27295398A JP27295398A JP2000100821A JP 2000100821 A JP2000100821 A JP 2000100821A JP 27295398 A JP27295398 A JP 27295398A JP 27295398 A JP27295398 A JP 27295398A JP 2000100821 A JP2000100821 A JP 2000100821A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- chip
- conductive paste
- solder balls
- plane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 生産生の向上。
【解決手段】 一平面２ａ上に複数の電子部品が形成さ
れたチップ２と、各電子部品を装置の外部に接続する複
数の半田ボール３と、各電子部品と各半田ボール３とを
接続する配線部４とを備え、配線部４を導電性ペースト
で形成した。
れたチップ２と、各電子部品を装置の外部に接続する複
数の半田ボール３と、各電子部品と各半田ボール３とを
接続する配線部４とを備え、配線部４を導電性ペースト
で形成した。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法に係り、特に、ボールグリッドアレ
イ型の半導体装置及び半導体装置の製造方法に関する。
導体装置の製造方法に係り、特に、ボールグリッドアレ
イ型の半導体装置及び半導体装置の製造方法に関する。
【０００２】
【従来の技術】従来、内部に有する電子部品を装置の外
部に接続する複数の半田ボールを有するボールグリッド
アレイ型のチップスケールパッケージである半導体装置
５０，６０を、図２３と図２４とにそれぞれ示す。図示
のごとく、半導体装置５０では、電子部品が形成された
チップ５１上に接着テープ５２によりリードフレーム５
３を装備し、さらに、リードフレーム５３上に半田ボー
ル５４が装備されている。リードフレーム５３は、チッ
プ５１上の各電子部品と通じているパッド５６とワイヤ
ボンディングにより接続されている。そして、半田ボー
ル５４を除いて全体が封止樹脂５５に封止されている。
部に接続する複数の半田ボールを有するボールグリッド
アレイ型のチップスケールパッケージである半導体装置
５０，６０を、図２３と図２４とにそれぞれ示す。図示
のごとく、半導体装置５０では、電子部品が形成された
チップ５１上に接着テープ５２によりリードフレーム５
３を装備し、さらに、リードフレーム５３上に半田ボー
ル５４が装備されている。リードフレーム５３は、チッ
プ５１上の各電子部品と通じているパッド５６とワイヤ
ボンディングにより接続されている。そして、半田ボー
ル５４を除いて全体が封止樹脂５５に封止されている。
【０００３】また、半導体装置６０は、チップ６１上に
エラストマ（接着用弾性体）６２を介してリードフレー
ム６３が装備され、このリードフレーム６３から延設さ
れたロードビーム６３ａがチップ６１上に設けられたパ
ッド６４に接続されている。リードフレーム６３上には
半田ボール６５が装備され、当該半田ボール６５以外の
領域はポリイミド基材６６により被覆されている。ま
た、ロードビーム６３ａは、封止樹脂６７により封止さ
れている。
エラストマ（接着用弾性体）６２を介してリードフレー
ム６３が装備され、このリードフレーム６３から延設さ
れたロードビーム６３ａがチップ６１上に設けられたパ
ッド６４に接続されている。リードフレーム６３上には
半田ボール６５が装備され、当該半田ボール６５以外の
領域はポリイミド基材６６により被覆されている。ま
た、ロードビーム６３ａは、封止樹脂６７により封止さ
れている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記各
半導体装置５０，６０やその他の従来の半導体装置で
は、プリント基板、接着テープ、リードフレーム等の配
線基盤を中継し、さらにそこからロードビーム、ワイヤ
ボンディング等を利用して、パッドと半田ボールの接続
を行っていた。
半導体装置５０，６０やその他の従来の半導体装置で
は、プリント基板、接着テープ、リードフレーム等の配
線基盤を中継し、さらにそこからロードビーム、ワイヤ
ボンディング等を利用して、パッドと半田ボールの接続
を行っていた。
【０００５】このため、半導体装置のパッケージの構成
材料として、リードフレーム等の配線基盤とその接着手
段およびボンディングワイヤやロードビーム等の接続手
段が必要不可欠であり、これらが半導体装置のパッケー
ジ資材のコスト低減の大きな障害となるという不都合が
生じていた。
材料として、リードフレーム等の配線基盤とその接着手
段およびボンディングワイヤやロードビーム等の接続手
段が必要不可欠であり、これらが半導体装置のパッケー
ジ資材のコスト低減の大きな障害となるという不都合が
生じていた。
【０００６】また、既存のリードフレームに応じてチッ
プを設計しなければならず、設計自由度の制限となると
共にチップの小型化の妨げともなっていた。
プを設計しなければならず、設計自由度の制限となると
共にチップの小型化の妨げともなっていた。
【０００７】さらに、従来の半導体装置は、封止樹脂に
黒色又はこれに準じた色合いのものが使用されるため、
ウェハーからチップを切り出す前に封止樹脂を塗布する
と、切り出し位置の確認が困難となるため、切り出し後
に個別にチップを樹脂封止をしなければならず、生産性
が悪いという不都合があった。
黒色又はこれに準じた色合いのものが使用されるため、
ウェハーからチップを切り出す前に封止樹脂を塗布する
と、切り出し位置の確認が困難となるため、切り出し後
に個別にチップを樹脂封止をしなければならず、生産性
が悪いという不都合があった。
【０００８】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、パッケージ資材のコスト低減に好適で、生産
性の高い半導体装置及び半導体装置の製造方法を提供す
ることを、その目的とする。
を改善し、パッケージ資材のコスト低減に好適で、生産
性の高い半導体装置及び半導体装置の製造方法を提供す
ることを、その目的とする。
【０００９】
【課題を解決するための手段】本願発明では、一平面上
に複数の電子部品が形成されたチップと、各電子部品を
装置の外部に接続する複数の半田ボールと、各電子部品
と各半田ボールとを接続する配線部とを備え、配線部を
導電性ペーストで形成するという構成を採っている。こ
の場合、導電性ペーストを、特にスクリーン印刷により
チップの一平面上に形成することが望ましい。
に複数の電子部品が形成されたチップと、各電子部品を
装置の外部に接続する複数の半田ボールと、各電子部品
と各半田ボールとを接続する配線部とを備え、配線部を
導電性ペーストで形成するという構成を採っている。こ
の場合、導電性ペーストを、特にスクリーン印刷により
チップの一平面上に形成することが望ましい。
【００１０】かかる構成の場合、リードフレームに替わ
って、導電性ペーストが電子部品と半田ボールとを接続
する。
って、導電性ペーストが電子部品と半田ボールとを接続
する。
【００１１】また、上記構成に加えて、チップの一平面
上に、各電子部品を配線部と結線する複数のパッドを形
成し、各パッド上に凸状の金属バンプを設け、その上か
ら配線部を形成する構成としても良い。ここで、パッド
とはいわゆる電極を示すものである。そして、金属バン
プにより、配線部との接触面積を広く確保され、配線部
をチップ上で強固に固定する。
上に、各電子部品を配線部と結線する複数のパッドを形
成し、各パッド上に凸状の金属バンプを設け、その上か
ら配線部を形成する構成としても良い。ここで、パッド
とはいわゆる電極を示すものである。そして、金属バン
プにより、配線部との接触面積を広く確保され、配線部
をチップ上で強固に固定する。
【００１２】とくに、この金属バンプのパッドとの密着
面の近傍の形状を、当該密着面から離れるにつれてその
断面積が広がる形状に設定すると、金属バンプとパッド
との隙間に導電性ペーストが入り込み、配線部を強固に
固定する。
面の近傍の形状を、当該密着面から離れるにつれてその
断面積が広がる形状に設定すると、金属バンプとパッド
との隙間に導電性ペーストが入り込み、配線部を強固に
固定する。
【００１３】また、上述の各半田ボールを、配線部上で
金属薄板を介して装備してもよい。
金属薄板を介して装備してもよい。
【００１４】さらに、上述の配線部及び各半田ボールを
チップの一平面上に全て形成し、各半田ボールを除い
た、チップの一平面上を封止樹脂にて被覆する構成とし
ても良い。この場合、封止樹脂が透明であることが望ま
しい。特に、封止樹脂が透明であれば、封止後のチップ
上の一平面の配線部を観察して、ウェハーからチップの
切り出しを行われるので、切り出し後に個別に樹脂封止
を行う必要がなくなる。
チップの一平面上に全て形成し、各半田ボールを除い
た、チップの一平面上を封止樹脂にて被覆する構成とし
ても良い。この場合、封止樹脂が透明であることが望ま
しい。特に、封止樹脂が透明であれば、封止後のチップ
上の一平面の配線部を観察して、ウェハーからチップの
切り出しを行われるので、切り出し後に個別に樹脂封止
を行う必要がなくなる。
【００１５】また、半導体装置の製造方法については、
複数のチップの材料となり、その一平面に各チップの電
子部品と当該各電子部品の配線接続用の複数のパッドと
が形成されたウェハーに対して、配線パターンが飾刻さ
れた印刷用のマスクを位置決めして装着し、マスクを介
して導電性ペーストをウェハー上にスクリーン印刷し、
マスク除去後，導電性ペースト上に，各電子部品を装置
の外部に接続する複数の半田ボールを装備し、ウェハー
から各チップを分割することにより行われる。
複数のチップの材料となり、その一平面に各チップの電
子部品と当該各電子部品の配線接続用の複数のパッドと
が形成されたウェハーに対して、配線パターンが飾刻さ
れた印刷用のマスクを位置決めして装着し、マスクを介
して導電性ペーストをウェハー上にスクリーン印刷し、
マスク除去後，導電性ペースト上に，各電子部品を装置
の外部に接続する複数の半田ボールを装備し、ウェハー
から各チップを分割することにより行われる。
【００１６】このとき、マスクの装着前に、各パッド上
に凸状の金属バンプを設けると共に、導電性ペーストを
各金属バンプの上から印刷する行程を加えても良い。ま
た、半田ボールを装備する前に、導電性ペースト上の各
半田ボールの装備予定位置に、金属薄板の装備を行って
も良い。
に凸状の金属バンプを設けると共に、導電性ペーストを
各金属バンプの上から印刷する行程を加えても良い。ま
た、半田ボールを装備する前に、導電性ペースト上の各
半田ボールの装備予定位置に、金属薄板の装備を行って
も良い。
【００１７】さらに、各半田ボールの装備後であって各
チップの切断前に、当該各半田ボールを除いて導電性ペ
ーストを封止する封止樹脂をチップの一面上に塗布して
も良い。このとき、封止樹脂は、透明であることが望ま
しい。
チップの切断前に、当該各半田ボールを除いて導電性ペ
ーストを封止する封止樹脂をチップの一面上に塗布して
も良い。このとき、封止樹脂は、透明であることが望ま
しい。
【００１８】本発明は、上述した各構成によって前述し
た目的を達成しようとするものである。
た目的を達成しようとするものである。
【００１９】
【発明の実施の形態】本発明の第一の実施形態を図１乃
至図１１に基づいて説明する。図１（Ａ）は、本実施形
態たる半導体装置１０の一部を断面で示した正面図を示
している。
至図１１に基づいて説明する。図１（Ａ）は、本実施形
態たる半導体装置１０の一部を断面で示した正面図を示
している。
【００２０】この半導体装置１０は、ボールグリッドア
レイ型のチップスケールパッケージであり、一平面２ａ
上に複数の電子部品（図示略）が形成されたチップ２
と、各電子部品を装置の外部に接続する複数の半田ボー
ル３と、各電子部品と各半田ボール３とを接続する配線
部４と、チップ２の電子部品が形成された一平面２ａ上
を被覆する封止樹脂５とを備えている。
レイ型のチップスケールパッケージであり、一平面２ａ
上に複数の電子部品（図示略）が形成されたチップ２
と、各電子部品を装置の外部に接続する複数の半田ボー
ル３と、各電子部品と各半田ボール３とを接続する配線
部４と、チップ２の電子部品が形成された一平面２ａ上
を被覆する封止樹脂５とを備えている。
【００２１】以下各部を詳説する。
【００２２】まず、チップ２は、後述するシリコンウェ
ハー２０から切り出されたものであり、その一平面２ａ
上に、無数の電子部品（半導体素子）が形成されてい
る。さらに、チップ２の一平面２ａ上には、これらの各
電子部品を配線部４と結線する複数のパッド２１が形成
されている。複数のパッド２１は、チップ２のほぼ中央
を通って一列に並んで設けられている。
ハー２０から切り出されたものであり、その一平面２ａ
上に、無数の電子部品（半導体素子）が形成されてい
る。さらに、チップ２の一平面２ａ上には、これらの各
電子部品を配線部４と結線する複数のパッド２１が形成
されている。複数のパッド２１は、チップ２のほぼ中央
を通って一列に並んで設けられている。
【００２３】図１（Ｂ）は、パッド２１の周囲部分の拡
大説明図である。この図に示すように、各パッド２１の
一平面２ａ上には、それぞれ凸状の金属バンプ２２が設
けられている。この金属バンプ２２は、金や半田等から
なり、当該金属バンプ２２を包み込むようにして、その
上から配線部４が形成されている。この金属バンプ２２
は、金属リボンを打ち抜いて形成される円筒形のバンプ
よりも、ボールボンディングで形成される、ボールを押
しつぶした形状のバンプを使用することが望ましい。
大説明図である。この図に示すように、各パッド２１の
一平面２ａ上には、それぞれ凸状の金属バンプ２２が設
けられている。この金属バンプ２２は、金や半田等から
なり、当該金属バンプ２２を包み込むようにして、その
上から配線部４が形成されている。この金属バンプ２２
は、金属リボンを打ち抜いて形成される円筒形のバンプ
よりも、ボールボンディングで形成される、ボールを押
しつぶした形状のバンプを使用することが望ましい。
【００２４】かかる形状を採ることにより、金属バンプ
２２のパッド２１との密着面２２ａの近傍（金属バンプ
２２の下部）の形状が、当該密着面２２ａから離れるに
つれて密着面と平行な断面の面積が大きくなる形状とな
る。このため、配線部４を構成する導電性ペーストの塗
布時において、金属バンプ２２の密着面２２ａの周囲の
面とパッドの上面との間の領域Ｂに、導電性ペースト４
が侵入する。従って、導電性ペーストが固化した後に
は、金属バンプ２２が、導電性ペースト４とパッド２１
とを接合するくさびとして機能するため、当該導電性ペ
ースト４は、パッド２１の上面に強固に固定される。ま
た、金属バンプ２２が設けられたことにより、金属バン
プ２２と導電性ペースト４との間の接触面積が、広く確
保され、これによっても、導電性ペースト４は強固に保
持される。
２２のパッド２１との密着面２２ａの近傍（金属バンプ
２２の下部）の形状が、当該密着面２２ａから離れるに
つれて密着面と平行な断面の面積が大きくなる形状とな
る。このため、配線部４を構成する導電性ペーストの塗
布時において、金属バンプ２２の密着面２２ａの周囲の
面とパッドの上面との間の領域Ｂに、導電性ペースト４
が侵入する。従って、導電性ペーストが固化した後に
は、金属バンプ２２が、導電性ペースト４とパッド２１
とを接合するくさびとして機能するため、当該導電性ペ
ースト４は、パッド２１の上面に強固に固定される。ま
た、金属バンプ２２が設けられたことにより、金属バン
プ２２と導電性ペースト４との間の接触面積が、広く確
保され、これによっても、導電性ペースト４は強固に保
持される。
【００２５】次に、配線部４について説明する。この配
線部４は、チップ２の一平面２ａ上にスクリーン印刷で
パターンニングされた導電性ペーストの配線４１から形
成されている。この導電性ペーストには、例えば、銀ペ
ーストが使用される。各導電性ペーストの配線４１は、
チップ２の一平面２ａ上において、当該チップ２の中央
部から端部近くまで延設されている。導電性ペーストの
各配線４１の一方の端部は、前述したように、金属バン
プ２２を介してパッド２１と接続されている。また、各
配線４１の他方の端部は、円板状の金属薄板であるラン
ド４２が装備されている。ランド４２には、４２合金
（Ｎｉ含有率が４２％のＮｉ−鉄合金）やＣｕ合金が使
用される。
線部４は、チップ２の一平面２ａ上にスクリーン印刷で
パターンニングされた導電性ペーストの配線４１から形
成されている。この導電性ペーストには、例えば、銀ペ
ーストが使用される。各導電性ペーストの配線４１は、
チップ２の一平面２ａ上において、当該チップ２の中央
部から端部近くまで延設されている。導電性ペーストの
各配線４１の一方の端部は、前述したように、金属バン
プ２２を介してパッド２１と接続されている。また、各
配線４１の他方の端部は、円板状の金属薄板であるラン
ド４２が装備されている。ランド４２には、４２合金
（Ｎｉ含有率が４２％のＮｉ−鉄合金）やＣｕ合金が使
用される。
【００２６】そして、これらの各ランド４２上には、半
田ボール３がロウづけされている。半田ボール３は、半
田からなる略球状体である。以上のように、チップ２上
に形成された無数の半導体素子は、パッド２１，金属バ
ンプ２２，導電性ペーストの配線４１及びランド４２を
介して半田ボール３まで通電自在に接続されている。
田ボール３がロウづけされている。半田ボール３は、半
田からなる略球状体である。以上のように、チップ２上
に形成された無数の半導体素子は、パッド２１，金属バ
ンプ２２，導電性ペーストの配線４１及びランド４２を
介して半田ボール３まで通電自在に接続されている。
【００２７】そして、上述したチップ２の半導体素子形
成面上には、配線部４を被覆した状態で封止樹脂５が塗
布されている。この封止樹脂５は、図１（Ａ）に示すよ
うに、各半田ボール３については、その根本しか被覆し
ておらず、上端部側は露出させている。また、この封止
樹脂５には、透明なものが使用される。
成面上には、配線部４を被覆した状態で封止樹脂５が塗
布されている。この封止樹脂５は、図１（Ａ）に示すよ
うに、各半田ボール３については、その根本しか被覆し
ておらず、上端部側は露出させている。また、この封止
樹脂５には、透明なものが使用される。
【００２８】次の上述の半導体装置１０の製造方法につ
いて、図２乃至図１１に基づいて説明する。図２は、半
導体装置１０の製造方法の工程を順に示したフローチャ
ートであり、図３〜図１１は、各工程の説明図である。
以下、順を追って説明する。
いて、図２乃至図１１に基づいて説明する。図２は、半
導体装置１０の製造方法の工程を順に示したフローチャ
ートであり、図３〜図１１は、各工程の説明図である。
以下、順を追って説明する。
【００２９】図３（Ａ）は、チップ２の材料となるシリ
コンウェハー２０を示している。このウェハー２０を最
終的に、升目状に分割することにより複数のチップ２が
形成される。また、ウェハー２０は、図３（Ｂ）に示す
ように、その一平面に全てのチップ２の無数の半導体素
子（図示略）と当該各半導体素子の配線部４への接続用
の複数のパッド２１とが形成されている。
コンウェハー２０を示している。このウェハー２０を最
終的に、升目状に分割することにより複数のチップ２が
形成される。また、ウェハー２０は、図３（Ｂ）に示す
ように、その一平面に全てのチップ２の無数の半導体素
子（図示略）と当該各半導体素子の配線部４への接続用
の複数のパッド２１とが形成されている。
【００３０】上記ウェハー２０状態の各チップ２のパッ
ド２１上に、バンプボンダーを用いて金属バンプ２２を
形成する（ステップＳ１，図４）。
ド２１上に、バンプボンダーを用いて金属バンプ２２を
形成する（ステップＳ１，図４）。
【００３１】次に、金属バンプ２２が形成されたウエハ
ー２０に、配線パターンが飾刻された金属マスクを被
せ、位置決めする（ステップＳ２）。マスクの位置決め
後、銀ペースト等の導電性ペーストをスクリーン印刷
し、チップ２の一平面２ａ上に導電性ペーストからなる
配線４１を形成する（ステップＳ３，図５（Ａ））。こ
のとき、金属バンプ２２は導電性ペーストにより取り囲
まれる（図５（Ｂ））。次に、導電性ペーストにより形
成された配線４１上のボール搭載位置に、４２合金やＣ
ｕ合金からつくられたランド（金属薄板）４２を設置す
る（ステップＳ４，図６（Ａ））。なお、ランド４２の
半田ボール搭載面には、あらかじめ半田メッキ４２aを
施している方が望ましい（図６（Ｂ））。
ー２０に、配線パターンが飾刻された金属マスクを被
せ、位置決めする（ステップＳ２）。マスクの位置決め
後、銀ペースト等の導電性ペーストをスクリーン印刷
し、チップ２の一平面２ａ上に導電性ペーストからなる
配線４１を形成する（ステップＳ３，図５（Ａ））。こ
のとき、金属バンプ２２は導電性ペーストにより取り囲
まれる（図５（Ｂ））。次に、導電性ペーストにより形
成された配線４１上のボール搭載位置に、４２合金やＣ
ｕ合金からつくられたランド（金属薄板）４２を設置す
る（ステップＳ４，図６（Ａ））。なお、ランド４２の
半田ボール搭載面には、あらかじめ半田メッキ４２aを
施している方が望ましい（図６（Ｂ））。
【００３２】次に、下部にフラックス３ａを極少量塗布
した半田ボール３をランド４２上にマウント（設置）す
る（ステップＳ５，図７）。
した半田ボール３をランド４２上にマウント（設置）す
る（ステップＳ５，図７）。
【００３３】次に、この状態でウエハー２０全体に対し
て赤外線加熱によるリフローを行う。このリフローを実
施することにより、導電性ペースト４１は硬化し、金属
バンプ２２、チップ２の表面及びランド４２が接着され
る（ステップＳ６）。一方、半田ボール３は加熱溶融
し、ランド４２とロウづけされる（図８）。
て赤外線加熱によるリフローを行う。このリフローを実
施することにより、導電性ペースト４１は硬化し、金属
バンプ２２、チップ２の表面及びランド４２が接着され
る（ステップＳ６）。一方、半田ボール３は加熱溶融
し、ランド４２とロウづけされる（図８）。
【００３４】次に、透明な液状封止樹脂１１をウエハー
２０上に滴下し、ウエハー２０の表面を樹脂封止する
（ステップＳ７，図９）。そして、ウェハー２０全体を
ベーク炉でベークを行い、液状封止樹脂１１を硬化させ
る（ステップＳ８）。なお、封止樹脂１１には加熱によ
り硬化するタイプに限らず、ＵＶ照射等により硬化する
タイプのものを使用しても良い。
２０上に滴下し、ウエハー２０の表面を樹脂封止する
（ステップＳ７，図９）。そして、ウェハー２０全体を
ベーク炉でベークを行い、液状封止樹脂１１を硬化させ
る（ステップＳ８）。なお、封止樹脂１１には加熱によ
り硬化するタイプに限らず、ＵＶ照射等により硬化する
タイプのものを使用しても良い。
【００３５】次に、樹脂硬化後のウエハー２０をＵＶシ
ート等に貼り付け後、ダイサーにより、図１０の点線に
沿ってチップサイズに切断することにより、各々の半導
体装置１０として分離する（ステップＳ９）。図１１
は、完成した半導体装置１０を示し、図１１（Ａ）は半
導体装置１０の正面図、図１１（Ｂ）は半導体装置１０
の右側面図、図１１（Ｃ）は底面図を示している。こう
して、所望する半導体装置１０のパッケージが完成す
る。
ート等に貼り付け後、ダイサーにより、図１０の点線に
沿ってチップサイズに切断することにより、各々の半導
体装置１０として分離する（ステップＳ９）。図１１
は、完成した半導体装置１０を示し、図１１（Ａ）は半
導体装置１０の正面図、図１１（Ｂ）は半導体装置１０
の右側面図、図１１（Ｃ）は底面図を示している。こう
して、所望する半導体装置１０のパッケージが完成す
る。
【００３６】上記構成からなる本実施形態では、チップ
２上の半導体素子と半田ボール３とを接続する配線部４
を導電性ペーストによって形成しているため、従来必要
とされていたプリント基板、接着テープ、リードフレー
ム等の配線基板とその接着手段およびボンディングワイ
ヤやロードビーム等の接続手段を不要とすることがで
き、半導体装置１０のパッケージ資材のコスト低減を図
ることが可能である。
２上の半導体素子と半田ボール３とを接続する配線部４
を導電性ペーストによって形成しているため、従来必要
とされていたプリント基板、接着テープ、リードフレー
ム等の配線基板とその接着手段およびボンディングワイ
ヤやロードビーム等の接続手段を不要とすることがで
き、半導体装置１０のパッケージ資材のコスト低減を図
ることが可能である。
【００３７】また、リードフレーム又は配線基盤及びそ
の接着用のテープが不要となるため、半導体装置１０全
体の厚さを非常に薄く造ることが可能となる。同時に、
半導体装置１０の大きさを既存のリードフレームに合わ
せる必要がなくなり、当該半導体装置の小型化を図るこ
とが可能となる。
の接着用のテープが不要となるため、半導体装置１０全
体の厚さを非常に薄く造ることが可能となる。同時に、
半導体装置１０の大きさを既存のリードフレームに合わ
せる必要がなくなり、当該半導体装置の小型化を図るこ
とが可能となる。
【００３８】特に、配線部４がペースト状のため、スク
リーン印刷により簡易に所望の形状に形成することがで
きるため、既存のリードフレーム等にあわせたパッド位
置の設計が不要となり、設計の自由度が広がるため、生
産性の向上を図ること可能である。
リーン印刷により簡易に所望の形状に形成することがで
きるため、既存のリードフレーム等にあわせたパッド位
置の設計が不要となり、設計の自由度が広がるため、生
産性の向上を図ること可能である。
【００３９】また、半導体素子を設けたチップ２の一平
面２ａ上に配線部４を形成して、これらを樹脂封止する
構成のため、ウェハー２０の状態でその一平面２ａに樹
脂封止を行いしかる後に個別のチップ２に切断すればよ
く、従来のように、ウェハー２０からチップ２を切断し
た後に、個別に樹脂封止を行う必要がないため、生産性
を向上することが可能である。
面２ａ上に配線部４を形成して、これらを樹脂封止する
構成のため、ウェハー２０の状態でその一平面２ａに樹
脂封止を行いしかる後に個別のチップ２に切断すればよ
く、従来のように、ウェハー２０からチップ２を切断し
た後に、個別に樹脂封止を行う必要がないため、生産性
を向上することが可能である。
【００４０】このとき、封止樹脂１１を透明のものとす
ることにより、ウェハー２０から各チップ２を切断する
際に、切断位置を容易に確認することができ、さらに生
産性を向上させることができると共に、正確に切断でき
るので加工精度を向上させることも可能となる。
ることにより、ウェハー２０から各チップ２を切断する
際に、切断位置を容易に確認することができ、さらに生
産性を向上させることができると共に、正確に切断でき
るので加工精度を向上させることも可能となる。
【００４１】次に、本発明の第二の実施形態たる半導体
装置１０Ａについて、図１２乃至図２０に基づいて説明
する。なお、上述した半導体装置１０と同一の構成につ
いては、同一の符号を付して重複する説明は省略するも
のとする。
装置１０Ａについて、図１２乃至図２０に基づいて説明
する。なお、上述した半導体装置１０と同一の構成につ
いては、同一の符号を付して重複する説明は省略するも
のとする。
【００４２】図１２は、半導体装置１０Ａの一部切り欠
いた正面図である。この半導体装置１０Ａは、前述した
半導体装置１０と比較して、パッド２１上の金属バンプ
２２とランド４２とを構成から削除し、より簡易化を図
っている。
いた正面図である。この半導体装置１０Ａは、前述した
半導体装置１０と比較して、パッド２１上の金属バンプ
２２とランド４２とを構成から削除し、より簡易化を図
っている。
【００４３】即ち、チップ２に設けられた複数のパッド
２１上およびチップ２の一平面２ａ上に、スクリーン印
刷で銀ペースト等の導電性ペーストが所定の配線パター
ンに従って印刷されることにより、配線部４が形成され
ている。そして、半田ボール３は、導電性ペーストの配
線４１を介して、チップ２の一平面２ａ上に接着されて
いる。
２１上およびチップ２の一平面２ａ上に、スクリーン印
刷で銀ペースト等の導電性ペーストが所定の配線パター
ンに従って印刷されることにより、配線部４が形成され
ている。そして、半田ボール３は、導電性ペーストの配
線４１を介して、チップ２の一平面２ａ上に接着されて
いる。
【００４４】この時、パット２１と導電性ペーストや、
半田ボール３と導電性ペーストは、導電性ペーストの接
着力のみで接合されている構造であるため、本実施例に
使用される導電性ペーストの特性としては、半導体装置
１０で使用した導電性ペーストよりも、金属との密着性
が強いことが要求される。
半田ボール３と導電性ペーストは、導電性ペーストの接
着力のみで接合されている構造であるため、本実施例に
使用される導電性ペーストの特性としては、半導体装置
１０で使用した導電性ペーストよりも、金属との密着性
が強いことが要求される。
【００４５】そして、チップ２表面および導電性ペース
トで形成された配線４１、半田ボール３の根本部分は、
半導体装置１０と同様にして透明な封止樹脂１１で覆わ
れている構造となっている。
トで形成された配線４１、半田ボール３の根本部分は、
半導体装置１０と同様にして透明な封止樹脂１１で覆わ
れている構造となっている。
【００４６】次に、本発明による半導体装置１０Ａの製
造方法について、図１３乃至図２０を参照しながら説明
する。図１３は、半導体装置１２の製造方法を示すフロ
ーチャートであり、図１４〜図２０は、各工程の説明図
である。以下、順を追って説明する。
造方法について、図１３乃至図２０を参照しながら説明
する。図１３は、半導体装置１２の製造方法を示すフロ
ーチャートであり、図１４〜図２０は、各工程の説明図
である。以下、順を追って説明する。
【００４７】まず、ダイシング（チップ２ごとの分割）
前のウエハー２０を準備する（図１４（Ａ））。このウ
ェハー２０は、前述のごとく半導体素子の配線部４との
接続用のパッド２１が形成されている（図１４
（Ｂ））。このウエハー２０に、配線パターンが飾刻さ
れた金属マスクを被せ、位置決めする（ステップＳ
２）。
前のウエハー２０を準備する（図１４（Ａ））。このウ
ェハー２０は、前述のごとく半導体素子の配線部４との
接続用のパッド２１が形成されている（図１４
（Ｂ））。このウエハー２０に、配線パターンが飾刻さ
れた金属マスクを被せ、位置決めする（ステップＳ
２）。
【００４８】マスクの位置決め後、銀ペースト等の導電
性ペーストをスクリーン印刷し、チップ２上に配線部４
を形成する（ステップＳ３，図１５）。次に、導電性ペ
ーストにより形成された配線４１上のボール搭載位置
に、半田ボール３を設置し（ステップＳ５，図１６）、
この状態でウエハー２０ごとリフローを実施する（ステ
ップＳ６）。かかるリフローを実施することにより導電
性ペーストは硬化し、パッド２１、チップ２の表面及び
半田ボール３と接着される（図１７）。
性ペーストをスクリーン印刷し、チップ２上に配線部４
を形成する（ステップＳ３，図１５）。次に、導電性ペ
ーストにより形成された配線４１上のボール搭載位置
に、半田ボール３を設置し（ステップＳ５，図１６）、
この状態でウエハー２０ごとリフローを実施する（ステ
ップＳ６）。かかるリフローを実施することにより導電
性ペーストは硬化し、パッド２１、チップ２の表面及び
半田ボール３と接着される（図１７）。
【００４９】次に、透明な液状封止樹脂１１をウエハー
２０上に滴下し、ウエハー表面を樹脂封止する。ベーク
炉でウエハーごとベークを行い、封止樹脂を硬化させる
（ステップＳ８，図１８）。なお、封止樹脂１１には加
熱により硬化するタイプだけでなく、ＵＶ照射等により
硬化するタイプを使用しても良い。
２０上に滴下し、ウエハー表面を樹脂封止する。ベーク
炉でウエハーごとベークを行い、封止樹脂を硬化させる
（ステップＳ８，図１８）。なお、封止樹脂１１には加
熱により硬化するタイプだけでなく、ＵＶ照射等により
硬化するタイプを使用しても良い。
【００５０】次に、樹脂硬化後のウエハー２０をＵＶシ
ート等に貼り付け後、ダイサーにより、図１９の点線に
沿ってチップサイズに切断することにより、各々の半導
体装置１０Ａとして分離する（ステップＳ９）。図２０
は、完成した半導体装置１０Ａを示し、図２０（Ａ）は
半導体装置１０Ａの正面図、図２０（Ｂ）は半導体装置
１０Ａの右側面図、図２０（Ｃ）は底面図を示してい
る。こうして、所望する半導体装置１０Ａのパッケージ
が完成する。
ート等に貼り付け後、ダイサーにより、図１９の点線に
沿ってチップサイズに切断することにより、各々の半導
体装置１０Ａとして分離する（ステップＳ９）。図２０
は、完成した半導体装置１０Ａを示し、図２０（Ａ）は
半導体装置１０Ａの正面図、図２０（Ｂ）は半導体装置
１０Ａの右側面図、図２０（Ｃ）は底面図を示してい
る。こうして、所望する半導体装置１０Ａのパッケージ
が完成する。
【００５１】かかる構成からなる半導体装置１０Ａは、
構成を簡略化したため、半田ボール３と配線４１との間
の接着力及び配線４１とチップ２間の接着力を導電性ペ
ーストの素材の変更によって補う必要があるが、それら
以外については、前述した半導体装置１０とほぼ同一の
効果を有している。また、金属バンプ２２及びランド４
２の素材コストの低減を図り、製造工程を削減するた
め、より生産性を向上させることが可能である。
構成を簡略化したため、半田ボール３と配線４１との間
の接着力及び配線４１とチップ２間の接着力を導電性ペ
ーストの素材の変更によって補う必要があるが、それら
以外については、前述した半導体装置１０とほぼ同一の
効果を有している。また、金属バンプ２２及びランド４
２の素材コストの低減を図り、製造工程を削減するた
め、より生産性を向上させることが可能である。
【００５２】また、半導体装置１０Ａと同様の趣旨に基
づく半導体装置１０Ｂ，１０Ｃの一部切り欠いた断面図
をそれぞれ図２１，２２に示す。半導体装置１０Ｂは、
半導体装置１０と比較して金属バンプ２２を構成から削
除した例を示し、半導体装置１０Ｃは、半導体装置１０
と比較してランド４２を構成から削除して例を示してい
る。
づく半導体装置１０Ｂ，１０Ｃの一部切り欠いた断面図
をそれぞれ図２１，２２に示す。半導体装置１０Ｂは、
半導体装置１０と比較して金属バンプ２２を構成から削
除した例を示し、半導体装置１０Ｃは、半導体装置１０
と比較してランド４２を構成から削除して例を示してい
る。
【００５３】これらの半導体装置１０Ｂ，１０Ｃは、構
成を簡略化したため、配線４１とチップ２間の接着力又
は半田ボール３と配線４１との間の接着力を導電性ペー
ストの素材の変更によって補う必要があるが、それら以
外については、前述した半導体装置１０とほぼ同一の効
果を有している。また、金属バンプ２２又はランド４２
の素材コストの低減を図り、製造工程を削減するため、
より生産性を向上させることが可能である。
成を簡略化したため、配線４１とチップ２間の接着力又
は半田ボール３と配線４１との間の接着力を導電性ペー
ストの素材の変更によって補う必要があるが、それら以
外については、前述した半導体装置１０とほぼ同一の効
果を有している。また、金属バンプ２２又はランド４２
の素材コストの低減を図り、製造工程を削減するため、
より生産性を向上させることが可能である。
【００５４】
【発明の効果】本願発明では、チップ上の電子部品と半
田ボールとを接続する配線部を導電性ペーストによって
形成しているため、従来必要とされていたプリント基
板、接着テープ、リードフレーム等の配線基板とその接
着手段およびボンディングワイヤやロードビーム等の接
続手段を不要とすることができ、半導体装置のパッケー
ジ資材のコスト低減を図ることが可能である。
田ボールとを接続する配線部を導電性ペーストによって
形成しているため、従来必要とされていたプリント基
板、接着テープ、リードフレーム等の配線基板とその接
着手段およびボンディングワイヤやロードビーム等の接
続手段を不要とすることができ、半導体装置のパッケー
ジ資材のコスト低減を図ることが可能である。
【００５５】また、リードフレーム又は配線基盤及びそ
の接着用のテープが不要となるため、半導体装置全体の
厚さを非常に薄く造ることが可能となる。同時に、半導
体装置の大きさを既存のリードフレームに合わせる必要
がなくなり、当該半導体装置の小型化を図ることが可能
となる。
の接着用のテープが不要となるため、半導体装置全体の
厚さを非常に薄く造ることが可能となる。同時に、半導
体装置の大きさを既存のリードフレームに合わせる必要
がなくなり、当該半導体装置の小型化を図ることが可能
となる。
【００５６】特に、配線部がペースト状のため、スクリ
ーン印刷により簡易に所望の形状に形成することができ
るため、既存のリードフレーム等にあわせたパッド位置
の設計が不要となり、設計の自由度が広がるため、生産
性の向上を図ること可能である。
ーン印刷により簡易に所望の形状に形成することができ
るため、既存のリードフレーム等にあわせたパッド位置
の設計が不要となり、設計の自由度が広がるため、生産
性の向上を図ること可能である。
【００５７】また、パッド上の金属バンプの上から導電
性ペーストで形成された配線部を設けることにより、導
電性ペーストと金属バンプとの接触面積を広く確保する
ことができ、配線部をパッド上に強固に固定することが
可能となる。
性ペーストで形成された配線部を設けることにより、導
電性ペーストと金属バンプとの接触面積を広く確保する
ことができ、配線部をパッド上に強固に固定することが
可能となる。
【００５８】特に、金属バンプの密着面近傍の形状を当
該密着面から離れるにつれてその断面積が大きくなる形
状とすることにより、密着面の周囲とパッドとの間に導
電性ペーストが侵入するスペースが生じ、これが固化す
ることにより、金属バンプがくさびの機能を果たし、配
線部をより強固にパッド上に固定することが可能とな
る。
該密着面から離れるにつれてその断面積が大きくなる形
状とすることにより、密着面の周囲とパッドとの間に導
電性ペーストが侵入するスペースが生じ、これが固化す
ることにより、金属バンプがくさびの機能を果たし、配
線部をより強固にパッド上に固定することが可能とな
る。
【００５９】また、電子部品を設けたチップの一平面上
に配線部を形成して、これらを樹脂封止する構成のた
め、ウェハーの状態でその一平面に樹脂封止を行いしか
る後に個別のチップに切断すればよく、従来のように、
ウェハーからチップを切断した後に、個別に樹脂封止を
行う必要がないため、生産性を向上することが可能であ
る。
に配線部を形成して、これらを樹脂封止する構成のた
め、ウェハーの状態でその一平面に樹脂封止を行いしか
る後に個別のチップに切断すればよく、従来のように、
ウェハーからチップを切断した後に、個別に樹脂封止を
行う必要がないため、生産性を向上することが可能であ
る。
【００６０】また、半田ボール搭載後に樹脂封止を行う
ことにより、半田ボールの根本部分とチップ間が樹脂で
充填されるので、半田ボールの接合部が補強され、基板
実装後の信頼性が高くなる。
ことにより、半田ボールの根本部分とチップ間が樹脂で
充填されるので、半田ボールの接合部が補強され、基板
実装後の信頼性が高くなる。
【００６１】さらにこのとき、封止樹脂を透明のものと
することにより、ウェハーから各チップを切断する際
に、切断位置を容易に確認することができ、さらに生産
性を向上させることができると共に、正確に切断できる
ので加工精度を向上させることも可能となる。
することにより、ウェハーから各チップを切断する際
に、切断位置を容易に確認することができ、さらに生産
性を向上させることができると共に、正確に切断できる
ので加工精度を向上させることも可能となる。
【００６２】本発明は以上のように構成され機能するの
で、これによると、従来にない優れた半導体装置及びそ
の製造方法を提供することができる。
で、これによると、従来にない優れた半導体装置及びそ
の製造方法を提供することができる。
【図１】図１（Ａ）は本発明の第一の実施形態たる半導
体装置の一部切り欠いた正面図であり、図１（Ｂ）はそ
の部分拡大図である。
体装置の一部切り欠いた正面図であり、図１（Ｂ）はそ
の部分拡大図である。
【図２】半導体装置の製造方法を示すフローチャートで
ある。
ある。
【図３】図３（Ａ）はチップ材料のウェハーを示す斜視
図であり、図３（Ｂ）はウェハー上の一つのチップを拡
大して示した斜視図である。
図であり、図３（Ｂ）はウェハー上の一つのチップを拡
大して示した斜視図である。
【図４】図４（Ａ）はチップの各パッドに金属バンプを
設けた状態を示す斜視図であり、図４（Ｂ）はその一部
分を側方から見た断面図である。
設けた状態を示す斜視図であり、図４（Ｂ）はその一部
分を側方から見た断面図である。
【図５】図５（Ａ）は図４（Ａ）の状態から配線部を形
成した状態を示す斜視図であり、図５（Ｂ）はその一部
分を側方から見た断面図である。
成した状態を示す斜視図であり、図５（Ｂ）はその一部
分を側方から見た断面図である。
【図６】図６（Ａ）は図５（Ａ）の状態から金属薄板を
設置した状態を示す斜視図であり、図６（Ｂ）はその一
部分の側面図である。
設置した状態を示す斜視図であり、図６（Ｂ）はその一
部分の側面図である。
【図７】図７（Ａ）は図６（Ａ）の状態から半田ボール
を設置した状態を示す斜視図であり、図７（Ｂ）はその
一部分の側面図である。
を設置した状態を示す斜視図であり、図７（Ｂ）はその
一部分の側面図である。
【図８】図８は図７（Ａ）の状態からウェハーのリフロ
ーを行った一部切り欠いた側面図である。
ーを行った一部切り欠いた側面図である。
【図９】図９（Ａ）は図８の状態から封止樹脂を滴下し
たウェハーの斜視図であり、図９（Ｂ）はそのときのウ
ェハー上の一つのチップを拡大して示した斜視図であ
り、図９（Ｃ）はその一部分の一部切り欠いた側面図で
ある。
たウェハーの斜視図であり、図９（Ｂ）はそのときのウ
ェハー上の一つのチップを拡大して示した斜視図であ
り、図９（Ｃ）はその一部分の一部切り欠いた側面図で
ある。
【図１０】樹脂封止後のウェハーの切断位置を示す斜視
図である。
図である。
【図１１】図１１（Ａ）は分割された半導体装置の正面
図であり、図１１（Ｂ）はその右側面図であり、図１１
（Ｃ）はその底面図である。
図であり、図１１（Ｂ）はその右側面図であり、図１１
（Ｃ）はその底面図である。
【図１２】図１２は本発明の第二の実施形態たる半導体
装置の一部切り欠いた正面図である。
装置の一部切り欠いた正面図である。
【図１３】半導体装置の製造方法を示すフローチャート
である。
である。
【図１４】図１４（Ａ）はチップ材料のウェハーを示す
斜視図であり、図１４（Ｂ）はウェハー上の一つのチッ
プを拡大して示した斜視図である。
斜視図であり、図１４（Ｂ）はウェハー上の一つのチッ
プを拡大して示した斜視図である。
【図１５】図１５は図１４（Ｂ）の状態から配線部を形
成した状態を示す斜視図である。
成した状態を示す斜視図である。
【図１６】図１６は図１５の状態から半田ボールを設置
した状態を示す斜視図である。
した状態を示す斜視図である。
【図１７】図１７は図１６の状態からウェハーのリフロ
ーを行った一部切り欠いた側面図である。
ーを行った一部切り欠いた側面図である。
【図１８】図１８（Ａ）は図１７の状態から封止樹脂を
滴下したウェハーの斜視図であり、図１８（Ｂ）はその
ときのウェハー上の一つのチップを拡大して示した斜視
図である。
滴下したウェハーの斜視図であり、図１８（Ｂ）はその
ときのウェハー上の一つのチップを拡大して示した斜視
図である。
【図１９】樹脂封止後のウェハーの切断位置を示す斜視
図である。
図である。
【図２０】図２０（Ａ）は分割された半導体装置の正面
図であり、図２０（Ｂ）はその右側面図であり、図２０
（Ｃ）はその底面図である。
図であり、図２０（Ｂ）はその右側面図であり、図２０
（Ｃ）はその底面図である。
【図２１】図２１は本発明の他の例の半導体装置の一部
切り欠いた正面図である。
切り欠いた正面図である。
【図２２】図２２は本発明のさらに他の例の半導体装置
の一部切り欠いた正面図である。
の一部切り欠いた正面図である。
【図２３】図２３は従来の半導体装置の一部切り欠いた
正面図である。
正面図である。
【図２４】図２４は他の従来の半導体装置の一部切り欠
いた正面図である。
いた正面図である。
２ チップ ２ａ 一平面 ２１ パッド ２２ 金属バンプ ２２ａ 接着面 ３ 半田ボール ４ 配線部 ４１ 配線 ４２ ランド（金属薄板） １０，１０Ａ，１０Ｂ，１０Ｃ 半導体装置
Claims (12)
- 【請求項１】 一平面上に複数の電子部品が形成された
チップと、前記各電子部品を装置の外部に接続する複数
の半田ボールと、前記各電子部品と前記各半田ボールと
を接続する配線部とを備え、 前記配線部を導電性ペーストで形成したことを特徴とす
る半導体装置。 - 【請求項２】前記導電性ペーストを、スクリーン印刷に
より前記チップの一平面上に形成したことを特徴とする
請求項１記載の半導体装置。 - 【請求項３】 前記チップの一平面上に、前記各電子部
品を前記配線部と結線する複数のパッドを形成し、各パ
ッド上に凸状の金属バンプを設け、その上から前記配線
部を形成したことを特徴とする請求項１又は２記載の半
導体装置。 - 【請求項４】 前記金属バンプの前記パッドとの密着面
の近傍の形状を、当該密着面から離れるにつれてその断
面積が広がる形状に設定したことを特徴とする請求項３
記載の半導体装置。 - 【請求項５】 前記各半田ボールを、前記配線部上で金
属薄板を介して装備したことを特徴とする請求項１，
２，３又は４記載の半導体装置。 - 【請求項６】 前記配線部及び前記各半田ボールは、前
記チップの一平面上に全て形成され、 前記各半田ボールを除いた、前記チップの一平面上を封
止樹脂にて被覆したことを特徴とする請求項１，２，
３，４又は５記載の半導体装置。 - 【請求項７】 前記封止樹脂が透明であることを特徴と
する請求項６記載の半導体装置。 - 【請求項８】 複数のチップの材料となり、その一平面
に前記各チップの電子部品と当該各電子部品の配線接続
用の複数のパッドとが形成されたウェハーに対して、配
線パターンが飾刻された印刷用のマスクを位置決めして
装着し、 前記マスクを介して導電性ペーストを前記ウェハーの一
平面上にスクリーン印刷し、 前記マスク除去後，前記導電性ペースト上に，前記各電
子部品を装置の外部に接続する複数の半田ボールを装備
し、 前記ウェハーから前記各チップを分割することを特徴と
する半導体装置の製造方法。 - 【請求項９】 前記マスクの装着前に、前記各パッド上
に凸状の金属バンプを設けると共に、 前記導電性ペーストを前記各金属バンプの上から印刷す
ることを特徴とする請求項８記載の半導体装置の製造方
法。 - 【請求項１０】 前記半田ボールを装備する前に、前記
導電性ペースト上の前記各半田ボールの装備予定位置
に、金属薄板の装備を行うことを特徴とする請求項８又
は９記載の半導体装置の製造方法。 - 【請求項１１】 前記各半田ボールの装備後であって前
記各チップの切断前に、当該各半田ボールを除いて前記
導電性ペーストを封止する封止樹脂を前記チップの一面
上に塗布することを特徴とする請求項８，９又は１０記
載の半導体装置の製造方法。 - 【請求項１２】 前記封止樹脂が透明であることを特徴
とする請求項１１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27295398A JP3132485B2 (ja) | 1998-09-28 | 1998-09-28 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27295398A JP3132485B2 (ja) | 1998-09-28 | 1998-09-28 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000100821A true JP2000100821A (ja) | 2000-04-07 |
| JP3132485B2 JP3132485B2 (ja) | 2001-02-05 |
Family
ID=17521092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27295398A Expired - Fee Related JP3132485B2 (ja) | 1998-09-28 | 1998-09-28 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132485B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231856A (ja) * | 2001-02-05 | 2002-08-16 | Sony Corp | 半導体装置及びその製造方法 |
| DE10137346A1 (de) * | 2001-07-31 | 2003-02-27 | Infineon Technologies Ag | Chipelement und Verfahren zu dessen Herstellung |
| KR20040007954A (ko) * | 2002-07-15 | 2004-01-28 | 주식회사 하이닉스반도체 | 칩 패드가 중앙에 위치하는 반도체 칩을 적층하여패키징하는 방법 |
| DE10239081A1 (de) * | 2002-08-26 | 2004-03-11 | Infineon Technologies Ag | Verfahren zur Herstellung einer Halbleitereinrichtung und entsprechende Halbleitereinrichtung |
| KR100424168B1 (ko) * | 2001-06-07 | 2004-03-24 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
| JP2008130993A (ja) * | 2006-11-24 | 2008-06-05 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| WO2014192430A1 (ja) * | 2013-05-31 | 2014-12-04 | 株式会社村田製作所 | 半導体装置 |
-
1998
- 1998-09-28 JP JP27295398A patent/JP3132485B2/ja not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002231856A (ja) * | 2001-02-05 | 2002-08-16 | Sony Corp | 半導体装置及びその製造方法 |
| JP4626063B2 (ja) * | 2001-02-05 | 2011-02-02 | ソニー株式会社 | 半導体装置の製造方法 |
| KR100424168B1 (ko) * | 2001-06-07 | 2004-03-24 | 주식회사 하이닉스반도체 | 웨이퍼 레벨 패키지의 제조방법 |
| DE10137346A1 (de) * | 2001-07-31 | 2003-02-27 | Infineon Technologies Ag | Chipelement und Verfahren zu dessen Herstellung |
| KR20040007954A (ko) * | 2002-07-15 | 2004-01-28 | 주식회사 하이닉스반도체 | 칩 패드가 중앙에 위치하는 반도체 칩을 적층하여패키징하는 방법 |
| DE10239081A1 (de) * | 2002-08-26 | 2004-03-11 | Infineon Technologies Ag | Verfahren zur Herstellung einer Halbleitereinrichtung und entsprechende Halbleitereinrichtung |
| US6905954B2 (en) | 2002-08-26 | 2005-06-14 | Infineon Technologies Ag | Method for producing a semiconductor device and corresponding semiconductor device |
| DE10239081B4 (de) * | 2002-08-26 | 2007-12-20 | Qimonda Ag | Verfahren zur Herstellung einer Halbleitereinrichtung |
| JP2008130993A (ja) * | 2006-11-24 | 2008-06-05 | Shinko Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| WO2014192430A1 (ja) * | 2013-05-31 | 2014-12-04 | 株式会社村田製作所 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3132485B2 (ja) | 2001-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3345541B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11204720A (ja) | 半導体装置及びその製造方法 | |
| JPH1012765A (ja) | 半導体パッケージ及び製造方法 | |
| JP3132485B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000232180A (ja) | 配線基板および半導体装置 | |
| JP3972209B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS5835935A (ja) | 半導体装置及びその製造方法 | |
| US20050098869A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| KR20010011310A (ko) | 적층 패키지의 제조 방법 | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| JP2982703B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2001168224A (ja) | 半導体装置、電子回路装置および製造方法 | |
| JP3623641B2 (ja) | 半導体装置 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| KR100536886B1 (ko) | 칩 스케일 패키지 및 그 제조방법 | |
| JP3912888B2 (ja) | パッケージ型半導体装置 | |
| JP2944586B2 (ja) | Ｂｇａ型半導体装置及びその製造方法 | |
| JP2917932B2 (ja) | 半導体パッケージ | |
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JPH0758244A (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JPH11260950A (ja) | 半導体装置及びその製造方法 | |
| KR100246848B1 (ko) | 랜드 그리드 어레이 및 이를 채용한 반도체 패키지 | |
| JP2000208544A (ja) | ベアｉｃチップおよび半導体装置 | |
| JP2000299399A (ja) | 半導体装置 | |
| WO2006106564A1 (ja) | 半導体装置の実装方法および半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
| LAPS | Cancellation because of no payment of annual fees |