[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JPH0758244A - 半導体パッケージ及び半導体パッケージの製造方法 - Google Patents

半導体パッケージ及び半導体パッケージの製造方法

Info

Publication number
JPH0758244A
JPH0758244A JP22514793A JP22514793A JPH0758244A JP H0758244 A JPH0758244 A JP H0758244A JP 22514793 A JP22514793 A JP 22514793A JP 22514793 A JP22514793 A JP 22514793A JP H0758244 A JPH0758244 A JP H0758244A
Authority
JP
Japan
Prior art keywords
printed wiring
wiring board
solder
holes
solder bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22514793A
Other languages
English (en)
Other versions
JP3334958B2 (ja
Inventor
Tetsushi Ono
哲史 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP22514793A priority Critical patent/JP3334958B2/ja
Publication of JPH0758244A publication Critical patent/JPH0758244A/ja
Application granted granted Critical
Publication of JP3334958B2 publication Critical patent/JP3334958B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体が搭載される第1プリント配線板と半
導体の各ゲート端子に対応するアウターリードが設けら
れた第2プリント配線板の2つの配線板からなり、各第
1プリント配線板と第2配線板とを高精度をもって相互
に位置合わせ可能であり、且つ、両者間の接続信頼性に
優れた半導体パッケージを提供する。 【構成】 第1プリント配線板2と第2プリント配線板
3とを相互に接続するに際して、先ず、第1プリント配
線板2の下面に形成された各半田バンプ10を、第2プ
リント配線板3に設けられた各バンプ穴11内に嵌入す
ることにより各プリント配線板2、3相互の位置合わせ
を行なうように半導体パッケージ1を構成する。また、
各プリント配線板2、3相互を位置決めした後、各半田
バンプ10及び14の溶融温度以上で熱処理を行い、各
バンプ穴11内で双方の半田バンプ10、14の溶融接
合を行なうように構成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体を搭載するため
の、いわゆる半導体パッケージに関し、特に、半導体が
搭載される第1プリント配線板と半導体の各ゲート端子
に対応するアウターリードが設けられた第2プリント配
線板の2つの配線板からなり、各第1プリント配線板と
第2配線板とを高精度をもって相互に位置合わせ可能で
あり、且つ、両者間の接続信頼性に優れた半導体パッケ
ージ、及び、その半導体パッケージの製造方法に関する
ものである。
【0002】
【従来の技術】従来より、マザーボード(プリント配線
板からなる)上に各種の半導体素子(チップ)を効率良
く搭載し、また、電気的に接続すべく種々の形態を有す
る半導体パッケージが提案されている。かかる半導体パ
ッケージには、従来から知られているように、接続方式
から大別すれば、半導体パッケージを構成するプリント
配線板の一面から外部接続端子となる複数個の導体ピン
が形成されたピングリッドアレイ(PGA)タイプ、半
導体パッケージのプリント配線板における一面又は側面
に形成された導体パターンを外部接続端子として使用す
るランド(パッド)グリットアレイ、リードレスチップ
キャリア(LCC)タイプ、半導体パッケージのプリン
ト配線板における2辺からリードフレーム等からなる外
部接続端子が形成されたデュアルインラインパッケージ
(DIP)やプリント配線板の4辺から外部接続端子が
形成されたクワッドフラットパッケージ(QFP)タイ
プの4種類のタイプが存在する。
【0003】ところで、近年、前記した各半導体パッケ
ージにおいては、半導体自体の高機能化、多機能化等に
伴って単位面積当りの外部接続端子数が増加の一途を辿
ってきている。かかる状況下、前記した各種の半導体パ
ッケージの内、単位面積当りの外部接続端子の数を比較
的多く設けることができることから、ピングリッドアレ
イタイプが多用されてきたが、このピングリッドアレイ
タイプのパッケージを使用する場合にはマザーボード側
において各ピンを挿入実装するための多数のスルーホー
ルが必要となる。かかるスルーホールの存在は、マザー
ボードを構成するプリント配線板における配線の高密度
化を著しく阻害するものであり、また、ピングリッドア
レイタイプのパッケージ自体が高価なものであるという
欠点がある。そこで、最近では、表面実装用の外部接続
端子を有し、且つ、コストの低い半導体パッケージとし
て、樹脂をベースとして形成されるプリント配線板と銅
や42アロイからなるリードフレームとを組み合わせて
なる前記デュアルインラインパッケージやクワッドフラ
ットパッケージが使用されるようになってきている。
【0004】
【発明が解決しようとする課題】しかしながら、前記し
たデュアルインラインパッケージやクワッドフラットパ
ッケージにおいても、半導体自体の高機能化、多機能化
等に伴って多数の外部接続端子を設ける必要がある点で
変わりがない。従って、かかる点を解決するためには、
各パッケージを構成するプリント配線板の周端部におい
て非常に狭いピッチをもって中継パッド(1列又は千鳥
状に2列に配列される)を形成するとともに、リードフ
レームにおいては中継パッド間のピッチに合致させて各
リード間のピッチも狭く形成しなければならならず、こ
れより各中継パッドとリードフレームとを正確に位置合
わせするのが困難になるという問題がある。
【0005】また、各中継パッドと各フレームとを半田
にて接続するに際して、スクリーン印刷法等により各中
継パッドに必要量の半田を供給した後、プリント配線板
に対してリードフレームの位置合わせを行い、半田の溶
融温度以上の温度にて熱処理をして各中継パッドと各リ
ードとの接続を行なっている。このようにして各中継パ
ッドとリードフレームとの半田接続を行なう場合には、
前記のように、各中継パッド間のピッチ及び各リード間
のピッチは非常に狭くされていることから、各中継パッ
ドへ適量の半田を供給することが極めて困難なものとな
り、場合によっては半田不足による接続不良が発生した
り、半田供給量が過多になって相互に近接する中継パッ
ド間で短絡(ブリッジ)が発生する虞が多分に存すると
いう問題があった。
【0006】本発明は前記従来の問題点を解消するため
になされたものであり、半導体が搭載される第1プリン
ト配線板と半導体の各ゲート端子に対応するアウターリ
ードが設けられた第2プリント配線板の2つの配線板か
らなり、各第1プリント配線板と第2配線板とを高精度
をもって相互に位置合わせ可能であり、且つ、両者間の
接続信頼性に優れた半導体パッケージ、及び、半導体パ
ッケージの製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】前記目的を達成するため
本発明に係る半導体パッケージは、複数個のゲート端子
を有する半導体チップが搭載されるとともに各ゲート端
子が接続される複数個のランドが形成され、各ランドと
導通する箇所に設けられた第1半田バンプを有する第1
プリント配線板と、前記各第1半田バンプに対応して複
数個の穴が形成された絶縁フィルムと、各穴の下面から
連続して絶縁フィルムに形成された複数のアウターリー
ドと、各アウターリード上に設けられるとともに各穴の
一部に充填された第2半田バンプとを有する第2プリン
ト配線板とからなる半導体パッケージであって、前記各
第1プリント配線板と第2プリント配線板は、前記第1
半田バンプを前記各穴に嵌入するとともに、各第1半田
バンプ及び第2半田バンプとを溶融接合することによ
り、相互に接続される構成とされる。
【0008】また、本発明に係る半導体パッケージの製
造方法は、第1プリント配線板に複数個のスルーホール
を穿設し、各スルーホール内に導体を充填形成した後、
各導体の一端に対応して第1プリント配線板の一面に複
数個のランドを形成する第1工程と、半導体チップに設
けられた複数個のゲート端子のそれぞれを前記各ランド
にボンディングする第2工程と、前記各導体の他端に対
応して第1プリント配線板の他面に複数個の第1半田バ
ンプを形成する第3工程と、前記各第1半田バンプに対
応して、絶縁フィルムからなる第2プリント配線板に複
数個の穴を形成する第4工程と、前記各穴の下面から連
続する複数のアウターリードを含む所定の回路パターン
を形成する第5工程と、前記各穴の一部に半田を充填し
て前記各アウターリード上に第2半田バンプを形成する
第6工程と、前記第1半田バンプを前記各穴に嵌入する
とともに、各第1半田バンプ及び第2半田バンプとを溶
融接合する第7工程とからなる。
【0009】
【作用】前記構成を有する本発明に係る半導体パッケー
ジでは、半導体チップが搭載された第1プリント配線板
とアウターリードが形成された第2プリント配線板とを
接続する場合、先ず、第1プリント配線板において半導
体チップの各ゲート端子が接続された各ランドと導通す
る箇所に設けられた各第1半田バンプを、第2プリント
配線板における絶縁フィルムに形成された各穴に嵌入す
ることにより、第1及び第2プリント配線板相互の位置
合わせが行なわれる。このとき、各第1及び第2プリン
ト配線板の相互は、各第1半田バンプと各穴とにより確
実、且つ、正確に位置合わせされ得る。
【0010】この後、第1プリント配線板の各第1半田
バンプと第2プリント配線板の各穴の一部に充填された
第2半田バンプとが溶融接合される。このとき、第1プ
リント配線板において各第1半田バンプと半導体チップ
の各ゲート端子が接続される各ランドとは導通されてお
り、また、第2半田バンプと絶縁フィルムに形成された
各アウターリードとは溶融接続されるので、これより第
1プリント配線板における半導体チップの各ゲート端子
と第2プリント配線板における各アウターリードとが信
頼性良く相互に接続されるものである。
【0011】また、本発明に係る半導体パッケージの製
造方法では、第1工程及び第2工程を介して半導体チッ
プの各ゲート端子が第1プリント配線板上の各ランドと
ボンディングされ、更に、第3工程により、各ランドに
導通されたスルーホール内の導体側の面に第1半田バン
プが形成される。そして、第4工程乃至第6工程を経た
後、絶縁フィルムからなる第2プリント配線板に、複数
個の穴、各穴の下面に連続するアウターリード、及び、
各アウターリード上に第2半田バンプが形成される。
【0012】このように、第1プリント配線板及び第2
プリント配線板を形成した後、第7工程において、第1
プリント配線板の各第1半田バンプが第2プリント配線
板の各穴に嵌入されるとともに、各第1半田バンプ及び
第2半田バンプとが溶融接合されることにより、半導体
パッケージが製造されるものである。
【0013】
【実施例】以下、本発明を具体化した一実施例に基づい
て図面を参照しつつ詳細に説明する。図1は、半導体パ
ッケージを構成する2つのプリント配線板を断面にて模
式的に示す説明図である。図1において、半導体パッケ
ージ1は第1プリント配線板2と第2プリント配線板3
とを相互に接続してなる。
【0014】先ず、第1プリント配線板2について説明
する。第1プリント配線板2はセラミック基板からな
り、その上面には後述する半導体チップ4に設けられて
いる複数個の各ゲート端子に対応してランド5(図1中
には2つのランド5が示されている)が形成されてい
る。また、各ランド5にパターン接続されたランド6、
7が設けられている。更に、各ランド5、6、7に対応
して、第1プリント配線板2にはスルーホール8が穿設
されており、各スルーホール8内には、後述するよう
に、モリブデンとタングステンよりなる導電ペーストを
焼成することにより得られる導体9が充填されている。
また、各導体9の下端面には、それぞれ半田バンプ10
が設けられている。かかる半田バンプ10の形成方法と
しては、第1プリント配線板2における各導体9の下端
面を除いた部分を半田レジストでマスクした後半田槽に
ディッピングする方法、各導体9の下端面に対して選択
的に半田メッキする方法、及び、半田粒子とフラックス
からなるバインダとを混練した半田クリームを各導体9
の下端面にスクリーン印刷する方法があり、本実施例で
はいずれの方法も適用可能である。
【0015】そして、第1プリント配線板2の上面にお
ける中央位置には、半導体チップ4がボンディングされ
ており、半導体チップ4の上面に設けられている複数個
の各ゲート端子と前記した各ランド5とはワイヤボンデ
ィングにより相互に接続されている。
【0016】次に、前記のように構成される第1プリン
ト配線板2を作成する方法について説明する。先ず、セ
ラミック基板の本体となるセラミック材料より基板形状
に成形し、次いて各スルーホール8を形成する。この
後、各スルーホール8内にモリブデン、タングステンよ
りなる導電ペーストを充填し、焼成を行なう。これによ
り、各スルーホール8内に導体9を充填してなるセラミ
ック基板が形成される。更に、そのセラミック基板上に
前記各ランド5、6、7を含む所定の回路パターンを形
成し、半導体チップ4をセラミック基板上の所定の位置
にボンディングした後、ワイヤボンディングにより半導
体チップ4に設けられている各ゲート端子と各ランド5
とを接続する。そして、このように構成されたセラミッ
ク基板の下面において各導体9の下端面を除く部分を半
田レジストでマスクし、この後、セラミック基板を半田
槽にディッピングする。かかるディッピングにより各導
体9の下端面には半田バンプ10が形成される。このよ
うにして第1プリント配線板2が作成されるものであ
る。
【0017】続いて、第2プリント配線板3について図
1乃至図3に基づき説明する。ここに、図2は第2プリ
ント配線板3の平面図、図3は第2プリント配線板3の
裏面図である。これらの各図において、第2プリント配
線板3の基材は、耐熱性を有するポリイミドフィルム
(厚さ75μm)からなり、かかるポリイミドフィルム
には、図2、図3に示すように、前記各半田バンプ10
に対応して複数個のバンプ穴11が形成されるととも
に、各バンプ穴11の周囲において更に4つの長孔12
が形成されている。また、ポリイミドフィルムの下面に
おいて、各バンプ穴11の下面を閉塞しつつ各バンプ穴
11から連続して長孔12に渡ってアウターリード13
が設けられている。各アウターリード13は、後述する
ように、ポリイミドフィルムの下面に接着された銅箔を
エッチング加工することにより形成されるものである。
また、各バンプ穴11内には、前記と同様の方法によ
り、各バンプ穴11を下方から部分的に充填すべく半田
バンプ14が設けられている。ここに、各半田バンプ1
4は、図1に示すように、各バンプ穴11に連続して設
けられた各アウターリード13に接触されている。
【0018】尚、図2、図3において、各アウターリー
ド13の一部のみが示されているが、各アウターリード
13は4方向に延びて形成されているのはいうまでもな
い。また、各アウターリード13の端部に形成されてい
るランド15(図3参照)は、チェッカー用のランドで
あり、半導体チップ4が所定の動作を行なうかどうかを
確認する際に使用されるものである。
【0019】次に、前記のように構成される第2プリン
ト配線板3を作成する方法について図4に基づき説明す
る。図4は第2プリント配線板3を作成する一連の工程
を連続的に示す説明図であり、先ず、75μm厚のポリ
イミドフィルムFを用意し、そのフィルムFの一面に接
着剤層16を塗布する(図4(A))。そして、接着剤
層16を乾燥させて接着剤層16が半硬化状態(指で触
ってみて乾燥状態が確認できる程度の状態)にした後、
打ち抜き加工により前記各バンプ穴11、長孔12を穿
設する(図4(B))。この後、ポリイミドフィルムF
の一面(下面)に銅箔17を接着剤16を介して接着す
る(図4(C))。このように銅箔17を接着したポリ
イミドフィルムFの銅箔17面に、前記各アウターリー
ド13を含む所定の回路パターンの形成部分を除いてエ
ッチングレジスト18を塗布するとともに、エッチング
レジスト18の露光、現像を行なう(図4(D))。こ
の後、更にエッチング加工を行なうことにより不要な銅
箔17部分を除去し(図4(E))、最後にエッチング
レジスト18を除去した後、前記と同様の方法により、
各バンプ穴11内に半田バンプ14を設けることにより
第2プリント配線板3が作成される(図4(F))。
【0020】続いて、前記のように作成された各第1プ
リント配線板2と第2プリント配線板3とを相互に接続
する方法について説明する。先ず、第1プリント配線板
2の下面に設けられた各半田バンプ10と第2プリント
配線板3に形成された各バンプ穴11とが、それぞれ相
互に対向するように配置する(図1参照)。この後、第
1プリント配線板2の各半田バンプ10を第2プリント
配線板3の各バンプ穴11内に嵌入して、各第1及び第
2プリント配線板2、3相互の位置合わせを行なう。こ
のとき、各第1及び第2プリント配線板2、3相互にお
ける位置決めは、各半田バンプ10と各バンプ穴11と
により行なわれることから、位置決めのために特別な治
具を必要とせず、また、高精度をもって各プリント配線
板2、3相互の位置決めが行なわれ得る。
【0021】前記のように各プリント配線板2、3相互
を位置決めした後、各半田バンプ10及び14の溶融温
度以上で熱処理を行い、各バンプ穴11内で双方の半田
バンプ10、14の溶融接合を行なう。これにより、各
半田バンプ10、14を介して、第1プリント配線板2
における各ランド5、6、7と第2プリント配線板3に
おける各アウターリード13との電気的接続が行なわれ
ることとなる。
【0022】このとき、第1プリント配線板2におい
て、各半田バンプ10は配線板2の下面の全体を利用し
て設けられているので、各半田バンプ10間のピッチを
大きくすることが可能となるとともに、各半田バンプ1
0自体も大きく形成することが可能となり、これに伴っ
て第2プリント配線板3における各バンプ穴11のピッ
チを大きくして各アウターリード13間のピッチを大き
く形成することが可能となるものである。これにより、
各アウターリード13間でブリッジが発生したり、各半
田バンプ10、14間で接続不良が発生することを確実
に防止して接続信頼性を高くすることが可能となる。
【0023】また、第2プリント配線板3は、フレキシ
ビリティに富むポリイミドフィルムFから構成されてい
るので、かかるフレキシビリティに基づいて各半田バン
プ10、14による接合部にかかる応力は緩和され得、
これより各種ヒートサイクルが行なわれる際における接
続信頼性も良好なものとすることが可能となる。
【0024】以上詳細に説明した通り本実施例に係る半
導体パッケージ1では、第1プリント配線板2と第2プ
リント配線板3とを相互に接続するに際して、先ず、第
1プリント配線板2の下面に形成された各半田バンプ1
0を、第2プリント配線板3に設けられた各バンプ穴1
1内に嵌入することにより各プリント配線板2、3相互
の位置合わせを行なうようにしたので、位置決めのため
に特別な治具を必要とせず、また、高精度をもって各プ
リント配線板2、3相互の位置決めを行なうことができ
る。
【0025】また、前記のように各プリント配線板2、
3相互を位置決めした後、各半田バンプ10及び14の
溶融温度以上で熱処理を行い、各バンプ穴11内で双方
の半田バンプ10、14の溶融接合を行なうようにし、
また、第1プリント配線板2において、各半田バンプ1
0は配線板2の下面の全体を利用して設けられているの
で、各半田バンプ10間のピッチを大きくすることがで
きるとともに、各半田バンプ10自体も大きく形成する
ことができ、また、これに伴って第2プリント配線板3
における各バンプ穴11のピッチを大きくして各アウタ
ーリード13間のピッチを大きく形成することができ
る。これにより、各アウターリード13間でブリッジが
発生したり、各半田バンプ10、14間で接続不良が発
生することを確実に防止して接続信頼性を高くすること
ができるものである。
【0026】更に、第2プリント配線板3は、フレキシ
ビリティに富むポリイミドフィルムFから構成されてい
るので、かかるフレキシビリティに基づいて各半田バン
プ10、14による接合部にかかる応力は緩和され得、
これより各種ヒートサイクルが行なわれる際における接
続信頼性も良好なものとすることができる。
【0027】尚、本発明は前記実施例に限定されるもの
ではなく、本発明の要旨を逸脱しない範囲内で種々の改
良、変更が可能であることは勿論である。例えば、前記
実施例では第1プリント配線板2をセラミック基板から
構成するようにしたが、他の基板、例えば、ガラスエポ
キシ基板や紙−フェノール基板であっても良いことは明
かである。また、前記実施例では第2プリント配線板3
としてポリイミドフィルムFから構成するようにした
が、耐熱性を有する絶縁フィルムであれば各種のフィル
ムが適用可能であることは明白である。
【0028】
【発明の効果】以上説明した通り本発明は、半導体が搭
載される第1プリント配線板と半導体の各ゲート端子に
対応するアウターリードが設けられた第2プリント配線
板の2つの配線板からなり、各第1プリント配線板と第
2配線板とを高精度をもって相互に位置合わせ可能であ
り、且つ、両者間の接続信頼性に優れた半導体パッケー
ジ、及び、半導体パッケージの製造方法を提供すること
ができ、その奏する効果は大である。
【図面の簡単な説明】
【図1】半導体パッケージを構成する2つのプリント配
線板を断面にて模式的に示す説明図である。
【図2】第2プリント配線板3の平面図である。
【図3】第2プリント配線板3の裏面図である。
【図4】第2プリント配線板3を作成する一連の工程を
連続的に示す説明図である。
【符号の説明】
1・・・半導体パッケージ、2・・・第1プリント配線
板、3・・・第2プリント配線板、4・・・半導体チッ
プ、5、6、7・・・ランド、8・・・スルーホール、
9・・・導体、10・・・半田バンプ、11・・・バン
プ穴、13・・・アウターリード、半田バンプ、F・・
・ポリイミドフィルム

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数個のゲート端子を有する半導体チ
    ップが搭載されるとともに各ゲート端子が接続される複
    数個のランドが形成され、各ランドと導通する箇所に設
    けられた第1半田バンプを有する第1プリント配線板
    と、 前記各第1半田バンプに対応して複数個の穴が形成され
    た絶縁フィルムと、各穴の下面から連続して絶縁フィル
    ムに形成された複数のアウターリードと、各アウターリ
    ード上に設けられるとともに各穴の一部に充填された第
    2半田バンプとを有する第2プリント配線板とからなる
    半導体パッケージであって、 前記各第1プリント配線板と第2プリント配線板は、前
    記第1半田バンプを前記各穴に嵌入するとともに、各第
    1半田バンプ及び第2半田バンプとを溶融接合すること
    により、相互に接続されることを特徴とする半導体パッ
    ケージ。
  2. 【請求項2】 第1プリント配線板に複数個のスルー
    ホールを穿設し、各スルーホール内に導体を充填形成し
    た後、各導体の一端に対応して第1プリント配線板の一
    面に複数個のランドを形成する第1工程と、 半導体チップに設けられた複数個のゲート端子のそれぞ
    れを前記各ランドにボンディングする第2工程と、 前記各導体の他端に対応して第1プリント配線板の他面
    に複数個の第1半田バンプを形成する第3工程と、 前記各第1半田バンプに対応して、絶縁フィルムからな
    る第2プリント配線板に複数個の穴を形成する第4工程
    と、 前記各穴の下面から連続する複数のアウターリードを含
    む所定の回路パターンを形成する第5工程と、 前記各穴の一部に半田を充填して前記各アウターリード
    上に第2半田バンプを形成する第6工程と、 前記第1半田バンプを前記各穴に嵌入するとともに、各
    第1半田バンプ及び第2半田バンプとを溶融接合する第
    7工程とからなる半導体パッケージの製造方法。
JP22514793A 1993-08-17 1993-08-17 半導体パッケージ及び半導体パッケージの製造方法 Expired - Fee Related JP3334958B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22514793A JP3334958B2 (ja) 1993-08-17 1993-08-17 半導体パッケージ及び半導体パッケージの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22514793A JP3334958B2 (ja) 1993-08-17 1993-08-17 半導体パッケージ及び半導体パッケージの製造方法

Publications (2)

Publication Number Publication Date
JPH0758244A true JPH0758244A (ja) 1995-03-03
JP3334958B2 JP3334958B2 (ja) 2002-10-15

Family

ID=16824688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22514793A Expired - Fee Related JP3334958B2 (ja) 1993-08-17 1993-08-17 半導体パッケージ及び半導体パッケージの製造方法

Country Status (1)

Country Link
JP (1) JP3334958B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228990A (ja) * 2004-02-13 2005-08-25 Ricoh Microelectronics Co Ltd 回路基板用部材の製造方法、中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板。
WO2006126683A1 (ja) 2005-05-27 2006-11-30 Kirin Beer Kabushiki Kaisha 密封容器内の酸素量の測定方法及びこれに用いる密封容器のピアス装置
US7893550B2 (en) 2006-09-22 2011-02-22 Samsung Electronics Co., Ltd. Semiconductor package comprising alignment members
JP2014002789A (ja) * 2013-09-06 2014-01-09 Dainippon Printing Co Ltd タッチパネルセンサ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228990A (ja) * 2004-02-13 2005-08-25 Ricoh Microelectronics Co Ltd 回路基板用部材の製造方法、中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板。
JP4503309B2 (ja) * 2004-02-13 2010-07-14 リコーマイクロエレクトロニクス株式会社 中継基板を用いた電子部品固定方法、中継基板の製造方法および中継基板を備えた部品実装基板
WO2006126683A1 (ja) 2005-05-27 2006-11-30 Kirin Beer Kabushiki Kaisha 密封容器内の酸素量の測定方法及びこれに用いる密封容器のピアス装置
US7893550B2 (en) 2006-09-22 2011-02-22 Samsung Electronics Co., Ltd. Semiconductor package comprising alignment members
JP2014002789A (ja) * 2013-09-06 2014-01-09 Dainippon Printing Co Ltd タッチパネルセンサ

Also Published As

Publication number Publication date
JP3334958B2 (ja) 2002-10-15

Similar Documents

Publication Publication Date Title
US8076787B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of semiconductor module
US5440452A (en) Surface mount components and semifinished products thereof
JP2949490B2 (ja) 半導体パッケージの製造方法
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JP3679199B2 (ja) 半導体パッケージ装置
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
US6486551B1 (en) Wired board and method of producing the same
US6887778B2 (en) Semiconductor device and manufacturing method
JPH04192596A (ja) 電子部品の表面実装構造
US20060097400A1 (en) Substrate via pad structure providing reliable connectivity in array package devices
JP2000232180A (ja) 配線基板および半導体装置
JPH09321173A (ja) 半導体装置用パッケージ及び半導体装置とそれらの製造方法
JP3334958B2 (ja) 半導体パッケージ及び半導体パッケージの製造方法
JP4038021B2 (ja) 半導体装置の製造方法
JPH1074887A (ja) 電子部品及びその製造方法
JP3563170B2 (ja) 半導体装置の製造方法
JP3279765B2 (ja) セラミックパッケージ
JP2002151627A (ja) 半導体装置、その製造方法および実装方法
JP2652222B2 (ja) 電子部品搭載用基板
JP2004014568A (ja) 半導体装置
JPH0846091A (ja) ボールグリッドアレイ半導体装置
KR100370839B1 (ko) 반도체패키지용써킷테이프
JPH0955448A (ja) 半導体装置の製造方法
JPH02252251A (ja) フィルムキャリヤーテープ
JPH02252248A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070802

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20080802

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20090802

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20120802

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 10

Free format text: PAYMENT UNTIL: 20120802

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130802

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees