JP3739632B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3739632B2 JP3739632B2 JP2000148322A JP2000148322A JP3739632B2 JP 3739632 B2 JP3739632 B2 JP 3739632B2 JP 2000148322 A JP2000148322 A JP 2000148322A JP 2000148322 A JP2000148322 A JP 2000148322A JP 3739632 B2 JP3739632 B2 JP 3739632B2
- Authority
- JP
- Japan
- Prior art keywords
- tape substrate
- reinforcing member
- lead
- semiconductor chip
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特にテープ基板を用いたＦａｎ−Ｏｕｔ形の半導体装置の信頼性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
半導体集積回路が形成された半導体チップを有する半導体装置において、その小形・多ピン化を図った構造の一例としてＣＳＰ（Chip Scale PackageあるいはChip Size Package)と呼ばれる半導体パッケージが知られている。
【０００４】
このＣＳＰは、ファインピッチＢＧＡ（Ball Grid Array)と呼ばれる場合もあり、その多くがポリイミドテープなどからなるテープ基板を使用しているため、テープファインピッチＢＧＡ（以降、Ｔ−ＦＢＧＡ（Tape-type Fine-pitch BGA) という）とも呼ばれる。
【０００５】
さらに、Ｔ−ＦＢＧＡのうち、薄形化を図ったものは、Ｔ−ＴＦＢＧＡ（Tape-type Thin Fine-pitch BGA)と呼ばれ、これがＦａｎ−Ｏｕｔ構造の場合、すなわち外部端子である半田ボールが半導体チップの外側周囲に配置される場合、テープ基板の外周端部の強度（剛性）や平坦度がＢＧＡとしての半田ボールの接続信頼性に関わることになる。
【０００６】
したがって、Ｔ−ＴＦＢＧＡでは、テープ基板の外部端子取り付け面と反対側の面すなわち背面の外周端部に枠状の補強部材を取り付けてテープ基板における半田ボールが取り付けられる領域の強度を高めている。
【０００７】
また、Ｔ−ＴＦＢＧＡでは、半田ボールが搭載されるテープ基板のボールランドと半導体チップのパッド（表面電極）とが、テープ基板に設けられた銅箔のリードによって接続されるが、半導体チップの外側周囲に半田ボールが配置される構造上、テープ基板におけるリードのパターンレイアウトは、それぞれのリードが枠状の補強部材の内側端部を横切るようなレイアウトとなる。
【０００８】
なお、Ｔ−ＴＦＢＧＡについては、例えば、株式会社プレスジャーナル１９９８年７月２７日発行、「月刊Semiconductor World 増刊号 '99半導体組立・検査技術」、３９，４０頁に記載されている。
【０００９】
【発明が解決しようとする課題】
ところが、前記した技術のＴ−ＴＦＢＧＡで、補強部材の内側端部を横切る複数のリードにおいて、そのパターンレイアウトに疎密があると、Ｔ−ＴＦＢＧＡの温度サイクル試験時に、高密に形成されたリード群の最外側に配置されたリードの補強部材の内側端部付近に対応した箇所に応力（熱応力）が集中する。
【００１０】
これは、テープ基板において、補強部材が設けられた領域は、設けられていない領域より強度が高く、さらに、リードが高密に形成された領域もそれ以外の領域より強度が高いため、それぞれの境界となる箇所、すなわち、テープ基板における高密のリード群の最も外側のリードの補強部材の内側端部付近に対応した箇所に熱応力が集中するものである。
【００１１】
これによって、高密に形成されたリード群の最も外側のリードが断線するという問題が起こる。
【００１２】
本発明の目的は、信頼性の向上を図る半導体装置およびその製造方法を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１５】
すなわち、本発明の半導体装置は、半導体チップを支持し、前記半導体チップの表面電極に対応してこれと接続する複数のリードが設けられたテープ基板と、前記半導体チップの外側周囲に配置されて前記テープ基板の端部に取り付けられた複数の外部端子と、前記テープ基板の外部端子取り付け面と反対側の面の端部に設けられた補強部材とを有し、前記テープ基板に設けられた前記複数のリードのうち、前記補強部材の内側端部を横切るリードの片側または両側の空き領域部に前記補強部材の前記内側端部を横切るダミーリードが設けられており、前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端しているものである。
【００１６】
本発明によれば、テープ基板において補強部材の内側端部を横切るリードの片側または両側の空き領域部に補強部材の内側端部を横切るダミーリードが設けられたことにより、リードのパターンレイアウトが疎密になっている場合においても、半導体装置の温度サイクル試験時に、高密となったリード群の補強部材の内側端部付近に対応した箇所にかかる熱応力を高密状態の最外側のリードに集中させることなく、これにより、前記熱応力による有効なリードの断線を防止することが可能になる。
【００１７】
したがって、Ｆａｎ−Ｏｕｔ形の半導体装置の耐温度サイクル性を向上でき、その結果、半導体装置の信頼性の向上を図ることができる。
【００１８】
また、本発明の半導体装置の製造方法は、半導体チップの表面電極に対応してこれに接続可能な複数のリードと、前記リードの片側または両側の空き領域部に設けられたダミーリードとを有するテープ基板を準備する工程と、前記テープ基板の外部端子取り付け面と反対側の面の端部に、前記リードおよびダミーリードが内側端部を横切るように補強部材を設ける工程と、前記半導体チップの前記表面電極とこれに対応する前記テープ基板の前記リードとを導通部材によって接続して前記テープ基板により前記半導体チップを支持する工程と、前記テープ基板の前記外部端子取付け面における前記半導体チップの外側周囲に複数の外部端子を取り付ける工程とを有し、前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端しており、前記ダミーリードによって、前記テープ基板の前記補強部材の前記内側端部を横切る前記リードに掛かる応力を分散し得るものである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
図１は本発明の実施の形態による半導体装置（Ｔ−ＴＦＢＧＡ）の構造の一例を示す平面図、図２は図１に示す半導体装置の構造を示す底面図、図３は図２のＡ−Ａ線に沿う断面の構造を示す断面図、図４は図１に示す半導体装置のテープ基板におけるリードおよびダミーリードのパターンの一例を示す部分拡大平面図、図５は本発明の実施の形態の半導体装置（Ｔ−ＴＦＢＧＡ）の組み立て手順の一例を示すプロセスフロー図である。
【００２１】
図１〜図３に示す本実施の形態の半導体装置は、例えば、マイコンやＡＳＩＣ（Application Specific Integrated Circuit)などのようにチップサイズに比較してピン数が比較的多いファインピッチ（狭ピッチ）タイプの半導体パッケージであり、テープ基板２を用いるとともに、半導体チップ１の外側に外部端子である複数の半田ボール３が配置されたＦａｎ−Ｏｕｔ形かつ薄形のＴ−ＴＦＢＧＡ５である。
【００２２】
図１〜図４を用いてＴ−ＴＦＢＧＡ５の構成について説明すると、半導体チップ１を支持し、かつ半導体チップ１のパッド（表面電極）１ａに対応してこれと接続する複数のリード２ａが設けられたテープ基板２と、半導体チップ１のパッド１ａとテープ基板２のリード２ａとを接続する導通部材である金バンプ７と、半導体チップ１の外側周囲に配置されるとともに、テープ基板２の外部端子取付け面２ｂの端部に取り付けられた複数の外部端子である半田ボール３と、テープ基板２の外部端子取付け面２ｂの反対側の面である背面２ｃの端部に設けられた枠状のテープ基板補強用の補強部材４とからなり、テープ基板２において、図４に示すように、これに設けられた複数のリード２ａのうち、枠状の補強部材４の内側端部４ａを横切るリード２ａの片側の空き領域部２ｇに補強部材４の内側端部４ａを横切るダミーリード２ｅが設けられているものである。
【００２３】
すなわち、テープ基板２においてこれの端部に取り付けられた補強部材４の内側端部４ａに対応した箇所のリード２ａが形成されていない空き領域部２ｇ、例えば、補強部材４の内側端部４ａを横切る隣り合ったリード２ａ間の空き領域部２ｇ（リード２ａを形成可能な面積を有した空き領域部２ｇ）などに、補強部材４の内側端部４ａを横切るダミーリード２ｅが設けられているものであり、これによって、高密度に配置されたリード群の補強部材４の内側端部付近に対応した箇所にかかる応力（例えば、熱応力など）を、リード群の最外側のリード２ａに集中させることなく、各リード２ａおよびダミーリード２ｅに分散させて与えることが可能となる。
【００２４】
したがって、前記応力をほぼ均等に分散させて付与できるように、図４に示すように、補強部材４の内側端部４ａを横切るリード２ａとダミーリード２ｅとがほぼ等しい間隔（隣接するリード２ａ間に空き領域部２ｇが発生しない程度の間隔）で設けられていることが好ましい。
【００２５】
ここで、本実施の形態のＴ−ＴＦＢＧＡ５のテープ基板２は、図１、図２に示すように平面形状が四角形であり、かつ図３に示すように、例えば、ポリイミドテープのフィルム基材２ｆに銅箔などを用いて配線である複数のリード２ａを形成したものである。
【００２６】
さらに、その中央付近には、半導体チップ１を配置可能な四角形の開口部２ｈが形成され、この開口部２ｈには、リード２ａの一端が突出するとともに、それぞれ対応する半導体チップ１のパッド１ａと金バンプ７を介して接続されている。
【００２７】
これにより、半導体チップ１は、開口部２ｈにおいて金バンプ７を介してテープ基板２の複数のリード２ａのそれぞれの一端によって支持されている。
【００２８】
また、図３に示すように、各リード２ａの他端は、半田ボール３が搭載される端子である図４に示すボールランド２ｉと接続されており、したがって、テープ基板２の外部端子取付け面２ｂには、外部端子数（ピン数）に応じたボールランド２ｉが露出して配置されている。
【００２９】
さらに、図３に示すように、テープ基板２の外部端子取付け面２ｂの表面には、各リード２ａを保護し、かつ絶縁するための絶縁膜であるソルダレジスト２ｄが形成されている。なお、図４では、外部端子取付け面２ｂのリード２ａおよびダミーリード２ｅのパターンを明確に表すために、各リード２ａおよびダミーリード２ｅを覆っているソルダレジスト２ｄを省略しているが、テープ基板２の外部端子取付け面２ｂの各ボールランド２ｉを除く表面は、図３に示すようにソルダレジスト２ｄによって覆われている。
【００３０】
また、ダミーリード２ｅは、各リード２ａと同様に銅箔などを用いて各リード２ａと同一製造工程で形成されるものであり、図４に示す場合には、各リード２ａと同程度の幅の細長い屈曲したパターンに形成されているが、ただし、両端とも半導体チップ１のパッド１ａやボールランド２ｉなどと接続することはなく終端しており、電気的信号の伝達機能は有していない。
【００３１】
また、テープ基板２の背面２ｃの外周端部に取り付けられた図１、図３に示す補強部材４は、テープ基板２の半田ボール取り付け部を補強してその強度を高めてＴ−ＴＦＢＧＡ５の平坦度を向上させるものであり、したがって、前記半田ボール取り付け部に対応して、図１に示すように、枠状に形成されている。
【００３２】
そこで、補強部材４は、テープ基板２の前記半田ボール取り付け部の強度を高めるために金属の薄板によって形成されることが好ましいが、例えば、プリント配線基板などの実装基板に実装した際の前記実装基板とＴ−ＴＦＢＧＡ５の熱膨張係数を近くすることを考慮すると、銅箔の表面にニッケルめっきを塗布して形成した金属の薄板（銅合金の薄板）などを用いることが好ましい。ただし、他の材料によって形成されていてもよい。
【００３３】
また、半導体チップ１のパッド１ａ上に形成された図３に示す金バンプ７は、例えば、ダイシング前の半導体ウェハにおいて半導体集積回路形成後に、パッド１ａ上に金めっきを成長させて形成したものであり、半導体チップ１のパッド１ａとテープ基板２のリード２ａとの接続用端子である。
【００３４】
また、半導体チップ１とリード２ａとの金バンプ７を介した接合部周辺には、これらを覆う封止部６が形成されている。
【００３５】
ここで、封止部６は、例えば、エポキシ系の封止用の熱硬化性樹脂を用いて半導体チップ１とリード２ａの突出部を封止して形成したものであり、本実施の形態のＴ−ＴＦＢＧＡ５では、ポッティングによって形成している。
【００３６】
ただし、封止部６は、ポッティングに限らず、モールドによって形成してもよい。
【００３７】
また、Ｔ−ＴＦＢＧＡ５に取り付けられた外部端子である半田ボール３は、例えば、直径０.3ｍｍ程度の大きさのボール状の端子であり、さらに、Ｔ−ＴＦＢＧＡ５は、ファインピッチタイプであるため、狭ピッチ配置でテープ基板２の外部端子取付け面２ｂの各ボールランド２ｉに取り付けられている。
【００３８】
次に、本実施の形態の半導体装置（Ｔ−ＴＦＢＧＡ５）の製造方法を、図５に示す製造プロセスフロー図にしたがって説明する。
【００３９】
なお、本実施の形態においては、Ｔ−ＴＦＢＧＡ５を複数個製造可能な細長い多連のフィルムテープを用いて個々のＴ−ＴＦＢＧＡ５を製造する場合を説明する。
【００４０】
まず、主面１ｂに所望の半導体集積回路が形成された複数の半導体チップ１を備える半導体ウェハ（図示せず）を準備する。
【００４１】
さらに、所定箇所をマスクで覆って前記半導体ウェハの状態でこの半導体ウェハの個々の半導体チップ１のパッド１ａ上に金めっきによる金バンプ７（導通部材）を形成する。
【００４２】
続いて、この半導体ウェハをダイシングして、前記半導体ウェハを個々の半導体チップ１に切断・分離し、その後、所定検査を行って良品と判定された半導体チップ１を用意する。
【００４３】
一方、個々のＴ−ＴＦＢＧＡ５の領域ごとに、半導体チップ１のパッド１ａに対応してこれに接続可能な配線であるリード２ａと、このリード２ａと並んでその片側の隣の空き領域部２ｇまたは隣り合ったリード２ａ間の空き領域部２ｇに設けられたダミーリード２ｅとを有するテープ基板２を準備する（ステップＳ１）。
【００４４】
ここでは、複数のテープ基板２が繋がって設けられたポリイミドテープなどの前記多連のフィルムテープを準備する。
【００４５】
なお、テープ基板２の製造手順としては、まず、前記フィルムテープであるフィルム基材２ｆの外部端子取付け面２ｂ側にエポキシ系の接着剤などを用いて銅箔層を貼り、その後、前記銅箔層を所定の形状にエッチング処理してリード２ａやダミーリード２ｅを形成する。
【００４６】
その後、ステップＳ２によって、テープ基板２の背面２ｃの外周端部に枠状の補強部材４を貼り付ける補強部材取り付けを行う。
【００４７】
その際、図４に示すように、各リード２ａおよびダミーリード２ｅが補強部材４の内側端部４ａを横切るように補強部材４を設ける。
【００４８】
続いて、ステップＳ３によって、インナリードボンディングを行う。
【００４９】
ここでは、ギャングボンディングすなわち一括ボンディングによって半導体チップ１のパッド１ａ上に形成された金バンプ７とこれに対応するリード２ａとを接続する。
【００５０】
その際、まず、テープ基板２の中央部の開口部２ｈに半導体チップ１を配置し、開口部２ｈに突出配置されたリード２ａの一端と、半導体チップ１のパッド１ａとを金バンプ７を介して熱圧着により接続する。これにより、半導体チップ１のパッド１ａとこれに対応するテープ基板２のリード２ａとが金バンプ７を介して接続されるとともに、リード２ａによって半導体チップ１がテープ基板２の開口部２ｈで支持される。
【００５１】
つまり、ステップＳ３のインナリードボンディングの工程では、チップマウントの工程と、テープ基板２のリード２ａと半導体チップ１のパッド１ａとを接続する工程とが同時に行われる。
【００５２】
その後、エポキシ系の熱硬化性の封止用樹脂などを用いて、ポッティングによって半導体チップ１とリード２ａと金バンプ７とを樹脂封止し（ステップＳ４）、これにより、封止部６を形成する。
【００５３】
なお、封止部６は、前記封止用樹脂を用いてモールドによって形成してもよい。
【００５４】
その後、ステップＳ５によって、テープ基板２の外部端子取付け面２ｂにおける半導体チップ１の外側周囲に複数（所定数）の外部端子である半田ボール３を取り付ける半田ボール搭載を行う。
【００５５】
その際、まず、フラックスを用いて半田ボール３をテープ基板２のボールランド２ｉに仮固定し、その後、ピーク温度が、例えば、２３０℃程度のリフロー炉に通して半田ボール３の固定を行う。
【００５６】
その後、ステップＳ６によって、多連のフィルムテープから個々のテープ基板２すなわち個々のＴ−ＴＦＢＧＡ５を切断分離する外形切断を行い、これにより、それぞれのＴ−ＴＦＢＧＡ５の組み立てを完了する（ステップＳ７）。
【００５７】
本実施の形態の半導体装置（Ｔ−ＴＦＢＧＡ５）およびその製造方法によれば、以下のような作用効果が得られる。
【００５８】
すなわち、テープ基板２において補強部材４の内側端部４ａを横切るリード２ａの片側の空き領域部２ｇに補強部材４の内側端部４ａを横切るダミーリード２ｅが設けられたことにより、リード２ａのパターンレイアウトが疎密になっている場合においても、Ｔ−ＴＦＢＧＡ５の温度サイクル試験時などに、高密度に配置されたリード群の補強部材４の内側端部４ａ付近に対応した箇所にかかる熱応力などの応力を高密度の最外側のリード２ａに集中させることなく、各リード２ａおよびダミーリード２ｅに分散させて付与することができる。
【００５９】
したがって、前記応力による有効なリード２ａの断線を防止することが可能になる。
【００６０】
これにより、Ｆａｎ−Ｏｕｔ形のＴ−ＴＦＢＧＡ５の耐温度サイクル性を向上でき、その結果、Ｔ−ＴＦＢＧＡ５の信頼性の向上を図ることができる。
【００６１】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６２】
例えば、前記実施の形態では、ダミーリード２ｅが、リード２ａの片側の隣の空き領域部２ｇに設けられている場合を説明したが、図６の他の実施の形態のダミーリード２ｅに示すように、リード２ａの両側の空き領域部２ｇに設けられていてもよい。
【００６３】
すなわち、ダミーリード２ｅを設ける領域としては、テープ基板２上の補強部材４の内側端部４ａに対応した領域で、補強部材４の内側端部４ａを横切るリード２ａの両側のスペース（空き領域部２ｇ）において、何れか一方の空き領域部２ｇの面積が他方より明らかに大きい場合に、その一方のスペース（空き領域部２ｇ）に補強部材４の内側端部４ａを横切るようにダミーリード２ｅが設けられていればよく、その際、リード２ａの片側に設けられていてもよく、またはリード２ａの両側に設けられていてもよい。
【００６４】
また、ダミーリード２ｅの形状は、各リード２ａと同程度の幅の屈曲した細長いパターンに限らず、図７の他の実施の形態のダミーリード２ｅに示すように、長方形に形成されていてもよく、または、それ以外の多角形や円形、あるいは楕円などの形状であってもよい。
【００６５】
つまり、ダミーリード２ｅの形状は、テープ基板２上の補強部材４の内側端部４ａに対応した領域でこの内側端部４ａを横切り、かつリード２ａが形成されていない空き領域部２ｇの形状に応じた形状であれば如何なる形状であってもよい。
【００６６】
また、前記実施の形態では、半導体装置（Ｔ−ＴＦＢＧＡ５）の製造方法において、テープ基板２を準備した後、インナリードボンディング工程前に補強部材４を取り付ける場合を説明したが、補強部材４の取り付け手順としては、樹脂封止工程と半田ボール搭載工程との間で行ってもよく、または、予め補強部材４が取り付けられたテープ基板２を納入して（準備）して、このテープ基板２を用いて前記半導体装置を組み立ててもよい。
【００６７】
また、前記実施の形態では、複数のテープ基板２が繋がった細長い多連のフィルムテープを用いて個々の半導体装置を製造する場合を説明したが、予め個々の半導体装置用として切断されたテープ基板２を用いてそれぞれの半導体装置を製造してもよい。
【００６８】
また、前記実施の形態では、半導体装置がファインピッチタイプで、かつＦａｎ−Ｏｕｔ形のＴ−ＴＦＢＧＡ５の場合について説明したが、前記半導体装置は、テープ基板２を用いるとともに、少なくとも半導体チップ１の外側周囲に外部端子が配置され、かつテープ基板２の背面２ｃの外周端部に補強部材４が取り付けられたものであれば、Ｆａｎ−Ｏｕｔ形のみではなく、Ｆａｎ−Ｉｎ／Ｏｕｔ形のものであってもよく、さらに、Ｔ−ＦＢＧＡやＬＧＡ（Land Grid Array)などの他の半導体装置であってもよい。
【００６９】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７０】
（１）．半導体装置のテープ基板において補強部材の内側端部を横切るリードの片側または両側の空き領域部に補強部材の内側端部を横切るダミーリードが設けられたことにより、半導体装置の温度サイクル試験時に、高密となったリード群の補強部材の内側端部付近に対応した箇所にかかる熱応力を高密状態の最外側のリードに集中させることなく、各リードおよびダミーリードに分散させて付与することができる。これにより、前記熱応力による有効なリードの断線を防止することが可能になる。
【００７１】
（２）．前記（１）により、半導体装置の耐温度サイクル性を向上でき、その結果、半導体装置の信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置（Ｔ−ＴＦＢＧＡ）の構造の一例を示す平面図である。
【図２】図１に示す半導体装置の構造を示す底面図である。
【図３】図２のＡ−Ａ線に沿う断面の構造を示す断面図である。
【図４】図１に示す半導体装置のテープ基板におけるリードおよびダミーリードのパターンの一例を示す部分拡大平面図である。
【図５】本発明の実施の形態の半導体装置（Ｔ−ＴＦＢＧＡ）の組み立て手順の一例を示すプロセスフロー図である。
【図６】本発明の他の実施の形態の半導体装置のテープ基板におけるリードおよびダミーリードのパターンを示す部分拡大平面図である。
【図７】本発明の他の実施の形態の半導体装置のテープ基板におけるリードおよびダミーリードのパターンを示す部分拡大平面図である。
【符号の説明】
１ 半導体チップ
１ａ パッド（表面電極）
１ｂ 主面
２ テープ基板
２ａ リード
２ｂ 外部端子取付け面
２ｃ 背面（反対側の面）
２ｄ ソルダレジスト
２ｅ ダミーリード
２ｆ フィルム基材
２ｇ 空き領域部
２ｈ 開口部
２ｉ ボールランド
３ 半田ボール（外部端子）
４ 補強部材
４ａ 内側端部
５ Ｔ−ＴＦＢＧＡ（半導体装置）
６ 封止部
７ 金バンプ（導通部材）
【発明の属する技術分野】
本発明は、半導体製造技術に関し、特にテープ基板を用いたＦａｎ−Ｏｕｔ形の半導体装置の信頼性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】
以下に説明する技術は、本発明を研究、完成するに際し、本発明者によって検討されたものであり、その概要は次のとおりである。
【０００３】
半導体集積回路が形成された半導体チップを有する半導体装置において、その小形・多ピン化を図った構造の一例としてＣＳＰ（Chip Scale PackageあるいはChip Size Package)と呼ばれる半導体パッケージが知られている。
【０００４】
このＣＳＰは、ファインピッチＢＧＡ（Ball Grid Array)と呼ばれる場合もあり、その多くがポリイミドテープなどからなるテープ基板を使用しているため、テープファインピッチＢＧＡ（以降、Ｔ−ＦＢＧＡ（Tape-type Fine-pitch BGA) という）とも呼ばれる。
【０００５】
さらに、Ｔ−ＦＢＧＡのうち、薄形化を図ったものは、Ｔ−ＴＦＢＧＡ（Tape-type Thin Fine-pitch BGA)と呼ばれ、これがＦａｎ−Ｏｕｔ構造の場合、すなわち外部端子である半田ボールが半導体チップの外側周囲に配置される場合、テープ基板の外周端部の強度（剛性）や平坦度がＢＧＡとしての半田ボールの接続信頼性に関わることになる。
【０００６】
したがって、Ｔ−ＴＦＢＧＡでは、テープ基板の外部端子取り付け面と反対側の面すなわち背面の外周端部に枠状の補強部材を取り付けてテープ基板における半田ボールが取り付けられる領域の強度を高めている。
【０００７】
また、Ｔ−ＴＦＢＧＡでは、半田ボールが搭載されるテープ基板のボールランドと半導体チップのパッド（表面電極）とが、テープ基板に設けられた銅箔のリードによって接続されるが、半導体チップの外側周囲に半田ボールが配置される構造上、テープ基板におけるリードのパターンレイアウトは、それぞれのリードが枠状の補強部材の内側端部を横切るようなレイアウトとなる。
【０００８】
なお、Ｔ−ＴＦＢＧＡについては、例えば、株式会社プレスジャーナル１９９８年７月２７日発行、「月刊Semiconductor World 増刊号 '99半導体組立・検査技術」、３９，４０頁に記載されている。
【０００９】
【発明が解決しようとする課題】
ところが、前記した技術のＴ−ＴＦＢＧＡで、補強部材の内側端部を横切る複数のリードにおいて、そのパターンレイアウトに疎密があると、Ｔ−ＴＦＢＧＡの温度サイクル試験時に、高密に形成されたリード群の最外側に配置されたリードの補強部材の内側端部付近に対応した箇所に応力（熱応力）が集中する。
【００１０】
これは、テープ基板において、補強部材が設けられた領域は、設けられていない領域より強度が高く、さらに、リードが高密に形成された領域もそれ以外の領域より強度が高いため、それぞれの境界となる箇所、すなわち、テープ基板における高密のリード群の最も外側のリードの補強部材の内側端部付近に対応した箇所に熱応力が集中するものである。
【００１１】
これによって、高密に形成されたリード群の最も外側のリードが断線するという問題が起こる。
【００１２】
本発明の目的は、信頼性の向上を図る半導体装置およびその製造方法を提供することにある。
【００１３】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１４】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【００１５】
すなわち、本発明の半導体装置は、半導体チップを支持し、前記半導体チップの表面電極に対応してこれと接続する複数のリードが設けられたテープ基板と、前記半導体チップの外側周囲に配置されて前記テープ基板の端部に取り付けられた複数の外部端子と、前記テープ基板の外部端子取り付け面と反対側の面の端部に設けられた補強部材とを有し、前記テープ基板に設けられた前記複数のリードのうち、前記補強部材の内側端部を横切るリードの片側または両側の空き領域部に前記補強部材の前記内側端部を横切るダミーリードが設けられており、前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端しているものである。
【００１６】
本発明によれば、テープ基板において補強部材の内側端部を横切るリードの片側または両側の空き領域部に補強部材の内側端部を横切るダミーリードが設けられたことにより、リードのパターンレイアウトが疎密になっている場合においても、半導体装置の温度サイクル試験時に、高密となったリード群の補強部材の内側端部付近に対応した箇所にかかる熱応力を高密状態の最外側のリードに集中させることなく、これにより、前記熱応力による有効なリードの断線を防止することが可能になる。
【００１７】
したがって、Ｆａｎ−Ｏｕｔ形の半導体装置の耐温度サイクル性を向上でき、その結果、半導体装置の信頼性の向上を図ることができる。
【００１８】
また、本発明の半導体装置の製造方法は、半導体チップの表面電極に対応してこれに接続可能な複数のリードと、前記リードの片側または両側の空き領域部に設けられたダミーリードとを有するテープ基板を準備する工程と、前記テープ基板の外部端子取り付け面と反対側の面の端部に、前記リードおよびダミーリードが内側端部を横切るように補強部材を設ける工程と、前記半導体チップの前記表面電極とこれに対応する前記テープ基板の前記リードとを導通部材によって接続して前記テープ基板により前記半導体チップを支持する工程と、前記テープ基板の前記外部端子取付け面における前記半導体チップの外側周囲に複数の外部端子を取り付ける工程とを有し、前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端しており、前記ダミーリードによって、前記テープ基板の前記補強部材の前記内側端部を横切る前記リードに掛かる応力を分散し得るものである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
図１は本発明の実施の形態による半導体装置（Ｔ−ＴＦＢＧＡ）の構造の一例を示す平面図、図２は図１に示す半導体装置の構造を示す底面図、図３は図２のＡ−Ａ線に沿う断面の構造を示す断面図、図４は図１に示す半導体装置のテープ基板におけるリードおよびダミーリードのパターンの一例を示す部分拡大平面図、図５は本発明の実施の形態の半導体装置（Ｔ−ＴＦＢＧＡ）の組み立て手順の一例を示すプロセスフロー図である。
【００２１】
図１〜図３に示す本実施の形態の半導体装置は、例えば、マイコンやＡＳＩＣ（Application Specific Integrated Circuit)などのようにチップサイズに比較してピン数が比較的多いファインピッチ（狭ピッチ）タイプの半導体パッケージであり、テープ基板２を用いるとともに、半導体チップ１の外側に外部端子である複数の半田ボール３が配置されたＦａｎ−Ｏｕｔ形かつ薄形のＴ−ＴＦＢＧＡ５である。
【００２２】
図１〜図４を用いてＴ−ＴＦＢＧＡ５の構成について説明すると、半導体チップ１を支持し、かつ半導体チップ１のパッド（表面電極）１ａに対応してこれと接続する複数のリード２ａが設けられたテープ基板２と、半導体チップ１のパッド１ａとテープ基板２のリード２ａとを接続する導通部材である金バンプ７と、半導体チップ１の外側周囲に配置されるとともに、テープ基板２の外部端子取付け面２ｂの端部に取り付けられた複数の外部端子である半田ボール３と、テープ基板２の外部端子取付け面２ｂの反対側の面である背面２ｃの端部に設けられた枠状のテープ基板補強用の補強部材４とからなり、テープ基板２において、図４に示すように、これに設けられた複数のリード２ａのうち、枠状の補強部材４の内側端部４ａを横切るリード２ａの片側の空き領域部２ｇに補強部材４の内側端部４ａを横切るダミーリード２ｅが設けられているものである。
【００２３】
すなわち、テープ基板２においてこれの端部に取り付けられた補強部材４の内側端部４ａに対応した箇所のリード２ａが形成されていない空き領域部２ｇ、例えば、補強部材４の内側端部４ａを横切る隣り合ったリード２ａ間の空き領域部２ｇ（リード２ａを形成可能な面積を有した空き領域部２ｇ）などに、補強部材４の内側端部４ａを横切るダミーリード２ｅが設けられているものであり、これによって、高密度に配置されたリード群の補強部材４の内側端部付近に対応した箇所にかかる応力（例えば、熱応力など）を、リード群の最外側のリード２ａに集中させることなく、各リード２ａおよびダミーリード２ｅに分散させて与えることが可能となる。
【００２４】
したがって、前記応力をほぼ均等に分散させて付与できるように、図４に示すように、補強部材４の内側端部４ａを横切るリード２ａとダミーリード２ｅとがほぼ等しい間隔（隣接するリード２ａ間に空き領域部２ｇが発生しない程度の間隔）で設けられていることが好ましい。
【００２５】
ここで、本実施の形態のＴ−ＴＦＢＧＡ５のテープ基板２は、図１、図２に示すように平面形状が四角形であり、かつ図３に示すように、例えば、ポリイミドテープのフィルム基材２ｆに銅箔などを用いて配線である複数のリード２ａを形成したものである。
【００２６】
さらに、その中央付近には、半導体チップ１を配置可能な四角形の開口部２ｈが形成され、この開口部２ｈには、リード２ａの一端が突出するとともに、それぞれ対応する半導体チップ１のパッド１ａと金バンプ７を介して接続されている。
【００２７】
これにより、半導体チップ１は、開口部２ｈにおいて金バンプ７を介してテープ基板２の複数のリード２ａのそれぞれの一端によって支持されている。
【００２８】
また、図３に示すように、各リード２ａの他端は、半田ボール３が搭載される端子である図４に示すボールランド２ｉと接続されており、したがって、テープ基板２の外部端子取付け面２ｂには、外部端子数（ピン数）に応じたボールランド２ｉが露出して配置されている。
【００２９】
さらに、図３に示すように、テープ基板２の外部端子取付け面２ｂの表面には、各リード２ａを保護し、かつ絶縁するための絶縁膜であるソルダレジスト２ｄが形成されている。なお、図４では、外部端子取付け面２ｂのリード２ａおよびダミーリード２ｅのパターンを明確に表すために、各リード２ａおよびダミーリード２ｅを覆っているソルダレジスト２ｄを省略しているが、テープ基板２の外部端子取付け面２ｂの各ボールランド２ｉを除く表面は、図３に示すようにソルダレジスト２ｄによって覆われている。
【００３０】
また、ダミーリード２ｅは、各リード２ａと同様に銅箔などを用いて各リード２ａと同一製造工程で形成されるものであり、図４に示す場合には、各リード２ａと同程度の幅の細長い屈曲したパターンに形成されているが、ただし、両端とも半導体チップ１のパッド１ａやボールランド２ｉなどと接続することはなく終端しており、電気的信号の伝達機能は有していない。
【００３１】
また、テープ基板２の背面２ｃの外周端部に取り付けられた図１、図３に示す補強部材４は、テープ基板２の半田ボール取り付け部を補強してその強度を高めてＴ−ＴＦＢＧＡ５の平坦度を向上させるものであり、したがって、前記半田ボール取り付け部に対応して、図１に示すように、枠状に形成されている。
【００３２】
そこで、補強部材４は、テープ基板２の前記半田ボール取り付け部の強度を高めるために金属の薄板によって形成されることが好ましいが、例えば、プリント配線基板などの実装基板に実装した際の前記実装基板とＴ−ＴＦＢＧＡ５の熱膨張係数を近くすることを考慮すると、銅箔の表面にニッケルめっきを塗布して形成した金属の薄板（銅合金の薄板）などを用いることが好ましい。ただし、他の材料によって形成されていてもよい。
【００３３】
また、半導体チップ１のパッド１ａ上に形成された図３に示す金バンプ７は、例えば、ダイシング前の半導体ウェハにおいて半導体集積回路形成後に、パッド１ａ上に金めっきを成長させて形成したものであり、半導体チップ１のパッド１ａとテープ基板２のリード２ａとの接続用端子である。
【００３４】
また、半導体チップ１とリード２ａとの金バンプ７を介した接合部周辺には、これらを覆う封止部６が形成されている。
【００３５】
ここで、封止部６は、例えば、エポキシ系の封止用の熱硬化性樹脂を用いて半導体チップ１とリード２ａの突出部を封止して形成したものであり、本実施の形態のＴ−ＴＦＢＧＡ５では、ポッティングによって形成している。
【００３６】
ただし、封止部６は、ポッティングに限らず、モールドによって形成してもよい。
【００３７】
また、Ｔ−ＴＦＢＧＡ５に取り付けられた外部端子である半田ボール３は、例えば、直径０.3ｍｍ程度の大きさのボール状の端子であり、さらに、Ｔ−ＴＦＢＧＡ５は、ファインピッチタイプであるため、狭ピッチ配置でテープ基板２の外部端子取付け面２ｂの各ボールランド２ｉに取り付けられている。
【００３８】
次に、本実施の形態の半導体装置（Ｔ−ＴＦＢＧＡ５）の製造方法を、図５に示す製造プロセスフロー図にしたがって説明する。
【００３９】
なお、本実施の形態においては、Ｔ−ＴＦＢＧＡ５を複数個製造可能な細長い多連のフィルムテープを用いて個々のＴ−ＴＦＢＧＡ５を製造する場合を説明する。
【００４０】
まず、主面１ｂに所望の半導体集積回路が形成された複数の半導体チップ１を備える半導体ウェハ（図示せず）を準備する。
【００４１】
さらに、所定箇所をマスクで覆って前記半導体ウェハの状態でこの半導体ウェハの個々の半導体チップ１のパッド１ａ上に金めっきによる金バンプ７（導通部材）を形成する。
【００４２】
続いて、この半導体ウェハをダイシングして、前記半導体ウェハを個々の半導体チップ１に切断・分離し、その後、所定検査を行って良品と判定された半導体チップ１を用意する。
【００４３】
一方、個々のＴ−ＴＦＢＧＡ５の領域ごとに、半導体チップ１のパッド１ａに対応してこれに接続可能な配線であるリード２ａと、このリード２ａと並んでその片側の隣の空き領域部２ｇまたは隣り合ったリード２ａ間の空き領域部２ｇに設けられたダミーリード２ｅとを有するテープ基板２を準備する（ステップＳ１）。
【００４４】
ここでは、複数のテープ基板２が繋がって設けられたポリイミドテープなどの前記多連のフィルムテープを準備する。
【００４５】
なお、テープ基板２の製造手順としては、まず、前記フィルムテープであるフィルム基材２ｆの外部端子取付け面２ｂ側にエポキシ系の接着剤などを用いて銅箔層を貼り、その後、前記銅箔層を所定の形状にエッチング処理してリード２ａやダミーリード２ｅを形成する。
【００４６】
その後、ステップＳ２によって、テープ基板２の背面２ｃの外周端部に枠状の補強部材４を貼り付ける補強部材取り付けを行う。
【００４７】
その際、図４に示すように、各リード２ａおよびダミーリード２ｅが補強部材４の内側端部４ａを横切るように補強部材４を設ける。
【００４８】
続いて、ステップＳ３によって、インナリードボンディングを行う。
【００４９】
ここでは、ギャングボンディングすなわち一括ボンディングによって半導体チップ１のパッド１ａ上に形成された金バンプ７とこれに対応するリード２ａとを接続する。
【００５０】
その際、まず、テープ基板２の中央部の開口部２ｈに半導体チップ１を配置し、開口部２ｈに突出配置されたリード２ａの一端と、半導体チップ１のパッド１ａとを金バンプ７を介して熱圧着により接続する。これにより、半導体チップ１のパッド１ａとこれに対応するテープ基板２のリード２ａとが金バンプ７を介して接続されるとともに、リード２ａによって半導体チップ１がテープ基板２の開口部２ｈで支持される。
【００５１】
つまり、ステップＳ３のインナリードボンディングの工程では、チップマウントの工程と、テープ基板２のリード２ａと半導体チップ１のパッド１ａとを接続する工程とが同時に行われる。
【００５２】
その後、エポキシ系の熱硬化性の封止用樹脂などを用いて、ポッティングによって半導体チップ１とリード２ａと金バンプ７とを樹脂封止し（ステップＳ４）、これにより、封止部６を形成する。
【００５３】
なお、封止部６は、前記封止用樹脂を用いてモールドによって形成してもよい。
【００５４】
その後、ステップＳ５によって、テープ基板２の外部端子取付け面２ｂにおける半導体チップ１の外側周囲に複数（所定数）の外部端子である半田ボール３を取り付ける半田ボール搭載を行う。
【００５５】
その際、まず、フラックスを用いて半田ボール３をテープ基板２のボールランド２ｉに仮固定し、その後、ピーク温度が、例えば、２３０℃程度のリフロー炉に通して半田ボール３の固定を行う。
【００５６】
その後、ステップＳ６によって、多連のフィルムテープから個々のテープ基板２すなわち個々のＴ−ＴＦＢＧＡ５を切断分離する外形切断を行い、これにより、それぞれのＴ−ＴＦＢＧＡ５の組み立てを完了する（ステップＳ７）。
【００５７】
本実施の形態の半導体装置（Ｔ−ＴＦＢＧＡ５）およびその製造方法によれば、以下のような作用効果が得られる。
【００５８】
すなわち、テープ基板２において補強部材４の内側端部４ａを横切るリード２ａの片側の空き領域部２ｇに補強部材４の内側端部４ａを横切るダミーリード２ｅが設けられたことにより、リード２ａのパターンレイアウトが疎密になっている場合においても、Ｔ−ＴＦＢＧＡ５の温度サイクル試験時などに、高密度に配置されたリード群の補強部材４の内側端部４ａ付近に対応した箇所にかかる熱応力などの応力を高密度の最外側のリード２ａに集中させることなく、各リード２ａおよびダミーリード２ｅに分散させて付与することができる。
【００５９】
したがって、前記応力による有効なリード２ａの断線を防止することが可能になる。
【００６０】
これにより、Ｆａｎ−Ｏｕｔ形のＴ−ＴＦＢＧＡ５の耐温度サイクル性を向上でき、その結果、Ｔ−ＴＦＢＧＡ５の信頼性の向上を図ることができる。
【００６１】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
【００６２】
例えば、前記実施の形態では、ダミーリード２ｅが、リード２ａの片側の隣の空き領域部２ｇに設けられている場合を説明したが、図６の他の実施の形態のダミーリード２ｅに示すように、リード２ａの両側の空き領域部２ｇに設けられていてもよい。
【００６３】
すなわち、ダミーリード２ｅを設ける領域としては、テープ基板２上の補強部材４の内側端部４ａに対応した領域で、補強部材４の内側端部４ａを横切るリード２ａの両側のスペース（空き領域部２ｇ）において、何れか一方の空き領域部２ｇの面積が他方より明らかに大きい場合に、その一方のスペース（空き領域部２ｇ）に補強部材４の内側端部４ａを横切るようにダミーリード２ｅが設けられていればよく、その際、リード２ａの片側に設けられていてもよく、またはリード２ａの両側に設けられていてもよい。
【００６４】
また、ダミーリード２ｅの形状は、各リード２ａと同程度の幅の屈曲した細長いパターンに限らず、図７の他の実施の形態のダミーリード２ｅに示すように、長方形に形成されていてもよく、または、それ以外の多角形や円形、あるいは楕円などの形状であってもよい。
【００６５】
つまり、ダミーリード２ｅの形状は、テープ基板２上の補強部材４の内側端部４ａに対応した領域でこの内側端部４ａを横切り、かつリード２ａが形成されていない空き領域部２ｇの形状に応じた形状であれば如何なる形状であってもよい。
【００６６】
また、前記実施の形態では、半導体装置（Ｔ−ＴＦＢＧＡ５）の製造方法において、テープ基板２を準備した後、インナリードボンディング工程前に補強部材４を取り付ける場合を説明したが、補強部材４の取り付け手順としては、樹脂封止工程と半田ボール搭載工程との間で行ってもよく、または、予め補強部材４が取り付けられたテープ基板２を納入して（準備）して、このテープ基板２を用いて前記半導体装置を組み立ててもよい。
【００６７】
また、前記実施の形態では、複数のテープ基板２が繋がった細長い多連のフィルムテープを用いて個々の半導体装置を製造する場合を説明したが、予め個々の半導体装置用として切断されたテープ基板２を用いてそれぞれの半導体装置を製造してもよい。
【００６８】
また、前記実施の形態では、半導体装置がファインピッチタイプで、かつＦａｎ−Ｏｕｔ形のＴ−ＴＦＢＧＡ５の場合について説明したが、前記半導体装置は、テープ基板２を用いるとともに、少なくとも半導体チップ１の外側周囲に外部端子が配置され、かつテープ基板２の背面２ｃの外周端部に補強部材４が取り付けられたものであれば、Ｆａｎ−Ｏｕｔ形のみではなく、Ｆａｎ−Ｉｎ／Ｏｕｔ形のものであってもよく、さらに、Ｔ−ＦＢＧＡやＬＧＡ（Land Grid Array)などの他の半導体装置であってもよい。
【００６９】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００７０】
（１）．半導体装置のテープ基板において補強部材の内側端部を横切るリードの片側または両側の空き領域部に補強部材の内側端部を横切るダミーリードが設けられたことにより、半導体装置の温度サイクル試験時に、高密となったリード群の補強部材の内側端部付近に対応した箇所にかかる熱応力を高密状態の最外側のリードに集中させることなく、各リードおよびダミーリードに分散させて付与することができる。これにより、前記熱応力による有効なリードの断線を防止することが可能になる。
【００７１】
（２）．前記（１）により、半導体装置の耐温度サイクル性を向上でき、その結果、半導体装置の信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態による半導体装置（Ｔ−ＴＦＢＧＡ）の構造の一例を示す平面図である。
【図２】図１に示す半導体装置の構造を示す底面図である。
【図３】図２のＡ−Ａ線に沿う断面の構造を示す断面図である。
【図４】図１に示す半導体装置のテープ基板におけるリードおよびダミーリードのパターンの一例を示す部分拡大平面図である。
【図５】本発明の実施の形態の半導体装置（Ｔ−ＴＦＢＧＡ）の組み立て手順の一例を示すプロセスフロー図である。
【図６】本発明の他の実施の形態の半導体装置のテープ基板におけるリードおよびダミーリードのパターンを示す部分拡大平面図である。
【図７】本発明の他の実施の形態の半導体装置のテープ基板におけるリードおよびダミーリードのパターンを示す部分拡大平面図である。
【符号の説明】
１ 半導体チップ
１ａ パッド（表面電極）
１ｂ 主面
２ テープ基板
２ａ リード
２ｂ 外部端子取付け面
２ｃ 背面（反対側の面）
２ｄ ソルダレジスト
２ｅ ダミーリード
２ｆ フィルム基材
２ｇ 空き領域部
２ｈ 開口部
２ｉ ボールランド
３ 半田ボール（外部端子）
４ 補強部材
４ａ 内側端部
５ Ｔ−ＴＦＢＧＡ（半導体装置）
６ 封止部
７ 金バンプ（導通部材）
Claims (5)
- 半導体チップを支持し、前記半導体チップの表面電極に対応してこれと接続する複数のリードが設けられたテープ基板と、
前記半導体チップの外側周囲に配置されて前記テープ基板の端部に取り付けられた複数の外部端子と、
前記テープ基板の外部端子取り付け面と反対側の面の端部に設けられた補強部材とを有し、
前記テープ基板に設けられた前記複数のリードのうち、前記補強部材の内側端部を横切るリードの片側または両側の空き領域部に前記補強部材の前記内側端部を横切るダミーリードが設けられており、
前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端していることを特徴とする半導体装置。 - 半導体チップを支持し、前記半導体チップの表面電極に対応してこれと接続する複数のリードが設けられたテープ基板と、
前記半導体チップの外側周囲に配置されて前記テープ基板の端部に取り付けられた複数の外部端子と、
前記テープ基板の外部端子取り付け面と反対側の面の端部に設けられた補強部材とを有し、
前記テープ基板に設けられた前記複数のリードのうち、前記補強部材の内側端部を横切る隣り合ったリード間の空き領域部に前記補強部材の前記内側端部を横切るダミーリードが設けられており、
前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端していることを特徴とする半導体装置。 - 半導体チップを支持し、前記半導体チップの表面電極に対応してこれと接続する複数のリードが設けられたテープ基板と、
前記半導体チップの外側周囲に配置されて前記テープ基板の端部に取り付けられた複数の外部端子と、
前記テープ基板の外部端子取り付け面と反対側の面の端部に設けられた補強部材とを有し、
前記テープ基板に設けられた前記複数のリードのうち、前記補強部材の内側端部を横切るリードの片側または両側の空き領域部に前記補強部材の前記内側端部を横切るダミーリードが設けられ、前記リードと前記ダミーリードとが等しい間隔で設けられており、
前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端していることを特徴とする半導体装置。 - 半導体チップを支持し、前記半導体チップの表面電極に対応してこれと接続する複数のリードが設けられたテープ基板と、
前記半導体チップの外側周囲に配置されて前記テープ基板の端部に取り付けられた複数の外部端子である半田ボールと、
前記テープ基板の外部端子取り付け面と反対側の面の端部に設けられた補強部材とを有し、
前記テープ基板に設けられた前記複数のリードのうち、前記補強部材の内側端部を横切るリードの片側または両側の空き領域部に前記補強部材の前記内側端部を横切るダミーリードが設けられており、
前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端していることを特徴とする半導体装置。 - 半導体チップの表面電極に対応してこれに接続可能な複数のリードと、前記リードの片側または両側の空き領域部に設けられたダミーリードとを有するテープ基板を準備する工程と、
前記テープ基板の外部端子取り付け面と反対側の面の端部に、前記リードおよびダミーリードが内側端部を横切るように補強部材を設ける工程と、
前記半導体チップの前記表面電極とこれに対応する前記テープ基板の前記リードとを導通部材によって接続して前記テープ基板により前記半導体チップを支持する工程と、
前記テープ基板の前記外部端子取付け面における前記半導体チップの外側周囲に複数の外部端子を取り付ける工程とを有し、
前記ダミーリードの一端部は、前記補強部材が配置された前記テープ基板上に配置され、前記ダミーリードの他端部は、前記補強部材と前記半導体チップとの間において終端しており、
前記ダミーリードによって、前記テープ基板の前記補強部材の前記内側端部を横切る前記リードに掛かる応力を分散し得ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000148322A JP3739632B2 (ja) | 2000-05-19 | 2000-05-19 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000148322A JP3739632B2 (ja) | 2000-05-19 | 2000-05-19 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001332645A JP2001332645A (ja) | 2001-11-30 |
| JP3739632B2 true JP3739632B2 (ja) | 2006-01-25 |
Family
ID=18654373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000148322A Expired - Fee Related JP3739632B2 (ja) | 2000-05-19 | 2000-05-19 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3739632B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4370513B2 (ja) | 2004-02-27 | 2009-11-25 | エルピーダメモリ株式会社 | 半導体装置 |
| KR100788415B1 (ko) | 2006-03-31 | 2007-12-24 | 삼성전자주식회사 | 이엠아이 노이즈 특성을 개선한 테이프 배선기판 및 그를이용한 테이프 패키지 |
| JP5245243B2 (ja) * | 2006-11-10 | 2013-07-24 | 凸版印刷株式会社 | 多層配線板 |
-
2000
- 2000-05-19 JP JP2000148322A patent/JP3739632B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001332645A (ja) | 2001-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6012224A (en) | Method of forming compliant microelectronic mounting device | |
| US5942795A (en) | Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly | |
| US6573609B2 (en) | Microelectronic component with rigid interposer | |
| KR100225468B1 (ko) | 반도체 집적회로의 전극구조 및 그 패키지 형성방법 | |
| US6589810B1 (en) | BGA package and method of fabrication | |
| JP3611948B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08288424A (ja) | 半導体装置 | |
| US6841884B2 (en) | Semiconductor device | |
| US7566969B2 (en) | Semiconductor device with improved arrangement of a through-hole in a wiring substrate | |
| US6507118B1 (en) | Multi-metal layer circuit | |
| KR100392720B1 (ko) | 배선의 레이아웃이 향상된 칩 스케일 패키지 | |
| KR100786911B1 (ko) | 반도체 장치 및 그 제조방법 | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JP3739632B2 (ja) | 半導体装置およびその製造方法 | |
| JP4506168B2 (ja) | 半導体装置およびその実装構造 | |
| JP3502377B2 (ja) | リードフレーム、樹脂封止型半導体装置及びその製造方法 | |
| JP3529507B2 (ja) | 半導体装置 | |
| WO2017043480A1 (ja) | 半導体パッケージ | |
| JP3968321B2 (ja) | 半導体装置およびその製造方法 | |
| JP4130277B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3949077B2 (ja) | 半導体装置、基板、半導体装置の製造方法、及び半導体装置の実装方法 | |
| JP4030363B2 (ja) | 半導体装置 | |
| JPH07183425A (ja) | 半導体装置とその製造方法 | |
| JP4175339B2 (ja) | 半導体装置の製造方法 | |
| JP2000299399A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040308 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050929 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051102 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081111 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091111 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101111 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111111 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121111 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131111 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |