[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

FR3109840A1 - Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND - Google Patents

Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND Download PDF

Info

Publication number
FR3109840A1
FR3109840A1 FR2004260A FR2004260A FR3109840A1 FR 3109840 A1 FR3109840 A1 FR 3109840A1 FR 2004260 A FR2004260 A FR 2004260A FR 2004260 A FR2004260 A FR 2004260A FR 3109840 A1 FR3109840 A1 FR 3109840A1
Authority
FR
France
Prior art keywords
cavities
metal
process according
metallization process
horizontal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR2004260A
Other languages
English (en)
Other versions
FR3109840B1 (fr
Inventor
Dominique SUHR
Vincent Mevellec
Mikailou THIAM
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aveni SA
Original Assignee
Aveni SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aveni SA filed Critical Aveni SA
Priority to FR2004260A priority Critical patent/FR3109840B1/fr
Priority to FR2100492A priority patent/FR3109839A1/fr
Priority to CN202180046309.2A priority patent/CN116134980A/zh
Priority to EP21721551.6A priority patent/EP4143882A1/fr
Priority to KR1020217033149A priority patent/KR20210150415A/ko
Priority to PCT/EP2021/061174 priority patent/WO2021219744A1/fr
Priority to TW110115684A priority patent/TW202208680A/zh
Publication of FR3109840A1 publication Critical patent/FR3109840A1/fr
Application granted granted Critical
Publication of FR3109840B1 publication Critical patent/FR3109840B1/fr
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1607Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1607Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1612Process or apparatus coating on selected surface areas by direct patterning through irradiation means
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1653Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/1851Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1879Use of metal, e.g. activation, sensitisation with noble metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/32Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/32Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C23C18/36Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents using hypophosphites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper

Landscapes

  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemically Coating (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND L’invention se rapporte à un procédé de métallisation d’un substrat semi-conducteur destiné notamment à la fabrication d’une mémoire 3D NAND, ledit substrat définissant un plan horizontal et possédant au moins deux séries de cavités horizontales débouchant chacune sur une cavité verticale. Ce procédé de métallisation peut comprendre une étape d’activation de la surface des cavités avec un métal noble comme le palladium, suivie d’une étape de dépôt d’un métal sur la surface activée avec une solution électroless comprenant des ions métalliques, au moins un agent réducteur des ions métalliques, au moins un premier suppresseur adapté aux cavités horizontales, et éventuellement au moins un deuxième suppresseur adapté à la cavité verticale. Figure pour l’abrégé : Fig. 1C.

Description

Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND
La présente invention concerne le domaine des semi-conducteurs, en particulier des dispositifs tridimensionnels tels que par exemple les mémoires NAND verticales tridimensionnelles, ainsi que leurs procédés de fabrication.
Les dispositifs mémoires 3D-NAND sont formés de plusieurs rangées d’empilements déposées sur un substrat semi-conducteur, chaque empilement alternant des couches de matériau conducteur (les lignes de mots en métal) et des couches de matériaux isolants (diélectrique minéral). Selon la technologie utilise, les empilements peuvent être gravés en « escalier », la longueur des couches diminuant d’un étage à l’autre dans le sens ascendant.
Les empilements conducteur/isolant sont percés de canaux semi-conducteur (polysilicium) sur toute leur hauteur, puis un ensemble constitué d’un diélectrique tunnel (le plus souvent SiO2), d’un matériau de stockage de charges (par exemple en nitrure de silicium) et un diélectrique de blocage (oxyde minéral) est interposé entre les canaux semi-conducteur et l’empilement conducteur/isolant pour créer un réseau de cellules mémoire en trois dimensions, chaque cellule étant située à l’intersection du canal et d’une ligne de mot.
Les fabricants qui cherchent à augmenter la capacité de stockage des mémoires flash NAND augmentent le nombre de cellules mémoires, en augmentant le nombre de couches conductrices. Mais des défis importants se posent à mesure que la pile gagne en hauteur. En effet, plus le nombre de marches augmente, plus la hauteur des couches conductrices doit être diminuée.
Dans les procédés actuels, les lignes de mots sont créées en remplissant simultanément plusieurs rangées de cavités longues et fines, le matériau conducteur le plus utilisé étant le tungstène.
Le tungstène est généralement déposé en deux étapes : une étape ALD (dépôt par couche atomique) pour créer une fine couche d’accroche, suivie d’une étape PECVD (dépôt chimique en phase vapeur) pour le remplissage complet des cavités.
Or, plus on descend dans l’empilement et plus les cavités sont fines, plus elles deviennent difficile à remplir complètement et les dépôts de tungstène formés contiennent des vides de matière, ce qui provoque des pertes de conductivité et des dysfonctionnements de la mémoire. Cette technologie a notamment montré ses limites pour des empilements comprenant 96 lignes de mots.
Au surplus, les procédés de métallisation en phase vapeur de l’art antérieur ont tendance à déformer le wafer et à provoquer son cintrage (« bow ») après le recuit réalisé en fin de process. Pour éviter cette déformation, il a été proposé de déposer une couche sur la face arrière du wafer (la face étant recouverte des empilements) en effectuant un dépôt PECVD (procédé de dépôt chimique en phase vapeur assisté par plasma) suivi d’une gravure EOS GS®. Mais cette méthode présente l’inconvénient d’ajouter au moins deux étapes dans le processus de fabrication du dispositif mémoire, et exige de maîtriser le traitement de la face arrière sans abîmer la face avant dans les étapes suivantes.
Il existe par conséquent le premier besoin de proposer une mémoire 3D-NAND améliorée, en particulier de fabriquer une mémoire 3D-NAND dans laquelle les lignes de mots ont une conductivité plus élevée que les lignes de mots de l’art antérieur à nombre d’étages égal, l’augmentation de conductivité étant atteinte en jouant sur au moins un des deux paramètres suivants : la diminution des espaces vides de matière dans les lignes et/ou l’augmentation de l’espace disponible pour créer les lignes.
Dans l’art antérieur, en particulier lorsque les lignes de mots sont à base de tungstène, il est nécessaire d’interposer entre les lignes métal et le diélectrique de blocage (généralement du SiO2), une fine couche d’un matériau dit « barrière » qui empêche la migration des éléments contenus dans le métal vers le diélectrique. La couche de matériau barrière diminue l’espace disponible pour le métal, la hauteur des espaces à remplir étant imposée. Les matériaux barrières utilisés, comme le nitrure de titane ou le nitrure de tantale ont une faible adhésion sur le diélectrique de blocage si bien que les fabricants doivent appliquer préalablement une fine couche de matériau promoteur d’adhésion tel que l’alumine. Un exemple d’associations de matériau de l’art antérieur qui est interposé entre le canal en polysilicium et les lignes de tungstène est le suivant : polySi/SiO/SiN/SiO2/Al2O3/TiN/W. La multiplication du nombre de couches successives déposées pour créer les lignes de mots limitent considérablement le volume de conducteur de tungstène, puisque les cavités à remplir de métal comprennent outre le métal proprement dit, les deux couches d’alumine et de nitrure de titane. Entre outre, le dépôt de ces matériaux additionnels ajoute des étapes dans la fabrication du dispositif mémoire.
Par conséquent subsiste le besoin de proposer un procédé de fabrication de dispositifs semi-conducteurs tels que des mémoires 3D-NAND, comprenant un nombre inférieur d’étapes, en particulier un nombre inférieur d’étapes de dépôt de matériaux entre un canal semi-conducteur et un métal conducteur.
Description générale
L’invention répond à ces divers besoins en proposant un procédé de fabrication de mémoire 3D-NAND dans lequel l’étape de dépôt du métal conducteur au stade de création des lignes de mots est réalisée exclusivement par voie humide, tandis qu’il est réalisé par voie sèche dans l’art antérieur. L’étape de dépôt du métal conducteur est notamment réalisée en deux temps : une première étape consistant en l’activation de la surface d’un oxyde minéral avec un métal noble, suivie d’une deuxième étape consistant en le dépôt d’un métal sur la surface d’oxyde minéral activée par mise en contact de ladite surface, en l’absence de polarisation, avec une solution électroless comprenant des ions métalliques et un agent réducteur des ions métalliques.
Ce procédé consiste à déposer un alliage de nickel et de bore par un procédé électroless (sans polarisation électrique du substrat). Le procédé de l’invention présente la particularité de produire un dépôt métal par voie humide en utilisant un électrolyte aqueux, et non par voie sèche comme c’est le cas dans l’art antérieur. Le procédé de l’invention permet de remplir des structures dotées d’un nombre élevé de lignes. La cinétique de remplissage particulière observée dans ce procédé permet une vitesse de croissance du métal adaptée à ces nouvelles dimensions. Ce résultat est obtenu notamment par la nature des espèces chimiques entrant dans la composition de l’électrolyte.
Le procédé de l’invention permet de déposer une couche métallique directement sur un matériau diélectrique minéral. Le procédé de l’invention permet également d’éviter le dépôt d’une couche barrière, généralement en nitrure de titane ou en nitrure de tantale, plus couramment en nitrure de titane. L’absence matériau barrière procure deux avantages : supprimer une étape dans le procédé sans diminuer la conductivité des lignes métalliques. Les inventeurs ont en effet trouvé que l’alliage nickel-bore ne diffuse pas dans le diélectrique. L’alliage nickel-bore utilisé comme conducteur en remplacement du tungstène présente non seulement des propriétés barrière, mais également une conductivité supérieure à celle du tungstène. Au surplus, la suppression de la couche barrière de nitrure de titane, permet également de supprimer la couche d’alumine qui utilisée dans l’art antérieur comme promoteur adhésion entre le dioxyde de silice et la barrière.
L’invention propose également un procédé de métallisation d’un substrat semi-conducteur, ledit substrat comprenant au moins une cavité horizontale débouchant sur une cavité verticale, la cavité horizontale ayant une dimension à l’ouverture inférieure à celle de la cavité verticale, lesdites cavités définissant une surface comprenant au moins une zone d’un oxyde minéral, ledit procédé de métallisation comprenant une étape d’activation sélective de la surface d’oxyde minéral, suivie d’une étape de dépôt d’un métal sur la surface d’oxyde minéral activée par mise en contact de ladite surface, en l’absence de polarisation, avec une solution électroless comprenant des ions métalliques, un réducteur de ces ions, un suppresseur adapté à la cavité horizontale et un suppresseur adapté à la cavité verticale.
L’invention propose également un électrolyte destiné au remplissage de cavités ayant une dimension à leur ouverture inférieure à 1 micron, voire 100 nm.
L’invention propose encore un électrolyte destiné au remplissage simultané, au cours d’une seule étape de mise en contact d’un substrat comprenant un ensemble de plusieurs cavités ayant des dimensions différentes, en particulier des largeurs (ou dimensions) à l’ouverture différentes, avec une solution comprenant des ions métalliques et un agent réducteur apte à réduire les ions métalliques pour déposer un métal dans les cavités.
La présente invention a en effet pour but de résoudre le problème technique consistant en la fourniture d'une composition associant, au sein d'une solution unique, l'ensemble des composants permettant d'activer la surface d'un substrat composé d’un isolant électrique minéral, tel qu'un substrat semi-conducteur doté d’une structure complexe comprenant à la fois des cavités verticales et des cavités horizontales et portant une couche isolante, en vue de son recouvrement ultérieur par une couche métallique déposée par voie électroless. Elle conduit à des structures multicouches présentant une excellente adhésion entre couches et un remplissage métallique sélectif des structures complexes présentant des cavités verticales et horizontales.
La figure 1A présente un substrat utilisé dans le procédé de métallisation de cavités selon l’invention.
La figure 1B présente une étape de gravure de cavités à remplie de métal en utilisant le procédé de métallisation selon l’invention.
La figure 1C présente le substrat qui est obtenu par mise en œuvre du procédé de métallisation selon l’invention.
La figure 2 représente une coupe transversale des lignes de mots en tungstène d’un dispositif 3D NAND de l’art antérieur.
La figure 3 représente le profil EELS d’un alliage nickel-bore obtenu selon le procédé de l’invention.
La figure 4 montre l’absence de cintrage du wafer obtenu selon le procédé de l’invention en comparaison d’un wafer de l’art antérieur.
La figure 5 représente le remplissage de cavités avec un alliage nickel-bore obtenu par la mise en œuvre du procédé selon l’invention.
La figure 6 représente un dépôt métallique obtenu par le procédé de l’invention sur la surface d’un substrat comprenant des cavités.
Un premier objet de l’invention est un procédé de métallisation en phase solvant d’un substrat semiconducteur destiné à la fabrication d’une mémoire 3D-NAND, ledit substrat définissant un plan horizontal et possédant au moins deux séries de cavités horizontales débouchant sur une cavité verticale, lesdites cavités définissant une surface comprenant au moins une zone d’un oxyde minéral, ledit procédé de métallisation comprenant
- une étape d’activation de la zone d’oxyde minéral par mise en contact de la surface avec une solution d’activation comprenant au moins un complexe du palladium, au moins un composé organo-silane et au moins un solvant, suivie de
- une étape de dépôt d’un métal, sur la zone d’oxyde minéral activée, par mise en contact de la surface des cavités, en l’absence de polarisation, avec une solution électroless comprenant des ions métalliques, au moins un agent réducteur des ions métalliques, au moins un premier suppresseur adapté aux cavités horizontales et au moins un deuxième suppresseur adapté à la cavité verticale.
Le premier suppresseur peut être une polyamine aliphatique de masse moléculaire inférieure à 500 g/mol, par exemple la dipropylène triamine. Le deuxième suppresseur peut être une polyéthylèneimine de masse moléculaire en nombre supérieure ou égale à 500 g/mol. L’agent réducteur peut être l’acide hypophosphoreux, et la solution électroless peut contenir au moins deux agents réducteurs, un premier agent réducteur étant l’acide hypophosphoreux, et un deuxième agent réducteur étant le diméthylamino borane.
Selon un mode de réalisation, la concentration en ions métalliques est entre 10-3 M et 1 M et la concentration en premier suppresseur va de 5 mg/l à 100 mg/l.
Les cavités horizontales ont par exemple un diamètre moyen à l’ouverture allant de 10 à 50 nm et une profondeur allant de 30 à 80 nm. Par ailleurs, l’oxyde minéral est constitué de SiO2 et/ou de Al2O3.
L’invention propose également un procédé de fabrication d’une mémoire 3D-NAND comprenant
- une étape de préparation d’un substrat semi-conducteur définissant un plan horizontal et comprenant au moins une surface d’un oxyde minéral comprenant au moins deux séries de cavités horizontales débouchant sur une cavité verticale,
- une étape d’activation de la surface d’oxyde minéral à l’aide d’une solution d’activation comprenant au moins un complexe du palladium, un composé organo-silane et un solvant,
- une étape de dépôt d’un métal sur la surface d’oxyde minéral activée par mise en contact de ladite surface, en l’absence de polarisation, avec une solution électroless comprenant des ions métalliques, au moins un agent réducteur des ions métalliques, au moins une première polyamine aliphatique de masse moléculaire allant de 500 g/mol à 25 000 g/mol et au moins une deuxième polyamine aliphatique de masse moléculaire inférieure à celle de la première polyamine.
Enfin, l’invention propose un procédé de métallisation en phase solvant et par voie électroless d’un substrat semi-conducteur comprenant des cavités dont la largeur moyenne à l’ouverture est inférieure à 1 micron, lesdites cavités définissant une surface comprenant au moins une zone d’un matériau isolant, ledit procédé de métallisation comprenant
- une étape d’activation de la surface du matériau isolant par mise en contact de la surface avec une solution d’activation comprenant au moins un complexe du palladium, au moins un liant bi-fonctionnel, et au moins un solvant, suivie de
- une étape de dépôt d’un métal, sur la surface activée, par mise en contact de celle-ci, en l’absence de polarisation, avec une solution comprenant des ions métalliques comme des ions Ni(II) ou Co(II), de l’acide hypophosphoreux et de la dipropylènetriamine.
Le rapport entre la concentration molaire entre les ions métalliques et la dipropylènetriamine est de préférence supérieur à 10/1.
Dans ce procédé la largeur à l’ouverture des cavités est de préférence inférieure à 500 nm, par exemple inférieure à une valeur choisie parmi dans le groupe constitué par 400 nm, 300 nm, 200 nm, 100 nm et 50 nm.
Le procédé de l’invention dans tous ses aspects et ses modes de réalisation particuliers comprend une étape d’activation d’une surface d’un matériau diélectrique minéral sur lequel est ensuite déposé un métal.
Le matériau diélectrique peut être un oxyde minéral, de préférence choisi parmi le dioxyde de silicium (SiO2), l’alumine (Al2O3), l’oxyde d’hafnium, l’oxyde de zirconium et leurs silicates.
Selon un mode de réalisation particulier de l’invention, le substrat comprend des cavités dont la surface disponible comprend des zones isolantes, la totalité de ces zones isolantes étant constituées d’oxyde de silicium et/ou d’oxyde d’aluminium. L’intégralité des zones isolantes ont des surfaces d’oxyde de silicium ou des surfaces d’oxyde d’aluminium. Alternativement, une partie des zones isolantes ont des surfaces d’oxyde de silicium tandis que l’autre partie des zones isolantes ont des surfaces d’oxyde d’aluminium.
La surface du matériau diélectrique, notamment l’oxyde minéral, peut être activée en phase solvant, dans une étape préalable à son recouvrement par le métal déposé par voie électroless en phase solvant.
L’activation de la surface peut être réalisée par exemple par greffage d’un métal noble comme le palladium selon l’enseignement des documents FR 2 950 063-A1 ou FR 2 950 634-A1. Le principe du greffage est d’apporter le palladium sous forme d’un complexe en solution et en présence d’un ligand bi-fonctionnel. La nature du ligand utilisé dépend de la nature du diélectrique à activer.
L’activation de la surface de la couche isolante peut également être effectuée par dépôt de nanoparticules d’un métal, comme par exemple des nanoparticules de nickel-bore tel que cela est décrit dans le document WO 2010/001054.
Selon un mode de réalisation, lorsque le diélectrique est un oxyde minéral, et en particulier SiO2 ou Al2O3, l’activation de la surface est réalisée grâce à une solution d’activation contenant un solvant, un complexe de palladium utilisé comme activateur, et un liant bi-fonctionnel tel qu’un composé organo-silane remplissant la fonction de promoteur d’adhésion.
Ainsi, l’activateur peut être constitué d'un ou plusieurs complexe(s) de palladium tels que (NH4)2(PdCl4) ; Pd(NH3)4ou les complexes de formule (I).
dans laquelle :
- R1 et R2 sont identiques et représentent H ; CH2CH2NH2; CH2CH2OH ; ou R1 représente H et R2représente CH2CH2NH2; ou R1 représente CH2CH2NH2et R2 représente CH2CH2NHCH2CH2NH2; ou R1 représente H et R2 représente CH2CH2NHCH2CH2NHCH2CH2NH2
- X représente un ligand choisi dans le groupe constitué de Cl-; Br-; I-; H2O, NO3 -; CH3SO3 -; CF3SO3 -; CH3-Ph-SO3 -; CH3COO-;
Selon une caractéristique particulière de l'invention, cette solution comprend l'activateur précité en une concentration de 10-6M à 10-2M, de préférence de 10-5M à 10-3M, de préférence encore de 5.10-5M à 5.10-4M.
Le promoteur d’adhésion composé d'un (ou plusieurs) composé(s) organo-silane au sein de la solution d'activation assure l'adhésion entre la couche supérieure métallique et l’oxyde minéral.
Selon une caractéristique particulière de l'invention, le composé organo-silane répond à la formule générale (Va):
{X-(L)}3-nSi(OR)n (Va)
- dans laquelle X représente un groupement fonctionnel choisi dans le groupe constitué de thiol, pyridyle, époxy (oxacyclopropanyle), glycidyle, amine primaire et susceptible de réagir avec les composés de palladium simples ou de formule (I) ;
- L représente un bras d'espacement choisi dans le groupe constitué de CH2; CH2CH2; CH2CH2CH2- ; CH2CH2CH2CH2- ; CH2CH2NHCH2CH2; 30 CH2CH2CH2NHCH2CH2; CH2CH2CH2NHCH2CH2NHCH2CH2; CH2CH2CH2NHCH2CH2CH2CH2CH2CH2; Ph ; Ph-CH2; et CH2CH2-Ph-CH2; (Ph représentant un noyau phényle)
- R est un groupement choisi dans le groupe constitué de CH3, CH3CH2, CH3CH2CH2, (CH3)2CH ; et
- n est un nombre entier égal à 2 ou 3.
Le composé organo-silane peut également répondre à la formule (Vb)
(OR)3Si-(L)-Si(OR)3(Vb)
- dans laquelle L représente un bras d'espacement choisi dans le groupe constitué de CH2CH2CH2NHCH2CH2NHCH2CH2CH2et CH2CH2CH2-S-S-CH2CH2CH2
- R est un groupement choisi dans le groupe constitué de CH3, CH3CH2, CH3CH2CH2, (CH3)2CH.
Des composés de formules (Va) ou (Vb) sont par exemple choisis parmi les composés suivants : (3-Aminopropyl)triéthoxysilane; (3-Aminopropyl)triméthoxysilane; m-Aminophényltriméthoxysilane; p-Aminophényltriméthoxysilane; p,m-Aminophényltriméthoxysilane; 4-Aminobutyltriéthoxysilane; m, p (Aminoéthylaminométhyl)phénéthyltriméthoxysilane; N-(2-Aminoéthyl)-3-aminopropyltriéthoxysilane; N-(2-Aminoéthyl)-3-aminopropyltriméthoxysilane; 2-(4-Pyridyléthyl)triéthoxysilane; Bis (3 -triméthoxys ilylpropyl)éthylenediamine; (3-Triméthoxysilylpropyl)diéthylènetriamine; N-(3-Triméthoxysilyléthyl)éthylènediamine; N-(6-Aminohexyl)aminopropyltriméthoxysilane; (3-Glycidoxypropyl)triméthoxysilane; (3-Glycidoxypropyl)triéthoxysilane; 5,6-Epoxyhexyltriéthoxysilane; (3-Mercaptopropyl)triméthoxysilane; (3-Mercaptopropyl)triéthoxysilane; Bis [3 -(triéthoxysilyl)propyl] disulfure; 3 -Chloropropyltriméthoxys ilane; 3-Chloropropyltriéthoxysilane; (p-Chlorométhyl)phényltriméthoxysilane; m,p ((Chlorométhyl)phényléthyl)triméthoxysilane.
A titre de composés organo-silane préférés susceptibles d'être utilisés dans le cadre de la présente invention, on peut notamment citer les composés de formule (Va) dans laquelle : X représente un groupe NH2et L représente CH2CH2CH2- et R représente CH3(composé nommé (3-aminopropyl)-triméthoxy-silane ou APTMS) ; ou L représente CH2CH2CH2- et R représente CH3CH2(composé nommé (3-aminopropyl)-triéthoxy-silane ou APTES) ; ou L représente CH2CH2NHCH2CH2et R représente CH3 (composé nommé [3-(2-aminoéthyl)aminopropyl] triméthoxy-silane ou DATMS ou DAMO). X représente SH; L représente CH2CH2CH2- et R représente CH2-CH3(composé nommé (3-Mercaptopropyl)triméthoxysilane ou MPTES) ; ou X représente C6H5N; L représente CH2CH2- et R représente CH2-CH3(composé nommé 2-(4-Pyridyléthyl)triéthoxysilane ou PETES) ; ou X représente CHCH2O; L représente CH2CH2CH2et R représente CH3 (composé nommé (3-Glycidoxypropyl)triméthoxysilane ou EPTMS). ou X représente Cl; L représente CH2CH2CH2et R représente CH3(composé nommé 3-Chloropropyltriméthoxysilane ou CPTMS).
Un composé organo-silane particulièrement préféré dans le cadre de la présente invention est le (3-aminopropyl)-triméthoxy-silane (APTMS).
Avantageusement, la concentration du composé organo-silane est comprise entre 10-5M et 10-1M, de préférence entre 10-4M et 10-2M, de préférence encore entre 5.10-4M et 5.10-3M.
Selon une caractéristique particulièrement avantageuse, la solution d'activation précitée comprend une très faible quantité d'eau. Ainsi, l'eau peut être présente en une concentration inférieure à 1 %, de préférence inférieure à 0,5 % et de préférence encore inférieure à 0,2 % en volume.
Le solvant de la solution doit être apte à solubiliser l'activateur et le liant définis précédemment. Ce système solvant peut être constitué d'un ou plusieurs solvant(s) choisi(s) dans le groupe constitué par la N-méthylpyrrolidinone (NMP), le diméthylsulfoxyde (DMSO), les alcools, les éthers d'éthylèneglycol comme par exemple le monoéthyl-diéthylèneglycol (EDEG), les éthers de propylèneglycol, le dioxane et le toluène. D'une façon générale, le système solvant est avantageusement constitué d'un mélange d'un solvant apte à solubiliser les composés du palladium en association avec un solvant tel qu'un éther d'éthylèneglycol ou un éther de propylèneglycol. Un système solvant particulièrement préféré dans le cadre de la présente invention, notamment en raison de sa très faible toxicité, est constitué de diméthylsulfoxyde (DMSO) seul ou d'un mélange de diméthylsulfoxyde (DMSO) et de monoéthyl éther du diéthylèneglycol (EDEG). Ces composés peuvent être utilisés dans un rapport en volume compris entre 1:200 et 1:5, de préférence d'environ 1:10.
Selon un mode de réalisation particulier, la surface d'un substrat isolant comportant un oxyde de silicium ou un oxyde d’aluminium peut être activée avec un complexe du palladium tel qu’un complexe du palladium avec la diéthylène triamine, en utilisant l’aminopropyl-triméthoxy-silane comme liant organique bifonctionnel.
Le procédé de l’invention comprend une étape de métallisation du substrat d’oxyde minéral. Cette étape est réalisée après l’étape d’activation du substrat par un système complexe de palladium/ligand bifonctionnel, ou par dépôt de nanoparticules métalliques.
On utilisera de préférence un métal choisi parmi les métaux nobles et les métaux de transition, ainsi que leurs alliages. Le nickel est un exemple particulier de l’invention.
Les ions métalliques sont par exemple des ions nickel (II) ou des ions cobalt (II).
Le métal peut être allié à au moins un autre élément choisi parmi le phosphore et le bore. Un mode de réalisation particulier de l’invention utilise le nickel allié au bore.
Dans le cadre de la présente invention, le revêtement de la surface, éventuellement activée dans une étape préalable, est réalisé par la mise en contact de cette surface avec une solution liquide, de préférence aqueuse, contenant :
- au moins un sel métallique, de préférence en une concentration comprise entre 10-3M et 1 M ;
- un mélange d’agents réducteurs, de préférence en une quantité comprise entre 10-6M et 1 M ;
- un agent permettant d'ajuster et maintenir le pH à une valeur comprise entre 6 et 11, de préférence entre 8 et 10 ;
- un agent ayant un effet suppresseur pour les cavités verticales, de préférence en une concentration comprise entre 0.5 ppm et 100 ppm, et
- un agent ou un mélange d’agents ayant un effet suppresseur pour les cavités horizontales, de préférence en une concentration comprise entre 0.5 ppm et 100 ppm.
L’électrolyte contient éventuellement au moins un agent stabilisant des ions métalliques, de préférence en une quantité comprise entre 10-3M et 1 M.
La mise en contact de la solution électroless avec la surface est réalisée par exemple dans des conditions permettant la formation d'un film métallique présentant une épaisseur au moins égale à 5 nanomètres, par exemple dans des conditions permettant la formation d'un film métallique présentant une épaisseur d'au moins 30 nanomètres, de préférence comprise entre 30 nanomètres et 100 nanomètres, de préférence encore comprise entre 30 nanomètres et 200 nanomètres. Selon un mode de réalisation, l’épaisseur du film est au moins égale à la profondeur des cavités, préférence comprise entre 30 nanomètres et 100 nanomètres. Lorsque le substrat comprend des cavités horizontales débouchant sur une cavité verticale, le film métallique a avantageusement une épaisseur au moins égale à la profondeur des cavités horizontales et inférieure à la moitié du diamètre de la cavité verticale, de manière à ce que cette dernière ne soit pas remplie totalement.
Le sel métallique du métal précité est de préférence soluble dans l'eau et choisi dans le groupe constitué par l'acétate, l'acétylacétonate, l'hexafluoro- phosphate, le nitrate, le perchlorate, le sulfate ou le tétrafluoroborate dudit métal. Un sel métallique préféré, dans le cadre de la présente invention, est le sulfate de nickel hexahydraté.
Avantageusement, les agents réducteurs précités peuvent être choisis parmi les dérivés du phosphore et les dérivés du borane. Un dérivé du phosphore peut être l'acide hypophosphoreux ou un de ses sels, tandis qu’un dérivé du borane peut être choisi le diméthylaminoborane, le pyridine borane, le morpholène borane ou le terbutylamine borane.
Un mélange préféré d’agents réducteurs dans le cadre de la présente invention, comprend un dérivé du borane tel qu'en particulier le diméthyl-amino borane (DMAB) et un dérivé du phosphore tel qu'en particulier l’acide hypophosphoreux.
La nature et la quantité de l’agent stabilisant, lorsque celui-ci est présent, sont choisies pour complexer les ions métalliques dans la solution. La solution électroless contient de préférence des complexes d’un ion métallique et d’un ligand, encore appelé agent stabilisant. L'agent stabilisant des ions métalliques peut être choisi dans le groupe constitué par l'éthylène diamine, l'acide citrique, l'acide acétique, l'acide succinique, l'acide malonique, l'acide amino-acétique, l'acide malique ou un sel de métal alcalin de ces composés. Un agent stabilisant préféré, dans le cadre de la présente invention, est l'acide citrique, et forme des complexes avec les ions métalliques dans la solution.
La solution électroless aqueuse peut comprendre un agent permettant d'ajuster le pH à une valeur comprise entre 6 et 11. Lorsque que la solution contient des amines qui ne se complexent pas avec les ions métallique, on préfère que le pH de la solution soit choisi de telle façon que toutes les fonctions amines de ces amines ne sont pas protonées. Lorsque la solution contient une polyamine éventuellement à titre de suppresseur adapté aux cavités horizontales, par exemple une poly(éthylèneimine), le pH de la solution aqueuse ira de préférence de 8 à 10. Il peut être notamment compris entre 9.0 et 9.5. Un agent permettant d'ajuster le pH peut être choisi parmi l’aminoéthanol, la N-méthyl aminoéthanol et la N,N, diméthyl-aminoéthanol. Un agent permettant d'ajuster le pH préféré est le N-méthyl aminoéthanol.
Selon un mode de mise en œuvre de l’invention, la solution électroless contient un homopolymère ou copolymère de la poly(éthylèneimine), qui peut remplir la fonction de suppresseur apte à s’adsorber sur un oxyde minéral, et en particulier adapté sélectivement à des cavités verticales. On entend par « adapté sélectivement », un suppresseur qui n’est pas adapté à des cavités horizontales. Un agent ayant un effet suppresseur pour les cavités verticales peut également être choisi parmi les polymères et copolymères dérivés des chitosans, des poly(allyl-amine), des poly(vinyl-amine), des poly(vinyl-pyridine), des poly(amino-styrène), des poly(L-lysine), et les formes acides (ou protonés) de ces polymères.
On choisira par exemple une poly(éthylèneimine) linéaire avec une masse moléculaire moyenne en nombre Mncomprise entre 500 g/mol et 25 000 g/mol, qui comprend des motifs -(CH2-CH2-NH)-, ou une poly(éthylèneimine) ramifiée de masse moléculaire moyenne en nombre Mncomprise entre 500 g/mol à 70 000 g/mol qui comprend des motifs amine primaire, amine secondaire et amine tertiaire.
La poly(éthylèneimine) peut être une polyéthylèneimine de numéro CAS 25987-06-8, ayant par exemple une masse moléculaire moyenne en nombre Mncomprise entre 500 et 700 g/mole de référence 408719 commercialisée par la société Sigma-Aldrich, ou une poly(éthylèneimine) de numéro CAS 9002-98-6, ayant par exemple une masse moléculaire moyenne en nombre Mncomprise entre 500 et 700 g/mol de référence 02371 vendue par la société Polysciences, Inc.
Un agent préféré ayant un effet suppresseur sur les cavités verticales est une poly(éthylèneimine) branchée de masse Mn environ égale à 600 g/mol.
Des polyamines aliphatiques ayant une masse moléculaire inférieure à 500 g/mol peuvent être utilisée dans la solution électroless. Elles peuvent remplir la fonction de suppresseur apte à s’adsorber sur un oxyde minéral, et en particulier adapté sélectivement à des cavités horizotales, ou adapté sélectivement à des cavités ayant une dimension moyenne à leur ouverture inférieure à 1 micron. On entend par « adapté sélectivement », un suppresseur qui n’est pas adapté à des cavités ayant une dimension moyenne à leur ouverture supérieure à 1 micron.
Un agent, ou un mélange d’agents, ayant un effet suppresseur pour des cavités horizontales peut être choisi parmi les polyamines aliphatiques citées précédemment. On peut citer l'éthylènediamine, la diéthylènediamine, la triéthylènetétramine, la dipropylènetriamine, la 1,3 diaminopropane, 2-(Aminomethyl)-2-methyl-1,3-propanediamine, la N,N,N,N-Tetramethyl-1,3-butanediamine. On peut également utiliser comme agent suppresseur adapté aux cavités horizontales le 1,4,8,11-Tetraazacyclotetradecane ; un alcool aliphatique tels que les composés éthylène glycol, diéthylène glycol, triéthylène glycol, tetraéthylène glycol, propylène glycol, dipropylène glycol, tripropylène glycol, et tetrapropylène glycol ; ou un acide aminé (alanine ; arginine ; asparagine ; aspartate ou acide aspartique ; cystéine ; glutamate ou acide glutamique ; glutamine ; glycine ; histidine ; isoleucine ; leucine ; lysine ; méthionine ; phénylalanine ; proline ; pyrrolysine ; sérine ; thréonine ; tryptophane ; tyrosine ; valine). Un agent particulier ayant un effet suppresseur pour les cavités horizontales est la dipropylènetriamine.
D'une façon générale, la mise en contact du substrat avec la solution électroless peut être réalisée par trempage dans la solution décrite précédemment, à une température comprise entre 40°C et 90°C, de préférence à 70°C, pendant une durée de 30 s à 20 min, selon l'épaisseur souhaitée de la couche.
Selon un mode de réalisation avantageux, cette couche peut être recuite à une température comprise entre 200°C et 400°C, de préférence à 250°C, pendant une durée comprise entre 1 min et 30 min, de préférence environ 10 min, sous atmosphère inerte ou réductrice (4% hydrogène dans azote).
L’étape de dépôt de la couche métallique peut être réalisée dans différentes conditions. Par exemple, le substrat à revêtir peut être mis en rotation. Une recirculation de la solution électroless peut être imposée dans le réacteur. La mise en contact du substrat avec la solution électroless peut être réalisée par mouillage par pulvérisation de la solution à haute pression. D’autres moyens peuvent être utilisés de manière complémentaire en agitant par exemple le substrat et/ou la solution avec des ultrasons ou des mégasons. Dans tous les cas, la mise en contact peut être réalisée sous vide.
La présente invention porte également sur une méthode de fabrication d’une mémoire 3D-NAND. Il existe plusieurs méthodes de fabrication d'une mémoire 3D-NAND, selon l’ordre dans lequel les matériaux conducteur, les différents diélectriques et les zones de stockage des charges sont déposés.
Selon un mode de réalisation particulier de l’invention, la méthode de fabrication de mémoire 3D-NAND comprend :
- une étape de formation d’un empilement alternant des couches d’un premier matériau isolant et des couches d’un matériau sacrificiel, tel que SiN ou du polysilicium,
- une étape de gravure du matériau sacrificiel permettant la formation d’un substrat tel que décrit précédemment comprenant au moins deux séries de cavités horizontales débouchant sur une cavité verticale;
- une étape de dépôt sélectif d’un métal dans les cavités horizontales par un procédé électroless décrit précédemment, la cavité verticale n’étant pas remplie au cours de cette étape.
La cavité verticale peut avoir un diamètre moyen à l’ouverture allant de 80 nm à 150 nm, et une profondeur supérieure à 1 micron, et les cavités horizontales peuvent avoir une largeur moyenne selon un axe vertical inférieur au diamètre moyen à l’ouverture de la cavité verticale.
Par exemple, la méthode concerne une mémoire 3D NAND comprenant un substrat semi-conducteur définissant un plan horizontal, au moins un canal semi-conducteur disposé selon un axe vertical, et une pluralité de lignes remplies d’un métal conducteur, et ladite méthode comprend
- une étape de formation d’un empilement de couches parallèles au substrat comprenant au moins deux couches d’un matériau sacrificiel tel que SiN ou du polysilicium, séparées par un premier matériau isolant tel que SiO2, l’empilement ayant une surface verticale débouchant sur une cavité dont la plus grande dimension est selon un axe vertical,
- une étape de gravure sélective du matériau sacrificiel pour former au moins deux cavités horizontales débouchant sur une cavité dont l’axe est vertical;
- une étape de remplissage sélectif d’un métal dans les cavités horizontales par un procédé tel que décrit précédemment.
- une éventuelle étape de gravure contrôlée du métal déposé en excès à l’extérieur des cavités horizontales.
Le procédé de l’invention est particulièrement adapté pour la fabrication de 3D-NAND comprenant plus de 90 lignes horizontales de cellules mémoires, c’est-à-dire plus de 90 lignes de mot comprenant un métal conducteur. Le nombre de cavités d’une structure utilisée pour la fabrication d’une 3D NAND qui sont mises en contact avec la solution électroless (encore appelée électrolyte) décrite précédemment comprend par exemple un nombre de couche supérieur ou égal à une valeur choisie dans le groupe constitué par 32, 48, 64, 96, 128, 192, 256, de préférence 96 ou 128.
Dans le substrat, les cavités verticales ont notamment un diamètre moyen à l’ouverture inférieur à 1 micron, par exemple allant de 50 nm à 150 nm, et une profondeur supérieure à 1 micron, et les cavités horizontales ont une largeur moyenne selon un axe vertical inférieure à 100 nanomètres et une profondeur moyenne selon un axe horizontal inférieure à 100 nanomètres.
Un mode de réalisation particulier de l’invention est décrit dans les Figures 1A à 1C. Sur ces schémas simplifiés sont représentés uniquement quelques étages, sachant qu'une 3D NAND en comprend généralement plusieurs dizaines, en particulier 96, 128 ou 196, ce nombre de cellules correspondant à un nombre égal de couches de matériau isolant (dioxyde de silicium) alternant avec un nombre égal de couches de matériau conducteur (en particulier l’alliage nickel-bore).
Sur la Figure 1A, un substrat semi-conducteur comprend une base semi-conducteur 4 et un canal semi-conducteur 5 dont la partie basse est en contact avec la base 4 et comprend un matériau monocristallin, qui est de préférence en alignement épitaxial avec la base semi-conducteur 4.
Un empilement de couches, qui sont parallèles au substrat, comprennent au moins deux couches d’un matériau sacrificiel 1(on en a représenté ici quatre), séparées les unes des autres par au moins une couche d’un matériau isolant 2 tel que SiO2. Le matériau sacrificiel peut être du nitrure de silicium ou du polysilicium.
La première couche sacrificiel (celle située en partie inférieure de la Figure 1A) a une surface horizontale, qui est en contact avec la base 4, et une surface verticale, qui est séparée du canal semi-conducteur 5 par un anneau diélectrique 6.
Une zone de stockage de charges 8 est isolée d’un canal semi-conducteur 5 et de l’empilement par une zone isolante, comprenant de préférence une couche diélectrique de blocage 7 et une couche diélectrique tunnel 9. Dans le dispositif NAND, le canal semi-conducteur relie une région de source et une région de drain non représentées sur la Figure 1A. Les parois verticales respectives du canal semi-conducteur 5, de la couche diélectrique à effet tunnel 9, de la couche de stockage de charges 8 et de la couche diélectrique de blocage 7 sont parallèles.
La couche diélectrique de blocage 7 peut comprendre une seule couche de matériau diélectrique ou un empilement d'une pluralité de couches de matériau diélectrique. Dans un mode de réalisation, la couche diélectrique de blocage 7 comprend l'oxyde d'aluminium, l'oxyde de silicium, l'oxynitrure de silicium ou une combinaison de ceux-ci. L'épaisseur de la couche diélectrique 7 peut aller de 1 nm à 20 nm.
La zone de stockage de charges 8 peut être une couche continue ou un ensemble de parties discrètes. Sur la Figure 1A, la zone de stockage de charges 8 est représentée sous la forme d’une couche continue comprenant un matériau de piégeage de charges diélectrique, comme le nitrure de silicium. Dans un mode de réalisation non représenté, les couches de matériau sacrificiel 1 peuvent être en retrait latéral par rapport aux parois latérales des couches isolantes 2, et la couche de stockage de charge 8 est sous la forme d’une pluralité de parties espacées. La couche de stockage de charges 8 peut être formée d’un seul matériau ou comprendre un empilement de plusieurs matériaux de stockage de charges. L'épaisseur de la couche de stockage de charges 8 peut être dans une plage de 2 nm à 20 nm. La couche de stockage de charges 8 peut être formée, par exemple, par dépôt chimique en phase vapeur (CVD), dépôt de couche atomique (ALD), dépôt physique en phase vapeur (PVD). La couche de stockage de charges peut notamment contenir un métal comme le ruthénium, un siliciure de métal comme le siliciure de nickel et/ou un matériau semi-conducteur.
La couche diélectrique à effet tunnel 9 comprend au moins un matériau diélectrique tel que de l'oxyde de silicium, de l’oxyde d’aluminium, du nitrure de silicium, de l'oxynitrure de silicium. Dans un mode de réalisation, la couche diélectrique à effet tunnel 9 peut comprendre un empilement oxyde de silicium/oxynitrure de silicium/oxyde de silicium (ONO). L'épaisseur de la couche diélectrique à effet tunnel 9 peut aller de 2 nm à 20 nm.
Sur la Figure 1B, on a réalisé la gravure sélective des volumes de matériau sacrificiel 1 pour créer des cavités 3. Le processus de gravure, dans le cas où les couches de matériau sacrificiel 1 comprennent du nitrure de silicium, peut être réalisé par gravure humide en immergeant la structure dans un réservoir comprenant de l’acide phosphorique. Chaque cavité 3 peut être une cavité horizontale. On entend par cavité horizontale au sens de l’invention une cavité ayant une plus petite dimension située dans le plan de la Figure 1B, et une plus grande dimension située à l’intersection d’un plan perpendiculaire à ce dernier et d’un plan parallèle à la surface supérieure du substrat 4. Le ratio entre la plus grande dimension et la plus petite dimension de la cavité 3 est supérieur à 1 et peut atteindre 10, voir 100. Chaque cavité 3 peut être une cavité horizontale qui est remplie par un procédé électroless selon l’invention pour créer une ligne de mot d’un dispositif NAND tridimensionnelle monolithique.
Chaque cavité 3 est délimitée par une surface horizontale supérieure d'une couche isolante 2 sous-jacente, une surface horizontale inférieure d'une couche isolante 2 sus-jacente, et une surface verticale latérale d’un matériau diélectrique, de préférence le matériau de la couche diélectrique de blocage 7.
Dans une alternative de l’invention, une couche diélectrique de blocage 10 peut être formée dans les cavités 3, en particulier dans le cas non représenté sur la figure où la couche diélectrique de blocage 7 n’est pas rendue exposée après la gravure du matériau sacrificiel et la formation des cavités 3. Cette couche diélectrique de blocage 10 peut recouvrir toute la surface libre des couches de matériau isolant 2 (la surface horizontale sous-jacente, la surface horizontale sus-jacente et la surface verticale). La couche diélectrique de blocage 10 peut être constituée essentiellement d'oxyde d'aluminium ou de dioxyde de silicium, et son épaisseur peut aller de 1 nm à 15 nm, par exemple entre 2 et 6 nm.
Sur la Figure 1C, on remplit les cavités horizontales 3 avec du métal pour obtenir un empilement de couches conductrices. Préalablement au dépôt du métal, on peut activer la surface exposées des cavités 3 avec un métal noble en la mettant en contact avec une solution d’activation telle que décrite précédemment.
Les cavités 3 de préférence horizontales, sont remplies avec au moins une couche de métal 20, de préférence avec un seul métal ou un alliage de ce métal avec un élément non métallique, de préférence avec un alliage nickel-bore. La couche de métal remplit de préférence au moins le volume des cavités horizontales, et peut également recouvrir en tout ou partie les parois latérales des couches isolantes 2. Le dépôt des couches de métal 20 est réalisée par voie humide, en exposant le substrat à une solution électroless décrite précédemment. Selon un mode de réalisation, une surface composée de la surface libre des couches isolantes 2 et de la couche diélectrique de blocage 7 comprenant un oxyde minéral est mise en contact successivement avec la solution d’activation et la solution électroless décrites précédemment. Alternativement, l’étape d’activation et l’étape électroless sont mises en œuvre par mise en contact de la surface libre de la couche diélectrique de blocage 10 comprenant de préférence un oxyde minéral avec les solutions d’activation et électroless.
Selon une variante du procédé de l’invention, on interpose une couche d’un matériau barrière à la diffusion 21 (encore appelée couche barrière) entre les surfaces de la couche diélectrique de blocage 7 ou 10, et les couches de métal 20, dans une étape intermédiaire entre l’étape de formation des cavités 3, et l’étape de dépôt du métal 20. Le matériau barrière peut être déposé en une ou plusieurs étapes. La couche barrière 21 peut être constituée d’une seule couche d’un nitrure métallique, ou d’un empilement de plusieurs couches de matériaux différents, dont au moins une couche de nitrure métallique. Le nitrure métallique peut être TiN, TaN ou WN. Par exemple, on dépose une couche continue de nitrure de tantale ou de nitrure de titane ayant une épaisseur allant de 1 nm à 6 nm.
Le procédé de l’invention présente l’avantage de ne pas devoir nécessairement interposer une couche barrière 21 entre le diélectrique de blocage 7 ou 10, et le métal 20 remplissant les cavités 3. Ceci présente un avantage dans la mesure où les matériaux barrière tels que les nitrures métalliques ont une moins bonne conductivité que les métaux, et que l’ajout d’une couche barrière diminue l’espace des cavités disponible pour le remplissage avec le métal. Ne pas déposer une couche barrière 21 permet de créer des lignes conductrices de conductivité au moins égale voire plus élevée que celle des lignes de l’art antérieur. Au surplus, le dépôt d’un matériau barrière implique la réalisation d’une étape supplémentaire dans le procédé de fabrication de la NAND.
Selon un mode de réalisation préféré de l’invention, le dispositif de l’invention est obtenu par activation, à l’aide d’une solution aqueuse contenant un métal noble tel que le platine, d’une surface comprenant i) la surface d’un oxyde minéral de la couche diélectrique de blocage 7 ou 10, tel que SiO2 ou Al2O3, ii) la surface du substrat 4, et iii) la surface de l’anneau diélectrique 6. Cette activation est suivie de l’immersion de la structure comprenant les cavités 3, dans une solution contenant des ions nickel et un agent réducteur des ions nickel, de préférence un borane, et de préférence encore le diméthylamino borane, pour remplir les cavités 3 avec un alliage nickel-bore à titre de métal 20.
Dans le procédé de l’invention, il est avantageux de ne pas remplir la cavité verticale 30 pendant l’étape de remplissage des cavités horizontales 3.
La Figure 2 illustre un dispositif obtenu selon un procédé de l’art antérieur dans lequel le métal constituant les lignes conductrices est par exemple à base de tungstène. Ce procédé consiste à appliquer une couche barrière 21 afin d’éviter la diffusion du tungstène vers le diélectrique, par un procédé CVD ou ALD, sur la couche diélectrique de blocage 7 ou 10. La couche barrière 21 comprend un nitrure métallique tel que TiN, TaN ou W. Un exemple de couche barrière de l’art antérieur est constituée d’un empilement de trois couches successives : nitrure de titane/tungstène/nitrure de titane, chacune des trois couches pouvant avoir une épaisseur allant de 1 nm à 3 nm. Après dépôt de la couche barrière 21, les cavités horizontales 3 dont la surface est recouverte par la couche barrière 21 sont remplies avec du tungstène par CVD ou ADL pour former un dépôt métallique 23. Dans les mémoires NAND comprenant un nombre élevé de paires couches isolantes 2/couches métalliques 23, on observe des vides de matière 22 dans les couches métalliques, en partie à cause de la faible dimension d’ouverture des cavités 3 dont la surface a été recouverte d’une couche barrière 21.
L’invention vise également un électrolyte destiné au revêtement d’une surface d’un matériau diélectrique comprenant :
- au moins un sel métallique, de préférence en une concentration comprise entre 10-3M et 1 M ;
- un mélange d’agents réducteurs, le mélange représentant de préférence une quantité comprise entre 10-4M et 1 M ;
- un agent permettant d'ajuster et maintenir le pH à une valeur comprise entre 6 et 11, de préférence entre 8 et 10 ;
- au moins deux agents aptes à s’adsorber sur un oxyde métallique, en particulier un premier agent ayant un effet suppresseur, de préférence en une concentration comprise entre 0.5 ppm et 100 ppm et un deuxième agent ayant un effet suppresseur en une concentration comprise entre 0.5 ppm et 100 ppm.
Les caractéristiques qui ont été données pour décrire le procédé de métallisation s’appliquent à cet électrolyte.
Un électrolyte particulier comprend :
- entre 10-2 M et 1 M d’au moins un sel métallique d’ions nickel ou cobalt;
- entre 10-4 M et 1 M d’au moins un premier agent réducteur des ions nickel ou cobalt;
- entre 10 et 100 mg/l d’au moins un deuxième agent réducteur des ions nickel ou cobalt ;
- entre 1 et 5 mg/l d’au moins une première polyamine;
- de 1 à 100 mg/l, de préférence de 1 à 10 mg/l, d’au moins une deuxième polyamine aliphatique ayant une masse moléculaire inférieure à celle de la première amine.
Le premier agent réducteur et le deuxième agent réducteur peuvent être choisis parmi les agents réducteurs décrits plus haut.
Le ratio entre les ions métalliques et la deuxième polyamine est de préférence supérieur à 1.
Un électrolyte particulier de l’invention comprend entre 10-2 M et 1 M d’ions nickel, entre 10-4 M et 1 M de DMAB, entre 10 et 100 mg/l de H2PO3, entre 1 et 5 mg/l d’une PEI, de 1 à 100 mg/l, de préférence de 1 à 10 mg/l, de dipropylène triamine.
Dans un mode de réalisation particulier de l’invention le premier agent réducteur est de préférence le diméthyl-amino borane, et le deuxième agent réducteur est de préférence l’acide hypophosphoreux. Il a déjà été proposé dans la demande EP 2 705 172 A1 de déposer un alliage de nickel et de bore dans des puits verticaux dont le diamètre à l’ouverture est de l’ordre de 1 à 5 microns et la profondeur peut atteindre 30 microns environ. Or les inventeurs ont démontré que cet électrolyte de l’art antérieur ne permet pas de remplir simultanément des structures de géométrie différente telles que celles utilisées pour fabriquer des 3D-NAND. Il est démontré en particulier dans les exemples comparatifs ci-dessous qu’un électrolyte conforme à la demande EP 2 705 172 A1 ne permet pas d’obtenir un dépôt conforme au fond de structures dont l’ouverture peut être aussi faible sur 10 nm et dont la profondeur peut être aussi grande que 4 microns.
L’agent réducteur DMAB de l’art antérieur n’est pas assez rapide pour initier la réduction en bas et sur les côtés du puits et des étages. Les inventeurs ont trouvé de façon surprenant que le H3PO2 permet d’accélérer la croissance de l’alliage dans des structures difficilement accessibles et d’obtenir un dépôt conforme sans affecter la qualité de l’alliage.
La première polyamine et la deuxième polyamine peuvent être choisies parmi les polyamines décrites précédemment. Dans un mode de réalisation particulier, la première polyamine est une polyéthylèneimine de masse moléculaire allant de 500 g/mol à 25 000 g/mol, et la deuxième polyamine aliphatique peut être la dipropylène triamine.
Afin de privilégier le remplissage des cavités horizontales situées dans les étages par rapport à celui du puits ou de la tranchée principale dans une structure 3D-NAND, on préfère utiliser cette association particulière de deux polyamines aliphatiques. Il a en effet été démontré dans les exemples comparatifs ci-dessous, qu’en l’absence de dipropylène triamine, le dépôt métallique formé au fond des cavités n’est pas conforme, ce qui risque de poser des problèmes lors de l’étape ultérieure de gravure du métal déposé en excès en particulier au niveau des cavités verticales. Sans être lié par aucune théorie, on pense que l’association des deux polyamines favorise la croissance latérale du métal dans les étages de 30 nm de hauteur sans affecter la conformité (conformabilité) du dépôt dans la structure verticale qui a une ouverture de 100 nm environ. Il semblerait qu’une polyamine de masse moléculaire supérieure à 500 g/mol, utilisée seule, ne permet pas un remplissage sélectif, probablement en raison de son volume hydrodynamique et de sa faible vitesse de diffusion dans les étages.
Dans un mode de réalisation particulier, l’électrolyte comprend:
- au moins un sel métallique du nickel (II) en une concentration comprise entre 100 mM et 200 mM ;
– au moins un agent réducteur des ions nickel en une quantité comprise entre 400 mM et 550 mM ;
- un agent stabilisant, de préférence l’acide citrique en une quantité suffisante pour complexer les ions nickel;
- une poly(éthylèneimine) ayant une masse moléculaire en nombre Mn d’environ 600 g/mol, en une quantité de 1 à 5 mg/l,
– une polyamine aliphatique de masse moléculaire inférieure à 500 g/mol en une quantité allant de 1 à 100 mg/l, et
- un agent permettant d'ajuster le pH à une valeur allant de 9.0 à 9.5.
Dans ce mode de réalisation particulier, on peut utiliser deux agents réducteurs, dont le diméthyl-aminoborane en une concentration comprise entre 450 et 500 mM, et l’acide hypophosphoreux en une quantité allant de 10 à 100 mg/l.
L’électrolyte est préparé en amont de l’étape de métallisation, et s’il est nécessaire de stocker certains ingrédients qui le compose, on préfère préparer et stocker au moins deux solutions distinctes qui sont mélangées juste avant la mise en contact de la solution électroless avec le substrat. On pourra préparer et éventuellement conserver une première solution contenant l’ion métal et une deuxième solution contenant l’agent réducteur, l’ensemble des deux solutions comprenant tous les composés entrant dans la composition de l’électrolyte. Dans ce cas, on préfère que la deuxième solution contenant l’agent réducteur contienne également la polyamine ou les polyamines lorsqu’il y en a plusieurs. Les ions métal et l’agent réducteur sont de préférence conditionnés séparément pour être mis en présence au sein de la solution électroless, juste avant sa mise en contact avec le substrat. L’électrolyte de l’invention est de préférence préparé de façon extemporanée par mélange des deux solutions mentionnées précédemment.
Un troisième objet de l’invention est un dispositif 3D-NAND dans lequel le métal entrant dans la fabrication des lignes de mot comprend essentiellement un alliage de nickel avec au moins un élément choisi parmi le bore, le phosphore et le tungstène, l’élément pouvant représenter entre 1% et 10% atomique.
Selon un mode de réalisation particulier du dispositif 3D-NAND de l’invention, l’ensemble des canaux semi-conducteurs sont verticaux (vertical channel) et les grilles des cellules mémoires sont horizontales (horizontal gate): chaque canal est donc entouré par un empilement vertical de plusieurs cellules mémoires, et les grilles de contrôle (encore appelées lignes de mot) sont sous la forme de lignes horizontales. Dans ce mode d’intégration verticale, les cellules mémoires entourent le canal et sont dans une configuration dite GAA (Gate All Around).
Différents types de mémoires 3D NAND à intégration verticale sont connues de l’homme de l’art. On pourra citer sans limiter l’invention à ces catégories, les mémoires de référence commerciale BiCS® (Bit-Cost Scaling®), P- BiCS® (Pipe-shape Bit-Cost Scaling®), les mémoires d’un térabit en réseau de transistor de cellules (TCAT - Terabit Cell Array Transistor en anglais) et 3D V-NAND (Vertical NAND) dans lesquelles le stockage de l’information est réalisé grâce à un matériau de stockage de charge, qui est en général du nitrure de silicium. Un autre type de mémoire est la 3D V-FG (3D Vertical Floating Gate) dans laquelle le stockage des charges est assuré par une grille flottante.
Dans les technologies TCAT et V-NAND, les grilles de contrôle sont déposées en dernier ( Gate Last ou Gate replacement) ce qui nécessite l’utilisation de siliciure de nickel sacrificiel, ce dernier étant remplacé par la grille de contrôle (fine couche de métal) puis un remplissage de métal. Dans les technologies p-BICS et 3D V-FG, les grilles métalliques sont déposées en premier (Gate First).
Dans un mode de réalisation particulier de l’invention, le dispositif 3D-NAND est une mémoire 3D V-NAND.
Le dispositif NAND de l’invention, en particulier dans le cas d’une 3D V-NAND, peut comprendre, dans le diélectrique de grille, un matériau de haute constante diélectrique tel que l’alumine au lieu du dioxyde de silicium, pour optimiser les transferts de charge.
Le métal de remplissage (utilisé pour la création de ligne de mot) est de préférence constitué d’un alliage de nickel avec au moins un élément choisi parmi le bore, le phosphore et le tungstène, l’élément pouvant représenter entre 1% et 10% atomique. Selon un mode de réalisation de l’invention, le métal est constitué d’un alliage nickel-bore contenant, 6% atomique de bore.
Le dispositif peut être fabriqué selon divers procédés connus de l’homme du métier dans lesquels au moins une étape de dépôt de tungstène est remplacée par une étape de dépôt de nickel conforme au procédé de l’invention décrit précédemment.
L’invention est illustrée par les exemples suivants.
Exemple 1 :
Dans cet exemple, le substrat utilisé est un coupon de silicium de 4 cm x 4 cm de côté et 750 µm d’épaisseur, possédant des cavités verticales avec une ouverture d’environ 100 nm et de hauteur d’environ 4 micromètres, et des cavités horizontales de 30 nm de hauteur et de 50 nm de profondeur, le tout recouvert d’une couche d’alumine (Al2O3) ayant une épaisseur d’environ 5 nm. Sur la Figure 6, sont représentées la dimension (c) correspondant à la dimension moyenne de l’ouverture des cavités horizontales, la dimension (a) qui correspond à la hauteur des couches de matériau isolant, et la dimension (b) qui est égale à l’épaisseur de la couche d’alumine.
a) Nettoyage de la surface des cavités :
Le coupon est nettoyé selon la nature chimique du substrat. Après cette étape de nettoyage, le coupon est rincé abondamment à l’eau déionisée, plongé dans un bécher rempli d’eau déionisée soumis à des ultrasons (40 kHz) pendant 2 minutes. Le coupon est enfin retiré du bécher, rincé abondamment à l’eau déionisée et séché dans un four à 100°C pendant 10 minutes.
b) Activation de la surface des cavités :
b1) Préparation de la solution d’activation :
Dans un bécher, 350 microlitres de (3-aminopropyl)-triméthoxy-silane (APTMS) et 15 mg de Pd(En)Cl2 sont dissouts dans 80 ml de DMSO sec (maximum 50 ppm H2O).
b2) Traitement d’activation de la surface du substrat :
Le coupon préparé à l’étape a1) est immergé dans le bécher comprenant la solution d’activation préparée en b1) et le tout est soumis à un vide rapide et suffisant pour évacuer l’air enfermé dans les cavités de la structure. Pour cela, le bécher est introduit dans un dessiccateur, lui-même branché à une pompe à palettes et l’ensemble est soumis au vide pendant environ 2 minutes. Après retour à pression ambiante, le mélange liquide contenant le coupon est chauffé à 65°C pendant 20 minutes. Le coupon est retiré de la solution, rincé abondamment à l’eau déionisée, plongé dans un bécher rempli d’eau déionisée soumis à des ultrasons (40 kHz) pendant 30 secondes. Le coupon est enfin retiré du bécher, rincé abondamment à l’eau déionisée.
c) Déposition d’une couche de métal NiB par électroless :
c1) Préparation préliminaire de la solution électroless :
Dans un récipient de 1 litre et un minimum d’eau désionisée sont introduits dans l’ordre, 31.11g de sulfate de nickel hexahydraté (0.118 moles), 44.67 g d’acide citrique (0.232 moles), 52,26 g de N-méthyl aminoéthanol (0.700 moles), 2.5 ppm de polyéthyleneimine (PEI) avec Mn = 600 g/mole, 55 ppm d’acide hypophosphoreux et 6 ppm de dipropylènetriamine. Le pH final a été ajusté à 9,3 avec la N-méthyl-aminoéthanol et le volume total a été ajusté à 1 litre avec de l’eau désionisée.
A neuf volumes de la solution précédente, juste avant l’étape suivante, un volume d’une solution réductrice est ajouté. Cette dernière comprend 28 g/l de diméthyl-amino borane (DMAB; 0.475 moles) et 60.00 g de N-méthyl aminoéthanol (0.798 moles).
c2) Formation de la couche d’alliage NiB sur la couche d’alumine :
Une couche d’alliage de nickel-bore a été déposée sur la surface du substrat traité dans l’étape b) en l’immergeant tout d’abord dans un bécher d’eau déionisée. Ce dernier est soumis à un vide rapide et suffisant pour évacuer l’air enfermé dans les cavités de la structure. Pour cela, le bécher est introduit dans un dessiccateur, lui-même branché à une pompe à palettes et l’ensemble est soumis au vide pendant environ 2 minutes. Après retour à pression ambiante, le coupon est rapidement trempé dans la solution d’électroless préparée auparavant et portée à 65°C, pour une période de 30 secondes à 9 minutes, selon l’épaisseur finale désirée et le dimensionnement des structures traitées. Une couverture métallique grise et brillante est alors observable sur le coupon. Le coupon est retiré de la solution, rincé abondamment à l’eau déionisée, plongé dans un bécher rempli d’eau déionisée soumis à des ultrasons (40 kHz) pendant 30 secondes. Le coupon est enfin retiré du bécher, rincé abondamment à l’eau déionisée et séché sous un flux d’azote. Le coupon est soumis à un recuit thermique rapide (en anglais : Rapid Thermal Annealing ; RTA) à 250°C pendant dix minutes sous atmosphère réductrice (4% hydrogène dans azote). L’opération peut être effectuée avec un four tubulaire ou une plaque chauffante.
d) Propriétés du dépôt métallique remplissant les cavités
Après recuit thermique du coupon obtenu à l’issue de l’étape c2), on observe que toutes les cavités horizontales sont remplies avec un alliage nickel-bore sans vide de matière, et la cavité verticale n’est pas totalement remplie (voir la Figure 5).
e) Réalisation d’un profil EELS : propriétés barrière du métal
Le coupon obtenu à l’issue de l’étape c2) est soumis à un nouveau recuit thermique à 800°C pendant une minute sous atmosphère réductrice (4% hydrogène dans azote) pour simuler les transformations qu’il pourrait subir au cours de l’ensemble des étapes de fabrication d’une mémoire 3D-NAND au stade industriel. Le profil EELS (présenté à la Figure 3) montre que l’alliage nickel-bore ne diffuse pas dans le SiO2. Le métal déposé selon le procédé de l’invention permet de supprimer l’étape de dépôt d’une couche barrière de quelques nanomètres qu’il est nécessaire d’intercaler entre le diélectrique et le métal remplissant les cavités pour fabriquer les mémoires 3D-NAND de l’art antérieur.
f) Evaluation du cintrage du wafer induit par un film métallique
Dans le cadre de l’invention, le cintrage engendré par un dépôt de 50 nm de NiB recuit à 400°C pendant 2 heures ne perturbe pas la planéité du wafer. La contrainte exercée par la couche de NiB est évaluée à 825 MPa, tandis qu’elle est supérieure à 2 GPa pour une couche de tungstène-CVD W d’épaisseur équivalente. Ceci est illustré sur la Figure 4.
Exemple 2 :
On a reproduit l’Exemple 1 à la différence près que, dans l’étape c1), les 55 ppm d’acide hypophosphoreux n’ont pas été ajoutés. Les cavités horizontales sont recouvertes d’une fine couche d’alliage NiB comme présenté sur le Figure 6.

Claims (13)

  1. Procédé de métallisation en phase solvant d’un substrat semiconducteur destiné à la fabrication d’une mémoire 3D-NAND, ledit substrat définissant un plan horizontal et possédant au moins deux séries de cavités horizontales débouchant sur une cavité verticale, lesdites cavités définissant une surface comprenant au moins une zone d’un oxyde minéral, ledit procédé de métallisation comprenant
    - une étape d’activation de la zone d’oxyde minéral par mise en contact de la surface avec une solution d’activation comprenant au moins un complexe du palladium, au moins un composé organo-silane et au moins un solvant, suivie de
    - une étape de dépôt d’un métal, sur la zone d’oxyde minéral activée, par mise en contact de la surface des cavités, en l’absence de polarisation, avec une solution électroless comprenant des ions métalliques, au moins un agent réducteur des ions métalliques, au moins un premier suppresseur adapté aux cavités horizontales et au moins un deuxième suppresseur adapté à la cavité verticale.
  2. Procédé de métallisation selon la revendication 1, caractérisé en ce que les ions métalliques sont des ions nickel (II) ou des ions cobalt (II).
  3. Procédé de métallisation selon la revendication 1, caractérisé en ce que le premier suppresseur est une polyamine aliphatique de masse moléculaire inférieure à 500 g/mol.
  4. Procédé de métallisation selon la revendication 1, caractérisé en ce que le premier suppresseur est la dipropylène triamine.
  5. Procédé de métallisation selon la revendication 1, caractérisé en ce que le deuxième suppresseur est une polyéthylèneimine de masse moléculaire en nombre supérieure ou égale à 500 g/mol.
  6. Procédé métallisation selon la revendication 1, caractérisé en ce que l’agent réducteur est l’acide hypophosphoreux.
  7. Procédé de métallisation selon la revendication 6, caractérisé en ce que la solution électroless contient au moins deux agents réducteurs, un premier agent réducteur étant l’acide hypophosphoreux, et un deuxième agent réducteur étant le diméthylamino borane.
  8. Procédé de métallisation selon la revendication 1, caractérisé en ce que la concentration en ions métalliques est entre 10-3 M et 1 M et la concentration en premier suppresseur va de 5 mg/l à 100 mg/l.
  9. Procédé de métallisation selon la revendication 1, caractérisé en ce que les cavités horizontales ont un diamètre moyen à l’ouverture allant de 10 à 50 nm et une profondeur allant de 30 à 80 nm.
  10. Procédé de métallisation selon la revendication 1, caractérisé en ce que l’oxyde minéral est constitué de SiO2 et/ou de Al2O3.
  11. Procédé de métallisation selon l’une des revendications 1 à 10, caractérisé en ce que le substrat est obtenu par une étape de formation d’un empilement alternant des couches d’un premier matériau isolant (2) et des couches d’un matériau sacrificiel (1), tel que SiN ou du polysilicium, et une étape de gravure du matériau sacrificiel (1).
  12. Procédé de métallisation selon la revendication 11, caractérisé en ce que la cavité verticale (30) a un diamètre moyen à l’ouverture allant de 80 nm à 150 nm, et une profondeur supérieure à 1 micron, et que les cavités horizontales (3) ont une largeur moyenne selon un axe vertical inférieur au diamètre moyen à l’ouverture de la cavité verticale (30) .
  13. Dispositif 3D-NAND dans lequel le métal entrant dans la fabrication des lignes de mot comprend essentiellement un alliage de nickel avec au moins un élément choisi parmi le bore, le phosphore et le tungstène, l’élément pouvant représenter entre 1% et 10% atomique.
FR2004260A 2020-04-29 2020-04-29 Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND Active FR3109840B1 (fr)

Priority Applications (7)

Application Number Priority Date Filing Date Title
FR2004260A FR3109840B1 (fr) 2020-04-29 2020-04-29 Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND
FR2100492A FR3109839A1 (fr) 2020-04-29 2021-01-19 Méthode de fabrication de 3D-NAND mettant en œuvre un alliage de nickel ou de cobalt
EP21721551.6A EP4143882A1 (fr) 2020-04-29 2021-04-28 Procédé de fabrication de non-et 3d avec un alliage de nickel ou de cobalt
KR1020217033149A KR20210150415A (ko) 2020-04-29 2021-04-28 니켈 또는 코발트 합금을 사용한 3d nand 제조 방법
CN202180046309.2A CN116134980A (zh) 2020-04-29 2021-04-28 使用镍或钴合金制造3d nand的方法
PCT/EP2021/061174 WO2021219744A1 (fr) 2020-04-29 2021-04-28 Procédé de fabrication de non-et 3d avec un alliage de nickel ou de cobalt
TW110115684A TW202208680A (zh) 2020-04-29 2021-04-29 使用鎳或鈷合金製造三維nand之方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2004260A FR3109840B1 (fr) 2020-04-29 2020-04-29 Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND
FR2004260 2020-04-29

Publications (2)

Publication Number Publication Date
FR3109840A1 true FR3109840A1 (fr) 2021-11-05
FR3109840B1 FR3109840B1 (fr) 2022-05-13

Family

ID=72266406

Family Applications (2)

Application Number Title Priority Date Filing Date
FR2004260A Active FR3109840B1 (fr) 2020-04-29 2020-04-29 Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND
FR2100492A Pending FR3109839A1 (fr) 2020-04-29 2021-01-19 Méthode de fabrication de 3D-NAND mettant en œuvre un alliage de nickel ou de cobalt

Family Applications After (1)

Application Number Title Priority Date Filing Date
FR2100492A Pending FR3109839A1 (fr) 2020-04-29 2021-01-19 Méthode de fabrication de 3D-NAND mettant en œuvre un alliage de nickel ou de cobalt

Country Status (6)

Country Link
EP (1) EP4143882A1 (fr)
KR (1) KR20210150415A (fr)
CN (1) CN116134980A (fr)
FR (2) FR3109840B1 (fr)
TW (1) TW202208680A (fr)
WO (1) WO2021219744A1 (fr)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202338155A (zh) * 2022-02-07 2023-10-01 美商麥克達米德恩索龍股份有限公司 用來製造半導體裝置之以鎳或鈷合金進行金屬化的方法
TW202403100A (zh) 2022-03-30 2024-01-16 法商亞凡尼公司 用於製造半導體裝置之以鎳或鈷合金進行金屬化的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110149A1 (en) * 2003-10-17 2005-05-26 Tetsuya Osaka Semiconductor multilayer wiring board and method of forming the same
WO2010001054A2 (fr) 2008-07-01 2010-01-07 Alchimer Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants
US20100207185A1 (en) * 2009-02-16 2010-08-19 Lee Sunwoo Nonvolatile Memory Device and Method of Manufacturing the Same
FR2950063A1 (fr) 2009-09-11 2011-03-18 Alchimer Solution et procede d'activation de la surface d'un substrat semi-conducteur
FR2950634A1 (fr) 2009-09-30 2011-04-01 Alchimer Solution et procede d'activation de la surface oxydee d'un substrat semi-conducteur
EP2705172A2 (fr) 2011-05-05 2014-03-12 Alchimer Procédé de dépôt de couches métalliques à base de nickel ou de cobalt sur un substrat solide semi-conducteur et trousse pour application dudit procédé
EP2714807A1 (fr) * 2011-06-01 2014-04-09 Basf Se Composition pour un électroplaquage métallique comprenant un additif pour un remplissage de haut en bas de trous traversant le silicium et caractéristiques d'interconnexion
US20200035553A1 (en) * 2017-03-09 2020-01-30 Tokyo Electron Limited Method for manufacturing a contact pad, method for manufacturing a semiconductor device using same, and semiconductor device
CN110289265B (zh) * 2019-06-28 2020-04-10 长江存储科技有限责任公司 3d nand存储器的形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200707640A (en) * 2005-03-18 2007-02-16 Applied Materials Inc Contact metallization scheme using a barrier layer over a silicide layer

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110149A1 (en) * 2003-10-17 2005-05-26 Tetsuya Osaka Semiconductor multilayer wiring board and method of forming the same
WO2010001054A2 (fr) 2008-07-01 2010-01-07 Alchimer Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants
US20100207185A1 (en) * 2009-02-16 2010-08-19 Lee Sunwoo Nonvolatile Memory Device and Method of Manufacturing the Same
FR2950063A1 (fr) 2009-09-11 2011-03-18 Alchimer Solution et procede d'activation de la surface d'un substrat semi-conducteur
FR2950634A1 (fr) 2009-09-30 2011-04-01 Alchimer Solution et procede d'activation de la surface oxydee d'un substrat semi-conducteur
EP2705172A2 (fr) 2011-05-05 2014-03-12 Alchimer Procédé de dépôt de couches métalliques à base de nickel ou de cobalt sur un substrat solide semi-conducteur et trousse pour application dudit procédé
EP2714807A1 (fr) * 2011-06-01 2014-04-09 Basf Se Composition pour un électroplaquage métallique comprenant un additif pour un remplissage de haut en bas de trous traversant le silicium et caractéristiques d'interconnexion
US20200035553A1 (en) * 2017-03-09 2020-01-30 Tokyo Electron Limited Method for manufacturing a contact pad, method for manufacturing a semiconductor device using same, and semiconductor device
CN110289265B (zh) * 2019-06-28 2020-04-10 长江存储科技有限责任公司 3d nand存储器的形成方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
CHEMICAL ABSTRACTS, Columbus, Ohio, US; abstract no. 25987-06-8
ZHANG JUNHONG ET AL: "Preparation and properties of electroless deposited NiB as barrier layer", 2014 JOINT IEEE INTERNATIONAL SYMPOSIUM ON THE APPLICATIONS OF FERROELECTRIC, INTERNATIONAL WORKSHOP ON ACOUSTIC TRANSDUCTION MATERIALS AND DEVICES & WORKSHOP ON PIEZORESPONSE FORCE MICROSCOPY, IEEE, 12 May 2014 (2014-05-12), pages 320 - 323, XP032655495, DOI: 10.1109/ISAF.2014.6917873 *

Also Published As

Publication number Publication date
FR3109839A1 (fr) 2021-11-05
FR3109840B1 (fr) 2022-05-13
KR20210150415A (ko) 2021-12-10
TW202208680A (zh) 2022-03-01
WO2021219744A1 (fr) 2021-11-04
EP4143882A1 (fr) 2023-03-08
CN116134980A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
EP2254146B1 (fr) Structure semiconductrice et procédé de réalisation d'une structure semiconductrice
CA2728498C (fr) Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants
FR3109840A1 (fr) Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND
JP2017092475A (ja) SiOCN薄膜の形成
FR2900276A1 (fr) Depot peald d'un materiau a base de silicium
FR2901406A1 (fr) Processus d'amelioration de la formation d'un couvercle de ligne en cuivre
EP3502049B1 (fr) Procede de realisation d'un dispositif semi-conducteur comprenant une ou plusieurs nanostructures
FR2950634A1 (fr) Solution et procede d'activation de la surface oxydee d'un substrat semi-conducteur
WO2013109381A1 (fr) Dépôt de couche moléculaire de carbure de silicium
CA2885231A1 (fr) Electrolyte et procede d'electrodeposition de cuivre sur une couche barriere
FR3061601A1 (fr) Soltion d'electrodeposition de cuivre et procede pour des motifs de facteur de forme eleve
TWI814844B (zh) 在被處理基板形成矽膜之方法
EP2959036B1 (fr) Procédé de formation d'un siliciure métallique a l'aide d'une solution contenant des ions or et des ions fluor
EP2842179B1 (fr) Procédé de dépôt de nanoparticules sur un substrat d'oxyde métallique nanostructuré
FR3045674A1 (fr) Procede de metallisation d'un substrat semi-conducteur avec du cuivre mettant en oeuvre un siliciure de cobalt ou de nickel
FR3112559A1 (fr) Electrolyte et dépôt d’une couche barrière au cuivre dans un procédé Damascène
EP1396882A2 (fr) Procédé de réalisation d'un composant électronique intégré et dispositif électrique incorporant tel composant
WO2023150370A1 (fr) Procédé de métallisation par un alliage de nickel ou de cobalt pour la fabrication de dispositifs à semi-conducteurs
TW202403100A (zh) 用於製造半導體裝置之以鎳或鈷合金進行金屬化的方法
EP2319956B1 (fr) Métallisation d'une zone en silicium poreux par réduction in situ et application à une pile à combustible
FR2961220A1 (fr) Composition d'electrodeposition de cuivre et procede de remplissage d'une cavite d'un substrat semi-conducteur utilisant cette composition
FR3124197A1 (fr) Electrolyte et procédé d'électrodéposition de cobalt et de graphène
FR3119848A1 (fr) Electrolyte et Procédé d’électrodéposition de cobalt
FR3115046A1 (fr) Procédé pour la fabrication d’une mémoire 3D-NAND
TW202245132A (zh) 形成擴散阻障之方法及溼化學組成物

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20211105

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5