[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN116134980A - 使用镍或钴合金制造3d nand的方法 - Google Patents

使用镍或钴合金制造3d nand的方法 Download PDF

Info

Publication number
CN116134980A
CN116134980A CN202180046309.2A CN202180046309A CN116134980A CN 116134980 A CN116134980 A CN 116134980A CN 202180046309 A CN202180046309 A CN 202180046309A CN 116134980 A CN116134980 A CN 116134980A
Authority
CN
China
Prior art keywords
metal
nickel
substrate
layer
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180046309.2A
Other languages
English (en)
Inventor
D·苏尔
V·梅威尔莱克
M·蒂亚姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MacDermid Enthone Inc
Original Assignee
MacDermid Enthone Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MacDermid Enthone Inc filed Critical MacDermid Enthone Inc
Publication of CN116134980A publication Critical patent/CN116134980A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1607Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1608Process or apparatus coating on selected surface areas by direct patterning from pretreatment step, i.e. selective pre-treatment
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1603Process or apparatus coating on selected surface areas
    • C23C18/1607Process or apparatus coating on selected surface areas by direct patterning
    • C23C18/1612Process or apparatus coating on selected surface areas by direct patterning through irradiation means
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/1601Process or apparatus
    • C23C18/1633Process of electroless plating
    • C23C18/1646Characteristics of the product obtained
    • C23C18/165Multilayered product
    • C23C18/1653Two or more layers with at least one layer obtained by electroless plating and one layer obtained by electroplating
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18Pretreatment of the material to be coated
    • C23C18/1851Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material
    • C23C18/1872Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment
    • C23C18/1875Pretreatment of the material to be coated of surfaces of non-metallic or semiconducting in organic material by chemical pretreatment only one step pretreatment
    • C23C18/1879Use of metal, e.g. activation, sensitisation with noble metals
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/32Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31Coating with metals
    • C23C18/32Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C23C18/36Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents using hypophosphites
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper

Landscapes

  • Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemically Coating (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及一种使半导体衬底金属化的工艺,特别是用于制造3DNAND存储器。该金属化工艺包括用贵金属如钯来活化介电材料表面的步骤,然后是使用包含金属离子的溶液通过无电工艺沉积镍或钴合金的步骤。

Description

使用镍或钴合金制造3D NAND的方法
技术领域
本发明涉及半导体领域,尤其涉及三维器件,例如三维垂直NAND存储器。
背景技术
3D NAND存储器件由半导体衬底和由无机介电质制成的绝缘材料层组成,在该半导体衬底上布置有交替的导电材料层的堆叠,称为“字线”,其本质上是金属的。在器件的侧面,该堆叠可以蚀刻成“阶梯”图案,各层的长度和各层的数量在向上的方向上从一级到下一级递减。
在层数最大的区域中,导体/绝缘体堆叠在其整个高度上穿有多晶硅半导体通道。由隧道介电质(通常为SiO2)、电荷存储材料(如氮化硅)和无机氧化物阻挡介电质组成的衬垫插入到每个半导体通道和导体/绝缘体堆叠之间,以创建三维存储单元阵列,每个单元位于通道与字线的交叉点。
NAND存储器的制造商正在寻求通过增加字线的数量和存储单元的数量来增加NAND闪存的存储容量。但随着堆叠高度的增加,会出现重大挑战。事实上,随着层数的增加,它们的厚度必须减小。
在目前的制造工艺中,字线是通过同时填充几行由绝缘层隔开的细长水平空腔来创建的,最常用的导电材料是钨。钨通常分两步沉积:原子层沉积(ALD)步骤以创建薄的附着层,然后是化学气相沉积(PECVD)步骤以完全填充空腔。然而,堆叠越往下,完全填满它们就越困难。当要制造的字线更薄并且空腔开口更小时,此问题会被放大。结果,在钨沉积物中形成材料空洞,导致导电性损失和存储故障。这种填充技术已显示出其局限性,尤其是对于包含96或128条字线的堆叠而言。
此外,现有技术的气相沉积工艺往往会使硅试样变形并导致其在工艺结束时的退火后弯曲。为避免这种变形,已有建议通过等离子体增强化学气相沉积(PECVD)工艺在晶圆背面(正面被堆叠覆盖)沉积一层,然后进行EOS
Figure BDA0004023657060000021
蚀刻。但是这种方法的缺点是在存储器件的制造工艺中增加了至少两个步骤,并且需要在后续步骤中控制背面的处理而不损坏正面。
因此,首先需要提供一种改进的3D NAND存储器,特别是制造一种3D NAND存储器,其字线具有比现有技术相同级数的字线更高的导电性,导电性的增加是通过调整以下两个参数中的至少一个来实现的:减少线路中的材料空隙和/或优化可用于创建线路的导体体积。
在现有技术中,特别是当字线基于钨时,有必要在金属线与阻挡介电质(通常是SiO2,可选地与氧化铝Al2O3结合)之间插入一个薄层,即所谓的“屏障”材料,它可以防止金属中所含的元素向介电质迁移。屏障材料层减少了对于金属可用的空间,强加了要填充的空间的高度。插入到多晶硅沟道与钨线之间的现有技术的材料组合的例子是:polySi/SiO/SiN/SiO2/Al2O3/TiN/W。为创建字线而沉积的连续层数的倍增大大限制了钨导体的体积。此外,额外材料的沉积增加了存储器件的制造步骤。
因此,仍然需要提供一种用于制造诸如3D NAND存储器的半导体器件的方法,其包括更少的步骤,特别是更少的用于在半导体沟道与导电金属之间沉积材料的步骤。
在3D NAND存储器件中,多晶硅沟道与铜位线之间也存在接触点。与上面提到的字线一样,接触件通常由钨制成,并且还需要在接触件与多晶硅之间插入一层薄薄的所谓“屏障材料”。还需要在铜位线与钨接触件之间插入屏障材料。因此,与制作字线相关的问题在制作接触件和位线时也适用。因此,仍然需要制造一种3D NAND存储器,其中通过限制或消除诸如氮化钛和氮化钽的屏障材料的使用来提高字线与位线之间的导电性。
发明内容
本发明通过用包含选自硼、磷、钨或其混合物的元素的镍或钴合金代替现有技术中用于制造3D NAND器件的金属例如钨来响应这些不同的需求。
本发明还通过提供制造3D NAND存储器的工艺来响应这些不同的需求,其中在创建字线、位线或半导体沟道与位线之间的接触件的阶段沉积导电金属的步骤使用湿法工艺,而现有技术只能通过干法工艺获得。特别地,导电金属的沉积步骤分两步进行:第一步包括用贵金属对无机氧化物进行表面活化,然后是第二步包括通过使所述表面在没有极化的情况下与包含金属离子和该金属离子的还原剂的无电溶液接触以在活化的无机氧化物上沉积金属。
该工艺包括通过无电工艺(没有衬底的电极化)沉积镍和硼合金。本发明的方法具有通过使用含水电解质的湿法工艺而不是如现有技术中的干法工艺来生产金属沉积物的特定特征。本发明的方法使得用大量线填充结构成为可能。在此工艺中观察到的特定填充动力学允许金属生长速率适应这些新维度。该结果尤其是通过进入电解质组成的化学物质的性质获得的。
本发明的方法使得可以将金属层直接沉积在无机介电材料上。本发明的方法还可以避免屏障层的沉积,屏障层通常是氮化钛或氮化钽,更常见的是氮化钛。不使用屏障材料有两个优点:在不降低金属线导电性的情况下消除工艺中的一个步骤。发明人发现镍硼合金不会扩散到介电质中。代替钨用作导体的镍硼合金不仅具有屏障性能,而且导电性也高于钨。
详细说明
因此,本发明提供了一种用于制造3D NAND存储器的方法,该方法包括至少一个在溶剂相中对无机氧化物表面进行有选择金属化的工艺,该金属化通过沉积镍或钴与选自硼、磷和钨的元素的合金来进行,所述金属化工艺包括:
-用贵金属活化无机氧化物表面的步骤,所述活化步骤之后是
-在没有极化的情况下使所述表面与无电溶液接触的步骤,该无电溶液包含镍或钴金属离子、包含选自硼、磷和钨的至少一种元素的至少一种用于该金属离子的还原剂和多胺,以形成镍或钴合金沉积物。
“合金”是指一种固溶体,其中元素均匀分散在镍或钴中。
合金沉积步骤可以有利地通过使无机氧化物表面经受超声波来进行。选自硼、磷和钨的元素优选在合金中占1至10原子%。金属沉积物优选由镍与选自硼、磷和钨中的至少一种元素的合金组成,其中该元素可以为1原子%至10原子%。根据本发明的一种实施方案,金属由含有6原子%硼的镍-硼合金组成。
与无电溶液接触的无机氧化物可以是SiO2或Al2O3
镍或钴合金沉积物可以在3D NAND存储器制造工艺的各个阶段形成。例如,沉积合金以形成字线,形成多晶硅沟道与位线之间的接触件,或形成位线的屏障层。
贵金属可以是钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、铂(Pt)、金(Au)或银(Ag)。在一种特定的实施方案中,用于活化无机氧化物表面的贵金属是钯。
本发明的另一个目的是一种3D NAND器件,其包含镍或钴与选自硼、磷和钨中的至少一种元素的合金,该器件可以通过上述任何方法制造。
本申请还描述了一种用于使半导体衬底金属化的工艺,所述衬底包括至少一个开口在竖直空腔上的水平空腔,水平空腔具有比竖直空腔小的开口尺寸,这些空腔限定出包含无机氧化物的至少一个区域的表面,所述金属化工艺包括有选择活化无机氧化物表面的步骤,接着是通过在没有极化的情况下使所述表面与无电溶液接触而在活化的无机氧化物表面上沉积金属的步骤,该无电溶液包含金属离子、此类离子的还原剂、适用于水平空腔的抑制剂和适用于竖直空腔的抑制剂。
本发明还提供了一种用于填充开口尺寸小于1微米甚至100nm的空腔的电解质。
本发明还提供了一种用于制造3D NAND存储器的电解质。这种电解质可以在尺寸和浮凸方面具有非常不同形貌的衬底上形成金属沉积物。因此,不必根据要覆盖的起始衬底使用不同的金属化技术:这简化了存储器件的制造工艺。特别地,该电解质允许包含多个具有不同尺寸的空腔的复杂衬底——特别是在开口处具有不同宽度(或尺寸)——同时填充所有空腔,并使用包含金属离子和用于金属离子的还原剂的单一溶液离子在空腔中沉积金属。该工艺可以在具有非常不规则的形貌浮凸的表面上获得没有材料缺陷的金属沉积物。
本发明导致具有优异的层间粘合力的介电质/金属多层结构。
本发明的电解质和金属化工艺还可以在复杂的几何形状上形成均匀品质的金属沉积物。由于在导电金属和介电质之间消除了现有技术中确保器件正常运行所必需的屏障层,因此器件中导线网络的导电性得到了改善。
附图说明
图1显示了根据现有技术的3D NAND存储器的示意性部分。
图2A显示了用于实施现有技术的金属化工艺或根据本发明的金属化工艺以产生字线的衬底。
图2B显示了蚀刻图2A的衬底的步骤。
图2C显示了覆盖有通过实施根据本发明的金属化工艺获得的镍或钴合金的衬底。
图2D显示了通过实施根据本发明的金属化工艺获得的3D NAND器件的镍或钴合金字线。
图3显示了沿现有技术的3D NAND器件的图1的轴线B-B’的截面。
图4A显示了待通过本发明的工艺用镍或钴合金来金属化的衬底。
图4B显示了图4A的衬底,该衬底已经根据本发明的工艺被金属化以获得填充空腔以形成字线的镍或钴合金的沉积物。
图5显示了图4A的衬底,该衬底已经根据本发明的工艺被金属化以获得覆盖空腔壁而不填充空腔的镍或钴合金的沉积物。
图6显示了根据本发明的工艺或根据现有技术的工艺用于制造外围接触件的衬底。
图7显示了图6的衬底,该衬底已经在金属化的上游被蚀刻。
图8显示了根据本发明的工艺用镍或钴合金来金属化的图7的衬底。
图9显示了根据现有技术的工艺用屏障材料和钨来金属化的图7的衬底。
图10显示了根据本发明的工艺或现有技术的工艺用于制造半导体沟道与位线之间的接触件的衬底。
图11显示了图10的衬底,该衬底已经被蚀刻以限定出待用根据本发明的工艺或现有技术的工艺填充金属的空腔。
图12显示了根据本发明的工艺用镍或钴合金来金属化的图11的衬底。
图13显示了根据现有技术的工艺用屏障材料和钨来金属化的图11的衬底。
图14显示了包括基于根据本发明的方法获得的镍或钴合金的位线的3D NAND器件的示意性细节。
图15显示了根据现有技术的包括基于铜的位线的3D NAND器件的示意性细节。
图16显示了与现有技术的金属化硅衬底相比,根据本发明的工艺获得的金属化硅衬底没有弯曲。
图17显示了根据本发明的工艺获得的镍-硼合金的EELS曲线。
具体实施方式
本发明的第一个目的是一种制造3D NAND存储器的方法,包括在溶剂相中用镍或钴与选自硼、磷和钨或其混合物的元素的合金对无机氧化物表面进行有选择金属化的工艺,所述金属化工艺包括:
-用贵金属活化该无机氧化物表面的步骤,所述活化步骤之后是
-在没有极化的情况下使所述表面与无电溶液接触的步骤,该无电溶液包含镍或钴金属离子、包含选自硼、磷和钨的元素的至少一种用于该金属离子的还原剂和多胺,以形成镍或钴合金沉积物。
本发明的制造方法可以是3D NAND存储器的更全局集成方案的一部分,其中导电材料和介电材料根据特定几何形状组装和沉积,使得可以创建功能元件,包括字线,多晶硅沟道与位线之间的接触件,字线与源极线之间的外围接触件,以及位线。因此,在本发明的制造方法中,镍或钴合金可用于各种功能元件的组成中并在3D NAND存储器集成方案的各个阶段沉积。
在本发明的第一目的的第一实施方案中,镍或钴合金沉积物包含在3D NAND存储器的字线的组成中。
在这种情况下,合金沉积因此可以通过旨在用于制造3D NAND存储器的半导体衬底的溶剂相金属化工艺获得,所述衬底限定了水平面并且具有开口在竖直空腔上的至少两个系列的水平空腔,这些空腔限定出包含无机氧化物的至少一个区域的表面,所述金属化工艺包括:
-通过使表面与包含至少一种钯络合物、至少一种有机硅烷化合物和至少一种溶剂的活化溶液接触来活化无机氧化物的区域的步骤,随后是
-通过在没有极化的情况下使空腔的表面与包含金属离子和用于该金属离子的至少一种还原剂的无电溶液接触,在无机氧化物的已活化区域上沉积金属的步骤。无电溶液还可以包含至少一种适用于水平空腔的第一抑制剂和至少一种适用于竖直空腔的第二抑制剂。
第一抑制剂可以是数均分子量小于500g/mol的脂族多胺,例如二亚丙基三胺。第二抑制剂可以是数均分子量大于或等于500g/mol的聚乙烯亚胺。还原剂可以是次磷酸,并且无电溶液可以包含至少两种还原剂,第一还原剂是次磷酸,第二还原剂是二甲氨基硼烷。
根据一种实施方案,金属离子的浓度为10-3M至1M,并且第一抑制剂的浓度在5mg/l至100mg/l的范围内。
水平空腔例如具有在10nm至50nm范围内的开口处的平均直径和在30nm至80nm范围内的深度。此外,无机氧化物由SiO2和/或Al2O3组成。
本发明还提供了一种制造3D NAND存储器的工艺,包括:
-制备限定了水平面并包含无机氧化物的至少一个表面的半导体衬底的步骤,该无机氧化物表面包含至少两组通向竖直空腔的水平空腔,
-使用包含至少一种钯络合物、有机硅烷化合物和溶剂的活化溶液活化无机氧化物表面的步骤,
-通过在没有极化的情况下使所述表面与包含金属离子、用于该金属离子的至少一种还原剂、至少一种分子量为500g/mol至25000g/mol的第一脂族多胺和至少一种分子量低于第一多胺的第二脂族多胺。
最后,本发明提供了一种用于半导体衬底的溶剂相和无电金属化的工艺,该半导体衬底包括其开口处的平均宽度小于1微米的空腔,所述空腔限定了包括绝缘材料的至少一个区域的表面,所述金属化工艺包括:
-通过使表面与包含至少一种钯络合物、至少一种双功能粘合剂和至少一种溶剂的活化溶液接触来活化绝缘材料的表面的步骤,随后是
-通过在没有极化的情况下使金属与包含金属离子如Ni(II)或Co(II)离子、次磷酸和二亚丙基三胺的溶液接触而在已活化表面上沉积金属的步骤。
金属离子与二亚丙基三胺的摩尔浓度比优选大于10:1。
在此工艺中,空腔开口处的宽度优选小于500nm,例如小于选自400nm、300nm、200nm、100nm和50nm的值。
本发明的工艺在其所有特定形态和实施方案中包括活化无机介电材料的表面的步骤,该表面上随后沉积了金属。
介电材料可以是无机氧化物,优选地选自二氧化硅(SiO2)、氧化铝(Al2O3)、氧化铪、氧化锆以及它们的硅酸盐。
根据本发明的特定实施方案,衬底包括空腔,空腔的可用表面区域包括绝缘区域,所有这些绝缘区域由氧化硅和/或氧化铝组成。所有绝缘区域都具有氧化硅表面或氧化铝表面。或者,一些绝缘区域具有氧化硅表面而另一部分绝缘区域具有氧化铝表面。
介电材料特别是无机氧化物的表面可以在溶剂相中被通过无电法沉积的金属覆盖之前的步骤中在溶剂相中活化。
表面活化可以例如根据文献FR2950063-A1或FR2950634-A1的教导通过接枝贵金属如钯来实现。接枝的原理是在双功能配体存在的情况下,将钯以络合物的形式带入到溶液中。所用配体的性质取决于待活化的介电质的性质。
绝缘层的表面活化也可以通过沉积金属纳米颗粒来进行,例如WO2010/001054中描述的镍硼纳米颗粒。
根据一种实施方案,当介电质是无机氧化物,特别是SiO2或Al2O3时,表面活化是通过含有溶剂、用作活化剂的钯络合物和双官能粘合剂的活化溶液进行的,该粘合剂例如有机硅烷化合物实现粘合促进剂的功能。
因此,活化剂可以由一种或多种钯络合物,例如(NH4)2(PdCl4);Pd(NH3)4或式(I)络合物组成。
Figure BDA0004023657060000091
其中:
-R1和R2相同,代表H;CH2CH2NH2;CH2CH2OH;或者R1代表H,而R2代表CH2CH2NH2;或者R1代表CH2CH2NH2,而R2代表CH2CH2NHCH2CH2NH2;或者R1代表H,而R2代表CH2CH2NHCH2CH2NHCH2CH2NH2
-X是选自Cl-;Br-;I-;H2O、NO3 -;CH3SO3 -;CF3SO3 -;CH3-Ph-SO3 -;CH3COO-的配体;
根据本发明的一个特定特征,该溶液包含浓度为10-6M至10-2M、优选10-5M至10-3M、更优选5.10-5M至5.10-4M的上述活化剂。
由活化溶液中的一种(或多种)有机硅烷化合物组成的粘合促进剂确保了金属顶层与无机氧化物之间的粘合。
根据本发明的一个特定特征,有机硅烷化合物符合通式(Va):
{X-(L)}3-nSi(OR)n  (Va)
-其中X代表选自硫醇、吡啶基、环氧基(氧杂环丙基)、缩水甘油基、伯胺并且能够与简单的钯化合物或式(I)反应的官能团;
-L代表选自CH2;CH2CH2;CH2CH2CH2-;CH2CH2CH2CH2-;CH2CH2NHCH2CH2;CH2CH2CH2NHCH2CH2;CH2CH2CH2NHCH2CH2NHCH2CH2;CH2CH2CH2NHCH2CH2CH2CH2CH2CH2;Ph;Ph-CH2;和CH2CH2-Ph-CH2;(Ph表示苯环)的间隔臂,
-R代表选自CH3、CH3CH2、CH3CH2CH2、(CH3)2CH的基团;并且
-n是等于2或3的整数。
有机硅烷化合物还可以符合式(Vb):
(OR)3Si-(L)-Si(OR)3  (Vb)
-其中L代表选自CH2CH2CH2NHCH2CH2NHCH2CH2CH2和CH2CH2CH2-S-S-CH2CH2CH2的间隔臂,
-R代表选自CH3、CH3CH2、CH3CH2CH2、(CH3)2CH的基团。
式(Va)或式(Vb)的化合物例如选自下列化合物:(3-氨基丙基)三乙氧基硅烷;(3-氨基丙基)三甲氧基硅烷;间氨基苯基三甲氧基硅烷;对氨基苯基三甲氧基硅烷;对,间-氨基苯基三甲氧基硅烷;4-氨基丁基三乙氧基硅烷;间,对-(氨基乙基氨基甲基)苯乙基三甲氧基硅烷;N-(2-氨基乙基)-3-氨基丙基三乙氧基硅烷;N-(2-氨基乙基)-3-氨基丙基三甲氧基硅烷;2-(4-吡啶基乙基)三乙氧基硅烷;双(3-三甲氧基甲硅烷基丙基)乙二胺;(3-三甲氧基甲硅烷基丙基)二亚乙基三胺;N-(3-三甲氧基甲硅烷基乙二胺;N-(6-氨基己基)氨基丙基三甲氧基硅烷;(3-缩水甘油氧基丙基)三甲氧基硅烷;(3-缩水甘油氧基丙基)三乙氧基硅烷;5,6-环氧己基三乙氧基硅烷;(3-巯基丙基)三甲氧基硅烷;(3-巯基丙基)三乙氧基硅烷;双[3-(三乙氧基甲硅烷基)丙基]二硫化物;3-氯丙基三甲氧基硅烷;3-氯丙基三乙氧基硅烷;(对氯甲基)苯基三甲氧基硅烷;间,对-((氯甲基)苯基乙基)三甲氧基硅烷。
作为可用于本发明语境中的优选有机硅烷化合物,可特别提及式(Va)的化合物,其中:X代表NH2基团且L代表CH2CH2CH2-且R代表CH3(名为(3-氨基丙基)三甲氧基硅烷或APTMS的化合物);或L代表CH2CH2CH2-且R代表CH3CH2(名为(3-氨基丙基)三乙氧基硅烷或APTES的化合物);或L代表CH2CH2NHCH2CH2且R表示CH3(名为[3-(2-氨基乙基)氨基丙基]三甲氧基硅烷或DATMS或DAMO的化合物)。X代表SH;L代表CH2CH2CH2-且R代表CH2-CH3(名为(3-巯基丙基)三甲氧基硅烷或MPTES的化合物);或X代表C6H5N;L代表CH2CH2-且R代表CH2-CH3(名为2-(4-吡啶基乙基)三乙氧基硅烷或PETES的化合物);或X代表CHCH2O;L代表CH2CH2CH2且R代表CH3(名为(3-缩水甘油氧基丙基)三甲氧基硅烷或EPTMS的化合物),或X代表Cl;L代表CH2CH2CH2且R代表CH3(名为3-氯丙基三甲氧基硅烷或CPTMS的化合物)。
在本发明语境中特别优选的有机硅烷化合物是(3-氨基丙基)三甲氧基硅烷(APTMS)。
有利地,有机硅烷化合物的浓度为10-5M至10-1M,优选为10-4M至10-2M,更优选为5.10-4M至5.10-3M。
根据一个特别有利的特征,上述活化溶液包含非常少量的水。因此,水可以以小于1体积%、优选小于0.5体积%并且甚至更优选小于0.2体积%的浓度存在。
溶液的溶剂必须能够溶解上面定义的活化剂和粘合剂。该溶剂系统可由一种或多种选自如下的溶剂组成:N-甲基吡咯烷酮(NMP)、二甲基亚砜(DMSO)、醇、乙二醇醚例如单乙基-二甘醇(EDEG)、丙二醇醚、二恶烷和甲苯。通常,溶剂系统有利地由能够溶解钯化合物的溶剂与诸如乙二醇醚或丙二醇醚的溶剂的混合物组成。在本发明的语境中特别优选的溶剂系统是单独的二甲亚砜(DMSO)或二甲亚砜(DMSO)与二乙二醇单乙醚(EDEG)的混合物,特别是因为它的毒性非常低。这些化合物可以以1:200至1:5,优选约1:10的体积比使用。
根据一种特定的实施方案,包含二氧化硅或氧化铝的绝缘衬底的表面可以用钯络合物例如钯-二亚乙基三胺络合物,使用氨基丙基-三甲氧基-硅烷作为双功能有机粘合剂来活化。
本发明的工艺包括使无机氧化物衬底金属化的步骤。该步骤在用双功能钯/配体络合物系统或通过沉积金属纳米颗粒来活化衬底的步骤之后进行。
优选地,将使用选自贵金属和过渡金属及其合金的金属。钯是本发明的一个具体例子。
金属离子是例如镍(II)离子或钴(II)离子。
金属可以与至少一种选自磷和硼的其他元素形成合金。本发明的一种特定实施方案使用与硼合金化的镍。
在本发明的语境中,可选地在先前步骤中活化的表面的涂覆通过使该表面与液体溶液优选水溶液接触来进行,所述溶液含有:
-至少一种金属盐,优选浓度为10-3M至1M;
-多种还原剂的混合物,优选用量为10-6M至1M;
-用于将pH值调节并维持在6至11,优选8至10的试剂;
-具有竖直空腔抑制作用的试剂,优选浓度为0.5ppm至100ppm,和
-具有水平空腔抑制作用的试剂或多种试剂的混合物,优选浓度为0.5ppm至100ppm。
电解质可选地包含用于金属离子的至少一种稳定剂,其量优选为10-3M至1M。
无电溶液与表面的接触例如在允许形成具有至少5纳米厚度的金属膜的条件下进行,例如在允许形成具有至少30纳米厚度,优选30纳米至100纳米,更优选30纳米至200纳米的金属膜的条件下进行。根据一种实施方案,膜的厚度至少等于空腔的深度,优选地为30纳米至100纳米。当衬底包括开口在竖直空腔上的水平空腔时,金属膜的厚度有利地至少等于水平空腔的深度并且小于竖直空腔的直径的一半,使得竖直空腔不被完全填充。
上述金属的金属盐优选是水溶性的并且选自所述金属的乙酸盐、乙酰丙酮酸盐、六氟磷酸盐、硝酸盐、高氯酸盐、硫酸盐或四氟硼酸盐。在本发明语境中优选的金属盐是六水合硫酸镍。
有利地,上述还原剂可以选自磷衍生物和硼烷衍生物。磷衍生物可以是次磷酸或其盐,而硼烷衍生物可以选自二甲基氨基硼烷、吡啶硼烷、吗啉硼烷或叔丁胺硼烷。
在本发明的语境中,优选的还原剂混合物包含硼烷衍生物,例如特别是二甲氨基硼烷(DMAB),以及磷衍生物,例如特别是次磷酸。
当稳定剂存在时,选择其性质和量以络合溶液中的金属离子。优选地,无电溶液包含金属离子与配体的络合物,也称为稳定剂。金属离子的稳定剂可选自乙二胺、柠檬酸、乙酸、琥珀酸、丙二酸、氨基乙酸、苹果酸或这些化合物的碱金属盐。在本发明的语境中优选的稳定剂是柠檬酸,并且与溶液中的金属离子形成络合物。
无电水溶液可以包括调节pH值至6至11的试剂。当溶液含有不与金属离子络合的胺时,优选选择溶液的pH值使得这些胺的并非所有胺官能团都被质子化。当溶液包含可选作为适用于水平空腔的抑制剂的多胺例如聚(乙烯亚胺)时,水溶液的pH值优选在8至10的范围内。特别地,它可以在9.0至9.5的范围内。pH调节剂可以选自氨基乙醇、N-甲基氨基乙醇和N,N-二甲基氨基乙醇。优选的pH调节剂是N-甲基氨基乙醇。
根据本发明的一种实施方案,无电溶液包含聚(乙烯亚胺)均聚物或共聚物,其可以发挥抑制剂的功能,能够吸附到镍或钴合金上,特别是有选择地适用于竖直空腔。“有选择地适用于”是指不适用于水平空腔的抑制剂。对竖直空腔具有抑制作用的试剂还可以选自衍生自壳聚糖、聚(烯丙基胺)、聚(乙烯基胺)、聚(乙烯基吡啶)、聚(氨基-苯乙烯)、聚(L-赖氨酸)的聚合物和共聚物,以及这些聚合物的酸性(或质子化)形式。
例如,选择数均分子量Mn为500g/mol至25000g/mol的包含-(CH2-CH2-NH)-单元的直链聚(乙烯亚胺),或选择数均分子量Mn为500g/mol至70000g/mol的包含伯胺、仲胺和叔胺单元的支化聚乙烯亚胺。
聚(乙烯亚胺)可以是CAS号为25987-06-8的聚(乙烯亚胺),具有例如500至700g/mol的数均分子量Mn,产品代码为408719,由Sigma-Aldrich公司出售,或CAS编号为9002-98-6的聚(乙烯亚胺),具有例如500至700g/mol的数均分子量Mn,产品代码为02371,由Polysciences,Inc.公司出售。
对竖直空腔具有抑制作用的优选试剂是质量Mn为约600g/mol的支化聚(乙烯亚胺)。
分子量小于500g/mol的脂族多胺可用于无电溶液中。它们可以实现能够吸附到镍或钴合金上的抑制剂的功能,并且特别是有选择地适应于水平空腔,或者有选择地适应于开口处的平均尺寸小于100nm的空腔。“有选择地适用于”是指不适用于开口处的平均尺寸大于100nm的空腔的抑制剂。
对水平空腔具有抑制作用的试剂或多种试剂的混合物可选自以上所列的脂族多胺。可提及乙二胺、二亚乙基三胺、三亚乙基四胺、二亚丙基三胺、1,3-二氨基丙烷、2-(氨基甲基)-2-甲基-1,3-丙二胺、N,N,N,N-四甲基-1,3-丁二胺。下列也可用作水平空腔的抑制剂:1,4,8,11-四氮杂环十四烷;脂肪族醇,例如乙二醇、二乙二醇、三乙二醇、四乙二醇、丙二醇、二丙二醇、三丙二醇和四丙二醇;或氨基酸(丙氨酸;精氨酸;天冬酰胺;天门冬氨酸(aspartate)或天冬氨酸;半胱氨酸;麸氨酸(glutamate)或谷氨酸;谷氨酰胺;甘氨酸;组氨酸;异亮氨酸;亮氨酸;赖氨酸;甲硫氨酸;苯丙氨酸;脯氨酸;吡咯赖氨酸;丝氨酸;苏氨酸;色氨酸;酪氨酸;缬氨酸)。对水平空腔具有抑制作用的特定试剂是二亚丙基三胺。
通常,可以通过在40℃至90℃、优选70℃的温度下浸入上述溶液中使衬底与无电溶液接触30秒至20分钟,具体取决于所需的层厚度。
根据一种有利的实施方案,该层可以在惰性或还原气氛(氮气中4%的氢)下在200℃至400℃、优选250℃的温度下退火1分钟至30分钟、优选约10分钟的时间。
沉积合金金属层的步骤可以在不同的条件下进行。例如,可以旋转待涂覆的衬底。可以在反应器中施加无电溶液的再循环。可通过在高压下用溶液喷雾润湿使衬底与无电溶液接触。可以以互补的方式使用其他手段,例如通过用超声波或超声枪搅动衬底和/或溶液。在任何情况下,接触都可以在真空下进行。
除了有选择金属化工艺之外,根据本发明的用于制造3D NAND存储器的方法可以包括提供功能性存储器件所必需的其他步骤。或者,本发明的方法可包括除上述步骤之外的步骤,以仅提供存储器件的一部分。
根据本发明的方法获得的3D NAND存储器的第一例子包括限定了水平面的半导体衬底、沿垂直轴设置的至少一个半导体沟道、以及包含镍或钴合金的若干字线。
除了金属化工艺之外,用于制造这种存储器的方法可以包括至少一个其他步骤。例如,在镍或钴合金的活化和化学沉积步骤之前,本发明的方法可以包括以下步骤:
-制造或提供平行层的堆叠的步骤,该堆叠布置在半导体衬底上并且包括至少两层诸如SiN或多晶硅的牺牲材料,由诸如SiO2的第一绝缘材料隔开,该堆叠的垂直表面开口在最大尺寸沿垂直轴的空腔上,
-有选择地蚀刻牺牲材料以形成至少两个水平空腔的步骤,所述至少两个水平空腔开口在轴是垂直的空腔上。
这两个步骤之后是通过上述无电工艺在水平空腔中有选择地沉积镍或钴合金的步骤。有选择地沉积的步骤确保了竖直空腔在该步骤完成后不被镍或钴合金填充。
竖直空腔的平均开口直径范围为80nm至150nm,深度大于1微米,水平空腔沿垂直轴的平均宽度小于垂直空腔的平均开口直径。
本发明的方法为制造包括超过90条钨或其他物理沉积金属的字线的3D NAND提供了特别有利的替代方案。用于制造与上述无电溶液(也称为电解质)接触的这种3D NAND的衬底可以包括大于或等于选自以下值的层数:32、48、64、96、128、192、256,优选96或128。
在该衬底中,竖直空腔在开口处的平均直径特别小于1微米,例如范围为50纳米至150纳米,并且深度大于1微米,并且水平空腔沿垂直轴的平均宽度小于100纳米,沿水平轴的平均深度小于100纳米。
根据本发明的方法的第二例子,镍或钴合金沉积物形成3D NAND器件的不同功能导电元件之间的电接触件的至少一部分。这些接触件可以位于位线与半导体沟道之间(在本说明书中称为“接触件”)。这些接触件也可以位于电源线与字线之间(在本说明书中称为“外围接触件”)。
根据第三例子,根据本发明的方法获得的3D NAND存储器包括限定了水平面的半导体衬底、沿垂直轴布置的至少一个半导体沟道,以及至少一条包含根据本发明的金属化工艺沉积的镍或钴合金的位线。
上述金属化工艺的特征,包括实施用贵金属活化的步骤和使经活化的衬底与无电溶液接触的步骤的特征,适用于根据本发明的方法的所有三种实施方案。
除了金属化工艺之外,根据本发明的制造方法可以包括至少一个其他步骤。例如,本发明的方法可以包括,在活化和镍或钴合金的无电沉积步骤之前,沉积介电材料层的步骤,随后是通过光刻在介电材料中蚀刻空腔的步骤。介电性质的空腔的壁然后被贵金属活化并且如上所述用镍或硼合金金属化。
附图的详细说明
根据现有技术的3D NAND存储器重现于图1,其包括:
-硅衬底4,其上覆盖有介电涂层6b和位于水平面的多层的堆叠,所述堆叠中二氧化硅1的层与构成包含钨的字线23的导电金属层交替,
-至少一个多晶硅沟道5,其垂直穿过该多层的堆叠,以及
-至少一条铜位线406,其位于平行于该多层的堆叠的平面并且位于所述堆叠之上,
多晶硅沟道5和铜位线406通过钨金属接触件305b电连接,
多晶硅沟道5和字线23被ONO电荷存储区隔开,并且
铜位线406通过通常包括氮化钽或氮化钛的铜扩散屏障材料404与金属接触件305b隔开,
金属接触件305b通过通常包括氮化钽或氮化钛的屏障材料层304a与多晶硅沟道5隔开,并且
字线23通过通常包括氮化钽或氮化钛的屏障材料层21与二氧化硅1隔开。
图2A至图2D、图4A至图4B和图5中描绘了根据本发明的3D NAND存储器制造方法的第一例子,其通过使二氧化硅结构的表面金属化而产生包含镍或钴合金的字线。
这些图仅表示介电质/导体堆叠的几个阶段,请记住本发明的3D NAND存储器可包括几十个,特别是96、128或196个。图2A至图2D仅显示了八层。
根据本发明的方法,提供了衬底,该衬底被蚀刻以形成水平空腔,然后用镍或钴合金对这些空腔进行金属化。图2A中的衬底包括半导体基底4和半导体沟道5(仅显示了其中的一部分)。平行于衬底4的两个层堆叠中,诸如氮化硅的牺牲材料层1与诸如SiO2的绝缘材料层2交替,并且被竖直空腔30分开。位于底部的牺牲层1通过介电环6a与半导体沟道5隔开,并通过介电涂层6b与基底4隔开。
所谓的“ONO”电荷存储区将半导体沟道5与层堆叠分开。ONO区域包括电荷存储材料8,其通过包括阻挡介电层7和隧道介电层9的绝缘区域与半导体沟道5和堆叠隔离。
阻挡介电层7可以包括单层介电质材料或一组介电质材料层。在一种实施方案中,阻挡介质层7包括氧化铝、氧化硅、氮氧化硅或它们的组合。介电层7的厚度可以在1nm至20nm的范围内。电荷存储区8可以是连续层或离散部分的集合。在图2A中,电荷存储区8被示为连续层,其包括介电电荷俘获材料,例如氮化硅。在未示出的实施方案中,牺牲材料层1可以从绝缘层2的侧壁横向凹陷,电荷存储层8可以为多个间隔开的部分的形式。电荷储存层8可由单一材料形成或包含若干电荷储存材料的堆叠。电荷存储层8的厚度可以在2nm至20nm的范围内。它可以例如通过化学气相沉积(CVD)、原子层沉积(ALD)、物理气相沉积(PVD)形成。特别地,电荷存储层8可以包含诸如钌的金属、诸如硅化镍的金属硅化物和/或半导体材料。隧道介电层9包括至少一种介质材料,例如氧化硅、氧化铝、氮化硅、氮氧化硅。在一种实施方案中,隧道介电层9可以包括二氧化硅/氮氧化硅/二氧化硅堆叠。隧道介电层9的厚度可以在2nm至20nm的范围内。
将图2A的衬底的牺牲材料1蚀刻以获得图2B所示的结构。进行大量牺牲材料1的有选择蚀刻以产生空腔3。在牺牲材料层1包含氮化硅的情况下,蚀刻过程可通过将结构浸入到包含磷酸的槽中而通过湿法蚀刻来进行。空腔3是水平空腔。本发明意义上的水平空腔是在图2B的平面中具有较小尺寸并且在与其垂直的平面中具有较大尺寸的空腔。空腔3的最大尺寸与最小尺寸的比值大于1,可以高达10甚至100。每个空腔3以下层绝缘层2的上水平面、下层绝缘层2的下水平面,以及介电材料(优选阻挡介电层7的材料)的横向垂直表面为边界。
在本发明的语境中,空腔3通过无电工艺用镍或钴合金填充,以产生单片三维NAND器件的字线。在图2C中,可以看到填充水平空腔3并覆盖绝缘材料2的镍或钴合金的金属沉积物20。金属沉积物是通过在没有电极化的情况下,接连地使图2B的衬底与含有贵金属的活化溶液接触以获得活化的二氧化硅表面,然后使活化的表面与如上所述的电解质接触获得的。所沉积的金属20充满水平空腔3的整个体积,也可以覆盖绝缘层2的全部或部分侧壁。该结构是将位于空腔3外并覆盖在介电块2上的多余金属20蚀刻得到的,如图2D所示。该结构包括镍或钴合金的字线20a。
图3说明了用现有技术的工艺获得的用于制造3D NAND存储器中的钨字线23的中间结构。该结构是从与图2B中所示相同的衬底获得的,该衬底包括空腔3和绝缘层2,绝缘层2定义了自由介电质表面,该自由介电质表面包括阻挡介电层7的表面、空腔3的底部和壁以及介电层2的齐平表面。根据现有技术的工艺,通过CVD或ALD工艺在介质表面沉积钨扩散屏障层21:其包括金属氮化物,例如TiN或TaN。现有技术的屏障层的例子由三个连续层的堆叠组成:氮化钛/钨/氮化钛,这三个层中的每一个都可以具有1nm至3nm范围内的厚度。在沉积了屏障层21之后,通过CVD或ALD用钨填充屏障层覆盖的空腔的中空体积以形成金属沉积物23。在通过该工艺获得的现有技术的3D NAND存储器中,在金属层中观察到材料空隙22,其频率与空腔3开口处的尺寸成反比。
图4A、图4B和图5中所示的本发明工艺的变体包括并非使二氧化硅,而是使氧化铝(Al2O3)金属化。在此实施方案中,在最终的器件中,薄氧化铝层可介于绝缘层2与镍或钴合金20之间。其厚度可以在1nm至15nm的范围内,例如为2nm至6nm。该工艺然后包括进一步的步骤:在符合图2B的衬底的由空腔3和突出的绝缘层2限定的表面上沉积薄氧化铝层10以获得符合图4A的图案。然后使氧化铝层10的表面与包含贵金属的活化溶液接触以获得活化的氧化铝表面,在没有电极化的情况下,该表面又与如上所述的电解质接触,以引起镍或钴合金的沉积。该工艺的结果是如图4B或图5所示的衬底。
根据本发明的优选实施方案,本发明的器件通过使用包含贵金属例如钯的水溶液活化绝缘层2和/或薄氧化铝层10的表面而获得。该活化之后是将包含空腔3的结构浸入到含有镍离子和用于镍离子的还原剂的溶液中,该还原剂优选硼烷,更优选二甲基氨基硼烷,以在空腔3的底部和壁上沉积出作为金属的镍-硼合金。合金可以完全填充空腔并形成沉积物20b(图4B),或者覆盖空腔的壁和底部而不完全填充它们以形成沉积物20c(图5)。
在本发明的方法中,有利的是填充所有水平空腔3,而不是完全填充竖直空腔30。
特别地,图4A和图4B显示了用于从硅衬底形成镍-硼合金沉积物20b的本发明的实施方案,该硅衬底包含i)开口为约100nm且高度为约4微米的竖直空腔30,ii)高度为30nm(维度c)且深度为50nm(维度a)的水平空腔3,以及对应于绝缘层2的二氧化硅的突出部分。水平空腔3的表面和二氧化硅覆盖有厚度为约5nm(维度b)的氧化铝层10。镍-硼合金沉积物20b填充水平空腔3并覆盖氧化铝层10。
在图5中,镍-硼合金沉积物20c呈覆盖氧化铝层10的整个表面的薄层的形式并且不填充水平空腔3。
在图2、图4和图5所示的本发明的实施方案中,可以在阻挡介电质7与镍或钴合金20之间,或者在氧化铝层10与镍或钴合金20b之间,插入一层屏障材料。然而,本发明的此实施方案不是优选的,因为本发明的工艺具有可以避免该步骤的优点。这是有利的,因为金属氮化物等屏障材料的导电性比金属差,屏障层的添加减少了可用于填充金属的空腔空间。不沉积屏障层使得可以创建一种导电线,其导电性至少等于或甚至高于现有技术的线。此外,沉积屏障材料意味着3D NAND制造工艺中的额外步骤的性能。
因此,根据本发明的工艺的变体,可以在图2C中所示的形成空腔3的步骤与沉积镍或钴合金20的步骤之间的中间步骤中,根据本领域技术人员已知的工艺,在图2B中所示的阻挡介电层7的表面与镍或钴合金层20a之间插入一层屏障材料。根据本发明的工艺的另一种变体,可以将技术人员已知的扩散屏障材料层插入在图4B所示的氧化铝层10的表面与金属层20b之间。在这两种变体中,屏障材料可以在一个或多个步骤中沉积。屏障层可以是单层金属氮化物,或包括至少一层金属氮化物的多层不同材料的堆叠。金属氮化物可以是TiN、TaN或WN。例如,沉积厚度为1nm至6nm的连续的氮化钽或氮化钛层。
根据本发明的用于制造3D NAND存储器的方法的第二例子包括创建含镍或钴合金的外围接触件。此实施方案由图6至图8说明。通过实施本发明的金属化工艺的本发明此变体在于创建连接字线与电源线的垂直线,这些垂直线包含镍或钴合金。
图6至图8说明了本发明的制造方法的第二例子,通过该方法获得了3D NAND存储器,包括限定了水平面的半导体衬底、沉积在半导体衬底上的多层的堆叠(其中绝缘层1和字线24交替)、垂直半导体沟道5和连接电源导线与字线的外围接触件203。镍或钴合金沉积物形成外围接触件203的至少一部分,即位于器件外围200且器件中心由垂直半导体沟道5占据的接触件。外围接触件203将字线24连接到未示出的导电电源线。
为了创建这些外围接触件203,可以制造或获得诸如图6所示的衬底,该衬底包括绝缘层1和字线24的水平堆叠以及被ONO组件包围的垂直半导体沟道5。该衬底可以是现有技术的并且包括基于钨的字线24。
或者,衬底可通过包含本发明的金属化工艺的方法获得,字线24包含镍或钴合金。绝缘层1和字线24的堆叠在其上部覆盖有绝缘覆盖层1a(可以由二氧化硅制成),在其侧部覆盖有介电块1b,该介电块1b覆盖了阶梯状堆叠的所有台阶。介电块1b可以由二氧化硅制成,可选地掺杂有诸如硼、磷或氟的元素。覆盖层1a和介电块1b共面并覆盖有接触介电层1c。可以定义两个区域:包括垂直半导体沟道5的中心区域100,以及包括字线24和介电块1b的外围区域200。可以在该衬底上创建两类接触件:第一系列接触件位于中心区域100上,其呈块状布置在半导体沟道5的上部,第二系列接触件位于外围区域200上,其呈垂直线的形式,旨在将字线24连接到图6中未显示且位于衬底上部的电源。
如图7所示,在图6所示的衬底上沉积光刻掩模201,以蚀刻介电块1b中的接触腔202。使用对构成字线24的金属具有高选择性的蚀刻溶液进行蚀刻,以便一旦蚀刻溶液与字线24接触就停止蚀刻。该蚀刻步骤导致垂直接触腔202的形成,其深度从介电块1b的顶部到底部,即从楼梯状堆叠的顶部到框部(case)是增加的。在去除已经通过光刻法沉积的聚合物并清洗衬底之后,使衬底与活化溶液接触以有选择地将贵金属接枝到接触腔202的壁上,接触腔202构成已被蚀刻的介电块1b的介电表面。然后使已被贵金属活化的介电表面与含有镍离子或钴离子的无电溶液接触,以根据本发明的工艺形成镍或钴合金沉积物。化学机械抛光去除沉积在接触腔202外的多余合金,并提供由镍或钴合金制成的外围接触件203,如图8所示。
根据图9中所示的用于创建外围钨接触件205的现有技术工艺,通过光刻法在类似于图6和图7的先前描述的衬底上蚀刻垂直接触腔202,不同之处在于它包括钨字线23。在清洁衬底并清洁光刻沉积的聚合物之后,经蚀刻的衬底的表面覆盖有TiN或TaN屏障层204,然后空腔用钨填充。然后通过化学机械抛光去除沉积在垂直接触腔202外部的多余金属,以获得外围钨接触件205。本发明的工艺有利地使得可以省去沉积必须介于钨与介电块1b之间的TiN或TaN屏障层204的步骤。
图10至图12显示了本发明工艺的实施方案的第三例子,其使得可以获得在半导体沟道与位线之间具有接触件的3D NAND存储器,其包括镍或钴合金。制造或获得图10所示的衬底,其包括绝缘层1与字线25的水平堆叠。衬底可以是现有技术的并且包括钨字线25和基于钨的外围接触件206。当字线和外围接触件是钨时,在钨与介电块1b和介电层la之间插入氮化钛或氮化钽屏障层。或者,衬底可以包括含镍或钴合金的字线25,或含镍或钴合金的垂直外围接触件206,或者两者,镍或钴合金已通过实施先前描述的金属化工艺形成。接触介电层1c被另一介电层1d覆盖。
如图11所示,光刻掩模301已沉积在图10所示的衬底上,以便将接触腔302a和302b蚀刻到介电层1d中。使用对外围接触件206和半导体沟道5的金属具有高选择性的蚀刻溶液进行蚀刻。
在清洁了已经通过光刻进行了沉积的聚合物之后,使衬底与活化溶液接触以有选择地将贵金属接枝到接触腔302a和302b的壁以及层Id的表面上,其形成介电表面。根据本发明的工艺,已经被贵金属活化的介电表面然后与含有镍离子或钴离子的无电溶液接触以形成镍或钴合金沉积物。化学机械抛光去除了沉积在接触腔302a和302b外部的多余合金,如图12所示,产生了外围接触件206之上的块状物形式的外围接触件303a,以及半导体沟道5之上的块状物形式的接触件303b,接触件303a和303b包含镍或钴合金。如此制造出的接触件303a将连接外围接触件206和稍后形成的电源线,而接触件303b将半导体沟道5连接到稍后步骤中形成的位线。
根据用于产生图13中所示的钨接触件305a和305b的现有技术的工艺,通过光刻法在类似于图10的包括钨字线23的先前描述的衬底上蚀刻出垂直接触腔,以及钨外围接触件206;字线和外围接触件的钨通过屏障材料与相邻的介电材料绝缘。蚀刻在半导体沟道5的顶部和外围接触件206的顶部形成空腔。在清洁衬底并清洁光刻沉积的聚合物后,经蚀刻的衬底的表面覆盖有氮化钽或氮化钛的屏障层304a和304b,壁上覆盖有屏障材料的空腔然后用钨来填充。然后通过化学机械抛光去除沉积在接触腔外的过量金属,以获得外围钨接触件305a和钨接触件305b。本发明的工艺有利地使得可以省去沉积必须插入到钨与元件1c和1d的介电材料之间的屏障层304a、304b的步骤。
图14表示根据本发明的工艺获得的结构,包括基于镍或钴合金的位线403。从根据本发明的工艺获得的图12的衬底开始,或者从现有技术中可用的图13的衬底开始,沉积介电层,其通过光刻法蚀刻以形成空腔,空腔的底部到达顶部接触件306的表面,其可以由钨制成或者可以由镍或钴合金制成,这取决于所使用的起始衬底。根据本发明的工艺,介电材料齐平的经蚀刻衬底的一部分被贵金属活化,然后与含有镍离子或钴离子的无电溶液接触以形成基于镍或钴合金的位线403。
根据图15所示的现有技术的工艺,根据图13的衬底覆盖有介电材料层1e,该介电材料通过光刻法蚀刻以形成到达钨接触件305b的上表面的空腔。与介电材料1e齐平的空腔壁(底部是接触件305b的顶表面)以及空腔外部的介电材料表面覆盖有一薄层的屏障材料404,然后是一薄层的铜405。然后用铜406填充剩余空腔的体积。有利地,本发明的工艺可以省去沉积屏障层404和铜种子层405的步骤。
电解质
根据本发明的电解质是用于制造3D NAND存储器件的电解质,包含:
-作为金属离子的镍离子或钴离子,并且优选浓度为10-3M至1M;
-至少两种用于该金属离子的还原剂,优选总量为10-4M至1M;
-用于将pH值调节并维持在6至11,优选8至10的试剂;
-至少一种多胺试剂,优选用量为1至100mg/l。
已经给出的用于描述金属化工艺的特征适用于该电解质。
在此实施方案中,电解质包含两种还原剂。两种还原剂可以是次磷酸和二甲氨基硼烷。
EP2705172A1中已经提出在竖直孔槽(well)中沉积镍-硼合金,竖直孔槽的开口直径为1至5微米的量级,深度可达约30微米。然而,发明人已经证明,该现有技术的电解质不允许同时填充不同几何形貌,例如用于制造3D NAND的形貌的结构。特别是,在下面的比较例中显示,根据EP2705172A1的电解质无法在开口可能小至100nm且深度可能大至4微米的结构的底部获得保形沉积。
现有技术的DMAB还原剂不够快,无法在孔槽和台阶部的底部和侧面引发还原。出乎意料的是,发明人发现添加第二还原剂可以加速合金在难以接近的结构中的生长并实现保形沉积而不影响合金的品质。
电解质可包含两种多胺试剂,第一多胺试剂和第二多胺试剂,其优选为脂族多胺。
第一多胺试剂的浓度可以为0.5ppm至100ppm,并且第二多胺试剂的浓度可以为0.5ppm至100ppm。第一多胺试剂的分子量优选低于第二多胺的分子量。第二多胺试剂的分子量可以在500g/mol至25000g/mol的范围内,并且第一多胺试剂的分子量可以在50g/mol至500g/mol之间的范围内,不包括50g/mol和500g/mol的值。
一种特定的电解质包含:
-10-2M至1M的至少一种镍或钴离子金属盐;
-10-4M至1M的用于镍或钴离子的至少一种第一还原剂;
-10至100mg/l的不同于第一还原剂的用于镍或钴离子的至少一种第二还原剂;
-1至5mg/l的至少一种第一多胺;
-1至100mg/l,优选1至10mg/l的分子量低于第一多胺的至少一种第二脂族多胺。
第一还原剂和第二还原剂可以选自上述还原剂。
本申请还公开了一种用于制作3D NAND存储器件的电解质,所述电解质包含:
-至少一种金属盐,优选浓度为10-3M至1M;
-至少一种用于该金属盐的还原剂,优选用量为10-4M至1M;
-用于将pH值调节并维持在6至11,优选8至10的试剂;
-第一多胺试剂以及不同于第一多胺试剂的第二多胺试剂。
本申请公开了一种用于涂覆介电材料表面的电解质,所述电解质包含:
-至少一种金属盐,优选浓度为10-3M至1M;
-还原剂的混合物,该混合物优选占10-4M至1M的量;
-用于将pH值调节并维持在6至11,优选8至10的试剂;
-至少两种能够吸附在金属氧化物上的试剂,特别是具有抑制作用并且优选浓度为0.5ppm至100ppm的第一试剂,以及具有抑制作用并且优选浓度为0.5ppm至100ppm的第二试剂。
本申请还公开了一种用于制造3D NAND存储器件的电解质,包含:
-至少一种金属盐,优选浓度为10-3M至1M;
-至少两种还原剂的混合物,该混合物优选占10-4M至1M的量;
-用于将pH值调节并维持在6至11,优选8至10的试剂;
-至少两种能够吸附在金属氧化物上的试剂,特别是可选地具有抑制作用并且优选浓度为0.5ppm至100ppm的第一试剂,以及可选地具有抑制作用并且优选浓度味0.5ppm至100ppm的第二试剂。
第一试剂可以是二亚丙基三胺并且第二试剂可以是聚乙烯亚胺。电解质可包含两种还原剂,这两种还原剂是次磷酸和二甲氨基硼烷。
金属离子与第二多胺试剂的比率优选大于1。
本发明的特定电解质包含10-2M至1M的镍离子、10-4M至1M的DMAB、10至100mg/l的H2PO3,1至5mg/l的PEI,1至100mg/l优选1至10mg/l的二亚丙基三胺。
在本发明的一种特定的实施方案中,第一还原剂优选为二甲氨基硼烷,第二还原剂优选为次磷酸。
第一多胺和第二多胺可选自上述多胺。在一种特定的实施方案中,第一多胺是分子量为500g/mol至25000g/mol的聚乙烯亚胺,第二脂族多胺可以是二亚丙基三胺。
为了有利于填充位于3D NAND结构中的孔槽或主沟槽之上的台阶部中的水平空腔,优选使用两种脂族多胺的这种特定组合。在下面的比较例中确实已经证明,在没有二亚丙基三胺的情况下,在空腔底部形成的金属沉积物是不保形的,这可能会在蚀刻过量沉积金属的后续步骤中引起问题,特别是在竖直空腔的层面处。不受任何理论的束缚,据信两种多胺的组合促进金属在30nm高台阶部的横向生长而不影响具有约100nm开口的垂直结构中的沉积物的保形性。单独使用时,分子量大于500g/mol的多胺似乎不允许有选择填充,这可能是由于其流体动力学体积和进入台阶部的低扩散速率。
在一种特定的实施方案中,电解质包含:
-至少一种镍金属盐(II),其浓度为100mM至200mM;
-至少一种用于镍离子的还原剂,其量为400mM至550mM;
-稳定剂,优选柠檬酸,其量足以络合镍离子;
-数均分子量Mn为约600g/mol的聚(乙烯亚胺),其量为1mg/l至5mg/l,
-分子量小于500g/mol的脂族多胺,其量为1mg/l至100mg/l,和
-用于将pH值调节至9.0至9.5的试剂。
在此特定的实施方案中,可以使用两种还原剂,包括浓度为450mM至500mM的二甲氨基硼烷和量为10mg/l至100mg/l的次磷酸。
电解质在金属化步骤的上游制备,如果需要储存构成电解质的某些成分,优选制备并储存至少两种不同的溶液,这些溶液在无电溶液与衬底接触之前才混合。可以制备并可选地储存包含金属离子的第一溶液和包含还原剂的第二溶液,这两种溶液一起包含电解质组合物中的所有化合物。在这种情况下,优选含有还原剂的第二溶液在存在多种时还含有一种或多种多胺。金属离子和还原剂优选分开包装以存在于无电溶液中,恰好在接触衬底之前。本发明的电解质优选通过混合上述两种溶液来临时制备。
本发明的第三个目的是一种3D NAND器件,其中用于制造字线的金属主要包含镍与选自硼、磷和钨中的至少一种元素的合金,该元素能够占1到10原子%。
根据本发明的3D NAND器件的一种特定的实施方案,所有的半导体沟道都是垂直的(垂直沟道)并且存储单元的栅极是水平的(水平栅极):因此每个沟道被由若干存储单元形成的垂直堆叠所包围,控制栅(也称为字线)为水平线的形式。在这种垂直集成模式中,存储单元围绕着沟道,并处于所谓的全环绕栅极(GAA)构型中。
各种类型的垂直集成3D NAND存储器是本领域技术人员已知的。在不将本发明限制于这些类别的情况下,可以提及商业参考存储器
Figure BDA0004023657060000281
(Bit-Cost
Figure BDA0004023657060000282
的缩写)、P-
Figure BDA0004023657060000283
(Pipe-shape Bit-Cost
Figure BDA0004023657060000284
的缩写)、Terabit Cell Array Transistor(TCAT)和3D V-NAND(垂直NAND),其中信息的存储是通过电荷存储材料实现的,通常是氮化硅。另一种类型的存储器是3D V-FG(3D垂直浮栅),其中电荷存储由浮栅提供。
在TCAT和V-NAND技术中,控制栅极最后沉积(最后栅极或栅极替换),这需要使用牺牲硅化镍,后者被控制栅极(薄金属层)替换,然后是金属填充。在p-BICS和3D V-FG技术中,首先沉积金属栅极(先栅极)。
在本发明的特定实施方案中,3D NAND器件是3D V-NAND存储器。
本发明的NAND器件,特别是在3D V-NAND的情况下,可以在栅极介电质中包含高介电常数的材料,例如氧化铝而不是二氧化硅,以优化电荷转移。
该器件可以根据本领域技术人员已知的各种工艺制造,其中根据上述本发明的工艺,至少一个钨沉积步骤被镍沉积步骤所代替。
本发明通过以下实施例进行说明。
实施例1:具有镍-硼合金的字线的创建
在此实施例中,所使用的衬底是侧边为4cm x 4cm、厚度为750μm的硅试样,其具有开口为约100nm和高度为约4微米的竖直空腔,以及30nm高、50nm深的水平空腔,全部覆盖有一层厚度约为5nm的氧化铝(Al2O3)。
a)空腔表面的清洁:
根据衬底的化学性质来清洁试样。在此清洁步骤之后,试样用去离子水彻底冲洗,浸入到装满去离子水的烧杯中并进行2分钟的超声波(40kHz)处理。然后将试样从烧杯中取出,用去离子水彻底冲洗并在100℃的烘箱中干燥10分钟。
b)空腔表面的活化:
b1)活化溶液的制备:
在烧杯中,将350微升(3-氨基丙基)-三甲氧基硅烷(APTMS)和15mg的Pd(En)Cl2溶解在80ml无水DMSO(最大50ppm的H2O)中。
b2)衬底表面的活化处理:
将在步骤a1)中制备的试样浸入到包含在b1)中制备的活化溶液的烧杯中并且整体经受足以排空封闭在结构空腔中的空气的快速真空。为此,将烧杯放入干燥器中,干燥器本身与叶片泵相连,整体处于真空状态约2分钟。恢复到环境压力后,将含有试样的液体混合物加热至65℃并保持20分钟。将试样从溶液中取出,用去离子水彻底冲洗,然后浸入到装满去离子水的烧杯中并进行30秒的超声波(40kHz)处理。然后将试样从烧杯中取出并用去离子水彻底冲洗。
c)通过无电方法的NiB金属层的沉积:
c1)无电溶液的初步制备:
在1升容器中按顺序加入最少量的去离子水,31.11g六水合硫酸镍(0.118摩尔)、44.67g柠檬酸(0.232摩尔)、52.26g的N-甲基氨基乙醇(0.700摩尔)、2.5ppm的Mn=600g/mol的聚乙烯亚胺(PEI)、55ppm的次磷酸和6ppm的二亚丙基三胺。用N-甲基氨基乙醇将最终pH调节至9.3,并用去离子水将总体积调节至1升。
就在下一步之前,向九体积的先前溶液中添加一体积的还原溶液。后者包含28g/l的二甲氨基硼烷(DMAB;0.475摩尔)和60.00g的N-甲基氨基乙醇(0.798摩尔)。
c2)NiB合金层在氧化铝层上的形成:
通过首先将衬底浸入到去离子水的烧杯中,从而在步骤b)中处理的衬底的表面上沉积出镍-硼合金层。将烧杯快速抽真空至足以除去滞留在结构空腔中的空气的真空度。为此,将烧杯放入干燥器中,干燥器本身与叶片泵相连,整体处于真空状态约2分钟。恢复到环境压力后,根据所需的最终厚度和经处理结构的尺寸,将试样快速浸入到预先准备好的无电溶液中并加热至65℃,持续30秒至9分钟。然后可以在试样上观察到闪亮的灰色金属涂层。将试样从溶液中取出,用去离子水彻底冲洗,浸入到装满去离子水的烧杯中并进行30秒的超声波(40kHz)处理。然后将试样从烧杯中取出,用去离子水彻底冲洗并在氮气流下干燥。试样在还原气氛(氮气中4%的氢)中,在250℃下进行快速热退火(RTA)十分钟。该操作可以用管式炉或热板进行。
d)填充空腔的金属沉积物的特性
在对步骤c2)中得到的试样进行热退火后,观察到所有水平空腔均填充有镍-硼合金而无材料空隙,而竖直空腔未完全填充。所得合金沉积物的图案如图5所示。
e)制作EELS曲线:金属的屏障特性
在步骤c2)结束时获得的试样在还原气氛(氮气中4%的氢)中在800℃下进行新的热退火一分钟,以模拟工业级3D NAND存储器在所有制造步骤中可能经历的转变。EELS曲线(如图17所示)表明镍-硼合金没有扩散到SiO2中。根据本发明的工艺沉积的金属可以消除沉积几纳米的屏障层的步骤,为了制造现有技术的3D NAND存储器,该屏障层必须插入到介电质与填充空腔的金属之间。
f)由金属膜引发的晶圆弯曲的评估
在本发明的语境中,由在400℃下退火2小时的50nm NiB沉积物产生的弯曲不会影响晶圆的平坦度。NiB层施加的应力评估为825MPa,而对于等同厚度的钨-CVD法的W层,应力大于2GPa。这在图16中进行了说明。
实施例2:在旨在形成字线的空腔壁上进行的一薄层镍-硼合金的沉积
重复实施例1,不同之处在于在步骤c1)中不添加55ppm的次磷酸。水平空腔覆盖有一薄层的NiB合金,所得衬底的示意图可如图6所示。
实施例3:在具有镍-硼合金的位线与多晶硅沟道之间进行的接触件的创建
此实施例的目的是从含有硅烷和钯络合物的溶液中活化涂布有二氧化硅(SiO2)和多晶硅(pSi)混合结构的衬底,以使用NiB型合金填充位于NAND衬底的“位线”与“沟道”之间的“接触件”结构。
在该实施例中使用的衬底由侧边为4x4cm、厚度为750μm的硅试样组成,其覆盖有具有导孔(孔槽)的结构化的氧化硅层,该导孔(via)具有约100nm的开口和约300nm的高度。空腔的底部凹陷并与多晶硅(pSi)直接接触。这些结构模拟了NAND器件中的接触件。
清洁空腔的表面:
将试样浸泡在70℃的溶液SC1中并进行的超声波(40kHz)处理。在此清洁步骤之后,试样用去离子水彻底冲洗,浸入到装满去离子水的烧杯中并进行2分钟的超声波(40kHz)处理。然后将试样从烧杯中取出,用去离子水彻底冲洗并在100℃的烘箱中干燥10分钟。
空腔表面的活化:
b1)活化溶液的制备:
在干燥烧杯中,将350微升(3-氨基丙基)-三甲氧基硅烷(APTMS)和15mg的Pd(En)Cl2溶解在80ml无水DMSO(最大50ppm的H2O)中。
b2)衬底表面的活化处理:
将在步骤a)中制备的试样浸入到包含在b1)中制备的活化溶液的烧杯中并且整体经受足以排空封闭在结构空腔中的空气的快速真空。为此,将烧杯放入干燥器中,干燥器本身与叶片泵相连,整体处于真空状态约2分钟。恢复到环境压力后,将含有试样的液体混合物加热至65℃并保持10分钟。将试样从溶液中取出,用去离子水彻底冲洗,然后浸入到装满去离子水的烧杯中并进行30秒的超声波(40kHz)处理。然后将试样从烧杯中取出,用去离子水彻底冲洗并在氮气流下干燥。
通过无电方法的NiB金属层的沉积:
c1)无电溶液的初步制备:
在1升容器中按顺序加入最少量的去离子水、31.11g六水合硫酸镍(0.118摩尔)、44.67g柠檬酸(0.232摩尔)、52.26g的N-甲基氨基乙醇(0.700摩尔)、2.5ppm的Mn=600g/mol的聚乙烯亚胺(PEI)、55ppm的次磷酸和6ppm的二亚丙基三胺。用N-甲基氨基乙醇将最终pH调节至9.3,并用去离子水将总体积调节至1升。就在下一步之前,向九体积的先前溶液中添加一体积的还原溶液。后者包含28g/l的二甲氨基硼烷(DMAB;0.475摩尔)和60.00g的N-甲基氨基乙醇(0.798摩尔)。对于4x4cm的试样,需要100ml的这种混合物。
c2)在混合结构上填充NiB合金层:
通过首先将衬底浸入到去离子水的烧杯中,在步骤b)中处理的衬底的表面上沉积出镍-硼合金层。将烧杯快速抽真空至足以除去滞留在结构空腔中的空气的真空度。为此,将烧杯放入干燥器中,干燥器本身与叶片泵相连,整体处于真空状态约2分钟。恢复到环境压力后,根据所需的最终厚度和经处理结构的尺寸,将试样快速浸入到先前制备的无电溶液中(c1)并加热至65℃,持续2至9分钟。将溶液置于40kHz超声波中,以吹扫模式每15秒经历一次3秒脉冲,持续2分钟。在接下来的7分钟内,持久施加超声波。因此,该步骤持续9分钟。然后在试样上观察到闪亮的灰色金属涂层。将试样从溶液中取出,用去离子水彻底冲洗,然后浸入到装满去离子水的烧杯中并进行30秒的超声波(40kHz)处理。然后将试样从烧杯中取出,用去离子水彻底冲洗并在氮气流下干燥。试样在还原气氛(氮气中4%的氢)中,在400℃下进行快速热退火(RTA)十分钟。该操作可以用管式炉或热板进行。
填充接触件的金属沉积物的特性
在对步骤c2)结束时获得的试样进行热退火后,观察到所有的导孔都均匀地填充有镍-硼合金。根据标准ASTM 3359测得的附着力为16/16。因此,这种无电溶液既可用于创建字线(如实施例1和2中所示),也可用于在位线下方创建接触件。
实施例4:具有镍-硼合金的位线的创建
此实施例的目的是从含有硅烷和钯络合物的溶液中活化涂布有二氧化硅(SiO2)和NiB合金混合结构的衬底,以使用NiB合金填充NAND衬底的NiB接触件上方的位线结构,该接触件是例如根据实施例3制造的。
在此实施例中使用的衬底由4x4cm见方、厚度为750μm的硅试样组成,其覆盖有具有导孔(孔槽)的结构化的氧化硅层,该导孔(via)具有约300纳米的开口和约500纳米的高度。空腔的底部凹陷并与NAND结构“接触件”部分的NiB合金或钨直接接触。这些结构模拟了NAND芯片中的位线。
空腔表面的预处理:
试样用氢气进行还原等离子体处理。在此表面预处理步骤之后,试样被储存在氮气气氛下直到下一步。
空腔表面的活化:
b1)活化溶液的制备:
在干燥烧杯中,将350微升(3-氨基丙基)-三甲氧基硅烷(APTMS)和15mg的Pd(En)Cl2溶解在80ml无水DMSO(最大50ppm的H2O)中。
b2)衬底表面的活化处理:
将在步骤a)中制备的试样浸入到包含在b1)中制备的活化溶液的烧杯中并且整体经受足以排空封闭在结构空腔中的空气的快速真空。为此,将烧杯放入干燥器中,干燥器本身与叶片泵相连,整体处于真空状态约2分钟。恢复到环境压力后,将含有试样的液体混合物加热至65℃并保持10分钟。将试样从溶液中取出,用去离子水彻底冲洗,然后浸入到装满去离子水的烧杯中并进行30秒的超声波(40kHz)处理。然后将试样从烧杯中取出,用去离子水彻底冲洗并在氮气流下干燥。
c)通过无电方法的NiB金属层的沉积:
c1)无电溶液的初步制备:
在1升容器中按顺序加入最少量的去离子水、31.11g六水合硫酸镍(0.118摩尔)、44.67g柠檬酸(0.232摩尔)、52.26g的N-甲基氨基乙醇(0.700摩尔)、2.5ppm的Mn=600g/mol的聚乙烯亚胺(PEI)。用N-甲基氨基乙醇将最终pH调节至9.3,并用去离子水将总体积调节至1升。就在下一步之前,向九体积的先前溶液中添加一体积的还原溶液。后者包含28g/l的二甲氨基硼烷(DMAB;0.475摩尔)和60.00g的N-甲基氨基乙醇(0.798摩尔)。
c2)在混合结构上形成NiB合金层:
通过首先将衬底浸入到去离子水的烧杯中,在步骤b)中处理的衬底的表面上沉积出镍-硼合金层。将烧杯快速抽真空至足以除去滞留在结构空腔中的空气的真空度。为此,将烧杯放入干燥器中,干燥器本身与叶片泵相连,整体处于真空状态约2分钟。恢复到环境压力后,根据所需的最终厚度和所处理结构的尺寸,将试样快速浸入到先前制备的无电镀溶液中(cl)并加热至65℃,持续2至9分钟。将溶液置于40kHz超声波中,以吹扫模式每15秒经历一次3秒脉冲,持续2分钟。在接下来的7分钟内,持久施加超声波。因此,该步骤持续9分钟。然后在试样上观察到闪亮的灰色金属涂层。将试样从溶液中取出,用去离子水彻底冲洗,然后浸入到装满去离子水的烧杯中并进行30秒的超声波(40kHz)处理。然后将试样从烧杯中取出,用去离子水彻底冲洗并在氮气流下干燥。试样在还原气氛(氮气中4%的氢)中,在400℃下进行快速热退火(RTA)十分钟。该操作可以用管式炉或热板进行。
填充空腔的金属沉积物的特性
在对在步骤c2)结束时获得的试样进行热退火之后,观察到所有的导孔都均匀地填充有同一厚度的镍-硼合金。根据标准ASTM 3359测得的附着力为16/16。
实施例5:具有镍-硼合金和铜的位线的创建
衬底与实施例4相同。
空腔表面的预处理:
以与实施例4部分a)中相同的方式处理衬底。
空腔表面的活化:
b1)活化溶液的制备:
该溶液与实施例4中b)中制备的相同。
b2)衬底表面的活化处理:
表面处理与实施例4中b2)相同。
通过无电方法的NiB金属层的沉积:
c1)无电溶液的初步制备:
该溶液与实施例4中c1)中制备的相同。
c2)在混合结构上形成NiB合金层:
表面处理与实施例4中c2)中进行的相同。然而,根据本领域技术人员的知识,通过减少处理时间或调整添加剂的浓度,该处理进行不完全,使得NiB合金的位线未完全填充。剩余的空腔在以下步骤中用铜填充。
通过电沉积工艺用铜填充剩余的空腔
d1)电沉积溶液:
在此溶液中,Cu2+的浓度等于从CuSO4(H2O)5获得的15g/L。乙二胺与铜的化学计量比为2倍。通过添加四乙基氢氧化铵将溶液的pH值调节至pH=7.0。然后引入50ppm的硫代二甘醇酸。
d2)设备:
在此实施例中,使用了由两部分组成的电沉积设备:用于容纳电沉积溶液的池,配备了流体再循环系统以控制系统的流体动力学,以及旋转电极,配备了适合所使用试样尺寸(4cm x 4cm)的样品架。电沉积池有两个电极:
铜阳极
涂覆有上述c)中所述的层的硅试样构成阴极。
参比电极连接到阳极。
连接器允许电极的电接触,这些电极通过电线连接到提供高达20V或2A的恒电位仪。
d3)实验方案:
预备步骤:
如果c)中获得的衬底是新制的,则不进行任何特殊处理。步骤c)中制备的试样可选地首先浸入到去离子水烧杯中。将烧杯快速抽真空至足以除去滞留在结构空腔中的空气的真空度。为此,将烧杯放入干燥器中,干燥器本身与叶片泵相连,整体处于真空状态约2分钟。恢复到环境压力后,将试样快速安装在沉积池中,沉积池浸泡在d1)中制备的溶液中,然后该组件经历具有冷入口的电工艺。
电工艺:
该工艺如下进行:在电流范围为5mA(或2mA/cm2)至50mA(或20mA/cm2),例如20mA(或8mA/cm2),阴极以电流脉冲模式偏压,阴极偏压脉冲持续时间为5至1000毫秒,两次阴极脉冲之间零偏压为5至1000毫秒。此步骤在60rpm的旋转下进行10分钟。电解质与衬底之间的接触在通电之前进行,延迟30秒。将试样从溶液中取出,用去离子水彻底冲洗,然后浸入到装满去离子水的烧杯中并进行30秒的超声波(40kHz)处理。然后将试样从烧杯中取出,用去离子水彻底冲洗并在氮气流下干燥。
d4)退火:
使试样在还原气氛(氮气中4%的氢)中在250℃下进行快速热退火(RTA)十分钟。该操作可以用管式炉或热板进行。
所获得的结果:
扫描电子显微镜分析(Mag=100k,EHT=2kV)显示了没有界面或孔隙缺陷的铜填充物。根据标准ASTM 3359测得的粘合力为16/16。

Claims (15)

1.一种制造3D NAND存储器的方法,包括至少一个在溶剂相中对无机氧化物表面进行有选择金属化的金属化工艺,所述金属化工艺通过形成镍或钴与选自硼、磷和钨的元素的金属合金沉积物来进行,并且所述金属化工艺包括:
-用贵金属活化该无机氧化物表面的步骤,所述活化步骤之后是
-在没有极化的情况下使所述无机氧化物表面与无电溶液接触以形成金属合金沉积物的步骤,
所述无电溶液包含作为金属离子的镍离子或钴离子,包含硼、磷或钨的至少一种用于该金属离子的还原剂,以及至少一种多胺。
2.根据权利要求1所述的方法,其特征在于,使所述无机氧化物表面与无电溶液接触的步骤是通过使该无机氧化物表面经受超声波进行的。
3.根据权利要求1或2所述的方法,其特征在于,选自硼、磷和钨的元素在该金属合金中占1至10原子百分比。
4.根据前述权利要求中任一项所述的方法,其特征在于,该无机氧化物是SiO2或Al2O3
5.根据前述权利要求中任一项所述的方法,其特征在于,该贵金属是钯。
6.一种3D NAND存储器件,包括字线、位线、多晶硅沟道、多晶硅沟道与位线之间的接触件,以及字线与源极线之间的外围接触件,其特征在于,它还包括至少一种金属合金沉积物,该金属合金沉积物包含作为金属的镍或钴,以及选自硼、磷和钨的元素。
7.根据权利要求6所述的3D NAND存储器件,其特征在于,该字线包括该至少一种金属合金沉积物。
8.根据权利要求6或7所述的3D NAND存储器件,其特征在于,多晶硅沟道与位线之间的该接触件包括该至少一种金属合金沉积物。
9.根据权利要求6至8中任一项所述的3D NAND存储器件,其特征在于,该位线包括该至少一种金属合金沉积物。
10.根据权利要求6至9中任一项所述的3D NAND存储器件,其特征在于,字线与源极线之间的该外围接触件包括该至少一种金属合金沉积物。
11.一种用于制造3D NAND存储器件的电解质,包含:
-作为金属离子的镍离子或钴离子,并且优选浓度为10-3M至1M;
-至少两种用于该金属离子的还原剂,优选总量为10-4M至1M;
-用于将pH值调节并维持在6至11,优选8至10的试剂;
-至少一种多胺试剂。
12.根据权利要求11所述的电解质,其特征在于,其包含两种还原剂,该两种还原剂为次磷酸和二甲氨基硼烷。
13.根据权利要求11或12所述的电解质,其特征在于,其包含第一多胺试剂和第二多胺试剂,第一多胺试剂的分子量在50g/mol至500g/mol的范围内,并且第二多胺试剂的分子量为500g/mol至25000g/mol。
14.根据权利要求13所述的电解质,其特征在于,第一多胺试剂的浓度为0.5ppm至100ppm,第二多胺试剂的浓度为0.5ppm至100ppm。
15.根据权利要求13所述的电解质,其特征在于,该第一多胺试剂和该第二多胺试剂是脂肪族多胺。
CN202180046309.2A 2020-04-29 2021-04-28 使用镍或钴合金制造3d nand的方法 Pending CN116134980A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
FR2004260A FR3109840B1 (fr) 2020-04-29 2020-04-29 Procédé de métallisation d’un substrat semi-conducteur, électrolyte et méthode de fabrication de 3D-NAND
FRFR2004260 2020-04-29
FR2100492A FR3109839A1 (fr) 2020-04-29 2021-01-19 Méthode de fabrication de 3D-NAND mettant en œuvre un alliage de nickel ou de cobalt
FRFR2100492 2021-01-19
PCT/EP2021/061174 WO2021219744A1 (en) 2020-04-29 2021-04-28 Method for fabricating 3d nand using a nickel or cobalt alloy

Publications (1)

Publication Number Publication Date
CN116134980A true CN116134980A (zh) 2023-05-16

Family

ID=72266406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180046309.2A Pending CN116134980A (zh) 2020-04-29 2021-04-28 使用镍或钴合金制造3d nand的方法

Country Status (6)

Country Link
EP (1) EP4143882A1 (zh)
KR (1) KR20210150415A (zh)
CN (1) CN116134980A (zh)
FR (2) FR3109840B1 (zh)
TW (1) TW202208680A (zh)
WO (1) WO2021219744A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023150370A1 (en) * 2022-02-07 2023-08-10 Macdermid Enthone Inc. Method of metallization by a nickel or cobalt alloy for the manufacture of semiconductor devices
TW202403100A (zh) 2022-03-30 2024-01-16 法商亞凡尼公司 用於製造半導體裝置之以鎳或鈷合金進行金屬化的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4401912B2 (ja) * 2003-10-17 2010-01-20 学校法人早稲田大学 半導体多層配線板の形成方法
TW200707640A (en) * 2005-03-18 2007-02-16 Applied Materials Inc Contact metallization scheme using a barrier layer over a silicide layer
FR2933425B1 (fr) 2008-07-01 2010-09-10 Alchimer Procede de preparation d'un film isolant electrique et application pour la metallisation de vias traversants
KR101495799B1 (ko) * 2009-02-16 2015-03-03 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
FR2950062B1 (fr) 2009-09-11 2012-08-03 Alchimer Solution et procede d'activation de la surface d'un substrat semi-conducteur
FR2950633B1 (fr) 2009-09-30 2011-11-25 Alchimer Solution et procede d'activation de la surface oxydee d'un substrat semi-conducteur.
FR2974818B1 (fr) 2011-05-05 2013-05-24 Alchimer Procede de depot de couches metalliques a base de nickel ou de cobalt sur un substrat solide semi-conducteur ; kit pour la mise en oeuvre de ce procede
RU2013158459A (ru) * 2011-06-01 2015-07-20 Басф Се Композиция для электроосаждения металла, содержащая добавку для заполнения снизу вверх переходных отверстий в кремнии и межсоединительных элементов
US11171050B2 (en) * 2017-03-09 2021-11-09 Tokyo Electron Limited Method for manufacturing a contact pad, method for manufacturing a semiconductor device using same, and semiconductor device
CN110289265B (zh) * 2019-06-28 2020-04-10 长江存储科技有限责任公司 3d nand存储器的形成方法

Also Published As

Publication number Publication date
EP4143882A1 (en) 2023-03-08
FR3109840B1 (fr) 2022-05-13
FR3109840A1 (fr) 2021-11-05
WO2021219744A1 (en) 2021-11-04
FR3109839A1 (fr) 2021-11-05
KR20210150415A (ko) 2021-12-10
TW202208680A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US8900963B2 (en) Methods of forming semiconductor device structures, and related structures
US9484357B2 (en) Selective blocking dielectric formation in a three-dimensional memory structure
US7521808B2 (en) Wiring paterns formed by selective metal plating
EP2705172B1 (en) Method of depositing metallic layers based on nickel or cobalt on a semiconducting solid substrate; kit for application of said method
KR20160135771A (ko) 전기화학적 도금 방법들
US20060254503A1 (en) Seed layers, cap layers, and thin films and methods of making thereof
CN101529572B (zh) 用于选择性材料沉积的工件表面改性的方法与设备
US7566661B2 (en) Electroless treatment of noble metal barrier and adhesion layer
CN116134980A (zh) 使用镍或钴合金制造3d nand的方法
KR20090026352A (ko) 나노결정 형성
US7968462B1 (en) Noble metal activation layer
KR101180638B1 (ko) 복합 표면의 선택적 코팅을 위한 방법, 상기의 방법을이용한 마이크로전자 배선 및 집적 회로의 제조
TW201610231A (zh) 用於在反應性金屬膜上電化學沉積金屬的方法(一)
US20210108316A1 (en) Plating method, plating system, and recording medium
CN118974316A (zh) 用于制造半导体器件的镍合金或钴合金金属化的方法
WO2023187473A1 (en) Method of metallization with a nickel or cobalt alloy for the manufacture of semiconductor devices
US7534967B2 (en) Conductor structures including penetrable materials
CN118510942A (zh) 用于制造半导体器件的镍合金或钴合金金属化的方法
KR20050061728A (ko) 펄스식 화학기상증착 방식을 이용한 박막 형성 방법
TW201727829A (zh) 用於銅金屬化之方法及用於形成鈷或鎳矽化物之方法
CN117038634A (zh) 具有多重碳浓度介电层的半导体元件及其制备方法
TW202330999A (zh) 鍍銅用組合物以及使用該組合物製造含銅導體的方法
EP1022355A2 (en) Deposition of copper on an activated surface of a substrate
TW201018745A (en) New organo-metallic wet coating method to enhance electro-migration resistance

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination