[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

FR2791471A1 - Procede de fabrication de puces de circuits integres - Google Patents

Procede de fabrication de puces de circuits integres Download PDF

Info

Publication number
FR2791471A1
FR2791471A1 FR9903536A FR9903536A FR2791471A1 FR 2791471 A1 FR2791471 A1 FR 2791471A1 FR 9903536 A FR9903536 A FR 9903536A FR 9903536 A FR9903536 A FR 9903536A FR 2791471 A1 FR2791471 A1 FR 2791471A1
Authority
FR
France
Prior art keywords
chip
manufacturing
contact pads
reinforcing material
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9903536A
Other languages
English (en)
Other versions
FR2791471B1 (fr
Inventor
Olivier Brunet
Bernard Calvas
Didier Elbaz
Philippe Patrice
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gemplus SA
Original Assignee
Gemplus Card International SA
Gemplus SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gemplus Card International SA, Gemplus SA filed Critical Gemplus Card International SA
Priority to FR9903536A priority Critical patent/FR2791471B1/fr
Priority to PCT/FR2000/000546 priority patent/WO2000057467A1/fr
Priority to AU31719/00A priority patent/AU3171900A/en
Publication of FR2791471A1 publication Critical patent/FR2791471A1/fr
Application granted granted Critical
Publication of FR2791471B1 publication Critical patent/FR2791471B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/58—Measuring, controlling or regulating
    • B29C2043/5825—Measuring, controlling or regulating dimensions or shape, e.g. size, thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

L'invention concerne un procédé de fabrication de puces de circuit intégré, caractérisé en ce qu'il comporte une étape consistant à réaliser une enduction sélective d'un matériau de renfort (13) adhésif sur toute la surface active d'une plaquette de circuits intégrés avant dissociation des puces (10) en excluant les zones des plots de contact (11) de chaque puce (10). L'enduction sélective peut être réalisée, avant ou après formation de bossages (12) sur les plots de contact (11), par sérigraphie ou par jet de matière.

Description

PROCEDE DE FABRICATION DE PUCES DE CIRCUITS INTEGRES
La présente invention concerne la fabrication de dispositifs électroniques, comportant au moins une puce de circuit intégré collée sur un support ou noyée dans ce dernier et électriquement reliée à des éléments
d'interface par des plages de connexion.
Ces dispositifs électroniques constituent par exemple des dispositifs portables tels que des cartes à puce avec et/ou sans contact ou encore des étiquettes électroniques ou des dispositifs fixes tels que des
circuits intégrés d'appareils électroniques.
Les cartes à puce avec et/ou sans contact sont destinées à la réalisation de diverses opérations telles que, par exemple, des opérations bancaires, des communications téléphoniques, diverses opérations d'identification, ou des opérations de type télébillétique. Les dispositifs électroniques fixes sont destinés au fonctionnement et à la programmation d'appareils
électroniques.
La principale étape des procédés de fabrication des dispositifs électroniques consiste à réaliser la connexion des puces aux plages de contact du circuit
auquel elles sont destinées.
En particulier, les technologies de connexion avec retournement de la puce, de type " flip chip " en anglais, sont de plus en plus utilisées pour connecter ces puces de circuit intégré aux plages de contact. Ces technologies permettent en effet de réduire notablement
le nombre d'opérations lors de la connexion.
La technologie du " flip chip " comporte
schématiquement quatre types d'opérations.
Tout d'abord, la préparation du circuit sur le substrat destiné à recevoir la puce. Il est nécessaire de réaliser les plages de contact puis de préparer la connexion elle même par distribution d'un adhésif anisotropique, ou par impression ou par distribution d'un adhésif conducteur ou de matériaux de soudure, par
exemple.
La puce est ensuite reportée en la retournant pour
présenter sa face active vers le substrat.
Une troisième opération consiste à déposer, dans certains cas, un matériau de renfort entre la puce et le substrat, dit " underfill " en terminologie anglaise. Enfin, il est possible de procéder à une éventuelle protection de la puce par dépôt d'une goutte de résine, à base d'époxy par exemple, thermodurcissable ou à
réticulation aux ultraviolets.
Un procédé classique de montage de la puce en
" flip chip " est illustré en coupe sur la figure 1.
Un tel procédé consiste à reporter la puce de circuit intégré 10 en disposant sa face active avec ses
plots de contact 11 vers le substrat 15.
Des bossages 12 sont réalisés sur chaque plot de contact 11 de la puce 10 afin d'assurer la connexion électrique entre la puce 10 et les plages de contact 18. Il sont par conséquent nécessairement réalisés en matériau conducteur, tel que de l'or ou un matériau
polymère chargé en particules métalliques, par exemple.
La puce est alors connectée en appliquant les bossages 12 sur les plages de contact 18 préalablement imprimées. Une telle connexion est réalisée sans
utilisation de fils conducteur.
Dans l'exemple illustré, la puce 10 est connectée aux plages de contact 18 au moyen d'une colle conductrice 35 à conduction électrique anisotrope bien connue et souvent utilisée pour le montage de
composants passifs en surface.
Cette colle 35 contient avantageusement des particules conductrices élastiquement déformables, qui permettent d'établir une conduction suivant l'épaisseur lorsqu'elles sont pressées entre les bossages 12 et les plages de contact 18, tout en assurant une isolation suivant les autres directions, c'est à dire dans le plan horizontal. La surépaisseur engendrée par les bossages 12 permet de comprimer la colle anisotropique au niveau des plots de contact 11 et d'établir la connexion. Une goutte de résine 20 peut ensuite être déposée pour renforcer la tenue de la connexion de la puce 10
sur le substrat 15.
Une variante de réalisation est illustrée sur la figure 2. Les bossages 12 des plots de contact 11 de la puce 10 sont reportés sur le motif des plages de contact 18 préalablement imprimé, avant la polymérisation complète de l'encre conductrice utilisée pour l'impression du motif. La fixation et la connexion de la puce 10 sont ainsi réalisées simultanément, au cours de la polymérisation de l'encre des plages de
contact 18.
Dans une autre variante, il est également possible de fixer et de connecter la puce en une seule étape de soudage. Les plages de contact 18 sont alors réalisées par impression d'un alliage métallique, et les bossages 12 sont réalisés en alliage métallique à bas point de fusion et sont donc refondus au moment du report de la
puce 10 sur les plages de contact 18.
La variante de connexion illustrée sur la figure 1 présente une bonne tenue mécanique puisqu'une goutte de colle à conduction anisotropique 35 a été déposée sur
toute la surface entre la puce 10 et le substrat 15.
Cependant, cette variante présente le désavantage
d'être longue à réaliser.
Les autres variantes décrites sont plus simples mais ne permettent pas une très bonne tenue mécanique
de la connexion.
La distribution d'un matériau de renfort a pour but de renforcer la tenue mécanique de la puce sur le circuit, en particulier lorsque le dispositif électronique subit des contraintes mécaniques de torsion ou en flexion, ou des contraintes climatiques
qui peuvent engendrer une dilatation thermique.
Le dépôt d'un tel matériau de renfort s'effectue généralement par distribution dudit matériau sur les pourtours de la puce après qu'elle ait été connectée
selon une des techniques décrites ci-dessus.
Les produits généralement utilisés ont la caractéristique de migrer sous la puce, avant leur
polymérisation, par effet de capillarité.
Cependant, cette étape du procédé présente l'inconvénient d'être lente et délicate. En effet, elle comprend une opération de distribution avec précision du matériau de renfort sur le pourtour de la puce,
suivie d'une étape de polymérisation du matériau.
De plus, cette opération doit être effectuée en ligne avec les autres opérations de la connexion, elle
doit donc être maîtrisée en temps et en qualité.
En outre, l'opération de dépôt d'un matériau de renfort peut générer des défauts difficiles à détecter, tel qu'une bulle d'air sous la puce par exemple, qui
entraînera des problèmes de fiabilité.
Le but de la présente invention est de pallier aux
inconvénients de l'art antérieur.
La présente invention a pour objet de proposer un procédé de dépôt rapide et fiable d'un matériau de renfort adhésif sur la face active de la puce pour sa
connexion selon une technique de " flip chip ".
La présente invention a plus particulièrement pour objet un procédé de fabrication de puces de circuits intégrés, caractérisé en ce qu'il comporte une étape consistant à réaliser une enduction sélective d'un matériau de renfort adhésif sur toute la surface active d'une plaquette de circuits intégrés avant dissociation des puces en excluant les zones des plots de contact de
chaque puce.
Selon un mode de réalisation, l'enduction sélective du matériau de renfort est réalisée par sérigraphie à travers un écran et au moyen d'une racle, l'écran de sérigraphie étant réalisé à partir du masque de gravure
des plots de contact des puces sur la plaquette.
Préférentiellement, l'écran de sérigraphie est
réalisé en toile inox.
Selon un autre mode de réalisation, l'enduction sélective du matériau de renfort est réalisée par impression au jet de matière au moyen d'une tête d'impression commandée électroniquement à partir d'un fichier numérique créé d'après le motif du masque de gravure des plots de contact des puces sur la plaquette. Préférentiellement, l'enduction du matériau de renfort est réalisé goutte par goutte sur la plaquette, chaque goutte étant délivrée suite à une commande
électronique sur la tête d'impression.
Selon une particularité, la vitesse de défilement
de la plaquette est commandée électroniquement.
Selon une caractéristique, l'électronique de commande modifie automatiquement le fichier numérique du motif de la plaquette afin de faire correspondre les zones non enduites de produit avec la vitesse de défilement de la plaquette. Selon une autre caractéristique, la tête d'impression comporte plusieurs buses de diamètre
prédéterminé et pilotées indépendamment.
La tête d'impression balaye toute la plaquette et l'électronique de commande déclenche le jet de gouttes en fonction du fichier numérique propre à ladite plaquette. Selon une caractéristique, le matériau de renfort est constitué par un matériau isolant, solide et activable à chaud et/ou à la pression lors de la
connexion de la puce.
Selon une autre caractéristique, le matériau de
renfort est un thermoplastique.
Selon une autre caractéristique, le matériau de
renfort est une résine époxy bi-état.
Préférentiellement, l'épaisseur du matériau de renfort enduit est supérieure ou égale à l'épaisseur
des bossages des plots de contact.
La présente invention se rapporte également à une plaquette de puces de circuits intégrés, caractérisée en ce qu'elle comporte un matériau de renfort adhésif déposé sur la face active des puces en excluant les
zones des plots de contact.
La présente invention a également pour objet un procédé de fabrication d'un dispositif électronique comportant un substrat et au moins une puce fixée sur le substrat par une matière adhésive, caractérisé en ce que: on fournit une puce comportant un matériau de renfort adhésif sur sa surface active à l'exception de ses plots de contact; - on fixe la puce sur le substrat par collage au moyen du matériau de renfort adhésif. Selon une variante, une connexion des plots de contact à des plages de contact d'un circuit électrique et/ou électronique, préalablement disposé sur ledit substrat, est réalisée simultanément au collage de la
puce sur le substrat.
La présente invention a également pour objet un dispositif électronique comportant une puce de circuit intégré collée face avant sur un substrat par une matière adhésive, caractérisé en ce que la matière s'étend uniquement dans les limites de la face active de la puce à l'exception au moins de ses plots de contact. Le dispositif électronique consiste en une carte de mémorisation. Le procédé de fabrication selon la présente
invention présente l'avantage d'être simple et rapide.
Le procédé selon l'invention présente l'avantage de supprimer l'opération de dépôt d'un matériau de renfort sur les pourtours de la puce, qui est longue et délicate, par une opération fiable et maîtrisée dans le temps. Ainsi l'opération de dépôt d'un matériau de
renfort peut être réalisée en ligne à haute cadence.
En particulier, l'enduction sélective du procédé selon l'invention est réalisée sur la plaquette de silicium avant la dissociation des puces, ce qui permet une cadence de fabrication plus importante qu'un dépôt de matériau de renfort sur chaque puce selon des
procédés connus.
Le procédé de fabrication selon l'invention permet également de supprimer l'étape de préparation du substrat destiné à recevoir la puce par distribution d'une colle conductrice ou d'un matériau de soudure. En effet, le matériau de renfort est avantageusement adhésif et permet la fixation de la puce sur le
substrat en " flip chip ".
En outre, le procédé selon l'invention présente l'avantage de réaliser un collage de la puce qui soit net, c'est à dire sans débordement de colle sur le
substrat ou sur la tranche de la puce.
De plus, l'utilisation de la sérigraphie présente l'avantage de fournir un nombre de paramètres importants pour régler l'épaisseur du dépôt, tel que la
nature de l'écran et la pression de la racle.
En outre, l'utilisation du jet de matière permet d'exploiter la souplesse des commandes électroniques et des fichiers numériques. Lorsque le motif de la plaquette change, le fichier numérique associé change
simultanément.
De plus, l'utilisation de la technique de dépôt de " goutte à la demande " permet de contrôler précisément
l'épaisseur du dépôt du matériau de renfort.
D'autres particularités et avantages de l'invention
apparaîtront à la lecture de la description donnée à
titre d'exemple illustratif et non limitatif et faite en référence aux figures annexées qui représentent: - la figure 1, déjà décrite, est un schéma en coupe transversale illustrant un procédé traditionnel de connexion d'une puce par une technique de " flip chip "; - la figure 2, déjà décrite, est un schéma en coupe transversale illustrant une variante du procédé traditionnel de connexion d'une puce par une technique de " flip chip "; - la figure 3 est un schéma en coupe d'une puce avec un dépôt de matériau de renfort; - la figure 4 illustre schématiquement une première variante de réalisation du procédé selon la présente invention; la figure 5 illustre schématiquement une deuxième variante de réalisation du procédé selon la présente invention; - la figure 6 est un schéma en coupe transversale illustrant la connexion d'une puce par le
procédé selon la présente invention.
La figure 3 illustre schématiquement un dépôt de matériau de renfort 13 sur la face active d'une puce 10
présentant des bossages 12 sur ses plots de contact 11.
L'enduction sélective du matériau de renfort 13 a exclu
les zones des plots de contact 11.
Le matériau de renfort 13 est un matériau solide et isolant tel qu'un matériau thermoplastique, un adhésif
thermoactif, ou une résine époxy bi-état, par exemple.
Le choix du matériau de renfort 13 est motivé par
ses propriétés de réactivation de son pouvoir adhésif.
En effet, ce matériau 13 a été préférentiellement déposé sur la plaquette de silicium 1 avant la dissociation des puces 10, et il doit ensuite servir de moyen de collage de la puce 10 sur le substrat 15 du circuit auquel elle est destinée lors de sa connexion en " flip chip ". Il est par conséquent indispensable de pouvoir réactiver ses propriétés adhésives lors de
cette connexion.
Selon les modes de réalisation envisagés, le matériau de renfort 13 peut être indifféremment déposé avant ou après la réalisation des bossages 12 sur les
plots de contact 11.
L'enduction sélective doit être réalisée avec précision pour ne pas enduire les zones des plots de contact 11. De plus, un bon calibrage de l'épaisseur du matériau 13 est nécessaire afin de garantir une épaisseur légèrement supérieure ou égale à l'épaisseur des bossages 12 de manière à permettre le report de la
puce en " flip chip " dans la suite du procédé.
Une enduction sélective permettant d'obtenir les caractéristiques mentionnées peut être obtenue par
diverses techniques de dépôts. -
Un premier mode de réalisation de la présente invention consiste à réaliser le dépôt du matériau de renfort 13 par sérigraphie. Une telle technique est
illustrée sur la figure 4.
Le dépôt d'un matériau 13 par sérigraphie est
réalisé au moyen d'un écran 40 et d'une racle 41.
L'écran de sérigraphie 40 rst avantageusement réalisé à partir du masque de gravure de la plaquette de silicium 1 afin de ne pas enduire les zones des
plots de contact 11.
Afin de garantir un dépôt précis, il est avantageux d'utiliser une machine de haute précision équipée d'un dispositif de Vision Assistée par Ordinateur (VAO). De tels équipements sont couramment utilisés dans les procédés de fabrication de circuits de microélectronique. Préférentiellement, l'écran 40 utilisé sera constitué d'une toile inox permettant une grande précision du fait de son faible pouvoir d'allongement
sous la pression de la racle 41.
Le dépôt d'un matériau de renfort 13 par sérigraphie présente l'avantage d'introduire de nombreux paramètres permettant une optimisation de l'épaisseur du dépôt. De tels paramètres consistent, par exemple, dans: la nature du tissu de l'écran 40, en particulier l'ouverture des mailles et/ou le diamètre des fils du tissu, etc. - la pression exercée par la racle 41 sur l'écran
40;
- l'épaisseur de l'enduction 13 sur le tissu de
l'écran 40; -
- la viscosité et/ou l'extrait sec du produit 13
utilisé pour le dépôt.
Le réglage de ces paramètres permet d'affiner l'épaisseur du dépôt du matériau de renfort 13 à l'épaisseur des bossages 12 utilisés pour la connexion électrique. Un deuxième mode de réalisation de la présente invention consiste à réaliser le dépôt du matériau de renfort 13 par jet de matière. Une telle technique est
illustrée sur la figure 5.
Le dépôt d'un matériau 13 par jet de matière est réalisé au moyen d'une tête d'impression 50 comportant
une ou plusieurs buses.
Le motif du dépôt du matériau de renfort 13 est créé numériquement d'après le masque de gravure de la plaquette de silicium 1 afin de ne pas enduire les zones des plots de contact 11. Ce fichier numérique est utilisé par le programme de commande de la tête d'impression 50. Ainsi, un changement de plaquette 1 entraîne simplement un changement de fichier numérique et non la fabrication et la mise en place d'un autre
écran de sérigraphie.
Le dépôt du matériau de renfort 13 est avantageusement réalisé par une technologie de jet dite de " goutte à la demande ", appelée DOD 'Drop On
Demand, en anglais).
Une telle technologie permet de contrôler très précisément la quantité de produit déposé, ainsi que la
zone de dépôt.
Il existe plusieurs techniques de " goutte à la demande ". La goutte de matériau 13 peut être éjectée en utilisant une résistance chauffante, ou en utilisant les caractéristiques de déformation des matériaux piézoélectriques sous tension. Cette dernière technique permet l'utilisation d'une grande variété de
produits à éjecter.
La technique de " goutte à la demande " permet avantageusement de délivrer le matériau de renfort 13 goutte par goutte, chaque goutte étant délivrée suite à une impulsion électronique à destination de la tête
d'impression 50.
L'épaisseur du matériau déposé peut être contrôler en affinant les paramètres suivant: - utilisation de plusieurs buses de diamètre prédéterminé et commandées indépendamment; - réalisation de plusieurs passages de la plaquette 1 sous la tête d'impression 50; - variation de la vitesse de défilement de la
plaquette 1 sous la tête d'impression 50.
Ces paramètres permettent d'affiner l'épaisseur du matériau de renfort 13 déposé. En particulier, il est
possible de superposer plusieurs gouttes de produit 13.
De plus, il est possible de modifier automatiquement le motif de la plaquette en cours de dépôt afin de faire correspondre les zones non encore
enduites avec la vitesse de défilement.
L'utilisation de plusieurs buses dans la tête d'impression 50 permet à cette dernière de balayer toute la plaquette 1 alors que l'électrohique de commande déclenche le jet de gouttes de produit 13 en fonction du fichier numérique propre à la plaquette 1
en cours de balayage.
La figure 6 illustre schématiquement une puce de circuit 10 connectée sur un substrat 15 selon le
procédé de la présente invention.-
La puce est retournée pour une connexion de type " flip chip " et positionnée de manière à placer les bossages 12 de ses plots de contact 11 en vis à vis des plages de contact 18 du circuit électrique et/ou électronique. Les plages de contact 18 ont été préalablement déposées sur le circuit. Elles sont illustrées par un épais trait noir sur la figure pour une meilleur compréhension, mais elles présentent en réalité une épaisseur négligeable. Les plages de contact 18 sont généralement imprimées au moyen d'une encre conductrice. Le pouvoir adhésif du matériau de renfort 13 est réactivé lors du report de la puce 10 sur le substrat , par chauffage ou par pression ou par tout autre moyen. Le matériau de renfort 13 permet ainsi de fixer la puce 10 sur le substrat 15 par collage, tout en
isolant la face active de la puce.
L'épaisseur du matériau 13 déposé sur la plaquette 1 est légèrement supérieure à l'épaisseur des bossages
12 réalisés avant ou après le dépôt du matériau 13.
Lors du report de la puce 10, le matériau de renfort 13 est ramolli et pressé contre le substrat 15 de manière à s'aplatir légèrement pour permettre la connexion des bossages 12 avec les plages de contact 18 du substrat 15.

Claims (18)

REVEND I CATIONS
1.Procédé de fabrication de puces de circuits intégrés, caractérisé en ce qu'il comporte une étape consistant à réaliser une enduction sélective d'un matériau de renfort (13) adhésif sur toute la surface active d'une plaquette (1) de circuits intégrés avant dissociation des puces (10) en excluant les zones des
plots de contact (11) de chaque puce (10).
2. Procédé de fabrication selon la revendication 1, caractérisé en ce que l'enduction sélective du matériau de renfort (13) est réalisée par sérigraphie à travers un écran (40) et au moyen d'une racle (41), l'écran de sérigraphie (40) étant réalisé à partir du masque de gravure des plots de contact (11) des puces (10) sur la
plaquette (1).
3. Procédé de fabrication selon la revendication 2, caractérisé en ce que l'écran de sérigraphie (40) est
réalisé en toile inox.
4. Procédé de fabrication selon la revendication 1, caractérisé en ce que l'enduction sélective du matériau de renfort (13) est réalisée par impression au jet de matière au moyen d'une tête d'impression (50) commandée électroniquement à partir d'un fichier numérique créé d'après le motif du masque de gravure des plots de
contact (11) des puces (10) sur la plaquette (1).
5. Procédé de fabrication selon la revendication 4, caractérisé en ce que l'enduction du matériau de renfort (13) est réalisée goutte par goutte sur la plaquette (1), chaque goutte étant délivrée suite à une
commande électronique sur la tête d'impression (50).
6. Procédé de fabrication selon l'une des
revendications 4 à 5, caractérisé en ce que là vitesse
de défilement de la plaquette (1) est commandée électroniquement.
7. Procédé de fabrication selon la revendication 6, caractérisé en ce que l'électronique de commande modifie automatiquement le fichier numérique du motif de la plaquette (1) afin de faire correspondre les zones non enduites de produit (13) avec la vitesse de
défilement de la plaquette (1).
8. Procédé de fabrication selon l'une des
revendications 4 à 7, caractérisé en ce que la tête
d'impression (50) comporte plusieurs buses de diamètre
prédéterminé et pilotées indépendamment.
9. Procédé de fabrication selon la revendication 8, caractérisé en ce que la tête d'impression (50) balaye toute la plaquette (1) et l'électronique de commande déclenche la délivrance de goutte à la demande en fonction du fichier numérique propre à ladite plaquette (1).
10. Procédé de fabrication selon l'une quelconque
des revendications précédentes, caractérisé en ce que
le matériau de renfort (13) est constitué par un matériau isolant, solide et activable à chaud et/ou à
la pression lors de la connexion de la puce (10).
11. Procédé de fabrication selon la revendication , caractérisé en ce que le matériau de renfort (13)
est un thermoplastique.
12. Procédé de fabrication selon la revehdication , caractérisé en ce que le matériau de renfort (13)
est une résine époxy bi-état.
13. Procédé de fabrication selon l'une quelconque
des revendications précédentes, caractérisé en ce que
l'épaisseur du matériau de renfort (13) enduit est supérieure ou égale à l'épaisseur des bossages (12) des
plots de contact (11).
14. Plaquette de puces de circuits intégrés, caractérisée en ce qu'elle comporte un matériau de renfort (13) adhésif déposé sur la face active des
puces en excluant les zones des plots de contact (11).
15. Procédé de fabrication d'un dispositif électronique comportant un substrat et au moins une puce fixée sur le substrat par une matière adhésive, caractérisé en ce que: - on fournit une puce (10) comportant un matériau de renfort (13) adhésif sur sa surface active à l'exception de ses plots de contact (11); - on fixe la puce (10) sur le substrat (15) par collage au moyen du matériau de renfort (13) adhésif.
16. Procédé de fabrication selon la revendication , caractérisé en ce que une connexion des plots de contact (11) à des plages de contact (18) d'un circuit électrique et/ou électronique, préalablement disposé sur ledit substrat (15), est réalisé simultanément au
collage de la puce (10) sur le substrat (15).
17. Dispositif électronique comportant une puce de circuit intégré (10) collée face avant sur un' substrat (15) par une matière adhésive (13), caractérisé en ce que la matière (13) s'étend uniquement dans les limites de la face active de la puce (10) à l'exception au
moins de ses plots de contact (11).
18. Dispositif électronique selon la revendication 17, caractérisé en ce qu'il consiste en une carte de mémorisation.
FR9903536A 1999-03-22 1999-03-22 Procede de fabrication de puces de circuits integres Expired - Fee Related FR2791471B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
FR9903536A FR2791471B1 (fr) 1999-03-22 1999-03-22 Procede de fabrication de puces de circuits integres
PCT/FR2000/000546 WO2000057467A1 (fr) 1999-03-22 2000-03-03 Procede de fabrication de puces de circuits integres
AU31719/00A AU3171900A (en) 1999-03-22 2000-03-03 Method for making integrated circuit chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR9903536A FR2791471B1 (fr) 1999-03-22 1999-03-22 Procede de fabrication de puces de circuits integres

Publications (2)

Publication Number Publication Date
FR2791471A1 true FR2791471A1 (fr) 2000-09-29
FR2791471B1 FR2791471B1 (fr) 2002-01-25

Family

ID=9543483

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9903536A Expired - Fee Related FR2791471B1 (fr) 1999-03-22 1999-03-22 Procede de fabrication de puces de circuits integres

Country Status (3)

Country Link
AU (1) AU3171900A (fr)
FR (1) FR2791471B1 (fr)
WO (1) WO2000057467A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002047161A2 (fr) * 2000-12-05 2002-06-13 Gemplus Barriere anti debordement de colle fixation d'une puce semi-conductrice

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10151657C1 (de) * 2001-08-02 2003-02-06 Fraunhofer Ges Forschung Verfahren zur Montage eines Chips auf einem Substrat
FR2843828A1 (fr) * 2002-08-26 2004-02-27 Commissariat Energie Atomique Support de garniture et procede de garniture selective de plages conductrices d'un tel support
FR2843742B1 (fr) 2002-08-26 2005-10-14 Commissariat Energie Atomique Microstructure a surface fonctionnalisee par depot localise d'une couche mince et procede de fabrication associe
FR2843830A1 (fr) * 2002-08-26 2004-02-27 Commissariat Energie Atomique Support de garniture et procede de test du support
FR3103809B1 (fr) * 2019-11-29 2022-05-27 Saint Gobain Procédé d’obtention de vitrages munis de motifs électroconducteurs

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0051165A1 (fr) * 1980-11-03 1982-05-12 BURROUGHS CORPORATION (a Michigan corporation) Boîtier réparable à circuits intégrés fixés par un produit thermoplastique
GB2179001A (en) * 1985-08-16 1987-02-25 Burr Brown Corp Method of bonding using paste or non-dry film adhesives
EP0253444A2 (fr) * 1986-07-14 1988-01-20 National Starch and Chemical Investment Holding Corporation Procédé pour lier une puce semi-conductrice à un substrat
WO1996013066A1 (fr) * 1994-10-20 1996-05-02 National Semiconductor Corporation Procede de fixation de puces de circuit integre consistant a appliquer a l'aide d'un cylindre des adhesifs sur des tranches de semi-conducteurs
WO1998057370A1 (fr) * 1997-06-11 1998-12-17 Nitto Denko Corporation Element comprenant des puces a protuberances, materiau de scellage de type film, dispositif a semi-conducteur et procede de fabrication de ce dernier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0051165A1 (fr) * 1980-11-03 1982-05-12 BURROUGHS CORPORATION (a Michigan corporation) Boîtier réparable à circuits intégrés fixés par un produit thermoplastique
GB2179001A (en) * 1985-08-16 1987-02-25 Burr Brown Corp Method of bonding using paste or non-dry film adhesives
EP0253444A2 (fr) * 1986-07-14 1988-01-20 National Starch and Chemical Investment Holding Corporation Procédé pour lier une puce semi-conductrice à un substrat
WO1996013066A1 (fr) * 1994-10-20 1996-05-02 National Semiconductor Corporation Procede de fixation de puces de circuit integre consistant a appliquer a l'aide d'un cylindre des adhesifs sur des tranches de semi-conducteurs
WO1998057370A1 (fr) * 1997-06-11 1998-12-17 Nitto Denko Corporation Element comprenant des puces a protuberances, materiau de scellage de type film, dispositif a semi-conducteur et procede de fabrication de ce dernier

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002047161A2 (fr) * 2000-12-05 2002-06-13 Gemplus Barriere anti debordement de colle fixation d'une puce semi-conductrice
WO2002047161A3 (fr) * 2000-12-05 2003-04-24 Gemplus Card Int Barriere anti debordement de colle fixation d'une puce semi-conductrice

Also Published As

Publication number Publication date
WO2000057467A1 (fr) 2000-09-28
FR2791471B1 (fr) 2002-01-25
AU3171900A (en) 2000-10-09

Similar Documents

Publication Publication Date Title
EP1260938B1 (fr) Connexion souple par dispense entre puce et interface avec ou sans contact
JPH0128502B2 (fr)
EP1151471A1 (fr) Procede de protection de puce de circuit integre
EP1168240B1 (fr) Connexion par dépôt de substance visqueuse épousant le relief
EP2429006A2 (fr) Procédé de réalisation d'éléments à puce munis de rainures d'insertion de fils
FR2491259A1 (fr) Dispositif a semi-conducteurs et son procede de fabrication
FR2791471A1 (fr) Procede de fabrication de puces de circuits integres
WO2000077854A1 (fr) Procede de fabrication de tout ou partie d'un dispositif electronique par jet de matiere
EP1938863A1 (fr) Procédé d'assemblage mécanique et d'interconnexion électrique des éléments fonctionnels d'un dispositif médical implantable actif
EP1084481A1 (fr) Procede de fabrication d'un dispositif electronique portable comportant au moins une puce de circuit integre
EP1084482A1 (fr) Procede de fabrication d'une carte a circuit integre et carte obtenue
JPH03218645A (ja) 半導体装置の実装方法
JPH01209736A (ja) 半導体素子の交換方法
FR2694139A1 (fr) Substrat d'interconnexion pour composants électroniques et son procédé de fabrication.
EP0642157B1 (fr) Procédé d'assemblage de composants par collage
JP2003318218A (ja) 曲面チップ基板、その製造方法、および、バンプ形成装置
EP1210690B1 (fr) Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
FR2797076A1 (fr) Procede de fabrication d4une carte a puce a contact
WO2024223461A1 (fr) Assemblage de composants électroniques et procédé de fabrication
CN103444274B (zh) 焊料转印基材、焊料转印基材的制造方法、以及焊料转印方法
EP2009697B1 (fr) Procédé pour la réalisation d'une matrice de détection de rayonnements électromagnétiques et procédé pour remplacer un module élémentaire d'une telle matrice de détection
FR2800198A1 (fr) Procede de protection de puces de circuit integre par aspiration sous vide
WO2001018862A1 (fr) Micromodule electronique et procede de fabrication et d'integration de tels micromodules pour la realisation de dispositifs portatifs
WO2000073986A1 (fr) Tete pour le depot d'une substance sur un support avec un circuit electronique
WO2001026151A1 (fr) Procede d'isolation de puce de circuit integre par depot de matiere sur la face active

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20091130