FR2800198A1 - Procede de protection de puces de circuit integre par aspiration sous vide - Google Patents
Procede de protection de puces de circuit integre par aspiration sous vide Download PDFInfo
- Publication number
- FR2800198A1 FR2800198A1 FR9913371A FR9913371A FR2800198A1 FR 2800198 A1 FR2800198 A1 FR 2800198A1 FR 9913371 A FR9913371 A FR 9913371A FR 9913371 A FR9913371 A FR 9913371A FR 2800198 A1 FR2800198 A1 FR 2800198A1
- Authority
- FR
- France
- Prior art keywords
- integrated circuit
- circuit chips
- insulating material
- chips
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000011810 insulating material Substances 0.000 title abstract description 5
- 239000000853 adhesive Substances 0.000 claims abstract description 17
- 230000001070 adhesive effect Effects 0.000 claims abstract description 17
- 239000012777 electrically insulating material Substances 0.000 claims abstract description 17
- 239000011347 resin Substances 0.000 claims abstract description 7
- 229920005989 resin Polymers 0.000 claims abstract description 7
- 239000002966 varnish Substances 0.000 claims abstract description 4
- 238000005520 cutting process Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000001035 drying Methods 0.000 claims description 4
- 239000002985 plastic film Substances 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 3
- 230000005855 radiation Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 claims description 2
- 238000006731 degradation reaction Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229920001940 conductive polymer Polymers 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 150000001875 compounds Chemical class 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000005086 pumping Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000004132 cross linking Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
- Wire Bonding (AREA)
Abstract
L'invention concerne un procédé de protection de puces de circuit intégré (100) disposées sur une plaquette de silicium (10), caractérisé en ce que le procédé comprend les étapes consistant à : - découper des chemins de découpe dans la plaquette de silicium de manière à désolidariser les puces de circuit intégré (100) et à faire apparaître leurs flancs; - disposer les puces de circuit intégré (100) entre deux feuilles support (110, 120); - faire pénétrer un matériau électriquement isolant (150) entre les deux feuilles support (110, 120) de manière à couvrir les flancs de chaque puce de circuit intégré (100). Le matériau électriquement isolant (150), constitué d'une résine ou d'un vernis fluide et adhésif, pénètre entre les feuilles support (110, 120) par aspiration sous vide.
Description
PROCEDE DE PROTECTION DE PUCES DE CIRCUIT INTEGRE PAR ASPIRATION SOUS VIDE La présente invention concerne le domaine des puces de circuit intégré.
La présente invention concerne plus particulièrement un procédé de protection de puces de circuit intégré permettant d'isoler ses flancs.
La connexion des puces de circuit intégré avec un bornier de connexion d'une carte par exemple, peut être realisée par câblage filaire traditionnel ou par d autres techniques utilisant des composes polymères conducteurs en contact avec les plots de sortie de la puce.
La technologie traditionnelle de câblage filaire pour la connexion des puces ne requière aucune caractéristique spécifique pour le composant constituant le circuit intégré. Cependant, une telle technologie est délicate et coûteuse. effet, des fils, généralement en cuivre, en nickel ou en or, relient les plots de sortie de la puce pistes de liaison du circuit imprimé par soudure. De plus, cette technique du câblage filaire nécessite un appareillage de haute précision pour réaliser les connexions, ce qui entraîne un ralentissement de la cadence de fabrication.
Pour pallier les inconvénients de cette technologie traditionnelle, on utilise de plus en plus souvent des composés polymères électriquement conducteurs établissant un contact entre les plots de sortie de la puce et les pistes de liaison du bornier de connexion.
Une première méthode utilisant un composé polymère conducteur pour connecter la puce aux pistes de liaison est illustrée sur la figure 1. Dans un tel cas, les pistes de liaison 12 sont amenées proximité de l'emplacement prévu pour la puce 100. Cette dernière est collée par la face arrière 104 sur les pistes de liaison 12 du bornier de connexion en utilisant une colle électriquement isolante 50. Cette colle peut être par exemple un adhésif réticulant sous l'effet d'une exposition à un rayonnement ultraviolet.
Les connexions électriques entre les plots de sortie 120 de la puce 100 et les pistes de liaison 12 sont ensuite réalisées par dépôt d'une- résine électriquement conductrice 40 qui recouvre les plots de sortie 120 de la puce 100 et les pistes de liaison 12 de la carte. Cette résine conductrice 40 peut être par exemple une colle polymérisable chargée en particules conductrices telles que des particules d'argent.
Une seconde méthode utilisant un composé polymère conducteur pour connecter la puce aux pistes de liaison est illustrée sur la figure 2. Cette méthode consiste reporter la puce selon un montage bien connu de type "flip chip".
Dans un montage de type "flip chip", la puce 100 est retournée face active avec les plots de sortie 120 vers le bas. La puce 100 est alors connectée en plaçant les plots de sorties préalablement munis de bossages 120 sur les pistes de liaison 12 imprimées à l'emplacement prévu pour la puce.
Dans l'exemple illustré, la puce 100 est connectée aux pistes de liaison 12 au moyen d'une colle 35 conduction électrique.
Ces techniques de connexion de puce par des polymères conducteurs sont très efficaces et performantes. Elles présentent de nombreux avantages par rapport à la technique traditionnelle du câblage filaire et tendent à se généraliser chez les assembleurs de circuits intégrés. En effet, ces techniques utilisant un polymère conducteur permettent de réduire le nombre d'opérations de fabrication et de diminuer nettement le coût fabrication des matériaux des circuits intégrés.
Néanmoins, il existe problème particulier qui est directement lié à techniques de connexion lorsque le substrat utilisé présente un flanc électriquement conducteur avec une conductivité faible de l'ordre de 1 ohm/cm.
La solution utilisée jusqu'à présent consistait tout simplement à ne pas uti iser ce type de technique de connexion avec des puces présentant des flancs conducteurs. Cette solution n'est cependant pas satisfaisante car elle limite fortement les possibilités de l'assembleur en l'obligeant à utiliser certains produits avec certaines techniques de montage.
En effet, la conductivité du silicium est directement liée au procédé de fabrication des plaquettes sur lesquelles sont disposées les puces de circuit intégré et diffère selon les fabricants et les lignes de production. Un utilisateur désirant spécifier une conductivité particulière du substrat se verra alors lié à un fournisseur donné et même à une gamme de produit donné ce qui entraîne automatiquement un surcoût et une limitation produits utilisables.
La présente invention pour but de résoudre les problèmes exposés ci-dessus.
Le but de la présente invention est de supprimer les inconvénients liés à la connexion des puces de circuit intégré par des technologies utilisant des polymères conducteurs.
A cet effet, la présente invention propose un procédé de protection des flancs des puces de circuit intégré afin de les isoler des composants polymères conducteurs utilisés pour la connexion des plots de sortie des puces avec les pistes de liaison des borniers de connexion.
En particulier, la présente invention propose un procédé de protection de puces de circuit intégré disposées sur une plaquette de silicium, caractérisé en ce le procédé comprend les étapes consistant à découper des chemins de découpe dans la plaquette de silicium de manière à désolidariser les puces de circuit intégré et à faire apparaître leurs flancs ; - disposer les puces de circuit intégré entre deux feuilles support ; - faire pénétrer un matériau électriquement isolant entre les deux feuilles support manière à couvrir les flancs de chaque puce de circuit intégré.
Selon une caractéristique essentielle l'invention, le matériau électriquement isolant pénètre entre les deux feuilles support par aspiration sous vide.
Selon une caractéristique, au moins une des deux feuilles support est une feuille plastique adhésive. Avantageusement, l'adhésif des feuilles support dégradable par exposition aux ultraviolets.
Selon une caractéristique, la feuille support supérieure est retirée par pelage après exposition ultraviolets.
Selon une autre caractéristique, les puces de circuit intégré sont éjectées de la feuille support inférieure après dégradation de la force d'adhésion de ladite feuille par exposition aux ultraviolets. Selon une caractéristique, le matériau électriquement isolant présente une viscosité comprise entre 20 CPS et 20000 Selon une autre caractéristique, le matériau électriquement isolant présente des propriétés d'adhésion sur le silicium.
Selon une autre caractéristique, le matériau électriquement isolant remplie toute la hauteur des chemins de découpe entre les flancs des puces de circuit intégré et se rétracte en séchant. _ Selon une variante de réalisation, le matériau électriquement isolant une résine.
Selon une autre variante de réalisation, le matériau électriquement isolant est un vernis.
La présente invention concerne également une puce de circuit intégré comportant une face active, une face arrière et des tranches, caractérisée en ce que lesdites tranches sont couvertes d'une couche électriquement isolante s'étend de l'arrête de la face active à l'arrête de la face arrière.
L'invention s'applique aussi à un dispositif électronique à puce de circuit intégré comportant la puce selon l'invention.
Selon une caractéristique, la puce est connectée à des points de connexion ou interface de communication par de la matière adhésive électriquement conductrice épousant la surface de la puce. Le procédé selon l'invention présente l'avantage de permettre l'utilisation systématique des techniques de connexion directe entre les plots de sortie d'une puce et les pistes de liaison d'un bornier avec une colle conductrice quelle que soit la puce utilisée. Le procédé selon la présente invention peut avantageusement être utilisé avec tout type de puce quelque soit le substrat utilisé, quelque soit taille et la forme de la puce.
Le procédé selon la présente invention est facile à mettre en #uvre. Bien qu'il nécessite une étape supplémentaire précédant la connexion des puces, le procède de protection selon l'invention n'entraîne de surcoût significatif ni de temps de fabrication rallongé.
outre, la couche de protection n'est déposée sur flancs des puces de circuit intégré, sans être appliquée sur la face arrière de ces dernières, contrairement à des méthodes classiques telles que pulverisation, la sérigraphie ou autre.
D'autres particularités et avantages de la présente invention apparaîtront au cours de la description suit donnée à titre d'exemple illustratif et limitatif, et faite en référence aux figures dans lesquelles: La figure 1, déjà décrite, est un schéma en coupe de la connexion d'une puce avec dispense de résine conductrice.
La figure 2, déjà décrite, est un schéma en coupe de la connexion d'une puce selon une technique de "flip chip" avec colle conductrice.
La figure 3 est une vue schématique en perspective de la première étape du procédé selon l'invention.
La figure 9 illustre une deuxième étape du procedé selon la présente invention.
La figure 5 illustre l'étape de protection des flancs des puces selon le procédé de la présente invention. Le procédé selon la présente invention comporte plusieurs étapes.
Une première étape, illustrée sur la figure consiste à découper la plaquette 10 de silicium laquelle sont disposées les puces de circuit intégré 100 afin de les désolidariser.
A cette fin, la plaquette 10 est placée sur feuille support 110. Cette feuille support 110 peut par exemple être constituée par une feuille plastique adhésive dont l'adhésion est dégradable par exposition aux ultraviolets par exemple. La plaquette de silicium 10 est alors découpée selon des méthodes classiques connues et les puces 100 désolidarisées sont maintenues ensemble par l'adhésif de la feuille support<B>110.</B> Ce support a essentiellement pour fonction de maintenir les puces de circuit 100 en cohésion et de permettre leur manipulation pour l'étape de protection qui suit.
On obtient ainsi un support 110 sur lequel sont disposées les puces de circuit intégré 100 séparées par des chemins de découpe 115 de manière à bien faire apparaître leurs flancs<B>106.</B>
Une deuxième étape, illustrée sur la figure 9, consiste à placer une seconde feuille support 120 sur les puces de circuit intégré 100 disposées sur la première feuille support 110. La seconde feuille support 120 peut par exemple être laminée.
Cette étape permet ainsi de placer les puces 100 en sandwich entre deux feuilles support 110 et 120. Les faces avant et arrière des puces 100 sont donc protégées.
Selon un mode de réalisation préférentiel, la deuxième feuille support 120 est également constituée d' feuille plastique adhésive et dont l'adhésion est dégradable par exposition aux ultraviolets. La troisième étape du procédé selon 1 invention consiste à introduire un matériau électriquement isolant 150 entre les deux feuilles support et 120 afin de déposer une protection 150 sur les flancs 106 des puces 100 placées entre lesdites feuilles 110 et 120. Selon une caractéristique essentiel de la présente invention, le matériau de protection 150 des flancs des puces 100 pénètre entre les deux feuilles support 110 et 120 par aspiration sous vide. A cet effet, un dispositif de pompage est prévu afin de créer un vide primaire entre lesdites feuilles 110, 120. Lorsqu'un vide suffisant est atteint, le matériau de protection 150 est inséré entre les feuilles support 110, 120. Le vide ainsi créé entre les feuilles support 110, 120 permet la propagation du matériau isolant 150 par aspiration entre chemins de découpe 115.
Selon les modes de mise en #uvre, le dispositif de pompage peut se situer, par exemple, sur un côtés des feuilles support<B>110,</B> 120 et l'entrée du matériau de protection 150 peut se situer du côté opposé au dispositif de pompage. Il peut également être envisagé, par exemple, de disposer une matrice de micro buses d'aspiration sous la première feuille support 110, lesdites buses étant situées sur les chemins de découpe 115 et d'insérer le matériau de protection 150 tout autour des feuilles support 110, 120.
Le matériau de protection 150 utilisé dans le procédé selon l'invention peut être une résine ou un vernis. La viscosité dudit matériau 150 est préférentiellement comprise entre 20 et 20000 CPS, c'est à dire relativement liquide afin de bien se propager dans les chemins de découpe 115 entre les puces 100 lors de l'aspiration.
En outre, il présente préférentiellement des caractéristiques de bonne adhérence sur le verre ou le silicium. Selon une caractéristique avantageuse, le matériau de protection 150 se rétracte en séchant. Ainsi, lorsqu'il est inséré, il remplit toute la hauteur des chemins de découpe 115, puis de rétracte en séchant pour bien se plaquer le long des flancs 106 des puces 100 tout en ne laissant qu'une fine pellicule dans les chemins de découpe 115 ce qui facilitera l'étape d' 'ection des puces.
Après le dépôt de la couche de protection 150 sur les flancs 106 des puces 100, ces dernières sont détachées de leurs supports 110 et 120 afin d'être connectées en leur lieu et place.
La seconde feuille support 120 peut être retirée par exemple par pelage après avoir été exposée aux ultraviolets afin de réduire sa force d'adhésion.
Les puces 100 doivent alors être éjectée de la première feuille support 110. Cette éjection des puces 100 peut être réalisée par découpe du support entre les puces 100, ou par éjection mécanique en soulevant les puces 100 et en brisant la couche de protection 150 déposée sur les chemins de découpe 115 entre les puces 100, ou encore en réduisant la force d'adhésion de la feuille support 110 par exposition aux ultraviolets, ou par tout autre moyen approprié.
Les caractéristiques choisies pour la matière isolante sont telles que la brisure ou la découpe entre les puces sera nette et laissera les flancs des puces 100 recouverts par la couche de protection 150. Les puces 100 de circuit intégré sont donc détachees du support 110 et peuvent etre connectées selon tout type de montage utilisant des polymères conducteurs étant donné que les flancs 106 des puces 100 sont protégés par la matière isolante 150.
notera que seules les tranches des puces 100 sont couvertes de la couche électriquement isolante 150, qui s'étend de l'arrête de la face active à l'arrête de la face arrière 104.
En particulier, les puces de circuit intégré ainsi protégées peuvent être utilisées dans des dispositifs électroniques dans lesquels elles sont connectées à des points de connexion ou à une interface de communication par de la matière adhésive électriquement conductrice épousant la forme de la puce.
Claims (3)
1. Procédé de protection de puces de circuit integré (100) disposées sur une plaquette de silicium (10 , caractérisé en ce que le procédé comprend les étapes consistant à - découper des chemins de découpe (115) dans la plaquette de silicium (10) de maniere à désolidariser les puces de circuit intégré (100) et à faire apparaître leurs flancs (106) ; - disposer les puces de circuit intégré (100) entre deux feuilles support (110, 120) - faire pénétrer un matériau électriquement isolant (150) entre les deux feuilles support (110, 120) de manière à couvrir les flancs (106) de chaque puce de circuit intégré (100).
2. Procédé de protection de puces de circuit intégré (100) selon la revendication 1, caractérisé en ce que le matériau électriquement isolant (l50) pénètre entre les deux feuilles support (110, 120) par aspiration sous vide.
3. Procédé de protection de puces de circuit intégré (100) selon l'une des revendications 1 à 2, caractérisé en ce qu'au moins une des deux feuilles support (110, 120) est une feuille plastique adhésive. 9. Procédé de protection de puces de circuit intégré (100) selon la revendication 3, caractérisé en ce l'adhésif des feuilles support (110, 120) dégradable par exposition aux ultraviolets. Procédé de protection de puces de circuit intégré (100) selon la revendication 4, caractérisé en ce la feuille support supérieure (120) est retirée par pelage après exposition aux ultraviolets. Procédé de protection de puces de circuit intégré (100) selon la revendication 4 t et 5, caractérisé en ce que les puces de circuit intégré (100) sont éjectées de la feuille support inférieure (110) après dégradation de la force d'adhésion ladite feuille par exposition aux ultraviolets. Procédé de protection de puces de circuit integre (100) selon l'une quelconque des revendications précedentes, caractérisé en ce que le matériau électriquement isolant (150) présente une viscosite comprise entre 20 CPS et 20000 CPS. Procédé de protection de puces de circuit integre (100) selon l'une quelconque des revendications précedentes, caractérisé en ce que le matériau électriquement isolant (150) présente des propriétés d'adhésion sur le silicium. 9. Procédé de protection de puces de circuit intégré (100) selon l'une quelconque des revendications précedentes, caractérisé en ce que le matériau électriquement isolant (150) remplie toute la hauteur des chemins de découpe (115) entre les flancs (106) des puces de circuit intégré (100) et se rétracte en séchant. 10. Procédé de protection puces de circuit intégré (100) selon l'une quelconque des revendications précédentes, caractérisé en que le matériau électriquement isolant (150) est une résine. 11. Procédé de protection puces de circuit intégré (100) selon l'une quelconque des revendications précédentes, caractérisé en que le matériau électriquement isolant (150) est un vernis. t 12. Puce de circuit intégré ) comportant une face active, une face arrière ( et des tranches (106), caractérisée en ce que lesdites tranches (106) sont couvertes d'une couche électriquement isolante (150) qui s'étend de l'arrête de la face active à l'arrête de la face arrière (104). 13. Dispositif électronique à puce de circuit intégré comportant la puce selon la revendication 12. 14. Dispositif selon la revendication 13, caractérisé en ce que la puce est connectée à des points de connexion ou interface de communication par de la matière adhésive électriquement conductrice épousant la surface de la puce.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9913371A FR2800198B1 (fr) | 1999-10-26 | 1999-10-26 | Procede de protection de puces de circuit integre par aspiration sous vide |
| AU77961/00A AU7796100A (en) | 1999-10-26 | 2000-10-09 | Method for protecting integrated card chips by deposit of an electrically insulating layer by vacuum suction |
| PCT/FR2000/002793 WO2001031702A1 (fr) | 1999-10-26 | 2000-10-09 | Procede de protection de puces de circuit integre par depot d'une couche electriquement isolante par aspirante sous vide |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9913371A FR2800198B1 (fr) | 1999-10-26 | 1999-10-26 | Procede de protection de puces de circuit integre par aspiration sous vide |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2800198A1 true FR2800198A1 (fr) | 2001-04-27 |
| FR2800198B1 FR2800198B1 (fr) | 2002-03-29 |
Family
ID=9551370
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9913371A Expired - Fee Related FR2800198B1 (fr) | 1999-10-26 | 1999-10-26 | Procede de protection de puces de circuit integre par aspiration sous vide |
Country Status (3)
| Country | Link |
|---|---|
| AU (1) | AU7796100A (fr) |
| FR (1) | FR2800198B1 (fr) |
| WO (1) | WO2001031702A1 (fr) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110870051A (zh) * | 2017-05-23 | 2020-03-06 | 菲泰克公司 | 用于在真空中拾放电子部件的工艺 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2348323A1 (de) * | 1973-09-26 | 1975-04-03 | Licentia Gmbh | Integrierte festkoerperschaltung mit einer vielzahl von bauelementen in einem gemeinsamen halbleiterkoerper |
| GB2120861A (en) * | 1982-05-27 | 1983-12-07 | Vladimir Iosifovich Livshits | Process for manufacturing panels to be used in microelectric systems |
| US5270260A (en) * | 1990-08-23 | 1993-12-14 | Siemens Aktiengesellschaft | Method and apparatus for connecting a semiconductor chip to a carrier system |
| EP0704899A2 (fr) * | 1994-09-30 | 1996-04-03 | Nec Corporation | Procédé de fabrication d'un boîtier pour dispositif semi-conducteur de la taille d'une puce |
| US5533664A (en) * | 1993-09-07 | 1996-07-09 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
| FR2761498A1 (fr) * | 1997-03-27 | 1998-10-02 | Gemplus Card Int | Module electronique et son procede de fabrication et carte a puce comportant un tel module |
| FR2761497A1 (fr) * | 1997-03-27 | 1998-10-02 | Gemplus Card Int | Procede de fabrication d'une carte a puce ou analogue |
| DE19845296A1 (de) * | 1998-09-03 | 2000-03-16 | Fraunhofer Ges Forschung | Verfahren zur Kontaktierung eines Schaltungschips |
-
1999
- 1999-10-26 FR FR9913371A patent/FR2800198B1/fr not_active Expired - Fee Related
-
2000
- 2000-10-09 WO PCT/FR2000/002793 patent/WO2001031702A1/fr active Application Filing
- 2000-10-09 AU AU77961/00A patent/AU7796100A/en not_active Abandoned
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2348323A1 (de) * | 1973-09-26 | 1975-04-03 | Licentia Gmbh | Integrierte festkoerperschaltung mit einer vielzahl von bauelementen in einem gemeinsamen halbleiterkoerper |
| GB2120861A (en) * | 1982-05-27 | 1983-12-07 | Vladimir Iosifovich Livshits | Process for manufacturing panels to be used in microelectric systems |
| US5270260A (en) * | 1990-08-23 | 1993-12-14 | Siemens Aktiengesellschaft | Method and apparatus for connecting a semiconductor chip to a carrier system |
| US5533664A (en) * | 1993-09-07 | 1996-07-09 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device |
| EP0704899A2 (fr) * | 1994-09-30 | 1996-04-03 | Nec Corporation | Procédé de fabrication d'un boîtier pour dispositif semi-conducteur de la taille d'une puce |
| FR2761498A1 (fr) * | 1997-03-27 | 1998-10-02 | Gemplus Card Int | Module electronique et son procede de fabrication et carte a puce comportant un tel module |
| FR2761497A1 (fr) * | 1997-03-27 | 1998-10-02 | Gemplus Card Int | Procede de fabrication d'une carte a puce ou analogue |
| DE19845296A1 (de) * | 1998-09-03 | 2000-03-16 | Fraunhofer Ges Forschung | Verfahren zur Kontaktierung eines Schaltungschips |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110870051A (zh) * | 2017-05-23 | 2020-03-06 | 菲泰克公司 | 用于在真空中拾放电子部件的工艺 |
| CN110870051B (zh) * | 2017-05-23 | 2023-10-13 | 交互卡公司 | 用于在真空中拾放电子部件的工艺 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2800198B1 (fr) | 2002-03-29 |
| WO2001031702A1 (fr) | 2001-05-03 |
| AU7796100A (en) | 2001-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2788375A1 (fr) | Procede de protection de puce de circuit integre | |
| EP2162907B1 (fr) | Dispositif comportant des composants encastrés dans des cavités d'une plaquette d'accueil et procédé correspondant | |
| EP1715520B1 (fr) | Dispositif de protection d'un circuit électronique | |
| EP3625822B1 (fr) | Procédé de fabrication d'un dispositif d'affichage émissif à led | |
| FR2704690A1 (fr) | Procédé d'encapsulation de pastilles semi-conductrices, dispositif obtenu par ce procédé et application à l'interconnexion de pastilles en trois dimensions. | |
| EP2148366B1 (fr) | Dispositif multi composants intégrés dans une matrice | |
| WO2000055808A1 (fr) | Procede de fabrication pour dispositif electronique du type carte sans contact | |
| EP2192612A2 (fr) | Procédé pour empiler et interconnecter des circuits intégrés | |
| FR2940588A1 (fr) | Ensemble multicomposant blinde a montage en surface | |
| EP1495442B1 (fr) | Procede de conditionnement de microcircuits pour carte a puce et module ainsi obtenu | |
| EP0917687B1 (fr) | Perfectionnement a un procede de realisation de cartes a memoire | |
| EP0044247B1 (fr) | Procédé de fabrication d'un support de composants électroniques pour la connexion des supports de puces de circuits intégrés | |
| FR2943849A1 (fr) | Procede de realisation de boitiers semi-conducteurs et boitier semi-conducteur | |
| EP1825510A1 (fr) | Procede de fabrication collective de microstructures a elements superposes | |
| FR2800198A1 (fr) | Procede de protection de puces de circuit integre par aspiration sous vide | |
| EP1573388B1 (fr) | Procede de fabrication de cellules a cristaux liquides sur substrat silicium, et cellules correspondantes | |
| EP1192592B1 (fr) | Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support | |
| EP2684434B1 (fr) | Procédé d'interconnexion par retournement d'un composant électronique | |
| FR2791471A1 (fr) | Procede de fabrication de puces de circuits integres | |
| FR2694139A1 (fr) | Substrat d'interconnexion pour composants électroniques et son procédé de fabrication. | |
| FR2808920A1 (fr) | Procede de protection de puces de circuit integre | |
| FR2799306A1 (fr) | Procede d'isolation de puce de circuit integre par depot de matiere sur la face active | |
| EP2824704A1 (fr) | Module électronique et son procédé de fabrication | |
| EP1359617A1 (fr) | Procédé de fabrication de modules électroniques | |
| FR2797995A1 (fr) | Procede de protection de puces de circuit integre par depot de couche mince isolante |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse | ||
| D3 | Ip right revived | ||
| RN | Application for restoration | ||
| ST | Notification of lapse |