-
Die Erfindung betrifft eine integrierte Schaltung mit einer
Eingabepufferschaltung zum Generieren eines invertierten und eines nichtinvertierten
Logik-Ausgangssignals in Abhängigkeit von einem Eingangssignal, das zwischen einer ersten und
einer zweiten Spannung schaltet, mit einem ersten und einem zweiten Eingabegatter,
von denen jedes einen Eingang zum Empfangen des Eingangssignals und einen Eingang
zum Empfangen eines aus einem Chip-Auswahl-Signal abgeleiteten Signals hat, und
jedes einen Ausgang zum Liefern eines ersten und eines zweiten Zwischensignals hat,
mit weiterhin einer ersten und einer zweiten Verstärkerschaltung zum Umsetzen der
Zwischensignale in die Logik-Ausgangssignale.
-
Solch eine integrierte Schaltung wird in dem US-Patent 4.807.198
offengelegt, das eine integrierte Schaltung beschreibt, in der das Eingangssignal und das
Chip-Auswahl-Signal zwei Eingabe-NOR-Gattern zugeführt werden, deren Ausgänge
jeweils über eine Hystereseschaltung mit kreuzweise gekoppelten NAND-Gattern
verbunden sind, die ein Latch bilden. Die beiden so gebildeten Datenpfade haben
unterschiedliche Schaltpunkte, die bei einer Zunahme oder Abnahme des Eingangssignals
bewirken, daß das vorhandene Ausgangssignal entselektiert wird, bevor das neue
Ausgangssignal selektiert wird. Die unterschiedlichen Schaltpunkte der Datenpfade werden
durch eine geeignete Dimensionierung der relevanten Transistoren der Eingabegatter
und Hystereseschaltungen realisiert. Die unvermeidliche, bei der Fertigung auftretende
Prozeßstreuung führt zu unerwünschten Ungenauigkeiten.
-
Der Erfindung liegt unter anderem die Aufgabe zugrunde, eine integrierte
Schaltung einschließlich einer einfacheren Eingabepufferschaltung zu verschaffen, in der
die verschiedenen Schaltpunkte der Datenpfade einfacher realisiert werden können und
in der das Chip-Auswahl-Signal schneller ist. Hierzu ist eine erfindungsgemäße
integrierte Schaltung dadurch gekennzeichnet, daß das erste Eingabegatter ein
NAND-Gatter und das zweite Eingabegatter ein NOR-Gatter ist, wobei die Eingabepufferschaltung
weiterhin Mittel umfaßt, um das Chip-Auswahl-Signal in invertierter Form dem NOR-
Gatter zuzuführen und um das Chip-Auswahl-Signal in nichtinvertierter Form dem
NAND-Gatter zuzuführen.
-
Im wesentlichen beruht die Erfindung unter anderem auf der Erkenntnis,
daß bei einer nahezu gleichen Dimensionierung der Transistoren in CMOS ein NAND-
Gatter einen höheren Schaltpunkt hat als ein NOR-Gatter. Dies wird durch die Tatsache
bewirkt, daß die in Reihe geschalteten n-Kanal-Transistoren eines NAND-Gatters einen
"Pull-down" verschaffen, der schwächer ist als der "Pull-up" von den nicht in Reihe
geschalteten p-Kanal-Transistoren. Für ein NOR-Gatter gilt das Umgekehrte: der "Pull-
down" ist starker, so daß der Schaltpunkt niedriger ist. Somit wird in einfacher Weise
die Notwendigkeit einer geeigneten Dimensionierung einer großen Anzahl Transistoren
vermieden.
-
In einer Ausführungsform ist eine erfindungsgemäße integrierte Schaltung
dadurch gekennzeichnet, daß sie eine weitere Eingabepufferschaltung enthält, deren
Eingangssignal ein externes Chip-Auswahl-Signal ist und deren Chip-Auswahl-Signal
eine externe Versorgungsspannung ist, wobei die Ausgabe der weiteren
Eingabepufferschaltung der Eingabepufferschaltung als Chip-Auswahl-Signal zugeführt wird. Auf
diese Weise wird das externe Chip-Auswahl-Signal in ein internes Chip-Auswahl-Signal
umgesetzt.
-
In einer weiteren Ausführungsform ist eine erfindungsgemäße integrierte
Schaltung dadurch gekennzeichnet, daß sie eine Speicherschaltung enthält und eine
Vielzahl Eingabepufferschaltungen aufweist, wobei die betreffenden Eingangssignale
Adreßsignale sind. In einem Speicher-IC ist es vorteilhaft, daß durch Verwendung des
Inverters vor dem NOR-Gatter die kapazitive Lest des Chip-Auswahl-Signals verringert
wird, wodurch dieses Signal schneller wird.
-
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und
werden im folgenden näher beschrieben. Es zeigen:
-
Figur 1 eine erfindungsgemäße Eingabepufferschaltung und
-
Figur 2 eine integrierte Schaltung mit einer erfindungsgemäßen
Eingabepufferschaltung.
-
In Figur 1 ist ein Eingangssignal AI mit einem Voll-CMOS-NAND-Gatter
1 und einem Voll-CMOS-NOR-Gatter 2 verbunden. Das Eingangssignal AI ist
beispielsweise ein TTL-Daten- oder Adreßsignal, das zwischen beispielsweise 0,4 V (niedrig)
und 2,4 V (hoch) schaltet und das in ein CMOS-Daten- oder Adreßsignal umgesetzt
werden soll, mit einem hohen Pegel von 5 V und einem niedrigen Pegel von 0 V. Ein
Chip-Auswahl-Signal CS wird mit Hilfe eines Standard-CMOS-Inverters 3 im
nichtinvertierten Zustand mit dem NAND-Gatter 1 und im invertierten Zustand mit dem NOR-
Gatter 2 verbunden. Das Chip-Auswahl-Signal CS ist ein CMOS-Signal, das den
Stromverbrauch herabsetzt, wenn derjenige Teil der integrierten Schaltung, an den das
Signal angelegt wird, in diesem Fall die Eingabepufferschaltung, nicht verwendet wird.
Der Ausgang des NAND-Gatters 1 ist mit dem Inverter 5 verbunden, dessen Ausgang
ein invertiertes Adreßübergangsdetektionssignal ATDB liefert und auch mit dem
Inverter 7 verbunden ist, dessen Ausgang das Ausgangssignal AO liefert. Der Ausgang des
NOR-Gatters 2 ist mit dem Inverter 6 verbunden, dessen Ausgang ein
Adreßübergangsdetektionssignal ATD liefert und auch mit dem Inverter 8 verbunden ist, dessen
Ausgang das invertierte Ausgangssignal AOB liefert. Die Inverter 4, 5 und 7 bilden
zusammen eine erste Verstärkerschaltung, die das von dem NAND-Gatter gelieferte
Zwischensignal zu dem nichtinvertierten Ausgangssignal AO verstärkt, während die Inverter
6 und 8 zusammen eine zweite Verstärkerschaltung bilden, die das vom NOR-Gatter 2
gelieferte Zwischensignal zu dem invertierten Ausgangssignal AOB verstärkt.
-
Wenn das Chip-Auswahl-Signal CS hoch ist und das Eingangssignal AI
hoch ist, dann ist das Ausgangssignal AO hoch, das invertierte Ausgangssignal AOB
niedrig, Signal ATD hoch und Signal ATDB niedrig. Wenn das Chip-Auswahl-Signal
CS hoch ist und das Eingangssignal AI ist niedrig, dann ist das Ausgangssignal AO
niedrig, das invertierte Ausgangssignal AOB hoch, Signal ATD niedrig und Signal
ATDB hoch. Wenn das Chip-Auswahl-Signal CS niedrig ist, dann ist das
Ausgangssignal AO niedrig, das invertierte Ausgangssignal AOB niedrig, Signal ATD hoch und
Signal ATDB hoch.
-
Das NAND-Gatter 1 hat einen "Pull-up", wegen seiner nicht in Reihe
geschalteten p-Kanal-Transistoren, der größer ist als der "Pull-down" infolge seiner in
Reihe geschalteten n-Kanal-Transistoren. Das NOR-Gatter 2 hat einen "Pull-down"
wegen seiner nicht in Reihe geschalteten n-Kanal-Transistoren, der größer ist als der
von seinen in Reihe geschalteten p-Kanal-Transistoren bewirkte "Pull-up". Daher hat
das NAND-Gatter 1 einen höheren Schaltpunkt als das NOR-Gatter 2. Bei einem hohen
Chip-Auswahl-Signal CS führt ein Ubergang des Eingangssignals AI von hoch nach
niedrig dazu, daß erst das vorhandene Ausgangssignal AO entselektiert wird (das
NAND-Gatter 1 schaltet zuerst). Das nichtinvertierte Ausgangssignal AO und das
invertierte Ausgangssignal AOB befinden sich dann beide vorübergehend im niedrigen
Zustand. Daraufhin wird das neue Ausgangssignal selektiert (das NOR-Gatter 2 schaltet
um): AOB wird hoch.Bei einem Übergang des Eingangssignals AI von niedrig nach
hoch tritt wieder zuerst Entselektion auf: AOB wird niedrig. Daraufhin wird das neue
Ausgangssignal selektiert: AO wird hoch. Auch in diesem Fall sind AO und AOB
vorübergehend beide niedrig. Indem diese frühe Entselektion in der Eingabepufferschaltung
realisiert wird, braucht diese Entselektion beim Entwurf der übrigen integrierten
Schaltung nicht berücksichtigt zu werden. Folglich kann ein Chip-Designer beispielsweise bei
einem Entwurf eines Vorcodierers die Selektionsrate optimieren.
-
Die Geschwindigkeit des Chip-Auswahl-Signals CS ist wichtig für einen
schnellen Zugriff des hierdurch angesteuerten Teils der integrierten Schaltung. Mit der
Eingabepufferschaltung nach dem Stand der Technik werden beide Eingabegatter von
dem Signal CS angesteuert, so daß das Signal CS zweimal kapazitiv belastet wird. In
der erfindungsgemäßen Eingabepufferschaltung geht jedoch der Inverter 3 dem NOR-
Gatter 2 voran, welcher Inverter das Signal 5- bis 10mal weniger kapazitiv belastet als
die von den Gattern bewirkte Last, die in dem NOR-Gatter 2 von dem Signal CS
angesteuert werden sollten. Das Signal CS wird kapazitiv in viel geringerem Maße belastet
und wird daher schneller. Infolge der Wahl der Anzahl Inverter in den
Verstärkerschaltungen sind bei dem Signal CS die beiden Pfade durch die Eingabepufferschaltung
gleich lang. Wie vorstehend beschrieben, sind die Ausgangssignale AO und AOB in
Reaktion auf eine Änderung des Eingangssignals AI beide niedrig und auch, wenn das
Chip-Auswahl-Signal CS niedrig ist. Diese Tatsache kann bei der übrigen integrierten
Schaltung ausgenutzt werden, da in einer integrierten Schaltung bei einer Änderung des
Eingangssignals und bei der Entselektion eines Teils der Schaltung (indem CS in den
niedrigen Zustand gebracht wird) häufig die gleichen Handlungen ausgeführt werden.
-
Die Hystereseschaltungen in der Eingabepufferschaltung nach dem Stand
der Technik verlangsamen die Schaltung und verbrauchen Strom. Zudem müssen die die
Schaltung bildenden Transistoren in Kombination mit den Transistoren der Eingabe-
NOR-Gatter geeignet dimensioniert werden, um für die richtigen Schaltpunkte zu
sorgen. In einer erfindungsgemäßen Eingabepufferschaltung sind infolge der Verwendung
verschiedener Schaltpunkte der Eingabegatter Hystereseschaltungen überflüssig.
-
Wenn die Eingabepufferschaltung ATD- und ATDB-Signale für eine
Adreßübergangsdetektionsschaltung liefert, können diese Signale bereits eher geliefert
werden (insbesondere nach den Invertern 5 und 6) als die Ausgangssignale (nach den
Invertern 7 und 8), da sie in geringerem Maße verstärkt werden müssen. Bei einer
Änderung des Eingangssignals AI, ATD und ATDB werden beide vorübergehend hoch. Auch
wenn das Chip-Auswahl-Signal CS niedrig ist, werden ATD und ATDB beide
vorübergehend in den hohen Zustand geschaltet. Auch diese Tatsache kann in der übrigen
integrierten Schaltung genutzt werden, aus den gleichen Gründen wie oben dargelegt.
-
Figur 2 zeigt eine integrierte Schaltung mit einer erfindungsgemäßen
Eingabepufferschaltung. Vdd und Vss sind die externen Stromversorgungsanschlüsse.
Die Schaltung enthält eine Speicherschaltung MC und umfaßt mehrere
Eingabepufferschaltungen, von denen der Deutlichkeit halber nur eine abgebildet ist: IPB. Die
Eingangssignale der verschiedenen Eingabepufferschaltungen sind Adreßsignale. AI ist ein
externes Adreßsignal, das in der Eingabepufferschaltung IPB in ein internes Adreßsignal
umgesetzt wird, das in der Speicherschaltung MC weiterverarbeitet wird. Eventuell gibt
es ein externes Ausgangssignal AE. Die Umsetzung erfolgt unter der Steuerung des
internen Chip-Auswahl-Signals CS, das beispielsweise aus dem externen Chip-Auswahl-
Signal CSE durch eine weitere Eingabepufferschaltung CSB, vom gleichen Typ wie
IPB, generiert wird, die Eingangssignale CSE statt AI (bei IPB) und Vdd statt CS (bei
IPB) hat.