DE4326135B4

DE4326135B4 - MOS-Oszillatorschaltung

Info

Publication number: DE4326135B4
Application number: DE4326135A
Authority: DE
Inventors: Vincent L. Fremont Fong
Original assignee: Hyundai Electronics America Inc
Current assignee: SK Hynix America Inc
Priority date: 1992-08-19
Filing date: 1993-08-04
Publication date: 2005-10-13
Anticipated expiration: 2013-08-05
Also published as: JP3594631B2; KR940004973A; KR970005824B1; JPH06343024A; DE4326135A1; US5319323A

Abstract

MOS-Oszillatorschaltung, angeschlossen zwischen einer ersten und einer zweiten Schiene zur Leistungsversorgung, mit
einer an die erste und die zweite Schiene angeschlossenen Referenzspannungserzeugungsanordnung (20) zum Erzeugen einer Referenzspannung,
einer zwischen die erste und die zweite Schiene geschalteten Anordnung (30) zum Erzeugen von zwei Referenzströmen (I_C, I_D) in Abhängigkeit von der Referenzspannung,
einer Kondensatoranordnung (50),
einer Schalteranordnung (60) mit einem Steueranschluß (48) für das Verbinden der Kondensatoranordnung (50) mit der Referenzstromerzeugungsanordnung (30), wobei die Kondensatoranordnung (50) alternierend durch die beiden Referenzströme (IC, I_D) in Abhängigkeit von einem Signal an dem Steueranschluß (48) geladen bzw. entladen wird,
einem Schmitt-Trigger (40), der mit einer Eingangsklemme (51) mit der Kondensatorschaltung (50) sowie mit einer Ausgangsklemme mit dem Steueranschluß (48) verbunden ist, so daß ein oszillierendes Signal an der Ausgangsklemme im wesentlichen unabhängig von Fluktuationen in den Versorgungsspannungen erzeugbar ist, dadurch gekennzeichnet, daß
die Referenzstromerzeugungsanordnung (30) einen zwischen der zweiten...

Description

Die Erfindung betrifft eine MOS-Oszillatorschaltung nach dem Oberbegriff des Anspruchs 1.
Oszillatorschaltungen werden in umfangreichen integrierten Schaltkreisen eingesetzt zur Erfüllung verschiedener Aufgaben, wie die Erzeugung interner Referenzspannungen, Ladungspumpen und andere Funktionen. Ein weitverbreiteter MOS-Oszillator ist ein Ringoszillator, der eine ungeradzahlige Anzahl von Inverterstufen umfaßt, welche in eine positive Rückkopplungsschleife geschaltet sind, wie in 1 dargestellt. Diese Schaltung funktioniert mittels Umschalten jedes Inverters von einem Logikpegel auf einen anderen. Wenn man annimmt, daß anfänglich die Ausgangsklemme auf Logikpegel 1 lag und auf Logikpegel 0 schaltet, dann schaltet über die Rückkopplungsschleife der Ausgangsknoten des ersten Inverters von 0 auf 1.
Das Umschalten von 0 auf 1 an diesem Ausgangsknoten erfolgt nach einer RC-Zeitkonstante, wobei R die Wirklast am Ausgangsknoten ist und C die Kapazität an diesem Knoten. In ähnlicher Weise schaltet der Ausgangsknoten des zweiten Inverters von Logikpegel 1 auf 0 nach der Auslegungs-RC-Zeitkonstante. Deshalb schaltet nach der Summe aller RC-Zeitkonstanten der Stufen, typischerweise 50 bis 100 Stufen, die Ausgangsklemme wieder von Logikpegel 0 auf 1. Dies schaltet den ersten Inverter wiederum und dieser schaltet hin und her, so daß an jedem Knoten der Logikpegel zwischen 1 und 0 oszilliert.
Ein wesentlicher Nachteil dieser Schaltung besteht darin, daß sie stark abhängt von der Stabilität der Leistungsversorgung zu dem Oszillatorkreis und von minimalen Prozeßvariationen bei der Herstellung der integrierten Schaltkreiselemente der Oszillatorschaltung. Beispielsweise kann eine Änderung der positiven Spannungsversorgung V_CC von +4,5 Volt auf +5,5 Volt die Änderung der Schwingungsperiode um bis zu 100% hervorrufen. Dies ist für die meisten Anwendungsfälle nicht akzeptabel.

Aus der US 4 742 315 ist eine integrierte NMOS-Schaltung bekannt, die zwei Stromquellen aufweist, die eine Kondensatorschaltung in Abhängigkeit von der Stellung einer Schalteranordnung entladen bzw. geladen. Die Schalteranordnung wird von einem Kontroll-Netzwerk zum Erzeugen eines oszillierenden Signals gesteuert. Die Frequenz des oszillierenden Signals ist vorbestimmt und eine Änderung nicht vorgesehen.

Aus der US 4 689 581 ist eine integrierte Schaltung zum Erzeugen eines oszillierenden Signals bekannt, bei der über eine zwischen zwei Leistungsversorgungsschienen geschaltete Stromspiegelanordnung in Abhängigkeit von einer Referenzspannung zwei Referenzströme erzeugt werden. Eine Kondensatorschaltung wird mit den beiden Referenzströmen alternierend geladen bzw. entladen. Dazu ist eine Schalteranordnung vorgesehen, die die Kondensatoranordnung mit den beiden Referenzströmen in Abhängigkeit von einem Signal verbindet. Ferner ist ein Schmitt-Trigger vorgesehen, dessen Eingang mit der Kondensatoranordnung verbunden ist und der am Ausgang eine Leitung für das Signal zum Schalten der Schalteranordnung aufweist. Die Frequenz des oszillierenden Signals ist fest vorgegeben.

Aus der JP 62085509 A ist eine MOS-Oszillatorschaltung bekannt, bei der über eine zwischen zwei Leistungsversorgungsschienen geschaltete Anordnung in Abhängigkeit von einer Referenzspannung zwei Referenzströme erzeugt werden.

Mit den beiden Referenzströmen wird eine Kondensatoranordnung alternierend geladen bzw. entladen, wobei eine Schalteranordnung vorgesehen ist, die die Kondensatoranordnung mit der Referenzstromerzeugungsanordnung in Abhängigkeit von einem Signal verbindet. Ferner ist ein Schmitt-Trigger vorgesehen, dessen Eingang mit der Kondensatoranordnung verbunden ist und der am Ausgang eine Leitung für das Signal zum Schalten der Schalteranordnung aufweist. Die Frequenz des oszillierenden Signals ist dabei fest vorgegeben. Es kann jedoch wünschenswert sein, die Frequenz veränderbar zu gestalten, wobei die Veränderung definiert erfolgen soll.

Aufgabe der Erfindung ist es daher, eine MOS-Oszillatorschaltung nach dem Oberbegriff des Anspruchs 1 zu schaffen, mit dem eine definierte Änderung der Frequenz des oszillierenden Signals einfach möglich ist.

Diese Aufgabe wird entsprechend den Merkmalen des Anspruchs 1 gelöst.

Die geschaffene MOS-Oszillatorschaltung ist darüber hinaus im wesentlichen unabhängig von Leistungsversorgungsfluktuationen. Zudem werden typische MOS-Prozeßkomponenten veewendet, so daß keine Änderungen in dem MOS-Halbleiterprozeß erforderlich sind, um die MOS-Oszillatorschaltung zu fertigen.

Weitere Ausgestaltungen der Erfindung sind der nachfolgenden Beschreibung und den Unteransprüchen zu entnehmen.
1 zeigt einen Ringoszillator nach dem Stand der Technik;
2 ist ein Blockdiagramm eines MOS-Oszillators nach der vorliegenden Erfindung;
3 ist ein detailliertes, schematisches Diagramm der Oszillatorschaltung gemäß einer Ausführungsform der vorliegenden Erfindung; und
4 ist ein Zeitlagediagramm, das die Signale an den verschiedenen Knoten der Schaltung nach 3 illustriert.
2 ist ein Blockdiagramm, das die generelle Auslegung einer MOS-Oszillatorschaltung gemäß der vorliegenden Erfindung darstellt. Ein Block 20 erzeugt eine Konstantspannung zur Kompensation bezüglich Fluktuationen in den Leistungsversorgungsspannungen. Die Konstantspannung von dem Block 20 wird verwendet zum Erzeugen eines Konstantstromes im Stromspiegelblock 30. Dieser Konstantstrom vom Block 30 wird verwendet zum Laden bzw. Entladen eines Kondensators 50. Das Laden und Entladen wird durch Rückkopplung gesteuert von einem Schalter 60, der anspricht auf den Ausgang einer Schmitt-Trigger-Schaltung 40. Der Kondensator 50 ist mit dem Eingang des Schmitt-Trigger-Blocks 40 verbunden.
Im Betrieb wird der Kondensator 50 durch einen Konstantstrom vom Block 30 über Schalter 60 geladen. In ähnlicher Weise wird der Kondensator 50 entladen durch einen Konstantstrom vom Block 30. Das Laden bzw. Entladen des Kondensators 50 erfolgt unter Steuerung durch den Schalter 60, der anspricht auf den Ausgang der Schmitt-Trigger-Schaltung 40. Der Schalter 60 dient dazu, alternierend den Kondensator 50 über den Stromspiegelblock 30 zu laden bzw. entladen. Auf diese Weise erzeugt der Ausgang des Schmitt-Triggers selbst ein präzises schwingendes Signal, dessen Periode im wesentlichen unabhängig ist von Änderungen in der Leistungsversorgung. Darüber hinaus werden, wie unten beschrieben, Standard-MOS-Komponenten verwendet, so daß Veränderungen in irgendeinem bestimmten MOS-Halbleiter-Herstellungsverfahren nicht erforderlich sind.
3 ist ein detailliertes Schaltungsdiagramm einer Ausführungsform der vorliegenden Erfindung. Die Oszillatorschaltung hat zwei Steuerklemmen 13 bzw. 18 für das Ermöglichen des Betriebs der Schaltung bzw. für die Erhöhung der Schwingungsfrequenz der Schaltung, wenn sie einmal entsperrt worden ist. Dies wird unten erläutert.
Der Referenzspannungsgeneratorblock 20 umfaßt zwei Spannungsteilernetzwerke. Das erste Netzwerk wird gebildet von einem NMOS-Transistor 21, der mit seiner Source an den Drain eines Entsperrtransistors 15 angeschlossen ist. Im ersten Netzwerk befindet sich ferner ein PMOS-Transistor 22, dessen Drain mit dem Drain des NMOS-Transistors 21 verbunden ist. Die Source des PMOS-Transistors 22 ist verbunden mit der positiveren von zwei Spannungsversorgungsschienen, bei V_CC. Die Gates der Transistoren 21 und 22 sind mit einem gemeinsamen Knoten verbunden, verbunden mit den Drains der Transistoren 21 und 22, so daß die Transistoren jeweils in Diodenkonfiguration geschaltet sind.
Das zweite Netzwerk wird gebildet von drei seriengeschalteten Widerständen 24 bis 26, die zwischen der positiven Leistungsschiene und dem Drain des Entsperrtransistors 15 liegen. Zwischen den Widerständen 24, 25 und dem Widerstand 26 befindet sich ein Knoten 28, der mit einem Drain eines Nebenschlußtransistors 23 verbunden ist, nämlich einem NMOS-Transistor, der parallel liegt mit den Widerständen 24 und 25. Die Source des Transistors 23 ist ebenfalls mit dem Drain des NMOS-Transistors 15, dem Knoten 29, verbunden. Das Gate des Nebenschlußtransistors 23 ist mit den Gates der Transistoren 21 und 23 des ersten Netzwerks und damit mit dem Knoten verbunden, gebildet zwischen den Drains der Transistoren 21 und 22.
Die MOS-Oszillatorschaltung wird entsperrt durch einen niedrigen Logikpegel oder 0 an der Steuerklemme 13. Das Signal wird invertiert zum Durchschalten des MOS-Transistors 15. Der Drain des Transistors 15, Knoten 29, liegt dann im wesentlichen auf der Spannung der zweiten Leistungsversorgungsschiene der niedrigeren der beiden Leistungsversorgungen, bei Masse. Spannungen werden an den Knoten 27 und 28 von jedem der Teilernetzwerke erzeugt. Beide Knotenspannungen nehmen zu bei einem Anstieg der positiven Versorgungsspannung V_CC. Bei einem Anstieg der Spannung nehmen die Spannungen an dem Gate (Knoten 27) und Drain (Knoten 28) des Nebenschlußtransistors 23 zu. Deshalb nimmt auch der Strom durch den Transistor 23 zu. Der MOS-Transistor 23 ist so ausgelegt, daß die Stromzunahme durch den Transistor 23 gleich ist der Stromzunahme durch den Widerstand 26 bei Anstieg von V_CC. Da der NMOS-Transistor 23 die Stromzunahme durch den Widerstand 26 kurzschließt, fließt ein Konstantstrom durch die Widerstände 24 und 25. Da demgemäß der Strom durch die beiden Widerstände 24 und 25 konstant ist trotz Fluktuationen in der Leistungsversorgung, ist die Spannung am Knoten 28 konstant relativ zum Knoten 29, der im wesentlichen auf Masse liegt. Demgemäß wird am Knoten 28 eine Konstantspannung erzeugt.
Es ist festzuhalten, daß diese Spannung auch im wesentlichen temperaturkompensiert ist, da sowohl der Widerstand als auch der Transistor negative Temperaturkoeffizienten aufweisen. Demgemäß gehen die Ströme in beiden Netzwerken in derselben Richtung bei Änderungen in der Temperatur.
Die Konstantspannung vom Block 20 wird verwendet zum Erzeugen von Konstantströmen im Stromspiegelblock 30. Der Block 30 besitzt einen Eingangstransistor 31, der mit seiner Source an den Knoten 29 und mit seinem Gate an den Knoten 28 des Blocks 20 angeschlossen ist. Der Drain des NMOS-Transistors 31 ist verbunden mit einem PMOS-Transistor 32, der in Diodenkonfiguration geschaltet ist. Der PMOS-Transistor 32 ist mit seiner Source mit der positiven Leistungsschiene verbunden und mit Gate und Drain gemeinsam mit dem Drain eines PMOS-Transistors 33 und den Gates von PMOS-Transistoren 34 und 35 verbunden. Die Source-Anschlüsse der PMOS-Transistoren 33 bis 35 sind mit der positiven Leistungsquelle verbunden. Die Drains der PMOS-Transistoren 34 und 35 sind mit dem Schalter 60 verbunden, der die Form von zwei Transistoren, nämlich einem PMOS-Transistor 62 und einem NMOS-Transistor 61, aufweist, welcher Schalter das Laden bzw. Entladen des Kondensators 50 steuert.
Im Stromspiegelblock 30 befinden sich ferner NMOS-Transistoren 36 und 37, die mit ihren Gates an das Gate des Eingangstransistors 31 angeschlossen sind. Die NMOS-Transistoren 36 und 37 sind mit ihren Source-Anschlüssen mit der zweiten Leistungsschiene (Masse) verbunden und mit ihren Drains mit dem Schalter 60, gebildet von den Transistoren 61 und 62.
Der Eingangstransistor 31 ist mit seinem Gate mit Knoten 28 und mit seiner Source mit Knoten 29 verbunden, so daß die U_GS für den Transistor 31 konstant ist. Ein Konstantstrom I_ref wird durch den Transistor 31 erzeugt und durch den in Serie geschalteten Transistor 32. Der PMOS-Transistor 34 (und PMOS-Transistor 35) sind in Stromspiegelkonfiguration bezüglich des PMOS-Transistors 32 geschaltet. Demgemäß werden auch Referenzströme erzeugt durch die PMOS-Transistoren 34 und 35. Da in ähnlicher Weise der Knoten 29 im wesentlichen auf Masse liegt, sind NMOS-Transistor 37 und NMOS-Transistor 36 Stromspiegel bezüglich des Transistors 31. Infolgedessen werden Referenzströme in den NMOS-Transistoren 37 und 36 erzeugt. Diese Referenzströme, I_C bzw. I_D, laden bzw. entladen den Kondensator 50 über die Betätigung der beiden Schalttransistoren 61 und 62.
Die beiden Transistoren 61 und 62 sind mit ihren Drains gemeinsam verbunden mit einem Gate des Kondensators 50 in Form eines als kondensatorkonfigurierten Transistors, bei dem sowohl Source als auch Drain an Masse liegen. Die Source des PMOS-Transistors 62 ist verbunden mit dem Drain des PMOS-Transistors 34 sowie, über einen PMOS-Transistor 38, mit dem Drain des PMOS-Transistors 35. Die Source des NMOS-Transistors 61 ist mit dem Drain des NMOS-Transistors 37 verbunden sowie über einen NMOS-Transistor 39 mit dem Drain des NMOS-Transistors 36.
Das Gate des als kondensatorkonfigurierten Transistors 50 ist außerdem verbunden mit dem Eingangsknoten 51 der Schmitt-Trigger-Schaltung 40. Die Transistoren 41 bis 46 der Schmitt-Trigger-Schaltung 40 haben die typische Konfiguration einer solchen Schaltung. Die Transistoren 41 bis 44 sind in Serie geschaltet zwischen die positive Spannungsversorgung und Masse. Der NMOS-Transistor 41 ist mit seiner Source verbunden mit Masse mit seinem Drain mit der Source des NMOS-Transistors 42, der seinerseits mit seinem Drain an das Drain des PMOS-Transistors 43 gelegt ist. Der PMOS-Transistor 43 ist mit seiner Source mit dem Drain des PMOS-Transistors 44 verbunden, dessen Source mit der positiven Leistungsschiene bei V_CC verbunden ist. Die Gates aller vier Transistoren 41 bis 44 sind verbunden mit dem Eingangsknoten 51 der Schmitt-Trigger-Schaltung 40 und mit dem Gate des Kondensators 50. Ein NMOS-Transistor 45 ist mit seiner Source mit dem Drain des NMOS-Transistors 41 verbunden und mit der Source des NMOS-Transistors 42, während sein Drain mit der Leistungsversorgungsspannung V_CC verbunden ist. Ein PMOS-Transistor 46 ist mit seiner Source an das Drain und die Source des PMOS-Transistors 44 bzw. des PMOS-Transistors 43 verbunden. Das Drain des PMOS-Transistors 46 liegt an Masse. Die Gates von NMOS-Transistor 45 und PMOS-Transistor 46 sind gemeinsam an den Ausgangsknoten des Schmitt-Triggers gelegt, gebildet von den Drains des NMOS-Transistors 42 und PMOS-Transistors 43.
Der Rest der Schaltung 40 umfaßt einen Inverter 47 mit entsprechend bemessenen Transistoren zum sicheren Invertieren der Polarität des Schaltsignals von dem gemeinsamen Drain der Transistoren 42 und 43. Vom Ausgangsknoten 48 der Schaltung 40 bilden zwei weitere seriengeschaltete Inverter 51 und 52 einen weiteren Puffer für das Ausgangssignal an Klemme 19.
Wie dies für einen Schmitt-Trigger zu erwarten ist, schaltet er präzise bei einer Eingangsauslösespannung V1, wenn das Eingangssignal von Logikpegel 0 auf Logikpegel 1 ansteigt, und bei V2, wenn die Eingangsspannung von Logikpegel 1 auf Logikpegel 0 fällt. Die Beziehung zwischen den Auslösespannungen V1 und V2 ist gegeben durch V1 = (1/C50)·IC·T1 V2 = (1/C50)·ID·T2worin T2 die Zeit ist, benötigt für das Laden des Kondensators 50 von V1 auf V2 und T1 die Zeit ist, erforderlich für das Entladen des Kondensators C50 von V2 auf V1. Da die Referenzströme IC und ID ebenso festgelegt sind wie die Kapazität des Kondensators 50, sind auch T1 und T2 festgelegt. Die Schmitt-Trigger-Schaltung 40 schaltet mit einer präzisen Periode.
4 zeigt die Zeitlage der Signale an verschiedenen Knoten der Oszillatorschaltung. Nach der Zeit T2 wird der Kondensator 50 aufgeladen, um zu bewirken, daß der Schmitt-Trigger 40 seinen Ausgang von Logikpegel 0 auf Logikpegel 1 ändert. Dies schaltet den Transistor 61 ein und den Transistor 62 aus. Der Knoten 51 fällt Richtung V1, wo der Knoten 48 von Logikpegel 1 auf Logikpegel 0 nach der Zeit T2 schaltet. Der Kondensator wird durch den Strom ID entladen. Dies schaltet den Schalttransistor 62 ein, so daß der Kondensator 50 durch Strom I_C nach der Zeit T1 geladen ist. Der Ausgangsknoten 48 des Schmitt-Triggers kippt von Logikpegel 1 auf Logikpegel 0, und der Schwingungszyklus setzt sich fort. Es ist festzuhalten, daß zwar I_C und I_D als mit unterschiedlichen Höhen versehen dargestellt sind, jedoch die Stromhöhen typischerweise gleich sind.
Mit der kleinen Anzahl von Invertern in dem beschriebenen Schaltkreis ist die Schwingungsperiode relativ immun gegen Änderungen der Leistungsversorgung. Darüber hinaus nimmt die Oszillatorschaltung weniger Platz auf einem integrierten Schaltkreis ein als ein konventioneller Ringoszillator mit 50 bis 100 Stufen.
Wie oben angegeben, sorgt die Steuerklemme 13 für das Entsperren bzw. Sperren der Funktion des Oszillatorschaltkreises. Bei einem logisch hochliegenden Pegel 1 an der Klemme 13 ist der Oszillator gesperrt. Der Knoten 29 des Blocks 20 wird von Masse abgekoppelt, und der Eingangsknoten 51 des Schmitt-Triggers liegt an Masse. Ein niedriges Logiksignal entsperrt die Oszillatorschaltung.
Die Steuerklemme 18 ermöglicht einen Anstieg der Schwingungsfrequenz des Oszillators. Die Klemme 18 ist verbunden mit den Gates des PMOS-Transistors 38 (über einen Inverter 17) und NMOS-Transistors 39. Mit einem Logiksignal 1 an Klemme 18 werden beide Transistoren 38 und 39 eingeschaltet. Dies schafft eine zusätzliche Stromquelle durch den PMOS-Transistor 35 für den Referenzstrom I_C und eine zusätzliche Stromsenke durch den NMOS-Transistor 36 für den Referenzstrom ID. Abhängig von den Abmessungen der Transistoren 35 und 36 (sowie 38 und 39) werden die Referenzströme I_C und I_D um ausgewählte Beträge angehoben. T1 und T2 werden durch diese Beträge verkürzt.

Claims

MOS-Oszillatorschaltung, angeschlossen zwischen einer ersten und einer zweiten Schiene zur Leistungsversorgung, mit einer an die erste und die zweite Schiene angeschlossenen Referenzspannungserzeugungsanordnung (20) zum Erzeugen einer Referenzspannung, einer zwischen die erste und die zweite Schiene geschalteten Anordnung (30) zum Erzeugen von zwei Referenzströmen (I_C, I_D) in Abhängigkeit von der Referenzspannung, einer Kondensatoranordnung (50), einer Schalteranordnung (60) mit einem Steueranschluß (48) für das Verbinden der Kondensatoranordnung (50) mit der Referenzstromerzeugungsanordnung (30), wobei die Kondensatoranordnung (50) alternierend durch die beiden Referenzströme (IC, I_D) in Abhängigkeit von einem Signal an dem Steueranschluß (48) geladen bzw. entladen wird, einem Schmitt-Trigger (40), der mit einer Eingangsklemme (51) mit der Kondensatorschaltung (50) sowie mit einer Ausgangsklemme mit dem Steueranschluß (48) verbunden ist, so daß ein oszillierendes Signal an der Ausgangsklemme im wesentlichen unabhängig von Fluktuationen in den Versorgungsspannungen erzeugbar ist, dadurch gekennzeichnet, daß die Referenzstromerzeugungsanordnung (30) einen zwischen der zweiten Schiene und der Schalteranordnung (60) gekoppelten Nebenschluß mit zwei bezüglich ihrer Drain und Source in Reihe geschalteten Transistoren (35, 38) umfaßt, wobei einer der beiden Transistoren (35, 38) ein erster, auf ein Signal an einer Steuerklemme (18) ansprechender Kopplungstransistor (38) ist und der andere der beiden Transistoren (35, 38) eine Quelle erhöhten Referenzstromes zum Erhöhen der Frequenz des oszillierenden Signals bei Ansprechen auf das Signal an der Steuerklemme (18) bildet.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Anordnung (30) zum Erzeugen der Referenzströme (I_C, I_D) umfaßt: einen ersten (31) und einen zweiten (32) MOS-Transistor, wobei jeder MOS-Transistor eine Source und ein Drain aufweist sowie ein Gate, welcher erste MOS-Transistor mit Source/Drain mit der ersten Schiene verbunden ist, der zweite MOS-Transistor mit Source/Drain mit der zweiten Schiene verbunden ist und einem zweiten Source/Drain mit der zweiten Source/Drain des ersten MOS-Transistors verbunden ist, ein Gate des ersten MOS-Transistors mit der Referenzspannungserzeugungsanordnung (20) verbunden ist und ein Gate des anderen MOS-Transistors mit seinem Drain verbunden ist, einen dritten MOS-Transistor (34), der mit einem ersten Source/Drain an die erste Schiene angeschlossen ist, mit einem Gate, verbunden mit dem Gate des ersten MOS-Transistors (32), und mit einem zweiten Source/Drain einen ersten Ausgangsknoten bildet zum Bereitstellen einer ersten Referenzspannungsquelle, und einen vierten MOS-Transistor (37), der mit einem ersten Source/Drain mit der zweiten Schiene verbunden ist, einem Gate, verbunden mit dem Gate des zweiten MOS-Transistors (31), und mit einem zweiten Source/Drain einen zweiten Ausgangsknoten bildet zum Bereitstellen einer Referenzstromsenke.
Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß der erste und dritte MOS-Transistor PMOS-Transistoren (32, 34) umfaßt und der zweite und vierte MOS-Transistor NMOS-Transistoren (31, 37) umfaßt.
Schaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Referenzstromerzeugungsanordnung ferner umfaßt: einen fünften MOS-Transistor (36), angeschlossen mit einem ersten Source/Drain an die zweite Schiene, einem Gate, angeschlossen an das Gate des zweiten MOS-Transistor (31), und einem zweiten Source/Drain, angeschlossen an den zweiten Ausgangsknoten über einen zweiten Kopplungstransistor (39), welcher zweite Kopplungstransistor anspricht auf das Signal an der Steuerklemme (18), wodurch der fünfte MOS-Transistor (36) eine Senke eines erhöhten zweiten Referenzstromes bildet im Ansprechen auf das Signal an der Steuerklemme (18) zum Erhöhen der Frequenz des oszillierenden Signals.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß jeder der beiden Referenzströme (I_C, I_D) gleiche Stromamplitude aufweist.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Kondensatoranordnung (50) einen MOS-Transistor umfaßt.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Anordnung zum Erzeugen der Referenzströme einen ersten Ausgangsknoten und einen zweiten Ausgangsknoten, wobei der erste Ausgangsknoten als Stromquelle für einen ersten Referenzstrom und der zweite Ausgangsknoten als Stromsenke für einen zweiten Referenzstrom dient, und die Schalteranordnung (60) einen ersten und einen zweiten MOS-Transistor (61, 62) umfaßt, wobei jeder MOS-Transistor eine erste und eine zweite Source/Drain sowie ein Gate aufweist, wobei der erste MOS-Transistor mit einem ersten Source/Drain mit dem ersten Ausgangsknoten und einem zweiten Source/Drain mit der Kondensatoranordnung (50) verbunden ist, wobei der zweite MOS-Transistor ein erstes Source/Drain mit dem zweiten Ausgangsknoten und einem zweiten Source/Drain mit der Kondensatoranordnung (50) verbunden aufweist sowie mit seinem Gate zusammen mit dem Gate des ersten MOS-Transistors an den Steueranschluß (48) angeschlossen ist.
Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß der erste MOS-Transistor (62) ein PMOS-Transistor und der zweite MOS-Transistor (61) ein NMOS-Transistor ist.