DE3855439T2

DE3855439T2 - Spannungsgesteuerter Oszillator

Info

Publication number: DE3855439T2
Application number: DE3855439T
Authority: DE
Inventors: Kenji C O Patent Divisi Matsuo; Ikuo Tsuchiya
Original assignee: Toshiba Corp; Toshiba Microelectronics Corp
Current assignee: Toshiba Corp; Toshiba Electronic Device Solutions Corp
Priority date: 1987-11-30
Filing date: 1988-11-29
Publication date: 1996-12-12
Anticipated expiration: 2008-11-30
Also published as: DE3855439D1; EP0318930B1; EP0318930A2; EP0318930A3; KR890009098A; US4859970A; KR910008522B1; JPH021620A

Description

Diese Erfindung bezieht sich auf einen spannungsgesteuerten Oszillator (VCO), der in einer integrierten Halbleiterschaltung hergestellt ist, welche geeignet für eine phasenverriegelte Schleife (PLL) verwendet wird.
Ein herkömmlicher VCO ist in der offengelegten japanischen Patentpublikation Nr. 59-62215 offenbart, die eine Anordnung zeigt, wie diese in Fig. 1 dargestellt ist. In der Figur bezeichnet ein Bezugszeichen 101 einen Eingangsanschluß für eine Steuerspannung Vin, und M1 bezeichnet einen Eingangs-N-Kanal-MOS-Transistor. P- Kanal-MCS-Transistoren M2 und M3 bilden eine Stromspiegellastschaltung. Ein P-Kanal-MOS-Transistor M4 und ein N-Kanal-MOS-Transistor M5 bilden einen ersten CMOS-Inverter INV1, wobei ein erster Kondensator C1 zwischen dem Ausgangsanschluß 102 und Masse gelegen ist. Ein P- Kanal-MOS-Transistor M6 und ein N-Kanal-MOS-Transistor M7 wirken zusammen, um einen zweiten CMOS-Inverter INV2 zu bilden, wobei ein zweiter Kondensator C2 zwischen dem Ausgangsanschluß 103 und Masse verbunden ist. Ein erster Spannungsvergleicher 104 ist mit dem Ausgangsanschluß 102 des ersten CMOS-Inverters INV1 verbunden, während ein zweiter Spannungsvergleicher 105 mit dem Ausgangsanschluß 103 des zweiten CMOS-Inverters INV2 gekoppelt ist. Die Ausgangsanschlüsse der Spannungsvergleicher 104 und 105 sind jeweils mit den Rücksetz- und Setz-Eingangsanschlüssen eines RS-Flipflops F/F verbunden. Die Setz- und Rücksetz-Ausgangsanschlüsse Q und dieses Flipflops F/F sind jeweils mit den Eingangsanschlüssen der ersten und zweiten CMOS-Inverter INV1 und INV2 verbunden. Das Ausgangssignal von dem Rücksetzausgangsanschluß ist durch einen Inverter 106 invertiert und wird als eine Ausgangsspannung Vout ausgegeben.
Der Betrieb des so angeordneten VOC von Fig. 1 wird kurz beschrieben. Ein Eingangsstrom, der von einer Steuereingangsspannung Vin abhängt, fließt durch den Eingangstransistor M1. Ein Strom, der gleich zu dem Eingangsstrom ist, wird durch einen Ausgangstransistor M3 der Stromspiegelschaltung in CMOS-Inverter INV1 und INV2 gespeist. Wenn in einem Anfangszustand die Ausgangsanschlüsse Q und des Flipflops F/F jeweils niedrig "L" im Pegel und hoch "H" im Pegel sind, sind die Transistoren M4 und M7 eingeschaltet, wohingegen die Transistoren M5 und M6 ausgeschaltet sind. Unter dieser Bedingung lädt ein Strom I von dem Stromquellentransistor M3 zuerst den Kondensator C1 über den Transistor M4, der nunmehr in einem Ein-Zustand ist. Wenn die Anschlußspannung über dem ersten Kondensator C1 eine Schwellenwertspannung VCH1 des Spannungsvergleichers 104 überschreitet, wird der Ausgang des ersten Spannungsvergleichers 104 im Pegel hoch, und der ausgegebene logische Pegel des Flipflops F/F wird invertiert, so daß die Ausgangssignale des Flipflops F/F jeweils "H" und "L" sind. Daher werden die Transistoren M4 und M7 in den ersten und zweiten CMOS-Invertern INV1 und INV2 ausgeschaltet, und die Transistoren M5 und M6 werden eingeschaltet. Als ein Ergebnis lädt ein Strom I den zweiten Kondensator C2 über den Transistor M6, der nunmehr in einem Ein-Zustand ist. Die Ladungen im ersten Kondensator C1 werden über den Transistor M5 zu einem Masseanschluß entladen. Wenn die Anschlußspannung über dem zweiten Kondensator C2 die Schwellenwertspannung Vth2 (= Vth1) des zweiten Spannungsvergleichers 105 überschreitet, wird der Ausgang des zweiten Spannungsvergleichers 105 hoch im Pegel, und der ausgegebene logische Pegel des Flipflops F/F wird invertiert, so daß die Ausgangssignale des Flipflops F/F jeweils "L" und "H" sind. Daher sind die Transistoren M4 und M7 in ihrem Betriebszustand in einen Ein-Zustand zurückgekehrt, und die Transistoren M5 und M6 sind in einen Aus- Zustand zurückgekehrt.
Eine Folge der obigen Operationen wird wiederholt, so daß eine Spannung Vout bei einer Frequenz, die von dem wiederholten Betrieb abhängt, an dem Ausgangsanschluß des Inverters 106 auftritt. Eine Schwingungsfrequenz f ist gegeben durch
f = 1/2CVref ... (1)
wobei C die Kapazität jedes der Kondensatoren C1 und C2 (C = C1 = C2) und Vref die Schwellenwertspannung von jedem der Spannungsvergleicher 104 und 105 bedeuten (Vref = Vth1 = Vth2). Bei der Herstellung des VOC in einer LSI (großintegrierte Schaltung), ist eine Veränderung in Prozeßparametern unvermeidbar. Die Parameterveränderung führt zu Veränderungen in der Gatelänge der MOS-Transistoren, dem Schwellenwert und der Gateoxid- Filmdicke der hergestellten MOS-Transistoren. Daher schwanken diese Faktoren C und Vref in der Gleichung (1) stark, und folglich schwankt die Ausgangsfrequenz "f" ebenfalls stark. Wenn ein derartiger VCO in ein PLL-System eingebaut ist, können die Kennlinien des PLL-Systems verschlechtert sein, und die Produktionsausbeute der Systeme ist ebenfalls verringert.
Das zum Stand der Technik zählende Dokument US-A- 4 651 048 offenbart einen Ausbreitungsverzögerungszeitkontroller, der einen phasenverriegelten Ringoszillator und einen Vorspannsignalgenerator umfaßt, um die Ausbreitungsverzögerungszeit logischer Elemente auf einer integrierten Schaltung zu steuern. Die logischen Elemente sind von einem Typ, bei dem die Ausbreitungsverzögerungszeit eine Funktion eines anliegenden Vorspannungssignales ist. Der Ringoszillator, der repräsentative logische Elemente auf der gesteuerten integrierten Schaltung aufweist, schwingt mit einer Frequenz, die von der Ausbreitungsverzögerungszeit der Oszillatorlogikelemente abhängt. Der Vorspannsignalgenerator vergleicht die Oszillatorausgangsspannung mit einem bekannten gepulsten Bezugssignal und erzeugt ein Vorspannungssignal proportional zu dem Integral der Phasendifferenz zwischen den Oszillator- und Bezugssignalimpulsen. Das Vorspannsignal liegt an allen Logikelementen in dem Ringoszillator und allen anderen Logikelementen auf der integrierten Schaltung, die zu steuern sind. Das Vorspannsignal hält so eine Ausbreitungsverzögerungszeit in jedem gesteuerten Logikelement auf einem Wert, der durch die Frequenz des Bezugssignales festgelegt ist. Eine Veränderung dieses festen Wertes der jeweiligen Logikelemente ist überhaupt nicht beabsichtigt.
Um die Probleme, daß eine Ausgangsfrequenz eines VCO aufgrund einer Änderung der Prozeßparameter schwankt, und daß die Produktionsausbeute der auf den VCOs beruhenden Systeme reduziert ist, zu lösen, ist es Aufgabe der vorliegenden Erfindung, einen spannungsgesteuerten Oszillator vorzusehen, dessen Ausgangsfrequenz stabil gegen die Veränderung der Prozeßparameter ist und auf eine gewünschte Frequenz eingestellt werden kann.
Gemäß der vorliegenden Erfindung ist ein spannungsgesteuerter Oszillator vorgesehen, der aufweist:
einen phasenverriegelten Schleifenabschnitt, der mit einem Eingangssignal bei einer Bezugsfrequenz und einem Bezugspotential gekoppelt ist, wobei der phasenverriegelte Schleifenabschnitt eine Signalrückkopplungssteuerung ausführt, um eine konstante Verzögerungszeit einer ersten veränderlichen Verzögerungsschaltung zu erhalten, die in dem phasenverriegelten Schleifenabschnitt enthalten ist, und
einen spannungsgesteuerten Oszillatorabschnitt zum Steuern einer Verzögerungszeit einer zweiten veränderlichen Verzögerungsschaltung in einem Ringoszillator durch eine Steuereingangsspannung und eine Ausgangsspannung eines Tießpaßfilters, das in dem phasenverriegelten Schleifenabschnitt enthalten ist, und zum Erzeugen eines Signales, das bei einer Frequenz schwingt, die durch die Verzögerungszeit bestimmt ist.
Gemäß der vorliegenden Erfindung ist weiterhin ein spannungsgesteuerter Oszillator vorgesehen, der aufweist:
eine phasenverriegelte Schleife mit einer ersten veränderlichen Verzögerungsschaltung, die zum Empfang mit einem Eingangssignal bei einer Bezugsfrequenz gekoppelt ist, einer Phasenvergleichseinrichtung zum Vergleichen des Ausgangssignales der ersten veränderlichen Verzögerungsschaltung und des Eingangssignales und zum Ausgeben einer Ausgangsspannung entsprechend dem Vergleichsergebnis und mit einer Rückkopplungsschaltung zum Anlegen der Ausgangsspannung und des Bezugspotentials an die erste veränderliche Verzögerungsschaltung, um dadurch eine Verzögerung der ersten veränderlichen Verzögerungsschaltung zu steuern,
einen spannungsgesteuerten Oszillatorabschnitt mit einem Ringoszillator zum Erzeugen eines Frequenzausganges, wobei der Ringoszillator eine zweite veränderliche Verzögerungsschaltung enthält, und einer Rückkopplungsschleife zum Anlegen der Ausgangsspannung der Phasenvergleichseinrichtung und der Steuerspannung an die zweite veränderliche Verzögerungsschaltung, um dadurch eine Verzögerungszeit der zweiten veränderlichen Verzögerungsschaltung zu steuern.
Gemäß der vorliegenden Erfindung ist weiterhin ein spannungsgesteuerter Oszillator vorgesehen, der aufweist:
eine phasenverriegelte Schleife mit einer ersten veränderlichen Verzögerungsschaltung, die zum Empfang mit einem Eingangssignal bei einer Bezugsfrequenz gekoppelt ist, einer Phasenvergleichseinrichtung zum Vergleichen des Ausgangssignales der ersten veränderlichen Verzögerungsschaltung und des Eingangssignales und zum Ausgeben einer Ausgangsspannung entsprechend dem Vergleichsergebnis und einer Rückkopplungsschleife zum Pegelumsetzen der Ausgangsspannung und des Bezugspotentials und zum Anlegen der pegelumgesetzten Ausgangssignale an die erste veränderliche Verzögerungsschaltung, um dadurch eine Verzögerungszeit der ersten veränderlichen Verzögerungsschaltung zu steuern,
einen spannungsgesteuerten Oszillatorabschnitt mit einem Ringoszillator zum Erzeugen eines Frequenzausganges, wobei der Ringoszillator eine zweite veränderliche Verzögerungsschaltung enthält, und mit einer Rückkopplungsschleife zum Pegelumsetzen der Ausgangsspannung und einer Steuerspannung und zum Anlegen der pegelumgesetzten Ausgangssignale der zweiten veränderlichen Verzögerungsschaltung, um dadurch eine Verzögerung der zweiten veränderlichen Verzögerungsschaltung zu steuern.
In dem so aufgebauten spannungsgesteuerten Oszillator wird die Ausgangsfrequenz durch Steuern einer Verzögerungszeit der zweiten veränderlichen Verzögerungsschaltung in dem spannungsgesteuerten Oszillatorabschnitt bestimmt. Da die Verzögerungszeit genau durch den phasenverriegelten Schleifenabschnitt gesteuert ist, ist die erhaltene Ausgangsfrequenz stabil gegenüber der Veränderung der Prozeßparameter. Da die Verzögerungszeit durch die Bezugsfrequenz des Eingangssignales verändert wird, kann die Ausgangsfrequenz auf eine gewünschte Frequenz eingestellt werden, und damit kann ein Frequenzband der Schwingungsfrequenzen ebenfalls in geeigneter Weise eingestellt werden.
Diese Erfindung wird vollständiger aus der folgenden Detailbeschreibung im Zusammenhang mit den begleitenden Zeichnungen verstanden, in welchen:
Fig. 1 ein Schaltungsdiagramm ist, das einen herkömmlichen spannungsgesteuerten Oszillator zeigt,
Fig. 2 ein Blockdiagramm ist, das einen spannungsgesteuerten Oszillator gemäß einem Ausführungsbeispiel der vorliegenden Erfindung zeigt,
Fig. 3 ein Schaltungsdiagramm ist, das Einzelheiten einer Grundverzögerungsschaltung von einer Stufe in einer veränderlichen Verzögerungsschaltung in Fig. 2 zeigt,
Fig. 4 ein Schaltungsdiagramm ist, das die Einzelheiten eines Phasenvergleichers und einer Ladungspumpschaltung in Fig. 2 zeigt,
Fig. 5A und 5B Schaltungsdiagramme sind, die Einzelheiten von verschiedenen Tiefpaßfiltern zeigen,
Fig. 6 ein Schaltungsdiagramm ist, das einen Pegelumsetzer in Fig. 2 zeigt,
Fig. 7 bis 9 Signaldiagramme eines PLL-Abschnittes zeigen,
Fig. 10 ein Graph ist, der eine Kennlinie eines VCO-Abschnittes des Oszillators von Fig. 2 zeigt, und
Fig. 11 ein Blockdiagramm ist, das einen spannungsgesteuerten Oszillator gemäß einem anderen Ausführungsbeispiel der vorliegenden Erfindung zeigt.
Ein Ausführungsbeispiel der vorliegenden Erfindung wird anhand der begleitenden Zeichnungen beschrieben.
Ein in Fig. 2 gezeigter VCO ist auf einem LSI-Chip gebildet, und ein Bezugszeichen 1 bezeichnet einen PLL- Abschnitt, während ein Bezugszeichen 2 einen VCO-Abschnitt bezeichnet. Der PLL-Abschnitt ist für einen Empfang mit einem Eingangssignal bei einer Bezugsfrequenz Fref und einer Bezugsspannung Vref gekoppelt. In dem PLL-Abschnitt 1 wird eine Rückkopplungssteuerung so durchgeführt, daß eine Verzögerungszeit in einer Verzögerungsschaltung in einer PLL-Schleife bei einem konstanten Wert (beispielsweise 1/2 der Periode der Bezugsfrequenz Fref) gehalten ist.
Der VCO-Abschnitt 2 ist für einen Empfang mit einer Steuerspannung Vcont und einer Ausgangsspannung Voff eines Tiefpaßfilters gekoppelt, das in der phasenverriegelten Schleife des PLL-Abschnittes 1 enthalten ist.
In dem VCO-Abschnitt 2 ist eine Ausgangsfrequenz Fvco durch die Steuerung einer Verzögerungszeit eines Ringoszillators mittels einer Verzögerungsschaltung durch die Steuerspannung Vcont bestimmt.
Der PLL-Abschnitt 2 wird im folgenden in Einzelheiten beschrieben. Ein Bezugseingangssignal Fref wird in eine erste veränderliche Verzögerungsschaltung 3 und einen Phasenvergleicher 4 eingespeist. Das Ausgangssignal DO dieser veränderlichen Verzögerungsschaltung 3 liegt an einem ersten Inverter 5. In diesem Inverter wird es in ein Signal NDO pegel-umgesetzt. Das Signal NDO liegt an einem Phasenvergleicher 4. Dieser Vergleicher vergleicht zwei Eingangssignale, nämlich ein Bezugseingangssignal Fref und ein Signal NDO, und steuert den ersten Ausgang CP und den zweiten Ausgang DP entsprechend dem Vergleichsergebnis. Diese beiden Ausgangssignale CP und DP werden in eine Ladungspumpschaltung 6 eingespeist. Das Ausgangssignal VP der Pumpschaltung wird in ein Tiefpaßfilter 7 eingespeist. Die Ausgangsspannung Voff des Tiefpaßfilters und die Bezugsspannung Vref werden in einen ersten Pegelumsetzer 8 eingespeist. Der Pegelumsetzer 8 vergleicht zwei Eingangssignale, nämlich Spannungen Voff und Vref, und steuert erste und zweite Ausgangsspannungen PV und NV gemäß dem Vergleichsergebnis. Diese Ausgangsspannungen PV und NV liegen an einer veränderlichen Verzögerungssteuerschaltung 3 und steuern eine Verzögerungsgröße der veränderlichen Verzögerungsschaltung 3.
Der VCO-Abschnitt 2 wird in Einzelheiten beschrieben. Das Ausgangsspannungssignal Voff des Tiefpaßfilters 7 und die Steuerspannung Vcont werden in einen zweiten Pegelumsetzer 9 eingespeist. Die ersten und zweiten Ausgangsspannungssignale PV und NV dieses Pegelumsetzers 9 liegen an einem Ringoszillator 12, der aus einer zweiten veränderlichen Verzögerungsschaltung 10 und einem zweiten Inverter 11 aufgebaut ist, die in einer Ringweise verbunden sind. Diese Signale dienen zum Steuern einer Verzögerungsgröße des Ringoszillators. Der zweite Pegelumsetzer 9, die zweite veränderliche Verzögerungsschaltung 10 und der zweite Inverter 11 haben die gleichen Schaltungskonstruktionen wie diejenigen des ersten Pegelumsetzers 8, der ersten veränderlichen Verzögerungsschaltung 3 und des ersten Inverters 5.
Die veränderlichen Verzögerungsschaltungen 3 und 10 sind jeweils aus einer vorbestimmten Anzahl von Grundschaltungen, wie in Fig. 3 gezeigt, aufgebaut, welche in einer Kaskadenweise verbunden sind. Wie dargestellt ist, wird ein Eingangssignal über eine Strecke einschließlich eines ersten CMCS-Übertragungsgatters 21, eines Inverters 22, eines zweiten CMOS-Übertragungsgatters 23 und eines Inverters 24 ausgegeben. Die CMOS- Übertragungsgatter 21 und 23 sind jeweils aus einem P- Kanal-MOS-Transistor und einem N-Kanal-MOS-Transistor aufgebaut, die parallel verbunden sind. Der P-Kanal- Transistor ist an dem Gate mit einem Verzögerungssteuersignal PV gekoppelt. Der N-Kanal-Transistor empfängt an dem Gate das Verzögerungssteuersignal NV. Die Widerstandswerte der CMCS-Übertragungsgatter 21 und 23 ändem sich gemäß den Verzögerungssteuersignalen PV und NV, so daß eine Verzögerungsgröße des Ringoszillators verändert wird.
Fig. 4 ist ein Schaltungsdiagramm, das die Einzelheiten des Phasenvergleichers 4 und der Ladungspumpschaltung 6 zeigt. Der Phasenvergleicher 4 besteht aus ersten und zweiten D-Typ-Flipflops 31 und 32, einem UND-Gatter 33 und einem Inverter 34. Die Ladungspumpschaltung 6 besteht aus einem P-Kanal-Transistor 35 und einem N- Kanal-Transistor 36, die in Reihe zwischen einem Strombzw. Spannungsquellen-Vcc-Anschluß und einem Masseanschluß gelegen sind. Ein Signal Fref wird in den Takteingangsanschluß CK eines ersten D-Typ-Flipflops 31 eingespeist, und das Ausgangssignal NDC des Inverters 5 (Fig. 2) wird in den Takteingangsanschluß CK eines zweiten D-Typ-Flipflops 32 eingespeist. Die Ausgangssignale Q dieser Flipflops 31 und 32 sind in das UND- Gatter 33 eingespeist. Das UND-Gatter 33 multipliziert logisch diese Ausgangssignale Das Ausgangssignal, das das logische Produkt darstellt, wird in die Rücksetzeingangsanschlüsse R der Flipflops 31 und 32 eingespeist. Das Ausgangssignal Q des ersten Flipflops 31 wird auch zu einem ersten Ausgangsanschluß CP des Phasenvergleichers 4 über den Inverter 34 ausgegeben. Das Ausgangssignal Q des zweiten Flipflops 32 wird direkt zu dem zweiten Ausgang DP ausgegeben. Die ersten und zweiten Ausgänge CP und DP des Phasenvergleichers 4 sind in die Gates der Transistoren 35 und 36 in der Ladungspumpschaltung 6 eingespeist. Ein Ausgangssignal OH wird von einem Knoten zwischen dem P-Kanal-MCS-Transistor 35 und dem N-Kanal-MOS-Transistor 36 abgeleitet.
Das Tiefpaßfilter 7 ist aufgebaut, wie dies in den Fig. 5A und 5B gezeigt ist. Das Tiefpaßfilter von Fig. 5A umfaßt einen Widerstand 41, der zwischen Eingangs- und Ausgangsanschlüssen verbunden ist, und einen Widerstand 42 sowie einen Kondensator 43, die in Reihe zwischen dem Ausgangsanschluß und einem Masseanschluß verbunden sind. Das Tiefpaßfilter von Fig. 5B umfaßt einen Widerstand 44, der zwischen Eingangs- und Ausgangsanschlüssen verbunden ist, eine Reihenschaltung eines Widerstandes 45 und eines Kondensators 47, die parallel zu dem Widerstand 44 gekoppelt ist, und eine Reihenschaltung eines Widerstandes 46 und eines Kondensators 48, die zwischen dem Ausgangsanschluß und einem Masseanschluß verbunden ist. Die Tiefpaßfilter der Fig. 5A und 5B empfangen ein Signal CH an den Eingangsanschlüssen und geben ein Signal Voff an den Ausgangsanschlüssen ab.
Ein Pegelumsetzer 8 ist angeordnet, wie dies in Fig. 6 gezeigt ist. Der Pegelumsetzer besteht aus einem N- Kanal-MOS-Transistor 51, der an dem Gate das Ausgangssignal Voff von dem Tiefpaßfilter empfängt, einem N- Kanal-MOS-Transistor 52, der das Signal Vref empfängt, einem P-Kanal-MOS-Transistor 53, der als eine Last der Transistoren 51 und 52 dient, einem P-Kanal-MOS-Transistor 54, dessen Gate mit einem Knoten der Transistoren 51, 52 und 53 verbunden ist, und einem N-Kanal-MOS- Transistor 55, der als eine Last des Transistors 54 dient. Gate und Drain des Transistors 53 sind miteinander verbunden. Gate und Drain des Transistors 55 sind miteinander verbunden. Das erste Ausgangssignal PV wird von den Drains der N-Kanal-Transistoren 51 und 52 abgeleitet, und das zweite Ausgangssignal NV wird von Drain des N-Kanal-Transistors 55 abgeleitet. Ein anderer Pegelumsetzer 9 hat im wesentlichen die gleiche Anordnung wie der oben beschriebene Pegelumsetzer 8 mit der Ausnahme, daß das Signal Voff durch ein Signal Vcont ersetzt ist. Daher werden zur Vereinfachung Beschreibung und Darstellung weggelassen.
Der Betrieb des PLL-Abschnittes 1 in dem in Fig. 2 gezeigten spannungsgesteuerten Oszillator wird nunmehr beschrieben. Es sei zuerst ein Fall betrachtet, bei dem eine Verzögerungszeit TDL der veränderlichen Verzögerungsschaltung 3 (genauer, einschließlich einer Verzögerungszeit des Inverters 5) kürzer ist als T/2 (T bedeutet eine Periode eines Bezugseingangssignales Vref), wie dies in Fig. 7 gezeigt ist. In diesem Fall hält das erste Ausgangssignal CP des Phasenvergleichers 4 den hohen ("H") Pegel. Das zweite Ausgangssignal DP wird hoch im Pegel, wenn das Eingangssignal Fref niedrig "L" im Pegel und das Signal NDO "H" ist, das heißt, während einer Periode eines Mangels der Verzögerungszeit TDL bezüglich T/2. Unter dieser Bedingung wird die in der Ladungspumpe 6 gespeicherte Ladung entladen, so daß das Potential des Ausgangssignales Voff des Tiefpaßfilters 7 abfällt. Wenn dann das Bezugssignal Vref bei einem festen Potential (beispielsweise 1/2 eines Strom- bzw. Spannungsquellenpotentials Vcc) ist, so steigt das erste Ausgangssignal PV des Pegelumsetzers 8 im Potential an, wohingegen das zweite Ausgangssignal NV abfällt. Als ein Ergebnis wird eine Verzögerungszeit der veränderlichen Verzögerungsschaltung 3 groß.
Es sei nun ein anderer Fall betrachtet, bei dem die Verzögerungszeit TDL der veränderlichen Verzögerungsschaltung 3 größer als T/2 ist, wie dies in Fig. 8 gezeigt ist. In diesem Fall behält das zweite Ausgangssignal DP des Phasenvergleichers 4 den hohen Pegel. Das erste Ausgangssignal CP wird niedrig im Pegel, wenn das Signal NDO den Wert "L" hat, das heißt, während einer Zeitdauer eines Überschusses der Verzögerungszeit TDL bezüglich T/2. Unter dieser Bedingung wird der Ausgangsanschluß der Ladungspumpe 6 aufgeladen, so daß ein Potential eines Ausgangssignales Voff des Tiefpaßfilters 7 ansteigt. Wenn dann die Bezugsspannung Vref bei einem festen Potential ist, fällt das erste Ausgangssignal PV des Pegelumsetzers 8 im Potential ab, wohingegen das zweite Ausgangssignal NV ansteigt. Als ein Ergebnis wird eine Verzögerungszeit der veränderlichen Verzögerungsschaltung 3 klein.
Es sei nun ein anderer Fall betrachtet, bei dem die Verzögerungszeit TDL der veränderlichen Verzögerungsschaltung 3 gleich zu T/2 und die PLL-Schleife in einem verriegelten Zustand ist, wie dies in Fig. 9 gezeigt ist. In diesem Fall ist das Ausgangssignal CP des Phasenvergleichers 4 bei "H" festgelegt, und das Ausgangssignal DP ist bei "L" festgelegt. Weder ein Entladungsimpuls noch ein Ladungsimpuls wird erzeugt. Unter dieser Bedingung ändern sich beide Ausgänge PV und NV nicht, und eine Verzögerungszeit der veränderlichen Verzögerungsschaltung 3 ist konstant gehalten.
Auf diese Weise ist eine Verzögerungszeit der veränderlichen Verzögerungsschaltung 3 sehr genau gesteuert.
Im folgenden wird der Betrieb des VCO-Abschnittes 2 beschrieben. Wenn Eingangsspannungssignale Vcont und Vref gleich zueinander sind, ist das Eingangssignal in den Pegelumsetzer 9 gleich zu demjenigen zu dem ersten Pegelumsetzer 8. Demgemäß ist eine Verzögerungszeit der Verzögerungsschaltung 10 gleich zu derjenigen der veränderlichen Verzögerungsschaltung 3 in dem PLL-Abschnitt 1. Unter der Annahme, daß eine Verzögerungszeit eine Grundverzögerungsschaltung in der Verzögerungsschaltung 10 durch Tdl und die Anzahl der verwendeten Verzögerungsschaltungen durch "n" gegeben sind, dann ist eine Ausgangsfrequenz FVOC des Ringoszillators 12 gegeben durch:
FCO = 1/2Tdl n.
Wie aus der obigen Beziehung zu ersehen ist, kann ein Ausgangssignal bei einer Frequenz, die stabil gegen die Veränderung der Prozeßparameter ist, erhalten werden, indem die Anzahl der Grundverzögerungsschaltungen in der veränderlichen Verzögerungsschaltung 10 so bestimmt wird, daß eine gewünschte Ausgangsfrequenz Fvco' erhalten werden kann, wenn Vcont = Vref vorliegt.
Wenn ein Pegel eines Spannungssignales Vcont verändert wird, ändern sich die Ausgangssignale PV und NV des Pegelumsetzers 9, die Verzögerungszeit TDL der veränderlichen Verzögerungsschaltung 10 ändert sich, und folglich verändert sich die Ausgangsfrequenz Fvco. Ein Beispiel der Vcont - Fvco-Kennlinie ist in Fig. 10 veranschaulicht. Wenn, wie dargestellt ist, sich das Eingangsspannungssignal Vcont verändert, ändert sich die Ausgangsfrequenz Fvco proportional zu der Änderung des Eingangsspannungssignales.
In der Fig. 11 ist ein spannungsgesteuerter Oszillator nach einem anderen Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Hauptunterschiede dieses Ausführungsbeispiels von dem spannungsgesteuerten Oszillator, der in Fig. 2 gezeigt ist, sind die folgenden. In dem spannungsgesteuerten Oszillator von Fig. 11 sind die Pegelumsetzer 8 und 9 weggelassen. Eine Verzögerungszeit der ersten veränderlichen Verzögerungsschaltung 3 in dem PLL-Abschnitt 1 ist durch das angelegte Bezugspotential Vref und die Ausgangsspannung Voff des Tiefpaßfilters 7 in dem PLL-Abschnitt 1 gesteuert. Eine Verzögerungszeit der zweiten veränderlichen Verzögerungsschaltung 10 in dem VCO-Abschnitt 2 ist durch eine angelegte Steuerspannung Vcont und die Ausgangsspannung Voff des Tiefpaßfilters 7 in dem PLL-Abschnitt 1 gesteuert. In Fig. 11 werden ähnliche Bezugszeichen für ähnliche Teile wie in Fig. 2 zur Vereinfachung verwendet.
Wenn in dem vorliegenden Ausführungsbeispiel die erste veränderliche Verzögerungsschaltung mit einer notwendigen Anzahl von Grundschaltungen aufgebaut ist, die in einer Kaskadenweise verbunden sind, wie dies in Fig. 3 gezeigt ist, so liegt ein als das PV-Signal angelegtes Bezugspotential Vref an den Gates der P-Kanal-MOS-Transistoren der CMOS-Übertragungsgatter 21 und 23. Die Ausgangsspannung Voff des Tiefpaßfilters 7 liegt als das NV-Signal an den Gates der N-Kanal-Transistoren. Wenn in ähnlicher Weise die zweite veränderliche Verzögerungsschaltung 10 mit einer notwendigen Anzahl von Grundschaltungen, die in Kaskadenweise verbunden sind, aufgebaut ist, liegt eine als das PV-Signal angelegte Steuerspannung Vcont an den Gates der P-Kanal-MCS- Transistoren der OMOS-Übertragungsgatter 21 und 23. Die Ausgangsspannung Voff des Tiefpaßfilters 7 liegt als das NV-Signal an den Gates der N-Kanal-Transistoren.
Wenn in dem spannungsgesteuerten Oszillator von Fig. 11 wie in demjenigen des Ausführungsbeispiels von Fig. 2 das angelegte Bezugspotential Vref gleich zu der angelegten Steuerspannung Vcont ist, so ist eine Verzögerungszeit der ersten veränderlichen Verzögerungsschaltung 3 gleich zu derjenigen der zweiten veränderlichen Verzögerungsschaltung 10, und damit kann ein Ausgangssignal erhalten werden, das stabil gegen die Veränderung der Prozeßparameter ist. In dem spannungsgesteuerten Oszillator von Fig. 11 ist die zweite veränderliche Verzögerungsschaltung 10 direkt durch die angelegte Steuerspannung Vcont gesteuert. Eine Grenze eines veränderlichen Bereiches der Steuerspannung durch den im Ausführungsbeispiel von Fig. 2 verwendeten Pegelumsetzer 9 ist ausgeschlossen. Daher wird der veränderliche Bereich der Ausgangsfrequenz des VCO-Abschnittes 2 gedehnt.
In den oben beschriebenen Ausführungsbeispielen sind die ersten und zweiten veränderlichen Verzögerungsschaltungen 3 und 10 mit Grundverzögerungsschaltungen aufgebaut, die gleiche Konstanten enthalten. In dieser Hinsicht ist eine Schaltungsgestaltung einfach. Es ist jedoch offenbar, daß diese Grundverzögerungsschaltungen nicht immer die gleichen Konstanten haben.
Wie aus der vorhergehenden Beschreibung zu ersehen ist, wird bei dem spannungsgesteuerten Oszillator gemäß der vorliegenden Erfindung eine Ausgangsfrequenz durch Steuern einer Verzögerungszeit einer veränderlichen Verzögerungsschaltung bestimmt, und die Verzögerungszeit wird genau durch die phasenverriegelte Schleife gesteuert. Daher ist eine Ausgangsfrequenz stabil unabhängig von der Veränderung der Prozeßparameter. Die Verzögerungszeit wird auch durch die Frequenz des Eingangssignales als einem Bezugsfrequenzsignal verändert. Infolge dieses Merkmals kann eine Schwingungsfrequenz auf eine gewünschte Frequenz eingestellt werden, und ein Frequenzband der Schwingungsfrequenz kann ebenfalls in geeigneter Weise eingestellt werden.

Claims

1. Spannungsgesteuerter Oszillator, mit:

einem phasenverriegelten Schleifenabschnitt (1), der mit einem Eingangssignal (Fref) bei einer Bezugsfrequenz und einem Bezugspotential (Vref) gekoppelt ist, wobei der phasenverriegelte Schleifenabschnitt eine Signalrückkopplungssteuerung durchführt, um eine konstante Verzögerungszeit einer ersten veränderlichen Verzögerungsschaltung (3) zu erhalten, die in dem phasenverriegelten Schleifenabschnitt enthalten ist, und

einen spannungsgesteuerten Oszillatorabschnitt (2) zum Steuern einer Verzögerungszeit einer zweiten veränderlichen Verzögerungsschaltung (10) in einem Ringoszillator durch eine Steuereingangsspannung (Vcont) und eine Ausgangsspannung (Voff) eines Tiefpaßfilters (7), das in dem phasenverriegelten Schleifenabschnitt enthalten ist, und zum Erzeugen eines Signales, das bei einer durch die Verzögerungszeit bestimmten Frequenz schwingt.

2. Spannungsgesteuerter Oszillator nach Anspruch 1, dadurch gekennzeichnet, daß die ersten und zweiten veränderlichen Verzögerungsschaltungen (3, 10) mit einer Vielzahl von Grundverzögerungsschaltungen aufgebaut sind, die gleiche Konstanten enthalten.

3. Spannungsgesteuerter Oszillator nach Anspruch 1, dadurch gekennzeichnet, daß eine Verzögerungszeit der zweiten veränderlichen Verzögerungsschaltung (10) durch ein Signal gesteuert ist, das auf der Pegelumsetzung der angelegten Steuerspannung (Vcont) und der Ausgangsspannung (Voff) beruht.

4. Spannungsgesteuerter Oszillator nach Anspruch 3, dadurch gekennzeichnet, daß die ersten und zweiten veränderlichen Verzögerungsschaltungen (3, 10) mit einer Vielzahl von Grundverzögerungsschaltungen aufgebaut sind, die gleiche Konstanten enthalten.

5. Spannungsgesteuerter Oszillator, mit: einer phasenverriegelten Schleife mit einer ersten veränderlichen Verzögerungsschaltung (3), die zum Empfang eines Eingangssignales (Fref) bei einer Bezugsfrequenz gekoppelt ist, einer Phasenvergleichseinrichtung (4, 6, 7) zum Vergleichen des Ausgangssignales (NDO) der ersten veränderlichen Verzögerungsschaltung (3) und des Eingangssignales (Fref) und zum Ausgeben einer Ausgangsspannung (Voff) gemäß dem Vergleichsergebnis und mit einer Rückkopplungsschaltung (PV, NV) zum Anlegen der Ausgangsspannung (Voff) und des Bezugspotentials (Vref) an die erste veränderliche Verzögerungsschaltung (3), um eine Verzögerung der ersten veränderlichen Verzögerungsschaltung (3) zu steuern,

einem spannungsgesteuerten Oszillatorabschnitt mit einem Ringoszillator zum Erzeugen eines Frequenzausganges (FVCO), wobei der Ringoszillator eine zweite veränderliche Verzögerungsschaltung (10) enthält, und einer Rückkopplungsschleife (PV, NV) zum Anlegen der Ausgangsspannung (Voff) der Phasenvergleichseinrichtung (4, 6, 7) und der Steuerspannung (Vcont) an die zweite veränderliche Verzögerungsschaltung (10), um dadurch eine Verzögerungszeit der zweiten veränderlichen Verzögerungsschaltung (10) zu steuern.

6. Spannungsgesteuerter Oszillator nach Anspruch 5, dadurch gekennzeichnet, daß die ersten und zweiten veränderlichen Verzögerungsschaltungen (3, 10) mit einer Vielzahl von Grundverzögerungsschaltungen aufgebaut sind, die gleiche Konstante enthalten.

7. Spannungsgesteuerter Oszillator nach Anspruch 5, dadurch gekennzeichnet, daß der Ringoszillator eine Schleifenschaltung aus der zweiten veränderlichen Verzögerungsschaltung (10) und einem Inverter (11) enthält, um eine Phase des Ausgangssignales der zweiten veränderlichen Verzögerungsschaltung zu invertieren.

8. Spannungsgesteuerter Oszillator, mit:

einer phasenverriegelten Schleife mit einer ersten veränderlichen Verzögerungsschaltung (3), die für einen Empfang mit einem Eingangssignal (Fref) bei einer Bezugsfrequenz gekoppelt ist, einer Phasenvergleichseinrichtung (4, 6, 7) zum Vergleichen des Ausgangssignales (NDO) der ersten veränderlichen Verzögerungsschaltung (3) und des Eingangssignales (Fref) und zum Ausgeben einer Ausgangsspannung (Voff) gemäß dem Vergleichsergebnis und einer Rückkopplungsschleife zum Pegelumsetzen der Ausgangsspannung (Voff) und des Bezugspotentials (Vref) und zum Anlegen der pegelumgesetzten Ausgangssignale (PV, NV) an die erste veränderliche Verzögerungsschaltung (3), um dadurch eine Verzögerungszeit der ersten veränderlichen Verzögerungsschaltung (3) zu steuern,

einem spannungsgesteuerten Oszillatorabschnitt mit einem Ringoszillator zum Erzeugen eines Frequenzausganges (FVCO), wobei der Ringoszillator eine zweite veränderliche Verzögerungsschaltung (10) enthält, und mit einer Rückkopplungsschleife zum Pegelumsetzen der Ausgangsspannung (Voff) und einer Steuerspannung (Vcont) und zum Anlegen der pegelumgesetzten Ausgangssignale (PV, NV) an die zweite veränderliche Verzögerungsschaltung (10), um dadurch eine Verzögerung der zweiten veränderlichen Verzögerungsschaltung (10) zu steuern.

9. Spannungsgesteuerter Oszillator nach Anspruch 8, dadurch gekennzeichnet, daß die ersten und zweiten veränderlichen Verzögerungsschaltungen (3, 10) mit einer Vielzahl von Grundverzögerungsschaltungen aufgebaut sind, die gleiche Konstanten enthalten.

10. Spannungsgesteuerter Oszillator nach Anspruch 8, dadurch gekennzeichnet, daß der Ringoszillator eine Schleifenschaltung aus der zweiten veränderlichen Verzögerungsschaltung (10) und einem Inverter (11) aufweist, um eine Phase des Ausgangssignales der zweiten veränderlichen Verzögerungsschaltung zu invertieren.