DE4226047C2 - Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test") - Google Patents
Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test")Info
- Publication number
- DE4226047C2 DE4226047C2 DE4226047A DE4226047A DE4226047C2 DE 4226047 C2 DE4226047 C2 DE 4226047C2 DE 4226047 A DE4226047 A DE 4226047A DE 4226047 A DE4226047 A DE 4226047A DE 4226047 C2 DE4226047 C2 DE 4226047C2
- Authority
- DE
- Germany
- Prior art keywords
- voltage
- circuit
- transistor
- control
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/462—Regulating voltage or current wherein the variable actually regulated by the final control device is dc as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
- G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
- G06F2201/81—Threshold
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- General Engineering & Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Dram (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Control Of Electrical Variables (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
Die vorliegende Erfindung betrifft einen Schaltkreis zur Erzeugung einer internen Betriebsspannung aus einer externen Spannung, wie er
insbesondere in einem Schaltkreis zur Erzeugung
einer internen Spannungsversorgung bei einer hochintegrierten
Halbleiter-Speichervorrichtung eingesetzt wird.
Da Halbleiter-Speichervorrichtungen hochintegriert aufgebaut
sind, werden zunehmend miniaturisierte Elemente, wie beispielsweise
ein Transistor, bei dem es sich um ein konstruktives
Element in einem Mikrochip handelt, eingesetzt.
Wenn eine externe Spannungsversorgung,
die an nicht miniaturisierte Elemente angelegt
wurde, an ein miniaturisiertes Element, wie beispielsweise
einen Transistor angelegt wird, wird dieser durch die
Einwirkung, die durch ein relativ starkes elektrisches Feld hervorgerufen
wird, zerstört. Demzufolge erfordert eine hochintegrierte Halbleiter-
Speichervorrichtung
einen Schaltkreis zur
Erzeugung einer internen Stromversorgung, um das Niveau einer
externen Stromversorgung auf das Niveau der Betriebsspannung
für den Chip herabzusetzen. Zum Beispiel muß für
eine Halbleiter-Speichervorrichtung eine interne
Spannungsversorgung von 4 Volt verwendet werden, die
gewöhnlich durch Herabsetzung einer externen Spannung von
5 Volt erhalten wird. Weiterhin wird eine Halbleiter-Speichervorrichtung
eine weiter herabgesetzte
externe und interne Spannung verwenden.
Aus der DE 37 22 421 C2 ist eine Halbleiterschaltung bekannt
mit einer Steuerschaltung, welche bei speziellen Prüfungen,
wie beispielsweise Einbrennen, d. h. Belasten mit erhöhter Spannung zum Ermitteln und Aussondern fehlerhafter Bauelemente, aktiviert wird. Ein interner
Betriebsspannungswandler erzeugt dabei eine Spannung, welche
höher ist als die interne Betriebsspannung und führt
diese der Hauptschaltung als Betriebsspannung zu. Die
Betriebsspannung für die Hauptschaltung wird während
des Einbrennens erhöht. damit die Einbrenngeschwindigkeit
erhöht wird und die für das Einbrennen benötigte Zeit sich
verringert.
Ein herkömmlicher interner Spannungsgenerator, der das
Niveau
der externen Spannung auf ein vorgegebenes Niveau herabsetzt,
das für den Betrieb einer Halbleiter-Speichervorrichtung
verwendet wird, ist in Fig. 4 gezeigt. Der interne Spannungsgenerator weist einen
Schaltkreis 10 zur Erzeugung einer Referenzspannung
VREF, einen Komparator 30 eines Differentialverstärkers
zum Vergleich der internen Spannung mit der Referenzspannung
VREF und einen Treiber (Verstärker) 20 zum Anlegen der externen
Spannung ext.Vcc herabgesetzt als interne Spannung (Spannungsversorgung
int.Vcc) entsprechend der Steuerung des Komparators
30 auf.
Die interne Spannung, die durch den Treiber 20 erzeugt wird,
wird zu den (nicht dargestellten) Speicherelementen des Chips als auch zu einem
Eingang des Komparators 30 geführt. Falls die interne Spannung
herabgesetzt wird, die durch den Komparator ermittelt wird,
um die Ausgangsspannung 61 zu verringern, wird der Treiber 20 verstärkt
angesteuert, um die Herabsetzung der internen Spannung
zu kompensieren. Die Betriebscharakteristiken (Kennlinien)
des Komparators 30 sind aus dem Stand der Technik bekannt,
und auf eine detaillierte Beschreibung wird daher
verichtet. Ein solcher herkömmlicher
Schaltkreis erzeugt immer eine konstante interne
Spannung, indem er eine externe Spannung erhält, die einen
Wert aufweist, die ein vorgegebenes Niveau, wie es in Fig. 5 gezeigt ist, übersteigt.
Daher kann ein solcher herkömmlicher Schaltkreis die interne
Spannung nicht der externen Spannung angleichen, um
den Halbleiter-Speicherchip einem Test wie beispielsweise
einem "Burn-in-Test" zu unterwerfen (fertiggestellte Halbleiter-Chips werden
einer erhöhten Spannung unterworfen, die einen vorgegebenen
Wert bei einer erhöhten Temperatur für eine lange Zeitdauer
übersteigen, um so fehlerhafte Teile zu ermitteln), da sie
so ausgelegt sind, daß sie stets eine vorgegebene interne
Spannung entsprechend irgendeiner externen Spannung, die zugeführt
wird, abgeben. Somit ist es nicht möglich, ohne weiteres
die fehlerhaften Chips zu ermitteln, woraus ein beträchtlicher
Zeitverlust und eine Verringerung der Zuverlässigkeit
der Halbleiter-Speichervorrichtung resultiert.
Daher ist eine Aufgabe der vorliegenden Erfindung, einen eine
interne Spannung erzeugenden Schaltkreis zu schaffen, der
eine vorgegebene interne Versorgungsspannung an eine Halbleiter-Speichervorrichtung
abgibt, falls die externe zugeführte Spannung
sich innerhalb eines vorgegebenen Bereichs bewegt oder
eine externe Spannung abgibt, wenn die extern zugeführte
Spannung ihrerseits ein vorgegebenes Niveau überschreitet.
Diese Aufgabe wird gemäß der vorliegenden Erfindung von einem Schaltkreis mit den Merkmalen
des Patentanspruchs 1 gelöst. Bevorzugte Ausführungsformen sind Gegenstand der Unteransprüche.
Zum besseren Verständnis der Erfindung wird nachfolgend ein
Ausführungsbeispiel anhand der Zeichnungen näher erläutert.
Es zeigt
Fig. 1 ein Blockschaltbild zur Erläuterung eines Schaltkreises
zur Erzeugung einer internen Spannungsversorgung
gemäß der vorliegenden Erfindung,
Fig. 2 eine spezielle Ausführungsform des Schaltkreises gemäß Fig. 1,
Fig. 3 ein Diagramm zur Veranschaulichung der Ausgangsspannungen
des Schaltkreises nach der Fig. 2,
Fig. 4 ein schematisches Schaltbild zur Erläuterung eines
herkömmlichen Schaltkreises zur Erzeugung einer internen
Spannung (Spannungsversorgung) und
Fig. 5 ein Diagramm zur Verdeutlichung der Ausgangskennlinien
des herkömmlichen Schaltkreises nach der Fig. 4.
Wie in Fig. 1 gezeigt ist, weist ein Schaltkreis zur Erzeugung
einer internen Spannung gemäß
der vorliegenden Erfindung einen externen Spannungsdetektor
100 zur Ermittlung einer extern zugeführten Spannung
eine Steuerschaltung 200, einen Komparator 300
und einen Treiber (Verstärker) 50 auf. Der externe Spannungsdetektor
100 versorgt die Steuerschaltung
200 mit einem Signal, das dem Niveau der dem Spannungsversorgungsanschluß
zugeführten Spannung entspricht.
Die Steuerschaltung 200 öffnet oder sperrt
den Ausgang des Komparators 300 in Abhängigkeit des Signals
des externen Spannungsdetektors 100 und steuert den
Einschaltvorgang des Treibers 50. Der Aufbau
des Komparators 300 und des Treibers 50 ist aus dem Stand
der Technik bekannt.
Wie die Fig. 2 zeigt, weist der externe Spannungsdetektor
100 einen Transistor 21 auf,
der mit enem Anschluß (Ende des Kanals) mit dem externen Spannungsanschluß
ext.Vcc verbunden ist, sowie eine spannungsherabsetzende
Transistoreinrichtung 22, 23 und 24, die mit den Drain-Source-Strecken
seriell mit dem anderen Ende des Kanals des Transistors
21 verbunden sind, einen Widerstand
R1, der mit den Kanälen der spannungsherabsetzenden
Transistoreinrichtung 22, 23 und 24 verbunden ist und eine
Differenzverstärkerschaltung 100A, deren erster
Eingang mit dem gemeinsamen Anschluß zwischen der spannungsherabsetzenden
Transistoreinrichtung 22, 23 und 24 und dem
Widerstand R1 verbunden ist und die einen zweiten
Eingang aufweist, der mit einer zweiten Referenzspannung
VREF2 versorgt wird. Der Ausgang der Differenzverstärkerschaltung
100A ist mit dem Steueranschluß des
Transistors 21 und mit dem Eingang von zwei Invertern
INV1 und INV2, die in Serie geschaltet sind, verbunden.
Die Zahl der PMOS-Transistoren 22, 23 und 24 der spannungsherabsetzenden
Transistoreinrichtung wird entsprechend der
extern zugeführten Spannung ext.Vcc gewählt, und bei den
zwei Invertern INV1 und INV2 handelt es sich um einen Treiber-
Schaltkreis zur Verstärkung des Signals B1. Das Niveau
der zweiten Referenzspannung VREF2 wird entsprechend dem
vorgegebenen Wert der externen Versorgungsspannung, die
durch einen eine Referenzspannung erzeugenden Schaltkreis
erzeugt wird, eingestellt.
Die Steuerschaltung 200 weist ein
Gatter TM1 und einen Transistor 25 auf. Der Kanal
des Gatters TM1 ist mit der Ausgangsleitung des
Komparators 300 verbunden, die mit dem Steueranschluß des
Treibers 50 verbunden ist. Der Ausgang des externen Spannungsdetektors
100 wird als Steuersignal dem
Gatter TM1 zugeführt. Der Transistor 25 wird durch
den Ausgang des externen Spannungsdetektors 100 gesteuert
und weist einen Kanal zwischen einem Kanal des
Gatters TM1 und dem Masseanschluß auf, von dem ein Ende mit
der Leitung G1 zwischen dem Kanal des Gatters
TM1 und dem Steueranschluß des Treibers 50 verbunden
und wobei das andere Ende mit dem Masseanschluß verbunden
ist. Es ist festzustellen, daß das Ausgangssignal des externen
Spannungsdetektors 100
den Transistor 25 einschaltet, um das Übertragungs-Gatter TM1 abzuschalten, wodurch
die Spannung der Leitung G1 auf das Massepotential
abfällt, wobei der Treiber 50 vollständig durchgesteuert wird.
Nachfolgend wird die Betriebsweise des Schaltkreises nach
Fig. 2 näher erläutert.
Falls die extern zugeführte Spannung ein Niveau aufweist,
das nicht ausreicht, um am Spannungsteiler den Netzknotenpunkt F1 (oder B1) des
externen Spannungsdetektors 100 zu erreichen, der ein hohes
Potential (Niveau) aufweist, (d. h., falls die extern zugeführte
Spannung ein Niveau unterhalb des oben vorgegebenen
Wertes des Chips besitzt und demzufolge die Spannung des
Netzknotenpunkts F1 unterhalb der zweiten Referenzspannung
VREF2 liegt), erhält der Ausgang B2 des externen Spannungsdetektors
100 den logischen Wert "NULL", so daß das
Gatter TM1 der Steuerschaltung 200
eingeschaltet und der Transistor 25 abgeschaltet
wird. Demzufolge wird das Ausgangssignal des Komparators 300
dem Steueranschluß des Treibers 50 zugeführt. In diesem Fall
arbeitet der Schaltkreis in der gleichen
Weise wie der herkömmliche Schaltkreis nach der Fig. 4, und
das Niveau der internen Spannungsversorgung int.Vcc ändert
sich in dem Intervall T1 gemäß Fig. 3. Falls die extern zugeführte
Spannung ext.Vcc weiterhin ein Niveau unerhalb des
vorgegebenen Wertes aufweist, zeigt das Diagramm nach der Fig. 3
die gleichen Werte wie ein herkömmlicher Schaltkreis.
Um die spezielle Aufgabe, die in einem "Burn-in-Test" vorgegeben
ist, zu erfüllen, übersteigt, falls die extern zugeführte
Spannung ein Niveau oberhalb des vorgegebenen Wertes
aufweist, die Spannung des Netzknotenpunkts F1 die zweite Referenzspannung
VREF2 und demzufolge geht die Spannung von B1
in den logischen Zustand "Eins" über (die extern zugeführte
Spannung ext.Vcc, um die Spannung von B1 auf das Niveau
"Eins" zu setzen, wird unmittelbar durch Wahl des
Wertes des Widerstandes R1 und die Zahl der PMOS-Transistoren
22, 23 und 24 der spannungsherabsetzenden Transistor-
Einrichtung erhalten). Die Spannung von B1 des Niveaus "Eins"
wird zugeführt, falls die Spannung von B2 das Niveau "Eins"
aufweist, um die Steuerschaltung 200 über die
zwei Inverter INV1 und INV2 anzusteuern. Der Grund, daß die
Spannung von B1 weiterhin den Zustand "Eins" aufweist, ist
derjenige, daß die Differenzverstärkerschaltung 100A
den Transistor 21 so ansteuert, daß er alternierend
eingeschaltet oder in einer sehr kurzen Folge eingeschaltet
und abgeschaltet wird.
Somit schaltet das Signal B2 mit dem Zustand "Eins" das
Gatter TM1 der Steuerschaltung 200
ab und demzufolge den Transistor 25 ein. Dann wird
der Ausgang G2 des Komparators 200 von dem Steueranschluß
des Treibers 50 unterbrochen (abgetrennt), und die Spannung
G1 wird über den Kanal des eingeschalteten Transistors
25 zur Masse hin gezogen. Demzufolge wird der Treiber
50 vollständig eingeschaltet, um so die interne Spannung
int.Vcc, die das Niveau der extern zugeführten Spannung
ext.Vcc besitzt, zu erzeugen. Natürlich halten die Spannungen
von B1 und B2, sofern die extern zugeführte Spannung
ein Niveau oberhalb des spezifizierten oder vorgegebenen
Wertes aufweist, weiterhin das hohe Niveau aufrecht, so daß
die interne Spannung so beibehalten wird, daß sie den gleichen
Wert wie die extern zugeführte Spannung aufweist. In
diesem Fall wird der Ausgang des Komparators 300 von dem
Steueranschluß des Treibers 50 durch Abtrennung unterbrochen
gehalten.
Somit wird gemäß Fig. 3 nach dem Zeitpunkt T1, zu dem die extern zugeführte Spannung
ext.Vcc ein Niveau oberhalb des spezifizierten Wertes
des Chips aufweist, die interne Spannung int.Vcc so beibehalten,
daß das gleiche Niveau wie die extern zugeführte
Spannung ext.Vcc (in Fig. 3 wird die Lage des Zeitpunkts T1 genau
gemäß den Kennlinien
des Chips eingestellt) aufrechterhalten wird. Demzufolge
kann die interne Spannung das gleiche Niveau wie die
extern zugeführte Spannung aufweisen, so daß der
"Burn-in-Test" in einfacher Weise durchgeführt werden kann,
um fehlerhafte Chips auszusondern.
Claims (9)
1. Schaltkreis zur Erzeugung einer internen Betriebsspannung
aus einer externen Spannung mit
einem Komparator (300) zum Vergleichen einer ersten Referenzspannung (Vref1) mit der internen Betriebsspannung und zum Erzeugen eines ersten Steuersignals,
einem Spannungsdetektor (100) zur Bestimmung der externen Spannung und Erzeugung eines zweiten Steuersignals, wenn die externe Spannung einen vorgegebenen Schwellwert überschreitet,
eine Steuerschaltung (200), die im Ansprechen auf das erste und zweite Steuersignal einen Ausgangstreiber (50) so ansteuert, daß dieser an seinen Ausgang die interne Betriebsspannung erzeugt, wenn die externe Spannung unter dem vorgegebenen Schwellwert liegt und daß der Ausgangstreiber (50) die interne Betriebsspannung auf das Niveau der externen Spannung anhebt, wenn die externe Spannung den vorgegebenen Schwellwert überschreitet.
einem Komparator (300) zum Vergleichen einer ersten Referenzspannung (Vref1) mit der internen Betriebsspannung und zum Erzeugen eines ersten Steuersignals,
einem Spannungsdetektor (100) zur Bestimmung der externen Spannung und Erzeugung eines zweiten Steuersignals, wenn die externe Spannung einen vorgegebenen Schwellwert überschreitet,
eine Steuerschaltung (200), die im Ansprechen auf das erste und zweite Steuersignal einen Ausgangstreiber (50) so ansteuert, daß dieser an seinen Ausgang die interne Betriebsspannung erzeugt, wenn die externe Spannung unter dem vorgegebenen Schwellwert liegt und daß der Ausgangstreiber (50) die interne Betriebsspannung auf das Niveau der externen Spannung anhebt, wenn die externe Spannung den vorgegebenen Schwellwert überschreitet.
2. Schaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß
der vorgegebene Schwellwert in den Kenndaten des betreffenden
Chips vorgegeben ist.
3. Schaltkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet,
daß der Spannungsdetektor (100) einen Transistor (21) aufweist, dessen einer Anschluß mit der externen Spannungsversorgung verbunden ist,
daß eine, die Spannung herabsetzende Transistor-Einrichtung (22-24) vorgesehen ist, die seriell mit dem anderen Anschluß des Transistors (21) verbunden ist,
daß ein Widerstand (R1), der mit der Transistor-Einrichtung (22-24) verbunden ist, vorgesehen ist,
daß ein Differenzverstärker (100A) mit zwei Eingangsleitungen, wobei die erste Eingangsleitung mit einem gemeinsamen Anschluß der Transistor-Einrichtung (22-24) und dem Widerstand (R1) verbunden ist, und die zweite Eingangsleitung derart verbunden ist, daß sie eine zweite Referenzspannung (Vref2) führt, wobei das Ausgangssignal des Differenzverstärkers der Steuerelektrode des Transistors (21) und der Steuerschaltung (200) als das zweite Steuersignal zugeführt wird, vorgesehen ist.
daß der Spannungsdetektor (100) einen Transistor (21) aufweist, dessen einer Anschluß mit der externen Spannungsversorgung verbunden ist,
daß eine, die Spannung herabsetzende Transistor-Einrichtung (22-24) vorgesehen ist, die seriell mit dem anderen Anschluß des Transistors (21) verbunden ist,
daß ein Widerstand (R1), der mit der Transistor-Einrichtung (22-24) verbunden ist, vorgesehen ist,
daß ein Differenzverstärker (100A) mit zwei Eingangsleitungen, wobei die erste Eingangsleitung mit einem gemeinsamen Anschluß der Transistor-Einrichtung (22-24) und dem Widerstand (R1) verbunden ist, und die zweite Eingangsleitung derart verbunden ist, daß sie eine zweite Referenzspannung (Vref2) führt, wobei das Ausgangssignal des Differenzverstärkers der Steuerelektrode des Transistors (21) und der Steuerschaltung (200) als das zweite Steuersignal zugeführt wird, vorgesehen ist.
4. Schaltkreis nach Anspruch 3, dadurch gekennzeichnet, daß
der Transistor (21) ein PMOS-Transistor ist.
5. Schaltkreis nach Anspruch 3 oder 4, dadurch gekennzeichnet,
daß die Transistor-Einrichtung (22-24) eine Vielzahl
von PMOS-Transistoren aufweist, die als Dioden
miteinander verschaltet sind.
6. Schaltkreis nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet,
daß eine Inverterschaltung (INV1, INV2) einen
CMOS-Schaltkreis aufweist, der zwischen dem Ausgang des
Spannungsdetektors (100) und der Steuerschaltung (200) gebildet
ist, so daß das Ausgangssignal des Spannungsdetektors
(100) über die Inverterschaltung an die Steuerschaltung
(200) übertragen wird.
7. Schaltkreis nach Anspruch 6, dadurch gekennzeichnet, daß
das Ausgangssignal des Ausgangstreibers dasselbe Niveau wie
die externe Spannung aufweist, wenn sich das Ausgangssignal
des Spannungsdetektors (100) in dem logischen Zustand "EINS"
über der logischen Schwellwertspannung des MOS-Elementes in
der Inverter-Schaltung befindet.
8. Schaltkreis nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet,
daß die Steuerschaltung (200) folgende Merkmale
aufweist:
einen Durchlaß-Transistor (TM1), dessen einer Kanal mit der Ausgangsleitung des Differenzverstärkers (100A) verbunden ist, um das Ausgangssignal des Spannungsdetektors (100) als Steuersignal aufzunehmen, wobei die Ausgangsleitung mit dem Steueranschluß des Ausgangstreibers (50) verbunden ist, und
einen Transistor (25), der einen Kanal aufweist, dessen eines Ende mit dem Kanal des Durchlaß-Transistors (TM1) und mit dem Steueranschluß des Ausgangstreibers (50) verbunden ist, um das Ausgangssignal des Spannungsdetektors (100) als Steuersignal aufzunehmen.
einen Durchlaß-Transistor (TM1), dessen einer Kanal mit der Ausgangsleitung des Differenzverstärkers (100A) verbunden ist, um das Ausgangssignal des Spannungsdetektors (100) als Steuersignal aufzunehmen, wobei die Ausgangsleitung mit dem Steueranschluß des Ausgangstreibers (50) verbunden ist, und
einen Transistor (25), der einen Kanal aufweist, dessen eines Ende mit dem Kanal des Durchlaß-Transistors (TM1) und mit dem Steueranschluß des Ausgangstreibers (50) verbunden ist, um das Ausgangssignal des Spannungsdetektors (100) als Steuersignal aufzunehmen.
9. Schaltkreis nach Anspruch 8, dadurch gekennzeichnet, daß
der Durchlaß-Transistor ein Gatter mit mehreren Steuereingängen
zum komplementären Empfang des Ausgangssignals des
Spannungsdetektors ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019910014272A KR940008286B1 (ko) | 1991-08-19 | 1991-08-19 | 내부전원발생회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4226047A1 DE4226047A1 (de) | 1993-02-25 |
DE4226047C2 true DE4226047C2 (de) | 1994-10-06 |
Family
ID=19318758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE4226047A Expired - Fee Related DE4226047C2 (de) | 1991-08-19 | 1992-08-06 | Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test") |
Country Status (8)
Country | Link |
---|---|
US (1) | US5349559A (de) |
JP (1) | JP2662345B2 (de) |
KR (1) | KR940008286B1 (de) |
DE (1) | DE4226047C2 (de) |
FR (1) | FR2680585B1 (de) |
GB (1) | GB2259575B (de) |
IT (1) | IT1255813B (de) |
TW (1) | TW225060B (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4445750A1 (de) * | 1994-04-13 | 1995-10-26 | Gold Star Electronics | Rückwärts-Vorspannungs-Spannungsgenerator |
DE19630913B4 (de) * | 1996-02-01 | 2012-08-09 | Lg Semicon Co., Ltd. | Schaltung zur Erfassung sowohl eines Normalbetriebs als auch eines Einbrennbetriebs einer Halbleitervorrichtung |
Families Citing this family (61)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950008453B1 (ko) * | 1992-03-31 | 1995-07-31 | 삼성전자주식회사 | 내부전원전압 발생회로 |
JP3362873B2 (ja) * | 1992-08-21 | 2003-01-07 | 株式会社東芝 | 半導体装置 |
KR960005387Y1 (ko) * | 1992-09-24 | 1996-06-28 | 문정환 | 반도체 메모리의 번 인 테스트(Burn-In Test) 장치 |
JP2851767B2 (ja) * | 1992-10-15 | 1999-01-27 | 三菱電機株式会社 | 電圧供給回路および内部降圧回路 |
DE4334918C2 (de) * | 1992-10-15 | 2000-02-03 | Mitsubishi Electric Corp | Absenkkonverter zum Absenken einer externen Versorgungsspannung mit Kompensation herstellungsbedingter Abweichungen, seine Verwendung sowie zugehöriges Betriebsverfahren |
US5532618A (en) * | 1992-11-30 | 1996-07-02 | United Memories, Inc. | Stress mode circuit for an integrated circuit with on-chip voltage down converter |
JP3071600B2 (ja) * | 1993-02-26 | 2000-07-31 | 日本電気株式会社 | 半導体記憶装置 |
DE4324853C1 (de) * | 1993-07-23 | 1994-09-22 | Siemens Ag | Spannungserzeugungsschaltung |
US5563540A (en) * | 1993-09-17 | 1996-10-08 | International Business Machines Corporation | Electronic switch having programmable means to reduce noise coupling |
KR970010284B1 (en) * | 1993-12-18 | 1997-06-23 | Samsung Electronics Co Ltd | Internal voltage generator of semiconductor integrated circuit |
EP0675504B1 (de) * | 1994-03-31 | 2001-07-11 | STMicroelectronics S.r.l. | Schaltungsanordnung zum Messen der Schwellenspannungaufteilung von nicht-flüchtigen Speicherzellen |
US5508649A (en) * | 1994-07-21 | 1996-04-16 | National Semiconductor Corporation | Voltage level triggered ESD protection circuit |
KR0154167B1 (ko) * | 1994-09-12 | 1998-10-15 | 김영환 | 백 바이어스 검출회로 |
JP3273440B2 (ja) * | 1994-10-19 | 2002-04-08 | マイクロン・テクノロジー・インコーポレーテッド | 部分的に良好なメモリ集積回路から使用可能な部分を得るための効率的な方法 |
US5598122A (en) * | 1994-12-20 | 1997-01-28 | Sgs-Thomson Microelectronics, Inc. | Voltage reference circuit having a threshold voltage shift |
DE19655211B4 (de) * | 1995-02-06 | 2004-11-04 | Mitsubishi Denki K.K. | Halbleitereinrichtung |
JP3523718B2 (ja) * | 1995-02-06 | 2004-04-26 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2785732B2 (ja) * | 1995-02-08 | 1998-08-13 | 日本電気株式会社 | 電源降圧回路 |
US5745499A (en) * | 1995-10-11 | 1998-04-28 | Micron Technology, Inc. | Supervoltage detection circuit having a multi-level reference voltage |
JP2830799B2 (ja) * | 1995-10-25 | 1998-12-02 | 日本電気株式会社 | 半導体集積回路装置 |
KR0179551B1 (ko) * | 1995-11-01 | 1999-04-15 | 김주용 | 고전위 발생기 |
JPH09147557A (ja) * | 1995-11-17 | 1997-06-06 | Mitsubishi Electric Corp | 半導体記憶装置および半導体装置 |
US5946257A (en) * | 1996-07-24 | 1999-08-31 | Micron Technology, Inc. | Selective power distribution circuit for an integrated circuit |
JP3516556B2 (ja) * | 1996-08-02 | 2004-04-05 | 沖電気工業株式会社 | 内部電源回路 |
JP3709246B2 (ja) * | 1996-08-27 | 2005-10-26 | 株式会社日立製作所 | 半導体集積回路 |
JP3080015B2 (ja) * | 1996-11-19 | 2000-08-21 | 日本電気株式会社 | レギュレータ内蔵半導体集積回路 |
JP3676904B2 (ja) * | 1997-04-11 | 2005-07-27 | 株式会社ルネサステクノロジ | 半導体集積回路 |
KR19990010546A (ko) * | 1997-07-16 | 1999-02-18 | 윤종용 | 저전압 반도체 장치의 전원 구동 회로 |
JP3087839B2 (ja) * | 1997-08-28 | 2000-09-11 | 日本電気株式会社 | 半導体装置、そのテスト方法 |
KR100496795B1 (ko) * | 1997-12-23 | 2005-09-02 | 삼성전자주식회사 | 스태틱 랜덤 액세스 메모리 장치 |
KR100295292B1 (ko) * | 1997-12-31 | 2001-09-17 | 박종섭 | 디램의내부전압구동회로 |
US6119252A (en) * | 1998-02-10 | 2000-09-12 | Micron Technology | Integrated circuit test mode with externally forced reference voltage |
JPH11231954A (ja) * | 1998-02-16 | 1999-08-27 | Mitsubishi Electric Corp | 内部電源電圧発生回路 |
KR100506046B1 (ko) * | 1998-06-30 | 2005-10-12 | 주식회사 하이닉스반도체 | 내부전압 발생장치 |
US5949726A (en) * | 1998-07-22 | 1999-09-07 | Vanguard International Semiconductor Corporation | Bias scheme to reduce burn-in test time for semiconductor memory while preventing junction breakdown |
JP4486257B2 (ja) * | 1998-10-21 | 2010-06-23 | アメリカ合衆国 | 自己抗体の誘導のためのウイルス様粒子 |
KR100283906B1 (ko) * | 1998-10-31 | 2001-03-02 | 김영환 | 반도체 메모리의 초기 안정화 신호 발생 회로 |
US6657452B2 (en) * | 1999-12-17 | 2003-12-02 | Infineon Technologies Ag | Configuration for measurement of internal voltages of an integrated semiconductor apparatus |
US6185139B1 (en) * | 2000-01-12 | 2001-02-06 | Motorola, Inc. | Circuit and method for enabling semiconductor device burn-in |
KR100353544B1 (en) * | 2000-12-27 | 2002-09-27 | Hynix Semiconductor Inc | Circuit for generating internal supply voltage of semiconductor memory device |
JP3964182B2 (ja) * | 2001-11-02 | 2007-08-22 | 株式会社ルネサステクノロジ | 半導体装置 |
US6762636B1 (en) * | 2001-12-11 | 2004-07-13 | Cypress Semiconductor Corp. | Circuit and method for adjusting duty cycle of a high speed, low swing output signal |
KR100479822B1 (ko) * | 2002-07-11 | 2005-03-30 | 주식회사 하이닉스반도체 | 내부 전압 안정화 회로 |
KR100558477B1 (ko) * | 2003-04-28 | 2006-03-07 | 삼성전자주식회사 | 반도체 장치의 내부 전압 발생회로 |
JP2005229763A (ja) * | 2004-02-16 | 2005-08-25 | Nec Kansai Ltd | 昇圧回路 |
US7057447B1 (en) * | 2004-03-04 | 2006-06-06 | National Semiconductor Corporation | Voltage regulator using a single voltage source and method |
KR100574489B1 (ko) * | 2004-04-12 | 2006-04-27 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 내부전압 발생회로 |
KR100616194B1 (ko) * | 2004-04-20 | 2006-08-25 | 주식회사 하이닉스반도체 | 지연 고정 루프 회로용 내부 전원 전압 발생기 |
US7064602B2 (en) * | 2004-05-05 | 2006-06-20 | Rambus Inc. | Dynamic gain compensation and calibration |
KR100670700B1 (ko) * | 2004-10-30 | 2007-01-17 | 주식회사 하이닉스반도체 | 지연고정루프의 전원공급회로 |
US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
KR100668874B1 (ko) * | 2006-01-12 | 2007-01-16 | 주식회사 하이닉스반도체 | 내부 전압 레벨 제어 회로 |
KR100761371B1 (ko) * | 2006-06-29 | 2007-09-27 | 주식회사 하이닉스반도체 | 액티브 드라이버 |
KR100799109B1 (ko) * | 2006-06-30 | 2008-01-29 | 주식회사 하이닉스반도체 | 반도체 소자 |
KR100803363B1 (ko) * | 2006-11-13 | 2008-02-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 생성 회로 |
KR100873613B1 (ko) * | 2006-11-14 | 2008-12-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 생성 회로 및 방법 |
US9317051B2 (en) * | 2014-02-06 | 2016-04-19 | SK Hynix Inc. | Internal voltage generation circuits |
JP2016080623A (ja) * | 2014-10-21 | 2016-05-16 | 旭化成エレクトロニクス株式会社 | 半導体集積回路 |
KR20160138618A (ko) * | 2015-05-26 | 2016-12-06 | 에스케이하이닉스 주식회사 | 내부전압 발생 장치 |
JP7153458B2 (ja) * | 2018-03-26 | 2022-10-14 | ラピスセミコンダクタ株式会社 | 半導体装置及び電子機器 |
CN108919875B (zh) * | 2018-09-12 | 2023-11-24 | 上海艾为电子技术股份有限公司 | 使能产生电路及其使能控制方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4095164A (en) * | 1976-10-05 | 1978-06-13 | Rca Corporation | Voltage supply regulated in proportion to sum of positive- and negative-temperature-coefficient offset voltages |
JPS53103770A (en) * | 1977-02-22 | 1978-09-09 | Seiko Instr & Electronics Ltd | Electronic timepiece |
US4482985A (en) * | 1981-04-17 | 1984-11-13 | Hitachi, Ltd. | Semiconductor integrated circuit |
JPS59111514A (ja) * | 1982-12-17 | 1984-06-27 | Hitachi Ltd | 半導体集積回路 |
FR2578828B1 (fr) * | 1985-03-13 | 1990-06-22 | Centre Nat Rech Scient | Aluminosilicate cristallise a structure expansee et son procede de fabrication |
US4670861A (en) * | 1985-06-21 | 1987-06-02 | Advanced Micro Devices, Inc. | CMOS N-well bias generator and gating system |
JP2721151B2 (ja) * | 1986-04-01 | 1998-03-04 | 株式会社東芝 | 半導体集積回路装置 |
JPH083766B2 (ja) * | 1986-05-31 | 1996-01-17 | 株式会社東芝 | 半導体集積回路の電源電圧降下回路 |
JPS6370451A (ja) * | 1986-09-11 | 1988-03-30 | Mitsubishi Electric Corp | 半導体集積回路 |
JPS63181196A (ja) * | 1987-01-22 | 1988-07-26 | Oki Electric Ind Co Ltd | 半導体集積回路装置 |
JPH01129769A (ja) * | 1987-11-12 | 1989-05-23 | Hitachi Ltd | 半導体集積回路 |
US5046052A (en) * | 1988-06-01 | 1991-09-03 | Sony Corporation | Internal low voltage transformation circuit of static random access memory |
JPH02299034A (ja) * | 1989-05-12 | 1990-12-11 | Fujitsu Ltd | 半導体集積回路装置 |
JP2815612B2 (ja) * | 1989-05-15 | 1998-10-27 | 株式会社ナムコ | Cmos入力型icおよび電源切替回路 |
JPH03160699A (ja) * | 1989-11-17 | 1991-07-10 | Hitachi Ltd | 半導体集積回路装置 |
JP2809768B2 (ja) * | 1989-11-30 | 1998-10-15 | 株式会社東芝 | 基準電位発生回路 |
US5063304A (en) * | 1990-04-27 | 1991-11-05 | Texas Instruments Incorporated | Integrated circuit with improved on-chip power supply control |
EP0469589A3 (en) * | 1990-07-31 | 1993-06-09 | Texas Instruments Incorporated | Improvements in or relating to integrated circuits |
JP2945508B2 (ja) * | 1991-06-20 | 1999-09-06 | 三菱電機株式会社 | 半導体装置 |
-
1991
- 1991-08-19 KR KR1019910014272A patent/KR940008286B1/ko not_active IP Right Cessation
-
1992
- 1992-07-09 TW TW081105440A patent/TW225060B/zh not_active IP Right Cessation
- 1992-07-31 FR FR9209521A patent/FR2680585B1/fr not_active Expired - Lifetime
- 1992-08-06 DE DE4226047A patent/DE4226047C2/de not_active Expired - Fee Related
- 1992-08-07 IT ITMI921963A patent/IT1255813B/it active IP Right Grant
- 1992-08-07 GB GB9216841A patent/GB2259575B/en not_active Expired - Fee Related
- 1992-08-07 JP JP4211061A patent/JP2662345B2/ja not_active Expired - Fee Related
- 1992-08-18 US US07/940,205 patent/US5349559A/en not_active Expired - Lifetime
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4445750A1 (de) * | 1994-04-13 | 1995-10-26 | Gold Star Electronics | Rückwärts-Vorspannungs-Spannungsgenerator |
DE19630913B4 (de) * | 1996-02-01 | 2012-08-09 | Lg Semicon Co., Ltd. | Schaltung zur Erfassung sowohl eines Normalbetriebs als auch eines Einbrennbetriebs einer Halbleitervorrichtung |
Also Published As
Publication number | Publication date |
---|---|
TW225060B (de) | 1994-06-11 |
JP2662345B2 (ja) | 1997-10-08 |
KR940008286B1 (ko) | 1994-09-09 |
ITMI921963A1 (it) | 1994-02-07 |
GB9216841D0 (en) | 1992-09-23 |
GB2259575B (en) | 1995-08-09 |
FR2680585A1 (fr) | 1993-02-26 |
US5349559A (en) | 1994-09-20 |
FR2680585B1 (fr) | 1994-03-11 |
ITMI921963A0 (it) | 1992-08-07 |
JPH06295585A (ja) | 1994-10-21 |
KR930005027A (ko) | 1993-03-23 |
IT1255813B (it) | 1995-11-16 |
DE4226047A1 (de) | 1993-02-25 |
GB2259575A (en) | 1993-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4226047C2 (de) | Schaltkreis zur Erzeugung einer internen Spannungsversorgung mit einer Steuerschaltung zur Durchführung eines Belastungstests ("Burn-in-Test") | |
DE3872762T2 (de) | Referenzspannungsgeneratorschaltung. | |
DE4226048C2 (de) | Schaltkreis zur Erzeugung einer internen Stromversorgung mit der Möglichkeit eines Zuverlässigkeitstests ("burn-in") | |
DE69814250T2 (de) | Spannungsregelung mit Lastpolstabilisation | |
DE3710865C2 (de) | ||
DE4037206C2 (de) | Versorgungsspannungs-Steuerschaltkreis mit der Möglichkeit des testweisen Einbrennens ("burn-in") einer internen Schaltung | |
DE60212771T2 (de) | Spannungsregler und integrierter Halbleiterschaltkreis | |
DE3839888C2 (de) | ||
DE3740571C2 (de) | Schaltungsanordnung zum Einschalt-Rücksetzen von integrierten logischen Schaltungen in MOS-Technik | |
DE10110273C2 (de) | Spannungsgenerator mit Standby-Betriebsart | |
DE3128732C2 (de) | Spannungsdifferenzdetektorschaltung | |
DE19815878A1 (de) | Verfahren zur Signalübertragung zwischen integrierten Halbleiterschaltungen und Ausgangstreiberschaltung für ein derartiges Verfahren | |
DE69317075T2 (de) | Integrierte Pufferschaltung mit gesteuerten Anstiegs- und Abfallszeiten | |
DE4201516C2 (de) | Schaltungsanordnung zum Bewirken eines Streßtests bei einer Halbleiterspeichervorrichtung | |
DE69327938T2 (de) | Belastungsprüfschaltung für eine integrierte Schaltung mit On-Chip Spannungsabwärtswandler | |
DE68921136T2 (de) | Transistorverstärker für hohe Anstiegsgeschwindigkeiten und kapazitive Belastungen. | |
DE10361808A1 (de) | Eingabe-/Ausgabeschaltung zur gleichzeitigen bidirektionalen Datenübertragung, integrierte Schaltung, System und Dekodierverfahren | |
DE19937829A1 (de) | Schaltung, Verfahren und Vorrichtung zum Ausgeben, Eingeben bzw. Empfangen von Daten | |
EP1217630A2 (de) | Verfahren zur Prüfung von einer integrierten Schaltung | |
DE10134019A1 (de) | Integrierte Halbleiterschaltung | |
DE2745302C2 (de) | Schaltungsanordnung zur Kontrolle der Versorgungsspannung für vorzugsweise integrierte Schaltkreise | |
DE10322246A1 (de) | Für Energieversorgung bestimmtes internes Spannungs-Steuergerät mit zwei Schaltkreisen zur Erzeugung von zwei Referenzspannungen für interne Energiezufuhr | |
DE19650149C2 (de) | Integrierte Halbleiterschaltung mit Zwischenpotential-Erzeugungsschaltung | |
DE3705147C2 (de) | ||
DE69817472T2 (de) | Spannungsgesteuerte Oszillatorschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20110301 |