[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE3521224A1 - Analog/digital-wandler - Google Patents

Analog/digital-wandler

Info

Publication number
DE3521224A1
DE3521224A1 DE19853521224 DE3521224A DE3521224A1 DE 3521224 A1 DE3521224 A1 DE 3521224A1 DE 19853521224 DE19853521224 DE 19853521224 DE 3521224 A DE3521224 A DE 3521224A DE 3521224 A1 DE3521224 A1 DE 3521224A1
Authority
DE
Germany
Prior art keywords
analog
bit
digital
digital converter
converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19853521224
Other languages
English (en)
Inventor
Dieter Dr. 4750 Unna Herbst
Thomas Dipl.-Ing. 7140 Reutlingen Schlipf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE19853521224 priority Critical patent/DE3521224A1/de
Priority to PCT/EP1986/000353 priority patent/WO1986007511A1/de
Priority to EP19860904129 priority patent/EP0225384A1/de
Publication of DE3521224A1 publication Critical patent/DE3521224A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/36Analogue value compared with reference values simultaneously only, i.e. parallel type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/48Servo-type converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

  • Analog/Digital-Wandler
  • Stand der Technik Die Erfindung geht aus von einem Analog/Digital-Wandler nach der Gattung des Hauptanspruchs.
  • Man unterscheidet drei verschiedene Wandelverfahren zur Analog/Digital-Wandlung, nämlich das Parallel-, Zähl- und Wägeverfahren. Beim Parallelverfahren wird in einem Schritt das vollständige Digitalwort ermittelt. Um dies zu ermöglichen, wird das zu wandelnde analoge Signal einer Kette von Komparatoren zugeführt, deren Signaleingänge parallelgeschaltet sind und deren Referenzeingänge an unterschiedlichen Vergleichsspannungen liegen, die den Grenzen der zu unterscheidenden Quantisierungsintervalle entsprechen. Es werden also für J-Quantisierungsstufen (J - 1) Komparatoren benötigt. Dem Vorteil der kurzen Umsetzzeit steht ein enormer Aufwand an Schwellwertelementen gegenüber, insbesondere dann, wenn der Analog/Digital-Wandler eine hohe Auflösung besitzen soll.
  • Beim Zählverfahren wird in mehreren Schritten eine Vergleichsspannung so lange stufenweise aufgebaut, bis sie der Signalspannung am Eingang entspricht. Aus der Anzahl der benötigten Schritte läßt sich das Digitalwort ermitteln. Für die Realisierung dieses Verfahrens gibt es mehrere Varianten, beispielsweise das Kompensations- und Sägezahnverfahren. Wandler, die nach dem Zählverfahren arbeiten, lassen sich schaltungstechnisch recht einfach realisieren sind jedoch in ihrer Wandelgeschwindigkeit begrenzt.
  • Zwischen diesen beiden Verfahren liegt hinsichtlich Aufwand und Geschwindigkeit das Wägeverfahren. Hier wird je Schritt 1 bit der digitalen Zahl ermittelt. Der Aufwand bei diesem Verfahren steckt in der Bereitstellung verschiedener Vergleichsspannungen, wofür sich ein Digital/ Analog-Wandler eignet.
  • Diese Verfahren gehören schon seit langem zum Stand der Technik und sind beispielsweise in Tietze-Schenk, Halbleiterschaltungstechnik, 6. Auflage, Springer-Verlag Berlin, Heidelberg, New York beschrieben.
  • Aufgabe der Erfindung ist es, einen Analog/Digital-Wandler zu schaffen, der eine hohe Konversionsrate bei gleichzeitig hoher Auflösung und relativ unaufwendigem Aufbau gewährleistet.
  • Diese Aufgabe wird durch einen Analog/Digital-Wandler mit den Merkmalen des Hauptanspruchs gelöst.
  • Vorteile der Erfindung Der erfindungsgemäße Analog/Digital-Wandler hat gegenüber dem Stand der Technik den Vorteil, daß die hohe Konversionsrate einer relativ groben Analog/Digital-Wandlereinheit mit der hohen Genauigkeit einer weiteren hochauflösenden Analog/Digital-Wandlereinheit kombiniert wird.
  • Weitere Vorteile bestehen in der Tatsache, daß die beiden Wandlereinheiten den gleichen Eingangsspannungsbereich aufweisen und somit keine Anpassungsprobleme bestehen. Auch die Verwendung identischer Referenzspannungen für beide Wandlereinheiten vereinfacht den Aufbau und die Genauigkeit des Digital/Analog-Wandlers erheblich.
  • Weitere Vorteile der Erfindung ergeben sich aus den Unteransprüchen und den nachfolgenden Beschreibung der Ausführungsbeispiele in Verbindung mit der Zeichnung.
  • Zeichnung Zwei Ausführungsbeispiele des erfindungsgemäßen Analog/Digital-Wandlers sind in den Figuren 1, 2 schematisch dargestellt.
  • Beschreibung der Ausführungsbeispiele In Figur 1 ist ein erstes Ausführungsbeispiel des erfindungsgemäßen Analog/Digital-Wandlers dargestellt. Eine erste Wandlereinheit ist mit der Bezugsziffer 11 bezeichnet. Sie besteht aus der Serienanordnung einer Vergleichsfunktion, insbesondere eines Komparators 12, einer Logikfunktion 13, einer Speicher- oder Zählerfunktion, insbesondere einem Register 14 und einem Digital/Analog-Wandler 15, der ausgangsseitig an einen invertierenden Eingang 16 des Komparators 12 angeschlossen ist. Einem nicht invertierenden Eingang 17 des Komparators 12 wird eine zu wandelnde, analoge Eingangsspannung UE zugeführt. Des weiteren ist eine Referenzspannung URef vorges-ehen, mit der der Digital/Analog-Wandler 15 beaufschlagt ist. Vom Register 14 führen Datenbusse 18, 19 zum Digital/Analog-Wandler 15, wobei auf dem Datenbus 18 die höherwertigen M-bit des insgesamt N-bit aufweisenden Datenwortes übertragen werden. Auf dem Datenbus 19 werden dementsprechend die niederwertigen (N - M)bit des Datenwortes übertragen.
  • Sieht man einmal von der Auftrennung der Datenübertragung vom Register 14 zum Digital/Analog-Wandler 15 in zwei Datenbusse 18, 19 ab, so handelt es sich bei der bisher beschriebenen Anordnung um einen Analog/Digital-Wandler nach dem Prinzip des Wägeverfahrens (Register 14 wirkt als Speicherfunktion) bzw. nach dem Kompensationsverfahren (Register 14 wirkt als Vor-Rückwärts-Zähler). Diese an sich bekannte Anordnung funktioniert wie folgt: Die beispielsweise durch einen Mikrocomputer realisierte Logikfunktion 13 setzt zu Meßbeginn das als Speicher bzw.
  • Zähler ausgebildete Register 14 auf Null. Anschließend wird zunächst die höchste Stelle des N-bit-Datenwortes auf Eins gesetzt. Dadurch tritt am Ausgang des Digital/ Analog-Wandlers die Spannung auf mit A ULSB = analoge Spannung, die aem nleaerwernlgsren Dlt entspricht. Wenn die Eingangsspannung UE größer als dieser Wert ist, bleibt die höchste Stelle der N-bit-Zahl auf Eins gesetzt, ist sie kleiner wird diese Stelle auf Null gesetzt. Anschließend wird die verbleibende Differenz zwischen der Eingangs spannung UE und der Ausgangsspannung UD/A des Digital/Analog-Wandlers 15 auf dieselbe Weise mit der nächst niedrigen Stelle N - 1 verglichen usw. Auf diese Weise entsteht nach N Abgleichschritten in dem Speicher eine Dualzahl, die nach der Umwandlung durch den Digital/Analog-Wandler 15 eine Spannung ergibt, die innerhalb der Auflösung mit UE übereinstimmt.
  • Wenn sich die Eingangsspannung während der Umwandlungszeit ändert, benötigt man ein Abtast-Halte-Glied zur Zwischenspeicherung der entnommenen Funktionswerte, damit alle Stellen von derselben Eingangs spannung UE gebildet werden.
  • Dieser, nach dem Zähl- bzw. Wägeverfahren arbeitende Analog/Digital-Wandler 11 wird erfindungsgemäß durch einen weiteren Analog/Digital-Wandler 20, dem gegebenenfalls eine Decodierstufe 21 nachgeschaltet ist, vervollständigt.
  • Dieser zweite Analog/Digital-Wandler 20 wird ebenso wie der erste Analog/Digital-Wandler 11 mit der zu wandelnden Eingangsspannung UE und der Referenzspannung UREF beaufschlagt. Ausgangsseitig ist der zweite Analog/Digital-Wandler 20 an die als Register 14 ausgebildete Speicher-oder Zählfunktion über einen Datenbus 22 angeschlossen.
  • Der Analog/Digital-Wandler 11 bildet den hochauflösenden, nach einem Zähl- oder Wägeverfahren arbeitenden Teil zur Erzeugung von (N - M)-bit der N-bit-Digitalzahl, während der zweite Analog/Digital-Wandler 20 als schneller Wandler mit niedrigerer Auflösung für die höherwertigen M-bit der Digitalzahl zuständig ist.
  • Zu Beginn einer jeden Konversion werden die höherwertigen M-bit durch den schnellen Wandler ermittelt und in die M höherwertigen Stellen des Registers 14 geladen. Das Register 14 steuert die ersten M-bit des Digital/Analog-Wandlers 15, so daß an dessen Ausgang eine diesen M-bit entsprechende analoge Ausgangsspannung UD/A erscheint.
  • Eine Vergleichsfunktion, insbesondere der Komparator 12, vergleicht die Eingangs spannung UE mit der Ausgangsspannung UD/A des Digital/Analog-Wandlers 15. Der verbleibende D/A Rest der zu wandelnden analogen Eingangsgröße UE wird dann in einem zweiten Schritt mittels des Analog/Digital-Wandlers 11 in eine (N - M)-bit-Zahl umgesetzt.
  • Für den Fall, daß die M-bit-Zahl des Analog/Digital-Wandlers 20 im ersten Wandelschritt einen größeren Wert als die Eingangsspannung UE annimmt, ändert der Komparator seine Ausgangsgröße und betätigt die nachfolgende Logikfunktion 13 in der Weise, daß der M-bit Wert im Register 14 um ein niederwertigstes bit (LSB) bezogen auf den rbit- Wert vermindert wird. Ist der im ersten Wandelschritt ermittelte M-bit-Wert jedoch kleiner als die zu wandelnde Eingangsspannung UE, bleibt die Ausgangsgröße des Komparators 12 wie auch der Inhalt des Registers 14 unverändert.
  • Danach werden die niederwertigen (N - M)-bit durch den hochauflösenden Analog/Digital-Wandler 11 ermittelt.
  • In Figur 2 ist ein weiteres Ausführungsbeispiel der Erfindung dargestellt. Gleiche Blöcke sind mit gleichen Bezugsziffern gekennzeichnet. Des weiteren werden nur derartige Baugruppe näher erläutert, die gegenüber dem Ausführungsbeispiel der Figur 1 eine neuartige bzw. andere Funktionsweise aufweisen.
  • Die zu wandelnde Eingangs spannung UE wird über eine Abtast/ Halte-Einheit 30 einerseits dem Analog/Digital-Wandler 20 und andererseits einer Vergleichsfunktion, die durch eine Addierfunktion 31 und einen Ein-bit-Analog/Digital-Wandler 32 realisiert ist, zugeführt. Die Baugruppen 31, 32 bilden eine Vergleichsfunktion, insbesondere einen Komparator 12 gemäß dem Ausführungsbeispiel der Figur 1. Die Speicher-bzw. Zählerfunktion ist als zweiteiliges Register 14a, 14b ausgebildet, wobei die M-bit-Zahl des Analog/Digital-Wandlers 20 im Registerteil 14a und die (N - M)-bit-Zahl des Analog/Digital-Wandlers 11 im Registerteil 14b abgespeichert wird. Zur Ansteuerung dieser Registerteile ika, 14b sind getrennte Verbindungsleitungen 33, 34 ausgehend von der Logikfunktion 13 vorgesehen.
  • Zur Verminderung der M-bit-Zahl des Analog/Digital-Wandlers 20 in Abhängigkeit vom Resultat des Vergleichs der Größen UE und UD/A in der Vergleichsfunktion ist eine Subtrahierfunktion 35 und ein Multiplexer 36 vorgesehen. In der Subtrahierfunktion 35 wird die M-bit-Zahl ständig um ein niederwertigstes bit (LSB) bezogen auf die M-bit-Zahl verringert und das Ergebnis über eine Datenbus 37 dem Multiplexer 36 zuführt Der Multiplexer 36 wird über eine Steuerleitung 39 von der Logikfunktion 13, die ihrerseits mit den Ausgangssignalen der Vergleichsfunktion beaufschlagt ist, angesteuert. Im ersten Schritt wird der Datenbus 22 über den Multiplexer 36 auf den Datenbus 38 geschaltet und der Digitalwert am Ausgang des Analog/Digital-Wandlers 20 -in das Register 14a übernommen.
  • Fall UEC UD/A ist, wird die um'ein niederwertigstes bit erniedrigte M-bit-Zahl auf dem Datenbus 37 über den Multiplexer 36 auf den Datenbus 38 geschaltet und dieser Wert in das Register 14 geladen. Im anderen Fall (UE UD/A) bleibt der Registerinhalt unverändert. Die Funktionsweise der weiteren Bauteile ist identisch zu der Funktionsweise des Ausführungsbeispiels der Figur 1.
  • Der Rahmen der Erfindung ist nicht auf die Ausführungsbeispiele beschränkt, Abwandlungen liegen im Ermessen des Durchschnittsfachmanns und sind ebenfalls von der Erfindung erfaßt.

Claims (5)

  1. Ansprüche g N-bit-Analog/Digital-Wandler mit einer ersten nach dem Wäge- oder Zählverfahren arbeitenden Analog/Digital-Wandlereinheit bestehend aus einer Serienanordnung einer Vergleichsfunktion, einer Logikfunktion, einer Speicher- oder Zählfunktion, einem Digital/Analog-Wandler, bei der die Vergleichsfunktion mit einer zu wandelnden analogen Eingangsgröße und der Ausgangsgröße des Digital/Analog-Wandlers beaufschlagt ist, dadurch gekennzeichnet, daß eine zweite M-bit-Analog/Digital-Wandlereinheit (20) mit MZ N vorgesehen ist und daß in einem ersten Schritt die zu wandelnde Eingangsgröße (UE) durch die zweite Wandlereinheit (20) in eine M-bit-Zahl gewandelt, die M-bit-Zahl in der Speicher-oder Zählfunktion (14) geladen, der Speicher- oder Zählerinhalt von dem Digital/Analog-Wandler (15) gewandelt wird und daß in einem zweiten Schritt die restlichen (N - M)-bit der zu wandelnden Eingangsgröße (UE) durch die erste Wand-E lereinheit (11) erzeugt werden.
  2. 2. N-bit Analog/Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die der M-bit-Zahl entsprechende analoge Spannung (UDlA) des Digital/Analog-Wandlers (15) durch die Vergleichsfunktion (12) mit der analogen Eingangsspannung (UE) verglichen und daß bei einem Vergleichsergebnis (u > UE) der Wert der M-bit-Zahl in der Spei-D/A cher- oder Zählfunktion (14) um ein niederwertigstes bit (LSB) bezogen auf die M-bit-Zahl verringert wird.
  3. 3. N-bit Analog/Digital-Wandler nach Anspruch 2, dadurch gekennzeichnet, daß über einen Multiplexer (36) der Register-oder Zählfunktion (14) die M-bit-Zahl des Analog/Digital-Wandlers (20) oder die um ein niederwertigstes bit (LSB) verminderte M-bit-Zahl zugeführt wird, wobei die Steuerung des Multiplexers abhängig vom Ergebnis der Vergleichsfunktion (12) ist.
  4. 4. N-bit Analog/Digital-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste (11) und zweite (20) Analog/Digital-Wandlereinheit die gleichen Eingangsspannungsbereiche aufweisen.
  5. 5. N-bit Analog/Digital-Wandler nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zweite Wandlereinheit (20) und der Digital/Analog-Wandler (15) an die gleiche Referenzspannungsquelle (UREF) angeschlossen sind.
DE19853521224 1985-06-13 1985-06-13 Analog/digital-wandler Withdrawn DE3521224A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE19853521224 DE3521224A1 (de) 1985-06-13 1985-06-13 Analog/digital-wandler
PCT/EP1986/000353 WO1986007511A1 (en) 1985-06-13 1986-06-12 Analog-to-digital converter
EP19860904129 EP0225384A1 (de) 1985-06-13 1986-06-12 Analog/digital-wandler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19853521224 DE3521224A1 (de) 1985-06-13 1985-06-13 Analog/digital-wandler

Publications (1)

Publication Number Publication Date
DE3521224A1 true DE3521224A1 (de) 1986-12-18

Family

ID=6273191

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19853521224 Withdrawn DE3521224A1 (de) 1985-06-13 1985-06-13 Analog/digital-wandler

Country Status (3)

Country Link
EP (1) EP0225384A1 (de)
DE (1) DE3521224A1 (de)
WO (1) WO1986007511A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996025798A2 (en) * 1995-02-15 1996-08-22 Analog Devices, Inc. Analog-to-digital conversion with multiple charge redistribution conversions
US5668551A (en) * 1995-01-18 1997-09-16 Analog Devices, Inc. Power-up calibration of charge redistribution analog-to-digital converter
US5852415A (en) * 1994-04-29 1998-12-22 Analog Devices, Inc. Charge redistribution analog-to-digital converter with system calibration

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8203446A (nl) * 1982-09-03 1984-04-02 Philips Nv Analoog-digitaalomzetschakeling.

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5852415A (en) * 1994-04-29 1998-12-22 Analog Devices, Inc. Charge redistribution analog-to-digital converter with system calibration
US5668551A (en) * 1995-01-18 1997-09-16 Analog Devices, Inc. Power-up calibration of charge redistribution analog-to-digital converter
WO1996025798A2 (en) * 1995-02-15 1996-08-22 Analog Devices, Inc. Analog-to-digital conversion with multiple charge redistribution conversions
WO1996025798A3 (en) * 1995-02-15 1996-11-21 Analog Devices Inc Analog-to-digital conversion with multiple charge redistribution conversions
US5621409A (en) * 1995-02-15 1997-04-15 Analog Devices, Inc. Analog-to-digital conversion with multiple charge balance conversions

Also Published As

Publication number Publication date
WO1986007511A1 (en) 1986-12-18
EP0225384A1 (de) 1987-06-16

Similar Documents

Publication Publication Date Title
DE69621068T2 (de) Analog-Digitalwandler nach dem Verfahren der sukzessiven Approximation
DE3751639T2 (de) Analog-Digital-Wandler
DE3902313C2 (de) Analog /Digitalwandler
DE3002992C2 (de) Verfahren und Vorrichtung zur Analog/Digital-Umsetzung
DE69015902T2 (de) Analog/Digital-Wandler.
DE3201297C2 (de)
DE68926411T2 (de) Analog-Digitalwandlersystem
DE2838849A1 (de) Analog-digital-umsetzer
DE4215740C2 (de) Testvorrichtung für Analog/Digital-Wandler
DE69029111T2 (de) Seriell-Paralleler Analog/Digital Konverter
DE69322722T2 (de) Halb-flash A/D-Wandler und A/D-Wandlungsverfahren
DE69009515T2 (de) Mehrstufen-"Flash"-Analog-Digital-Converter mit Spannungsbewertung.
DE102010029497A1 (de) Verfahren zum Erkennen von Fehlern eines AD-Wandlers
DE3751355T2 (de) Hochauflösender schneller Analog/Digitalwandler.
DE69331170T2 (de) Mehrmoden-Analog/Digitalwandler und Verfahren
DE4435765C2 (de) Analog/Digital-Konverter
DE69228444T2 (de) Analog-Digitalwandler
EP0515438B1 (de) Verfahren zum umsetzen einer analogen spannung in einen digitalwert
DE3521224A1 (de) Analog/digital-wandler
DE69924013T2 (de) Kapazitiver paralleler analog-digitalwandler
DE69029680T2 (de) Schneller Analog-Digital-Wandler
DE10041511C1 (de) Additionsschaltung für digitale Daten
DE3685772T2 (de) Digital/analogwandler.
DE4435428A1 (de) Analog/Digital-Wandler
DE2419642A1 (de) Analog-digital-umsetzer

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee