[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2637808A1 - Kompensationsschaltung - Google Patents

Kompensationsschaltung

Info

Publication number
DE2637808A1
DE2637808A1 DE19762637808 DE2637808A DE2637808A1 DE 2637808 A1 DE2637808 A1 DE 2637808A1 DE 19762637808 DE19762637808 DE 19762637808 DE 2637808 A DE2637808 A DE 2637808A DE 2637808 A1 DE2637808 A1 DE 2637808A1
Authority
DE
Germany
Prior art keywords
gate
transistor
circuit
voltage
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762637808
Other languages
English (en)
Other versions
DE2637808C2 (de
Inventor
Robert Joseph De Filippi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2637808A1 publication Critical patent/DE2637808A1/de
Application granted granted Critical
Publication of DE2637808C2 publication Critical patent/DE2637808C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/14Modifications for compensating variations of physical values, e.g. of temperature
    • H03K17/145Modifications for compensating variations of physical values, e.g. of temperature in field-effect transistor switches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/011Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00Stabilisation of generator output against variations of physical values, e.g. power supply

Landscapes

  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)

Description

,Die Erfindung betrifft eine elektrische Schaltungsanordnung zur Kompensation der herstellungsbedingten Sollwert-Abweichungen von integrierten Halbleiterschaltungen mit mindestens zwei in Reihe geschalteten Transistoren, insbesondere Feldeffekttransistoren f von denen zumindest ein Transistor als Lasttransistor arbeitet, ;Sie liegt somit auf dem Gebiet der Steuer- und Stabilisierungstechniken, mittels derer bei der Auslegung von Halbleiterschaltungen über eine negative Rückkopplung die Einstellung des Arbeitspünktes der zu kompensierenden Transistorschaltungen vorgenommen wird. Bei Schaltungen der oben genannten Art wird im allgemeinen das Gate-Potential des Lasttransistors zur Durchführung der Kompensationswirkung gesteuert bzw, korrigiert.
Beim Entwurf von hochintegrierten (LSI-)FET-Schaltkreisen werden jdie Nominalwerte für die Abmessungen der Lastelemente eines jeden !Schaltkreises so ausgewählt, daß eine vorbestimmte maximal zuläsjsige Verlustleistung auch bei herstellungsmäßig bedingten Parameter-Änderungen, wie Änderungen der Schwellenspannung, des frbertragungsleitwertes (Steilheit) , der topologischen Abmessungen ;usw., nicht überschritten wird. Die minimalen Abmessungen der aktiven Bauelemente werden dabei so ausgewählt, daß die Schaltkreise trotz der Prozeßparameterschwankungen auch im ungünstigen iFall noch eine ausreichende Spannungsverstärkung sowie Störimmunität aufweisen. Größere Parametervariationen führen zu größeren
7 0 9810/0797
ORIGINAL INSPECTED
_ 2 —
aktiven Schaltungselementen, die wiederum eine höhere Belastung, für die sie treibenden Schaltungen bedeuten, wobei die Ausbrei- ;tungsgeschwindigkeit im Schaltkreis abnimmt. Die nominelle Leistungsfähigkeit wird im ungünstigen Fall der Parametervariationen in einem Maße niedriger sein, das mit der Toleranz der Prozeß- und Umgebungsparameter wächst. :
Eine zumindest teilweise Lösung der genannten Probleme bei der Kompensation von Prozeßparameterschwankungen bei der Herstellung !von integrierten Halbleiterschaltungen ist in der US-Patentschrift. 3 609 414 beschrieben. Darin ist ein auf der integrierten Schaltung befindlicher Schaltkreis beschrieben, der Prozeßparameter dadurch kompensiert, daß die Substratspannung der integrierten Schaltung gesteuert und so die resultierende Schwellenspannung der Feldeffekttransistoren variiert wird« Diese Anordnung weist, nun den ! Nachteil auf, daß die Kompensation auf alle Schaltkreise auf dem Halbleiterplättchen (Chip) angewandt wird, wobei natürlich eine selektive Kompensation einzelner Schaltkreise, beispielsweise vom Anreicherungs-/Verarmungstyp unmöglich ist. Ein zusätzliches Problem besteht darin, daß bei N-Kanal Feldeffekttransistoren, die durch Steuerung der Substratspannung kompensiert werden, hohe Schwellenspannungen durch niedrige Substratvorspannungen kompen-■siert werden. Diese niedrigen Substratvorspannungen bewirken i j jedoch eine Erhöhung der Sperrschichtkapazität, wodurch eine ; !weitere Leistungsverminderung der Schaltkreise auftritt. Bei ■ (niedrigen Substratvorspannungen kann außerdem die Wahrschein- !lichkeit der Entstehung von parasitären Transistoren infolge |
j I
iOberflächeninversion vergrößert werden. j
!Es ist demnach Aufgabe der Erfindung, den Einfluß von Prozeßpara- f
meterschwankungen auf die Leistungscharakteristika einer hochinte-| ι ί
jgrierten Halbleiterschaltung zu kompensieren. Nach weiteren Ge- ' 'Sichtspunkten in diesem Zusammenhang sollen insbesondere Änderungen der Schwellenspannung von Feldeffekttransistoren, des Über-* j tragungsleitwertes, der Gate-Breite sowie der aktiven Kanallänge, j und des Diffusionswiderstandes der in der Schaltung verwendeten ;
MA 975 009
7 0 9810/0797
■Feldeffekttransistoren ausgeregelt bzw. ausgeglichen v/erden. Eine weitere Aufgabe besteht darin, Variationen in der Drain-Versor- ;gungsspannung für die Feldeffekttransistoren zu kompensieren.
Schließlich sollen auch unterschiedliche Gate-Längen von LastiFET ausgeglichen werden.
tDie zur Lösung dieser Aufgaben bei einer Schaltungsanordnung der I oben genannten Art wesentlichen Merkmale der Erfindung sind aus ι den Patentansprüchen ersichtlich. Zusammengefaßt sieht die Er- !findung in der Kompensationsschaltung zur Bildung der Gate-Spanjnung für den oder die Last-FET einen ersten FET vor, der aus mehreren parallel angeordneten Teil-FET-Strukturen mit jeweils minimaler Gate-Breite besteht, dessen Source mit einem ersten Schal-'tungsknoten, dessen Gate mit dem Ausgangsknotenpunkt und dessen Drain mit einer zugehörigen Spannungsquelle verbunden ist. Mit dem genannten ersten Schaltungsknotenpunkt ist der Drain-Anschluß eines FET verbunden, dessen Source über einen Diffusionswiderstand an Masse und dessen Gate auf Drain-Potential liegt. Bei diesem zweiten FET handelt es sich um einen FET mit minimaler
Gate-Länge, Ein dritter als Inverter zwischen dem ersten Schaltungsknoten und dem Ausgangsknoten wirkender Transistor ist mit seinem Drain-Anschluß an den Ausgangsknoten und mit seinem Gate an den ersten Schaltungsknoten angeschlossen. Schließlich ist ein vierter FET bezüglich seines Drain-Anschlusses mit der Source des dritten FET, bezüglich seiner Source mit Massepotential sowie mit seinem Gate zusammen mit dem Gate des zweiten FET an das Drain-Potential angeschlossen.
[Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.
Es zeigen:
Fig. 1 ein schematisches Schaltbild der kompensierenden
Sensorschaltung;
MA 975 009
709810/0797
- .4 -
Fig. 2a eine Erläuterung der Arbeitsweise der Schaltung
von Fig. 1 für den Fall der Nominalwerte der Prozeßparameter;
Fig. 2b die zu Fig. 2a entsprechenden Verhältnisse zur
Kompensation einer gegenüber dem Nominalwert erhöhten Drain-Spannung;
Fig. 2c die Verhältnisse bei der Kompensation eines
erhöhten Gate-Breiten-zu Längenverhältnisses;
Fig. 2d die Verhältnisse bei der Kompensation eines
erhöhten übertragungsleitwertes und
Fig, 2e die Verhältnisse beim Betrieb der in Fig, 1 dargestellten Schaltung bei der Kompensation einer gegenüber dem Nominalwert verringerten Schwellenspannung .
Wie bereits erwähnt wurde, soll die vorliegende Kompensationsschaltung Parameteränderung durch Regelung der Gate-Spannung der Lasttransistoren von Funktionsschaltungen auf dem Halbleiterchip kompensieren. Der primäre Effekt eines Anstiegs der Gate-Spannung (V-G) am Lasttransistor ist ein Ansteigen des durch letzteren fließenden Stromes. Die hier beschrieben Kompensationsschaltung gleicht herstellungsmäßig bedingte ParameterSchwankungen aus, die den Laststrom erhöhen, indem eine entsprechend reduzierte Gate-Spannung erzeugt wird und umgekehrt.
In Fig.1 ist schematisch das Schaltbild der Kompensationsschaltung gezeigt; bei den Feldeffekttransistoren soll es sich jeweils um solche vom Anreicherungstyp handeln. Die Kompensationsschaltung besteht aus einem ersten FET T1, dessen Drain-Anschluß an eine Drain-Betriebsspannung V, dessen Source mit einem ersten Schaltungsknoten und dessen Gate mit dem Ausgangsknoten für die kompen-
MA 9 75 009
709810/0797
sierende Last-Gate-Spannung VLG verbunden ist.
Ein zweiter FET T2 ist bezüglich, seines Drain-Anschlusses mit der Source von T1, bezüglich seiner Source mit einem diffundierten Widerstand Rn, der seinerseits mit einem anderen Anschluß auf Massepotential liegt, sowie bezüglich seines Gates mit der Drain-Spannung Vnn verbunden» Der Transistor Tl besteht aus fünf parallel angeordneten FET-Elernenten, die jeweils eine minimale Gate-Breite aufweisen, wodurch die herstellungsmäßig bedingten Schwankungen hinsichtlich der Gate-Breite bei den die jeweilige Schaltungsfunktion leistenden Feldeffekttransistoren erfaßt werden können. Der Transistor T2 ist mit einer minimalen Gate-Länge ausgelegt f wodurch die herstellungsmäßig bedingten Änderung in der Gate-Länge der betreffenden Schaltungselemente erfaßbar sind,
Ein dritter FET T3 ist hinsichtlich seines Drain-Anschlusses mit dem VLG~Schaltungsknoten und mit seinem Gate mit dem ersten Schal-1-tungsknoten zwischen T1 und T2 verbunden, T3 stellt einen Inverterverstärker dar. Ein weiterer FET T4 ist mit seinem Drain-Anschluß mit der Source von T3, mit seiner Source mit Massepotential und mit seinem Gate mit der Drain-Spannung ν_η verbunden. Der VLf,~ Schaltungsknoten ist über einen Präzisionwiderstand R1, der ggf. außerhalb des Chips vorgesehen sein kann, mit einer +12 V Spannungsquelle verbunden.
Dadurch, daß das Gate von T4 an die Spannungsquelle für V D angeschlossen ist, kann in außerordentlich vorteilhafter Weise für den Jnverterverstärker mit einem einzigen Bauelement in Form des Transistors T3 ausgekommen werden, wodurch der Aufbau einer gegenüber Vergleichbaren bisher verfügbaren Schaltungen erheblich vereinfachten und damit verbesserten Kompensationsschaltung ermöglicht ist.
Das Breite-zu-Längeverhältnis (im folgenden W/L-Verhältnis) des Gates beträgt für Tl etwa 3, für T2 etwa 7, für T3 etwa 100 und
MA 975 009
7098 10/0797
—· 5 **
für T4 etwa 5. Der Präzisionswiderstand R1 beträgt etwa 1000 Ohm mit einer Toleranz von ungefähr + 1 %. R1 ist außerhalb des Halbleiter-Chips angeordnet. Alle übrigen Schaltungselemente der Kompensationsschaltung sind auf demselben Halbleiter-Chip zusammen mit der zu kompensierenden Halbleiterschaltung untergebracht.
Fig. 1 zeigt weiterhin als Beispiel für einen Funktionsschaltkreis 10, dem die Ausgangsspannung der Kompensationsschaltung V_ zugeführt wird, die aus dem Last-FET T5 und dem Schalt-FET T6 gebildete, an sich bekannte Nutzschaltung. Es ist ersichtlich, daß die Konipens ati ons spannung VLG dem Gate des Last-FET T5 zugeführt wird. Mit 14 ist beispielsweise ein logischer Eingang und mit 12 der zugehörige Signalausgang bezeichnet.
Bei der Kompensationsschaltung von Fig, 1 kann eine bestimmte Kombination von Bauelementgrößen bzw, -abmessungen die folgende sein. Das jeweilige W/L-Verhältnis beträgt für T1 3,04, für T2 7,1, für T3 100 und für T4 5,24. Rp ist ein diffundierter Widerstand auf dem Chip und weist einen Wert von 1,33 kß + 25 % auf. Beim Widerstand R1 kann es sich um einen diskreten Widerstand von 10 k + 2 % handeln. Wieder ist festzuhalten, daß die Kompensationsschaltung auf demselben Halbleitersubstrat wie die zu kompensierende Schaltung ausgebildet sein soll.
Wirkungsweise
Die primäre Auswirkung einer erhöhten Last-Gate-Spannung (V1. „)
~ lila
besteht in einem erhöhten Strom durch das Lastelement. Demzufolge sollen mittels der Kompensationsschaltung entsprechend Fig. 1 Ausgangsspannungsänderungen erzeugt werden, deren Vorzeichen entgegengesetzt zur Korrekturspannung VLG ist, die zur Kompensation der herstellungsbedingten Parameteränderungen entsprechend dem in Tabelle 1 gezeigten Zusammenhang erforderlich ist, Die hinsichtlich der Kompensationsschaltung für den Fall der Nominalwerte der Elementparameter geltenden Verhältnisse sind in
MA 975 009
709810/0797
Fig, 2a illustriert.
TABELLE
Parameter
zur Optimierung des zur mini-Gleichstrom- malen Ververhältnisses zögerung
zur minimalen Verlustlei
stung
erzeugte Gatespannung
V.
LG
Schwellenspg, Vt + +
Steilheit - -
Breite W
Lasttransistor
_
Länge L
Schalttransistor
Widerstand EL· - 0
Drain-Spg. V etwas + 0
Länge L
Lasttransistor
0 0
Breite W
Schalttransistor
0 0
O
O O
O O
O
Während die Zeichen "+" und "-" selbsterklärend sindf soll das Zeichen "O" die Unabhängigkeit des jeweiligen Parameters von der Änderung der Einflußgröße ausdrücken.
1.Variation des Diffusionswiderstandes
Vergrößerte parasitäre Diffusion in den Source- und Drain-Zonen der aktiven Elemente wie des Schalttransistors T6 bewirken eine Anhebung der unteren Spannungspegel, wenn sie nicht durch Erniedrigung des in der Schaltung fließenden Gleichstromes infolge reduzierter Gate-Spannung VLG kompensiert werden. Solche verminderten Widerstände sind manchmal Anzeichen für überdimensionierte Diffusionen und vergrößerte Kapazität, wie das noch im Zusammenhang mit der Variation der Kanallängen beschrieben werden wird. Demzufolge erfolgt eine Kompensation dieses Einflusses durch Er-
MA 975 009
709810/0797
ORIGINAL INSPECTlD
höhung der Gate-Spannung V
Die Aufgabe der in Fig. 1 gezeigten Schaltung besteht darin, Ausgangsspannungsänderungen zu erzeugen, deren Vorzeichen entgegengesetzt zur für die Kompensation erforderlichen Korrekturspannung V ist, wie das aus der Tabelle 1 für diese sowie die übrigen Parameterabweichungen hervorgeht. Für den hier betrachteten Fall gilt, daß bei einer Abnahme des Diffusionswiderstandes auf dem Chip der Wert von R ebenfalls abnimmt. Dadurch wird der Spannungsabfall über R geringer und damit gleichermaßen die Spannung an der Source von T2. Das hat wiederum zur Folge, daß die Spannung an der Source von T1, die gleichbedeutend ist mit der Gate-Spannung von T3,absinkt, so daß T3 weniger stark leitet, was zu einer Anhebung VLG führt.
2.Variation der Drain-SpannungsVersorgung
Eei einem Schaltungsentwurf mit einer linearen Last haben Drain-Spannungsänderungen nur kleinen Einfluß auf die Gleichspannungspegel oder die Wechselspannungsleistung. Andererseits ist die Verlustleistung direkt proportional zur Drain-Spannung. Daher ist es wünschenswert, eine erhöhte Drain-Spannung durch Erniedrigung der Gate-Spannung VT_. und Verkleinerung des Stromes durch
Jj Vj
den jeweiligen Lasttransistor und damit der Schaltkreisleistung zu kompensieren.
Wenn im vorliegenden Fall die Drain-Spannung von z.B. nominal +5 V ansteigt, werden die mit ihren Gates daran angeschlossenen Transistoren T2 und T4 stärker leitend. Dadurch wird ein erhöhter Stromfluß durch T1 und T2 sowie durch T3 und T4 bewirkt, was mit einer Absenkung der Spannung Vj-, einhergeht. Diese Verhältnisse sind in Fig. 2b illustriert.
MA 975 009
709810/0797
3.Variation der Gate-Dimensionen
a) Gate-Länge des Last-FET, Gate-Breite des Schalt-FET
Da die nominellen Werte dieser Dimensionen normalerweise viel größer als ihre entsprechenden Abweichungen sind, ist es nicht notwendig, diese Variationen auszugleichen. Solche Entwürfe, bei denen die Nominalwerte dieser Parameter nicht um Größenordnungen größer als ihre Abweichungen sind, können in Entwürfe mit diesen Eigenschaften umgeändert werden, indem jeder "kurze" Lasttransistor durch einen "langen" Lasttransistor mit zwei oder mehr parallelen Kanälen mit Minimalbreite ersetzt wird. Dadurch erhält man das gleiche effektive W/L-Verhältnis. In ähnlicher Weise können schmale aktive Elemente in hintereinandergeschaltete Streifen von Minimallängef jedoch nicht minimaler Breite umgeändert werden.
b, Variation der Länge L des Schalt-FET
Aktive oder Eingangs- bzw, Schalt-FET wie T6 werden üblicherweise mit minimaler Kanallänge ausgelegt und sind daher gegenüber Kanallängenänderungen empfindlicher. Große Kanallängen bedeuten geringere Ströme und geringere Leistungsfähigkeit hinsichtlich der Schaltzeit, da weniger Strom zur Aufladung der parasitären Kapazitäten zur Verfügung steht. Infolgedessen ist es wünschenswert, den in der Schaltung fließenden Strom in dem Falle zur ordentlichen Ausregelung durch Anhebung der Spannung VT„ zu
JLjCj
erhöhen.
Kurze Kanallängen bedeuten demgegenüber erhöhte Ströme, was sich auf der anderen Seite in einer erhöhten Verlustleistung niederschlägt. Zu kurze Kanäle mit dermaßen erhöhter Verlustleistung werden demnach kompensiert, indem man die Korrektur-Gate-Spannung zur Herabsetzung der (Auflade)-Ströme absenkt. Auf die angegebene Schaltung übertragen bedeutet das, daß mit einer Abnahme der Kanallängenwerte L die W/L-Verhältnisse sich
MA 975 009
709810/0797
- 10 -
im Sinne einer Stroraflußzunähme in den Transistoren T1 und T2 und damit einer Spannungszunähme an den Source-Anschlüssen und letztlich einer Zunahme des Spannungsabfalls über den Kiderstand R niederschlagen. Dadurch wird ein erhöhter Stromfluß in T3 und T4 bewirkt, so daß V1.,,, wie in Fia. 2c illustriert, abnimmt.
c. Variation der Gate-Breite
änderungen in der (Gate)-Breite der Bauelemente werden durch Abweichungen bei der Maskierung, Belichtung und beim Ätzen bewirkt. Diese Änderungen sind beim Last-FET T5 wegen der kleineren nominellen Gate-Breite viel bedeutsamer als bei den anderen aktiven oder Schalt-FETs. Gegenüber dem Nominalwert vergrößerte Gate-Braiten der Lasttransistoren bewirken erhöhte Leistungsaufnahme und eine Anhebung der unteren Potentialpegel; sie werden demnach durch niedrigere Last-Gate-Spannungen ausgeglichen. Kleine Last-Gate-Breiten erniedrigen den Ladestrom und sollten zur Äufrechterhaltung konstanter Leistungsfähigkeit durch erhöhte Gate-Spannung Vj. G ausgeglichen werden.
Auf den vorliegenden Fall übertragen bedeutet das, daß mit einer Zunahme der Gate-Breite W die W/L-Verhältnisse im Sinne einer Stromzunahme durch T1 und T2 ebenfalls zunehmen, worauf infolge des erhöhten Spannungsabfalls über R auch die Source-Spannungen an T1 und T2 ansteigen. Das hat seinerseits einen erhöhten Stromfluß in T3 und T4 zur Folge, wodurch entsprechend Fig. 2c die Spannung V1_ abgesenkt wird.
4.Variation der ubertragungsleitwertes (Steilheit)
Ein Anwachsen der Steilheit bewirkt einen vergrößerten Stromfluß in einer linearen Lastschaltung 10. Dies resultiert in erhöhter Verlustleistung und angehobenen unteren Potentialpegeln (wegen vergrößertem Stromfluß in parasitären Source-Wiederständen) Die Lösung für das Verlustleistungs- als auch das Gleichstrom-Ent-
MA 975 009
709810/0797
wurfsprobeim besteht in der Kompensation der erhöhten Steilheit mit verminderter Gate-Spannung VLG am Lasttransistor. Eine Verminderung der Steilheit bewirkt, daß weniger Strom für die Ladung der Kapazitäten am Knotenpunkt 12 zur Verfügung steht. Dies kann durch eine Erhöhung der Gate-Spannung VT_. am Lasttransistor kompensiert werden.
Im vorliegenden Fall sinken mit verringerter Steilheit die Ströme in allen vier Transistoren T1 bis T4. Dadurch verringert sich auch der Strom durch den 10 kß Lastwiderstand R1. so daß VT_ ansteigt.
5.Variation der Schwellenspannung
Liegen die Schwellenspannungswerte niedriger als geplant, so werden die aktiven Schaltungselemente empfindlicher gegenüber hohen unteren Pegelwerten an den sie treibenden Schaltkreisausgängen. Außerdem werden die unteren Pegel selbst nach oben tendieren, da niedrige Schwellenspannungen (Vt) einen größeren Strom bewirken und daher die Spannung in den Drain-Diffusionen fällt. Demzufolge ist es wünschenswert, den durch den Lasttransistor fließenden Strom zu erniedrigen, indem V1.herabgesetzt wird. Dadurch wird auch bei niedrigen Schwellenspannungen eine hohe Unempfindlichkeit gegenüber Gleichspannungsstörungen erreicht. Da niedrige Schwellenspannungen Vt größere Ströme bewirken, ist es zur Erzielung nahezu konstanter Ströme und minimaler Änderung der Verlustleistung wünschenswert, diese niedrigen Schwellenspannungen mittels niedriger Gate-Spannung V _ zu kompensieren. Da bei hohen Schwellenspannungen weniger Strom für die Umladung der Kapazitäten am (Ausgangs-)Knoten 12 zur Verfügung steht, ist es wünschenswert, höhere Schwellenspannungen als normal mittels hoher Gate-Spannungen VLG zu kompensieren, um die Variation des kapazitiven Ladestroms und daher der Schaltverzögerung zu minimalisieren. Hohe Schwellenspannungen sind manchmal Anzeichen einer hohen Substratdotierung und demzufolge hoher Diffusionskapazität. Daher ist es erforderlich, diese höheren Kapazitäten mit höheren
MA 9 75 009
709810/0797
Ladeströmen durch höhere Gate-Spannungen V G zu kompensieren.
Im vorliegenden Fall nehmen die Ströme in allen vier Transistoren I T1 bis T4 mit abnehmenden Schwellenspannungen Vt zu. Dieser erhöhte Strom durch T3 und T4 fließt über den 10 kß Lastwiderstand R1 und senkt die Spannung VLG entsprechend den Verhältnissen in ' Fig. 2e ab.
Es ist offensichtlich, daß verschiedene Schaltungsentwürfe unterschiedliche Empfindlichkeiten im Bezug auf die Variation eines einzelnen Parameters aufweisen. So sind beispielsweise Schaltkreis^, die unter Verwendung von Ionenimplantation hergestellte Lasttransistoren (entsprechend T5) vom Verarmungstyp aufweisen, empfindlich) gegenüber den Implantationscharakteristika; gleichzeitig können j sie weniger sensitiv gegenüber Variationen der Gate-Breite des ' Lasttransistors sein als Schaltungen vom Anreicherungstyp. Dem- ; zufolge können zwei Kompensationsnetzwerke vorgesehen sein, die auf dem gleichen Chip Lastschaltungen vom Anreicherungs- und vom Verarmungstyp regeln. Gerade dies ist ein besonderer Vorteil der beschriebenen Kompensatoren gegenüber dem Stand der Technik, bei denen das Substratpotential als Steuerparameter benutzt wurde und die daher auf eine einzige Kompensationsschaltung pro Substrat, d.h. pro Halbleiterchip beschränkt waren.
Zusammengefaßt leistet die vorstehend beschriebene Erfindung eine Kompensation für die meisten Parameterabweichungen, die während der Fabrikation einer integrierten Halbleiterschaltung auftreten. Die Verwendung dieser Kompensationsschaltung erlaubt den Entwurf ι von in großem Maßstab integrierten Schaltungen mit Feldeffekttran- < sistoren, deren nominelle Leistung näher an der unter ungünstigsten Bedingungen erzielbaren liegt, die kleinere aktive Schaltungselemente verwenden und deren Signalverzögerungen näher am geplanten Nominalwert liegen. Die Kompensationsschaltung ist gleichetromsta-
bil und erfordert keine weiteren Verbindungen bzw. Anschlüsse auf dem Halb leiter chip, die über den üblichen Last-, Drain- und Massearj-
MA 975 009
709810/0797
Schluß hinausgehen, jedenfalls in der Ausführung als Anreicherungstyp. Durch ihre Verwendung wird keine Substratspannungsänderung hervorgerufen, wie es bei Benutzung der im Stande der Technik beschriebenen Schaltungen erfolgt, wobei durch ungewünschte Inversionserscheinungen Leckströme oder Änderungen der Diffusionskapazitäten auftreten können.
MA 975 009 7nQft1fl/n7Q7
7 0 9 8 1 ü / U / y / ORIGINAL INSPECTED

Claims (6)

  1. PATEHTANSPRÜCHE
    Elektrische Schaltungsanordnung zur Kompensation der herstellungsbedingten Sollwert-Abweichungen von integrierten Halbleiterschaltungen mit mindestens zwei in Reihe geschalteten Transistoren, insbesondere Feldeffekttransistoren, von denen zumindest ein Transistor als Lasttransistor arbeitet, gekennzeichnet durch einen ersten, mehrere Teil-FET-Strukturen mit minimaler Gate-Breite aufweisenden Feldeffekttransistorf dessen Source-Anschluß mit einem ersten Schaltungsknotenf dessen Drain mit einer Betriebsspannungsquelle und dessen Gate mit dem Ausgangsknoten verbunden ist, durch einen zweiten Feldeffekttransistor r dessen Drain-Anschluß mit dem ersten Schaltungsknotenf dessen Source-Anschluß über einen Widerstand mit einer Bezugsspannung, vorzugsweise Massepotential, und desse'n Gate mit der genannten Betriebsspannung verbunden ist, wobei der zweite Feldeffekttransistor mit einem Gate minimaler Länge ausgestattet ist, durch einen dritten als Inverterverstärker zwischen den ersten Schaltungsknoten und den Ausgangsknoten eingeschalteten Feldeffekttransistor, dessen Drain mit dem Ausgangsknoten und dessen Gate mit dem ersten Schaltungsknoten verbunden ist, sowie durch einen vierten Feldeffekttransistor s dessen Drain-Anschluß mit dem Source-Anschluß des dritten FET verbunden ist, dessen Source-Anschluß auf dem Bezugsspannungspotential, vorzugsweise Massepotential liegt, und dessen Gate an die Betriebsspannung angeschlossen ist.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das W/L-Verhältnis für den ersten Transistor etwa 3 und für den zweiten Transistor etwa 7 beträgt.
  3. 3. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das W/L-Verhältnis für den dritten Transistor etwa 100 und für den vierten Transistor etwa 5 beträgt.
    xMA 975 009 7 0 9 8 10/0797
  4. 4. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zv/ischen den Ausgangsknoten und eine v/eitere relativ hohe Betriebsspannungsquelle ein Prazisionswiderstand von ungefähr 10 kti + 1 % eingeschaltet ist.
  5. 5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste FET aus fünf Teil-FET-Strukturen mit minimaler Gate-Breite besteht.
  6. 6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche,j dadurch gekennzeichnet, daß der in die Source-Zuleitung des zweiten Feldeffekttransistors eingeschaltete Widerstand als Diffusionswiderstand ausgeführt ist.
    009 7098 10/0797
DE2637808A 1975-09-04 1976-08-21 Schaltungsanordnung zur Kompensation der herstellungsbedingten Sollwert-Abweichungen von integrierten Halbleiterschaltungen Expired DE2637808C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/610,202 US4016434A (en) 1975-09-04 1975-09-04 Load gate compensator circuit

Publications (2)

Publication Number Publication Date
DE2637808A1 true DE2637808A1 (de) 1977-03-10
DE2637808C2 DE2637808C2 (de) 1985-07-18

Family

ID=24444096

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2637808A Expired DE2637808C2 (de) 1975-09-04 1976-08-21 Schaltungsanordnung zur Kompensation der herstellungsbedingten Sollwert-Abweichungen von integrierten Halbleiterschaltungen

Country Status (5)

Country Link
US (1) US4016434A (de)
JP (1) JPS5232255A (de)
DE (1) DE2637808C2 (de)
FR (1) FR2323272A1 (de)
GB (1) GB1540118A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3032610A1 (de) * 1979-08-31 1981-03-12 Xicor Inc Anstiegszeitgeregelter generator in integrierter schaltkreistechnik zum erzeugen von ausgangssignalen mit gegenueber seiner versorgungsspannung erhoehten signlspannungen.
DE3405600A1 (de) * 1983-02-16 1984-08-16 Mitsubishi Denki K.K., Tokio/Tokyo Halbleitereinrichtung

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4115710A (en) * 1976-12-27 1978-09-19 Texas Instruments Incorporated Substrate bias for MOS integrated circuit
US4097844A (en) * 1977-04-04 1978-06-27 Hughes Aircraft Company Output circuit for a digital correlator
US4199693A (en) * 1978-02-07 1980-04-22 Burroughs Corporation Compensated MOS timing network
US4260909A (en) * 1978-08-30 1981-04-07 Bell Telephone Laboratories, Incorporated Back gate bias voltage generator circuit
JPS55121440A (en) * 1979-03-15 1980-09-18 Hajime Nakato Method and apparatus for recovering waste heat of waste washing water in developing device
US4275313A (en) * 1979-04-09 1981-06-23 Bell Telephone Laboratories, Incorporated Current limiting output circuit with output feedback
US4400636A (en) * 1980-12-05 1983-08-23 Ibm Corporation Threshold voltage tolerant logic
US4433252A (en) * 1982-01-18 1984-02-21 International Business Machines Corporation Input signal responsive pulse generating and biasing circuit for integrated circuits
US4446383A (en) * 1982-10-29 1984-05-01 International Business Machines Reference voltage generating circuit
JPS59218042A (ja) * 1983-05-26 1984-12-08 Toshiba Corp 半導体集積回路
JPS6388942U (de) * 1986-12-01 1988-06-09
US5059835A (en) * 1987-06-04 1991-10-22 Ncr Corporation Cmos circuit with programmable input threshold
EP0334983A1 (de) * 1988-03-31 1989-10-04 Deutsche ITT Industries GmbH Integrierte CMOS/NMOS-Schaltung
US5051630A (en) * 1990-03-12 1991-09-24 Tektronix, Inc. Accurate delay generator having a compensation feature for power supply voltage and semiconductor process variations
US5892409A (en) * 1997-07-28 1999-04-06 International Business Machines Corporation CMOS process compensation circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609414A (en) * 1968-08-20 1971-09-28 Ibm Apparatus for stabilizing field effect transistor thresholds

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3823332A (en) * 1970-01-30 1974-07-09 Rca Corp Mos fet reference voltage supply
US3702943A (en) * 1971-11-05 1972-11-14 Rca Corp Field-effect transistor circuit for detecting changes in voltage level
US3789246A (en) * 1972-02-14 1974-01-29 Rca Corp Insulated dual gate field-effect transistor signal translator having means for reducing its sensitivity to supply voltage variations
US3875430A (en) * 1973-07-16 1975-04-01 Intersil Inc Current source biasing circuit
US3913026A (en) * 1974-04-08 1975-10-14 Bulova Watch Co Inc Mos transistor gain block
US3970875A (en) * 1974-11-21 1976-07-20 International Business Machines Corporation LSI chip compensator for process parameter variations

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3609414A (en) * 1968-08-20 1971-09-28 Ibm Apparatus for stabilizing field effect transistor thresholds

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
US-Z.: "IBM Techn. Discl. Bull.", Bd. 13, Nr. 9, Feb. 1971, S. 2516 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3032610A1 (de) * 1979-08-31 1981-03-12 Xicor Inc Anstiegszeitgeregelter generator in integrierter schaltkreistechnik zum erzeugen von ausgangssignalen mit gegenueber seiner versorgungsspannung erhoehten signlspannungen.
DE3405600A1 (de) * 1983-02-16 1984-08-16 Mitsubishi Denki K.K., Tokio/Tokyo Halbleitereinrichtung

Also Published As

Publication number Publication date
GB1540118A (en) 1979-02-07
JPS566735B2 (de) 1981-02-13
US4016434A (en) 1977-04-05
FR2323272A1 (fr) 1977-04-01
FR2323272B1 (de) 1979-09-28
DE2637808C2 (de) 1985-07-18
JPS5232255A (en) 1977-03-11

Similar Documents

Publication Publication Date Title
DE3523400C2 (de) Schaltungsanordnung für eine Ausgangsstufe der Klasse AB mit großer Schwingungsweite
DE2547871A1 (de) Kompensator fuer integrierte halbleiterschaltungen
DE3872762T2 (de) Referenzspannungsgeneratorschaltung.
DE2637808C2 (de) Schaltungsanordnung zur Kompensation der herstellungsbedingten Sollwert-Abweichungen von integrierten Halbleiterschaltungen
DE69901856T2 (de) Bezugsspannungs-Generator mit stabiler Ausgangs-Spannung
DE3606203C3 (de) Konstantspannungs-Erzeugerschaltung
DE4034371C1 (de)
DE68927535T2 (de) Verstärker
DE3319335C2 (de) Integrierte Schaltungsanordnung und Verfahren zur Regelung eines Hochspannungsgenerators
DE2111979A1 (de) Feldeffekt-Halbleitereinrichtung
DE2853019B2 (de) Stabilisierter Operationsverstärker
DE4037206A1 (de) Quellspannungssteuerschaltkreis
DE2855303C2 (de)
DE2254618B2 (de) Integrierte spannungsregelschaltung
DE102019204594B3 (de) Indirekte leckkompensation für mehrstufige verstärker
DE3704609A1 (de) Vorrichtung zur erzeugung einer bezugsgleichspannung
DE2623507A1 (de) Schaltungsanordnung fuer binaere schaltvariable
DE4133902A1 (de) Cmos-leistungsverstaerker
DE3586568T2 (de) Halbleitereinrichtung.
DE102004027298B4 (de) Auf dem Chip ausgeführter Hochpassfilter mit großer Zeitkonstanten
DE3345045C2 (de) Verstärker
DE2631916C3 (de) Auf einem Halbleiterchip aufgebauer Differenzverstärker aus MOS-Feldeffekttransistoren
DE3430972C2 (de) Integrierte Schaltung
DE3148808C2 (de) Schaltungsanordnung zur Abgabe einer im wesentlichen konstanten, niedrigen Spannung
DE1762435B2 (de) Hochverstaerkende integrierte verstarkerschaltung mit einem mos feldeffekttransistor

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: GAUGEL, H., DIPL.-ING., PAT.-ASS., 7030 BOEBLINGEN

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee