[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2006994A1 - Verfahren zum Dotieren eines Siliciumkristalls durch Eindiffundieren von Bor bzw. Phosphor aus einer auf der Siliciumoberfläche erzeugten, den Dotierungsstoff abgebenden oxydischen Schicht - Google Patents

Verfahren zum Dotieren eines Siliciumkristalls durch Eindiffundieren von Bor bzw. Phosphor aus einer auf der Siliciumoberfläche erzeugten, den Dotierungsstoff abgebenden oxydischen Schicht

Info

Publication number
DE2006994A1
DE2006994A1 DE19702006994 DE2006994A DE2006994A1 DE 2006994 A1 DE2006994 A1 DE 2006994A1 DE 19702006994 DE19702006994 DE 19702006994 DE 2006994 A DE2006994 A DE 2006994A DE 2006994 A1 DE2006994 A1 DE 2006994A1
Authority
DE
Germany
Prior art keywords
dopant
layer
silicon
oxide
doping
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19702006994
Other languages
English (en)
Other versions
DE2006994C3 (de
DE2006994B2 (de
Inventor
Dipl Phys Dr 8011 Vaterstetten Dathe Joachim Dipl Phys 8000 München Muller Wolfgang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE2006994A priority Critical patent/DE2006994C3/de
Priority to CH1744670A priority patent/CH544577A/de
Priority to AT1072370A priority patent/AT348020B/de
Priority to CA105,189A priority patent/CA965689A/en
Priority to US00114760A priority patent/US3764412A/en
Priority to FR7104971A priority patent/FR2078594A5/fr
Priority to JP653871A priority patent/JPS5412790B1/ja
Priority to SE7101984A priority patent/SE373757B/xx
Priority to NL7102049A priority patent/NL7102049A/xx
Priority to GB2103071A priority patent/GB1328925A/en
Publication of DE2006994A1 publication Critical patent/DE2006994A1/de
Priority to US371771A priority patent/US3880682A/en
Publication of DE2006994B2 publication Critical patent/DE2006994B2/de
Application granted granted Critical
Publication of DE2006994C3 publication Critical patent/DE2006994C3/de
Expired legal-status Critical Current

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/02Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion materials in the solid state
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/043Dual dielectric
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/049Equivalence and options
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/151Simultaneous diffusion
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/914Doping
    • Y10S438/92Controlling diffusion profile by oxidation

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Dotieren eines Siliciumkristalls durch Eindiffundieren von Bor bzw. Phosphor aus einer auf der Siliciumoberfläche erzeugten, den Dotierungsstoff abgebenden oxydischen Schicht, die unter Einwirkung des aus der Gasphase in Form eines Oxids auf die Siliciumoberfläche dargebotenen Dotierungsstoffes entsteht.
Ein solches Verfahren liegt beispielsweise bei der bekannten Planartechnik vor. Hier wirkt B[tief]2O[tief]3- oder P[tief]2O[tief]5-Dampf in der Hitze auf die von einer Maskierung nicht bedeckten Teile der Siliciumoberfläche ein, wobei eine dünne, den jeweiligen Dotierungsstoff enthaltende glasige Schicht entsteht, aus der simultan mit der Entstehung Dotierungsstoff in das darunterliegende Silicium eindringt. Das dotierende Glas wird bei jenem Verfahren im Gemisch mit einem inerten Trägergas, z. B. Argon, an die Oberfläche der erhitzten Siliciumkörper herangeführt.
Eine andere Möglichkeit besteht in der pyrolytischen Abscheidung des dotierenden Oxids, indem auf die erhitzte Siliciumoberfläche ein Gemisch aus einem inerten Trägergas, einer durch Pyrolyse SiO[tief]2 abgebenden gasförmigen Siliciumverbindung (z. B. Methylsiloxan) und dem Oxid des Dotierungsstoffes (z. B. B[tief]2O[tief]3 oder P[tief]2O[tief]5) zur Einwirkung kommt. Eine andere Möglichkeit besteht in einer anodischen Oxydation der Siliciumoberfläche in Gegenwart des betreffenden Dotierungsstoffes, der in die anodisch entstehende Oxidschicht an der Siliciumoberfläche eingebaut wird.
Das zuletzt genannte Verfahren hat den Vorteil, dass Belegungsprozeß und Dotierungsprozeß streng voneinander getrennt sind, was erfahrungsgemäß zu besonders gut definierten Diffusionstiefen und Oberflächenkonzentrationen der durch den Diffusionsprozeß erzeugten Halbleiterzonen führt. Ein Nachteil dieses Verfahrens ist jedoch darin zu sehen, dass es sehr aufwendig ist, weil jeder Halbleiterkörper eine zeitraubende Wartung verlangt.
Es ist Aufgabe der Erfindung, ein Verfahren anzugeben, bei welchen - ebenso wie bei dem Verfahren der Belegung durch anodische Oxydation - Belegung und Diffusion zeitlich streng voneinander getrennt sind, während andererseits eine gewisse Anzahl von Halbleiteranordnungen - ohne besondere aufwendige Wartung - gleichzeitig dem Verfahren unterworfen werden können.
Dies gelingt bei dem eingangs definierten Verfahren gemäß der Erfindung, indem die dotierende oxydische Schicht durch thermische Oxydation der Siliciumoberfläche unter Verwendung von mit einem Oxid des Dotierungsstoffes versetztem Sauerstoff als Oxydationsmittel erzeugt wird.
Damit wird sichergestellt, dass die Grenze zwischen dem Silicium und dem auf ihm entstehenden oxydischen Gemisch rascher in den Halbleiterkristall vorgetrieben wird, als die Diffusionsfront des Dotierungsstoffes in den Halbleiterkristall eindringen kann. Nach Abschluß dieses Prozesses ist dann erfahrungsgemäß der Dotierungsstoff nicht in das Silicium eingedrungen. Dies wird dann - nach Wechsel des Behandlungsgases und gegebenenfalls auch des Behandlungsgefäßes durch Tempern - insbesondere bei höherer Temperatur nachgeholt, so dass also der Beladungsvorgang und der Diffusionsvorgang streng voneinander getrennt sind.
Das erfindungsgemäße Verfahren lässt u. a. folgende Möglichkeit der Herstellung einer Halbleiteranordnung zu: Eine Siliciumscheibe wird ganzflächig aufgrund des erfindungsgemäßen Verfahrens mit einer dotierenden oxydischen Schicht belegt. Anschließend wird an unerwünschten Teilen die oxydische Schicht wieder selektiv weggeätzt. Das freigelegte Silicium ist aufgrund des erfindungsgemäßen Belegungsverfahrens frei von Dotierungsstoff. Läßt man nun auf die Anordnung in der Hitze einen den entgegengesetzten Leitungstyp erzeugenden gasförmigen Dotierungsstoff einwirken, so findet gleichzeitig aus den noch an der Siliciumoberfläche vorhandenen, vom vorangegangenen Prozeß her stammenden Belegungen ebenfalls eine Diffusion statt, so dass gleichzeitig Akzeptoren und Donatoren an verschiedenen Stellen in die Siliciumoberfläche zum Eindiffundieren gebracht werden können.
In der Figur ist eine zur Durchführung des erfindungsgemäßen Verfahrens geeignete Anordnung beispielsweise dargestellt. Diese besteht aus einem Quarzrohr 1, das sich zum größten Teil innerhalb eines Rohrofens 2 befindet. An der Eintrittsstelle 1 a des Quarzrohres wird in der ersten Phase des erfindungsgemäßen Verfahrens ein Sauerstoffstrom, in der zweiten Phase des erfindungsgemäßen Verfahrens hingegen Argon oder ein anderes inertes Gas eingeführt. Dieses strömt über eine das Oxid des betreffenden Dotierungsstoffes an den Sauerstoff abgebende Quelle 3 und gelangt dann an die Oberfläche der zu beschichtenden Siliciumkristalle 4. Diese befinden sich auf einer als Schieber ausgestalteten Horde 5.
Nach erfolgter Belegung wird gegebenenfalls die Quelle 3 entfernt, der Sauerstoffstrom durch das inerte Gas ersetzt und die Diffusion in üblicher Weise vorgenommen. Der Ofen ist so konstruiert, dass mindestens am Ort der Siliciumscheiben
4 eine konstante Temperatur herrscht.
Die Durchführung des erfindungsgemäßen Verfahrens kann folgendermaßen geschehen:
1. Bildung des dotierenden Oxids an der Siliciumoberfläche bei 920° C im O[tief]2-Strom, wobei als Quelle ein Gemisch aus B[tief]2O[tief]3 und SiO[tief]2 verwendet wird; Einwirkungsdauer 120 Minuten. Anschließend erfolgt die Diffusion im Argonstrom bei 1050° C mit einer Dauer von 120 Minuten.
2. Oxidbildung bei 1050° C im Sauerstoffstrom. Quelle aus B[tief]2O[tief]3 und SiO[tief]2. Einwirkungsdauer 60 Minuten. Die eigentliche Diffusion erfolgt im Argonstrom bei 1200° C mit einer Dauer von 60 Minuten.
Diese Ausführungsbeispiele können in mannigfacher Art geändert werden. Wichtig ist nur, dass die Belegung bei Anwesenheit von praktisch reinem Sauerstoff erfolgt, während die Diffusion im Inertgasstrom oder in einer Mischung aus Inertgas und Sauerstoff oder in einer Folge Inertgas-Sauerstoff (Reduzierung der eindiffundierenden Bormenge) durchgeführt wird. Das B[tief]2O[tief]3 kann, wie aus dem Vorstehenden leicht ersichtlich, ebenso durch ein Phosphoroxid, insbesondere P[tief]2O[tief]5, ersetzt werden, wenn es sich darum handelt, statt einer p-leitenden, durch Bor dotierten Zone eine n-leitende Zone herzustellen.
Die Durchführung des erfindungsgemäßen Verfahrens wird im folgenden anhand eines weiteren Ausführungsbeispieles, nämlich der Herstellung eines Feldeffekttransistors mit selbst justierenden source- und drain-Gebieten beschrieben. Zur Erläuterung dieses Verfahrens dienen die Figuren 2 bis 6. Auf einer p-leitenden einkristallinen Siliciumscheibe 11 wird zunächst eine n-leitende Oberflächenzone 12 epitaktisch abgeschieden, die einerseits von einer maskierenden SiO[tief]2-Schicht 3 bedeckt wird. Dieser Zustand ist in Figur 2 dargestellt.
Mittels einer Fotolackätztechnik wird nun die SiO[tief]2-Schicht längs paralleler Streifen 14a, 14b, 14c entfernt, die im einzelnen der herzustellenden source-, gate- und drainzone entsprechen (siehe Figur 3). Entsprechend der Lehre der Erfindung wird nun p-Leitung erzeugendes dotierendes Oxid in Form eines Filmes 15 über die gesamte Oberfläche abgeschieden, derart, dass kein Bor in das darunterliegende Silicium gelangt. Auf diesen Film 15 wird pyrolytisch ein maskierender SiO[tief]2-Film 16 durch thermische Zersetzung einer geeigneten gasförmigen Siloxanverbindung oder einer ähnlichen Verbindung erzeugt. Der erreichte Zustand ist in Figur 4 dargestellt.
Nunmehr werden diese beiden Filme von der Siliciumoberfläche am Ort der beiden äußeren Streifen 14 a und 14 c entfernt, während sie am mittleren Streifen 14 b erhalten bleiben. Es resultiert also der in Figur 15 dargestellte Zustand.
Auf diese Anordnung lässt man nun durch gleichzeitige Erhitzung ein donatorhaltiges Gas einwirken. Der Donator wird so gewählt, dass er in die von dem SiO[tief]2 bedeckte Siliciumoberfläche nicht eindringen kann. Ein Beispiel ist Phosphor, der in Form von gasförmigem Phosphorwasserstoff oder Phosphorpentoxid dargeboten wird. Während der Erhitzung dringen Donatoratome an den Fenstern 14a und 14c und Akzeptoratome am Fenster 4b in das Innere der epitaktischen Schicht 12 unter Entstehung einer n[hoch]+-leitenden source-Zone 17, einer p[hoch]+leitenden gate-Zone 18 und einer n[hoch]+-leitenden drain-Zone 30 ein. Der erhaltene Zustand ist in Figur 6 dargestellt. In abschließenden Verfahrensschritten werden die erhaltenen Zonen mit sperrfreien Kontakten versehen. Zu diesem Zweck werden an der Oberfläche der gate-Zone die Oxidschichten unter Anwendung einer Fotolackätztechnik vorher entfernt.
Der große Vorteil dieses Verfahrens ist darin zu sehen, dass durch die Festlegung der source-, drain- und gate-Geometrie mit einer Maske die Abstände und Streifenbreiten enger toleriert werden können. Außerdem wird durch dieses Verfahren die Symmetrie des Transistors (Vertauschbarkeit von source und drain) sichergestellt.

Claims (6)

1. Verfahren zum Dotieren eines Siliciumkristalls durch Eindiffundieren von Bor bzw. Phosphor aus einer auf der Siliciumoberfläche erzeugten, den Dotierungsstoff abgebenden oxydischen Schicht, die unter Einwirkung des in der Gasphase in Form eines Oxids dargebotenen Dotierungsstoffes entsteht, dadurch gekennzeichnet, dass die dotierende oxydische Schicht durch thermische Oxydation der Siliciumoberfläche unter Verwendung von mit dem Oxid des Dotierungsstoffes versetztem Sauerstoff als Oxydationsmittel erzeugt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die eigentliche Diffusion nach Erzeugung der oxydischen dotierenden Schicht durch Temperung in einem inerten Gas, insbesondere Argon, erfolgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das der Erzeugung der dotierenden oxydischen Schicht an der Siliciumoberfläche dienende Gas durch Überleiten von reinem Sauerstoff über eine erhitzte, Bor- oder Phosphoroxid abgebende, vor dem Erhitzen der zu dotierenden Halbleiterscheiben im Behandlungsgasstrom angeordnete Quelle erzeugt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Herstellung der oxydischen dotierenden Schicht an der auf 920 - 1050° C erhitzten Siliciumoberfläche, das Eindiffundieren des Dotierungsstoffes hingegen bei einer Temperatur von etwa 1050 bis 1200° C erfolgt.
5. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass an der Oberfläche eines scheibenförmigen Siliciumeinkristalls von einem Leitungstyp epitaktisch eine Zone von entgegengesetztem Leitungstyp abgeschieden und mit einer Schicht aus SiO[tief]2 bedeckt wird, dass in diese SiO[tief]2-Schicht mindestens zwei zur Siliciumoberfläche durchgehende Fenster eingeätzt und diese Fenster mit einer bor- oder phosphorhaltigen SiO[tief]2-Schicht unter Verwendung von reinem Sauerstoff als Oxydationsmittel bedeckt werden, derart, dass weder Bor noch Phosphor in das darunterliegende Silicium eindiffundiert, dass dann der dotierungsstoffhaltige Film an mindestens einem Fenster mit einer pyrolytisch abgeschiedenen SiO[tief]2-Schicht abgedeckt wird, dass an mindestens einem Fenster die Halbleiteroberfläche wieder freigelegt wird, während an mindestens einem anderen Fenster die dotierungsstoffhaltige Oxidschicht erhalten bleibt und dass an dem freigelegten Fenster ein den entgegengesetzten Leitungstyp hervorrufender Aktivator aus der Gasphase zur Einwirkung gebracht und durch Erhitzen der Anordnung Dotierungsstoff sowohl an dem freigelegten Fenster als auch aus dem mit dem dotierungsstoffhaltigen Oxid bedeckten Fenster in die epitaktische Schicht zur Eindiffusion gebracht wird.
6. Verfahren nach Anspruch 5, gekennzeichnet durch die Verwendung zur Herstellung eines Unipolartransistors.
DE2006994A 1970-02-16 1970-02-16 Verfahren zum Dotieren eines Siliciumkristalls mit Bor oder Phosphor Expired DE2006994C3 (de)

Priority Applications (11)

Application Number Priority Date Filing Date Title
DE2006994A DE2006994C3 (de) 1970-02-16 1970-02-16 Verfahren zum Dotieren eines Siliciumkristalls mit Bor oder Phosphor
CH1744670A CH544577A (de) 1970-02-16 1970-11-24 Verfahren zum Dotieren eines Siliciumkristalls durch Eindiffundieren von Bor bzw. Phosphor
AT1072370A AT348020B (de) 1970-02-16 1970-11-27 Verfahren zum dotieren eines siliziumkristalls durch eindiffundieren von bor bzw. von phosphor
CA105,189A CA965689A (en) 1970-02-16 1971-02-12 Doping of silicon crystals
US00114760A US3764412A (en) 1970-02-16 1971-02-12 Method of doping a silicon crystal by indiffusing boron or phosphorusfrom a layer produced on the silicon surface
FR7104971A FR2078594A5 (de) 1970-02-16 1971-02-15
JP653871A JPS5412790B1 (de) 1970-02-16 1971-02-16
SE7101984A SE373757B (de) 1970-02-16 1971-02-16
NL7102049A NL7102049A (de) 1970-02-16 1971-02-16
GB2103071A GB1328925A (en) 1970-02-16 1971-04-19 Doping of silicon crystals
US371771A US3880682A (en) 1970-02-16 1973-06-20 Method of simultaneous double diffusion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2006994A DE2006994C3 (de) 1970-02-16 1970-02-16 Verfahren zum Dotieren eines Siliciumkristalls mit Bor oder Phosphor

Publications (3)

Publication Number Publication Date
DE2006994A1 true DE2006994A1 (de) 1971-09-02
DE2006994B2 DE2006994B2 (de) 1977-12-29
DE2006994C3 DE2006994C3 (de) 1978-08-24

Family

ID=5762409

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2006994A Expired DE2006994C3 (de) 1970-02-16 1970-02-16 Verfahren zum Dotieren eines Siliciumkristalls mit Bor oder Phosphor

Country Status (10)

Country Link
US (1) US3764412A (de)
JP (1) JPS5412790B1 (de)
AT (1) AT348020B (de)
CA (1) CA965689A (de)
CH (1) CH544577A (de)
DE (1) DE2006994C3 (de)
FR (1) FR2078594A5 (de)
GB (1) GB1328925A (de)
NL (1) NL7102049A (de)
SE (1) SE373757B (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986896A (en) * 1974-02-28 1976-10-19 Tokyo Shibaura Electric Co., Ltd. Method of manufacturing semiconductor devices
US6300228B1 (en) * 1999-08-30 2001-10-09 International Business Machines Corporation Multiple precipitation doping process
EP1923906A1 (de) * 2005-08-12 2008-05-21 Sharp Kabushiki Kaisha Maskierungspaste, verfahren zu ihrer herstellung, verfahren zur herstellung einer solarzelle unter verwendung von maskierungspaste

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3391035A (en) * 1965-08-20 1968-07-02 Westinghouse Electric Corp Method of making p-nu-junction devices by diffusion

Also Published As

Publication number Publication date
JPS5412790B1 (de) 1979-05-25
GB1328925A (en) 1973-09-05
CH544577A (de) 1973-11-30
SE373757B (de) 1975-02-17
FR2078594A5 (de) 1971-11-05
DE2006994C3 (de) 1978-08-24
CA965689A (en) 1975-04-08
DE2006994B2 (de) 1977-12-29
US3764412A (en) 1973-10-09
AT348020B (de) 1979-01-25
NL7102049A (de) 1971-08-18
ATA1072370A (de) 1978-06-15

Similar Documents

Publication Publication Date Title
DE2056220C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1086512B (de) Verfahren zum Herstellen eines gleichrichtenden UEberganges in einem Siliziumkoerper
DE2462644C2 (de) Verfahren zur Herstellung eines Transistors
DE1544329A1 (de) Verfahren zur Herstellung epitaxialer Schichten bestimmter Form
DE2752439A1 (de) Verfahren zur herstellung von silicium-halbleiteranordnungen unter einsatz einer ionenimplantation und zugehoerige halbleiteranordnung
EP0018520A1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE2160450A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteranordnung
DE1514807B2 (de) Verfahren zum herstellen einer planaren halbleiteranordnung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1564412B2 (de) Verfahren zum Herstellen einer integrierten Schaltung mit Feldeffekttransistoren
DE1564423C3 (de) Verfahren zum Herstellen eines doppelt diffundierten Transistors sowie nach diesem Verfahren hergestellter Transistor
DE1803028A1 (de) Feldeffekttransistor und Verfahren zum Herstellen des Transistors
DE2006994A1 (de) Verfahren zum Dotieren eines Siliciumkristalls durch Eindiffundieren von Bor bzw. Phosphor aus einer auf der Siliciumoberfläche erzeugten, den Dotierungsstoff abgebenden oxydischen Schicht
DE2316520A1 (de) Verfahren zum dotieren von halbleiterplaettchen durch diffusion aus einer auf das halbleitermaterial aufgebrachten schicht
DE69535661T2 (de) Verfahren zur Herstellung eines Films für eine Halbleiteranordnung bei niedriger Temperatur
DE1564086B2 (de) Verfahren zum herstellen eines halbleitersystems
DE2154386B2 (de) Verfahren zum Herstellen einer epitaktischen Halbleiterschicht auf einem Halbleitersubstrat durch Abscheiden aus einem Reaktionsgas/Trägergas-Gemisch
DE2230749C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2060161A1 (de) Verfahren zur Herstellung von selbstjustierten Feldeffekttransistoren hoher Stabilitaet
DE1297763B (de) Verfahren zum Herstellen eines Transistors fuer sehr hohe Frequenzen
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2107991A1 (de) Hochleistungs Halbleiterbauelement. insbesondere Transistor, und Verfahren zum Herstellen dieses Bauelements
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE1619961A1 (de) Verfahren zum Herstellen von Halbleiterbauelementen aus Galliumarsenid
DE1644025A1 (de) Halbleiter-Anordnung mit diffundierten Zonenuebergaengen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee