DE2230749C3 - Verfahren zum Herstellen von Halbleiterbauelementen - Google Patents
Verfahren zum Herstellen von HalbleiterbauelementenInfo
- Publication number
- DE2230749C3 DE2230749C3 DE2230749A DE2230749A DE2230749C3 DE 2230749 C3 DE2230749 C3 DE 2230749C3 DE 2230749 A DE2230749 A DE 2230749A DE 2230749 A DE2230749 A DE 2230749A DE 2230749 C3 DE2230749 C3 DE 2230749C3
- Authority
- DE
- Germany
- Prior art keywords
- diffusion
- gold
- carried out
- period
- hydrofluoric acid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000009792 diffusion process Methods 0.000 claims description 55
- 239000010931 gold Substances 0.000 claims description 23
- 229910052737 gold Inorganic materials 0.000 claims description 23
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 21
- 239000002019 doping agent Substances 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910005540 GaP Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 239000003708 ampul Substances 0.000 claims description 3
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 claims description 3
- 230000002401 inhibitory effect Effects 0.000 claims description 3
- 239000010453 quartz Substances 0.000 claims description 3
- 230000002829 reductive effect Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 description 4
- 230000035515 penetration Effects 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 150000002343 gold Chemical class 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/101—Integrated devices comprising main components and built-in components, e.g. IGBT having built-in freewheel diode
- H10D84/131—Thyristors having built-in components
- H10D84/135—Thyristors having built-in components the built-in components being diodes
- H10D84/136—Thyristors having built-in components the built-in components being diodes in anti-parallel configurations, e.g. reverse current thyristor [RCT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
- H10D62/834—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge further characterised by the dopants
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/151—Simultaneous diffusion
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S252/00—Compositions
- Y10S252/95—Doping agent source material
- Y10S252/951—Doping agent source material for vapor transport
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Thyristors (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen von Halbleiterbauelementen mit Halbleiterkörpern aus
Silizium mit p- und η-leitenden Bereichen, bei dem die zur p-Leitung vorgesehenen Bereiche mit einer
diffusionshemmenden, für die Dotierstoffe verschieden durchlässigen SiO2-Schicht bedeckt werden, und bei
dem als p- und n-Leitung hervorrufende Dolierstoffe,
die verschiedene Diffusionsgeschwindigkeiten aufweisen, gleichzeitig Gallium und Phophor eindiffundiert
werden.
Aus Schrifttum und Praxis sind zahlreiche Verfahren bekannt, die sich mit einer Diffusion der Elemente der
III. und V. Hauptgruppe des Periodensystems der Elemente in Silizium beschäftigen und bei denen die
verschiedenen Diffusionsgeschwindigkeiten der Dotierstoffe sowie die verschiedene Durchlässigkeit von
Maskicrungsschichten gegen die diffundierenden Stoffe
ausgenutzt werden. Auch die gleichzeitige Diffusion sowohl n- als auch p-Leitung hervorrufender Stoffe
sowie die gleichzeitige Diffusion mehrerer Stoffe, die
den gleichen Leitungstyp hervorrufen, sind bekannt. Ein Verfahren der eingangs genannten Art ist aus der
US-PS 34 68 728 bekannt.
Es gelang jedoch nicht, durch die bisher bekanntgewordenen obengenannten Verfahren oder durch eine
Kombination solcher Verfahren auf gleich unproblematischen Weg zu einem ähnlichen oder besseren Ergebnis
zu gelangen, wie es durch das hier beschriebene Verfahren gelingt. Nachteilig bei den bekanntgewordenen
Verfahren ist häufig die Zahl der erforderlichen Schritte sowie die Streuung der Diffusionsergebnissc
bei den einzelnen aufeinander folgenden Schritten, was häufig zu einer unerwünschten Abweichung des
Gesamtergebnisses vom Ziel führt.
Die Aufgabe der Erfindung besieht darin, Bauelemente hoher Qualität, auch mit komplizierter Struktur, mit
wenigen, in der Fertigung mit geringem Aufwand konstant zu haltenden Verfahrensschritten herzustellen,
bei denen gegebenenfalls trot/dem auftretende geringe Streuungen in nachfolgenden Prozeßschritten ausgeglichen
werden können.
Diese Aufgabe wird bei einem Verfahren zum Herstellen von Halbleiterbauelementen mit Halbleiter
körpern aus Silizium mit p- und n-leitcnden Bereichen
bei dem die zur p-Leitung vorgesehenen Bereiche mit einer diffusionshemmenden, für die Dotierstoffe verschieden
durchlässigen SiO2-Schicht bedeckt werden.
und bei dem als p- und η-Leitung hervorrufende Dotierstoffe, die verschiedene Diffusionsgeschwindigkeiten
aufweisen, gleichzeitig Gallium und Phosphor eindiffundiert werden, erfindungsgemäß dadurch gelöst,
daß die Diffusion mit Galliumphosphid bei etwa 1250°C
durchgeführt wird, wobei die Diffusionsgeschwindigkeit des Galliums in den nicht mit der SiOrSchicht
bedeckten Bereichen durch die gleichzeitige Anwesenheit des Phosphors so weit herabgesetzt wird, daß der
Phosphor in diesen für η-Leitung vorgesehenen Bereichen über die gesamte Diffusionstiefe den
Leitungstyp bestimmt.
Unter Verwendung der obengenannten Dotierstoffe und Anwendung der genannten Temperaturen gelingt
es, bei dem im weiteren näher beschriebenen Verfahren, auch günstige Ausgangsbedingungen für eine nachfolgende
Golddiffusion zu schaffen. Die Golddiffusion reagiert sehr empfindlich auf geringfügige Veränderungen
der Diffusionsergebnisse von vorausgegangenen Diffusionen anderer Stoffe, was — liegen solche vor —
zu starken Streuungen der frequenzempfindlichen Parameter führt, welche im Interesse einer wirtschaftlichen
Fertigung hochqualifizierter, für höhere Frequenzen bzw. definierte Umschaltvorgänge geeignete
Bauelemente vermieden werden muß. Liegen stärkere Streuungen der Diffusionsparameter innerhalb einer
Charge vor, so sind Feinkorrekturen durch Veränderung der Golddiffusionsbedingungen praktisch nicht
möglich.
Für ein einfaches Bauelement sollen im weiteren ein so
Ausführungsbeispiel einer Diode und für ein kompliziertes Bauelement ein Beispiel für die Herstellung eines
Thyristors mit integrierter Diode gegeben werden.
Als zweckmäßig hat sich 1. B. erwiesen, daß als
Halbleitermaterial eine η-Leitung Siliziumscheibe verwendet
wird, die auf ihren Oberflächen eine dichte und dicke Oxidschicht trägt, wie sie beispielsweise durch
eine 16-stündige Oxydation bei einer Temperatur von etwa 1200°C in feuchtem Sauerstoff erzeugt wird. Auf
einer Seite wird darauf die Sili/.iumscheibe durch Ätzen *o
mit Flußsäure oder Flußsäure enthaltenden Lösungen vom Oxid befreit. Dann wird durch eine Diffusion in
einer geschlossenen Quarzampullc während einer Dauer von etwa 30 h bei einer Temperatur von etwa
12500C eine Schichtenfolge nach Fig. 1 erzeugt.
Wie die Fig. 1 zeigt, folgen auf eine hochdotierte
Schicht t vom η ' -Leilungstyp eine ebenfalls n-leitcnde
Basisschicht 2, eine p-leilcnde Schicht 3 und die Oxidschicht 4. Dabei beträgt die Schichtdicke der
η'-Schicht I etwa 40 bis 60 μηι, die Schichtdicke der
p-Schicht 3 etwa 50 bis 70 μηι. Die Dicke der dazwischenliegenden Schicht 2 richtet sich nach der
Dicke des Ausgangsniaterials. Analoges gilt auch bei der Verwendung von p-leiiendcm Ausgangsmaterial.
Wird bei der Ätzung die Oxidschicht nicht völlig entfernt, sondern in Teilbereichen belassen, so erhält
man eine Anordnung nach F i g. 2. Die Schichten 2,3 und 4 entsprechen den Schichten der Fig. 1. Unter den
Teilbereichen 5 der Oxidschicht, die während des Ätzverfahrens von der Halbleiteroberfläche nicht wi
entfernt wurden, befinden sich dann Gebiete 6 vom p-Leitungstyp.
In zwei ähnlichen aufeinanderfolgenden Schritten
wird ein Thyrisior mit integrierter Diode hergesielli.
Nachdem /.B. wie F i g. 3 zeigt, mit Hilfe einer '"
Maskentechnik und durch Ätzen mit Flußsäure oder Fluüsäure cnthal·enden Lösungen ein Teil der Oxidschicht
5 entfernt und der Diodenring 1 geöffnet wurde.
wird in einer ersten Diffuision in einer geschlossenen Quarzampulle während einer Dauer von etwa 8 bis 15 h,
vorzugsweise 12 h, bei einer Temperatur von etwa 1250°C eine Schichtenfolge nach Fig.3 erzeugt, deren
unter den Oxidschichten 4 und 5 liegende p-Schichten 3 und 6 eine über die gesamte Charge sehr homogene
Störstelienkonzentration von etwa (3,5...5,O)-IO'8
Atome/cm3, vorzugsweise 4,5-1018 Atome/cm3, aufweisen
und deren Schichtdicken etwa 38 bis 42 μηι, vorzugsweise 40 μηι, betragen.
Entsprechend der Konzentration und der Eindringtiefe der p-Schichten nach der ersten Diffusion wird — wie
F i g. 4 zeigt — in einer zweiten Diffusion, die sich an die Öffnung des Kathodenringes 7 in der Oxidschicht
anschließt, in etwa 8 bis 15 h, vorzugsweise 13 h, bei einer Temperatur von etwa 1250°C, die n + -Schicht 7
oberhalb des Bereiches der p-Schicht 3 eindiffundiert. Dabei diffundieren die in der ersten Diffusion
eindiffundierten Dotierstoffe um etwa die Hälfte der Eindringtiefe der ersten Diffusion weiter ein, und es
entsteht die in Fig.4 dargestellte Schichtkombinalion.
Die einzelnen Schichtstärken betragen dabei etwa für die η+ -Schicht 7 30 μΐη, fürdie p-Schicht 8 25 μηι, fürdie
n-Schicht 2 85 μίτι und für die p-Schichten 3 und 6 je
60 μΐη.
Bei Abweichungen der Diffusionsergebnisse von Sollwerten nach der ersten Diffusion läßt sich durch die
zweite Diffusion, bei der die gleiche Kombination der Dotierstoffe verwendet wird, ein Ausgleich erzielen. Ist
z. B. die Eindringtiefe und/oder die Störstellenkonzentration in der p-Schicht zu hoch, was etwa durch
geringfügige Abweichungen von der Temperatur und der Zeit bewirkt werden kann, so läßt sich durch
Verlängerung der Diffusionszeiten ein Ausgleich bewirken, der es erlaubt, auch im Endergebnis zu Bauelementen
zu gelangen, die sich durch gleichmäßige dynamische Eigenschaften auszeichnen. Obwohl dieses Verfahren
an sich eine außergewöhnliche geringe Streuung aufweist, ist diese von Charge zu Charge größer als
innerhalb einer Charge.
Eine typische Charge für das oben angegebene Verfahren enthält etwa 200 Scheiben mit etwa 30 mm
0. So große und größere Chargen sind bei der Herstellung von Leiiungshalbleitern nötig, weil — im
Gegensatz zur Schwachstromelektronik — weniger Elemente je Scheibe erzeugt werden. Bei Bauelementen,
an welche viele verschiedene auf die Trägerlebcnsdauer stark und in verschiedener Richtung reagierende
Forderungen gestellt werden, muß besonders dann, wenn die Tolcranzbrcitc dieser Anforderungen wie bei
dem hier geschilderten Thyristor mit integrierter Diode sehr eng ist, trotz der schon verfahrensbedingten hohen
Gleichmäßigkeit der Chargen doch noch mit Hilfe einer Anprobe die Golddiffusionstemperatur korrigiert werden.
Dies ist jedoch nur deshalb möglich, weil die Streuung innerhalb einer Charge sehr gering ist und so
die Anprobe eine echte, für die gesamte Charge gültige Aussage liefert und es auf diese Weise ermöglicht wird,
für andere Einflußgrößen, z. B. die Kristallabhängigkeit, aussagefähige Anproben durchzuführen.
Da dieses Verfahren in seinem Endergebnis außerordentliche genaue und reproduzierbare Diffusionsergebnisse
liefert, liefert es auch ideale Ausgangsbediiuingen
für die von den Diffuisionsergebnissen sehr stark abhängige — fürdie Erzielung von für hohe Frequenzen
geeigneten Bauelementen unumgängliche — Golddiffusion.
Für diese Golddiffusion werden die aus der zweiten
Galliumphosphiddiffusion kommenden Scheiben zur Entfernung der Oxidschichten etwa 5 min mit etwa
40prozentiger Flußsäurelösung behandelt. In einem
anschließenden Zementationsprozcß wird aus einer Goldlösung, die etwa 1 · 10 B bis 1 -10 ', vorzugsweise
1 ■ 10 ", Gewichtsprozent Gold in 1.5 normaler
Flußsäurelösung enthält, eine über die gesamte ScI gleichmäßige Goldschicht abgeschieden. Darauf
während der Dauer von etwa 1 h bei einer Temper die zwischen 800 und 950 C vorzugsweise /v.is
870 und 875°C liegt, das Gold cindiffundiert.
Hierzu 1 Blatt Zeichnungen
Claims (16)
1. Verfahren zum Herstellen von Halbleiterbauelementen mit Halbleiterkörpern aus Silizium mit p-
und η-leitenden Bereichen, bei dem die zur p-Leitung vorgesehenen Bereiche mit einer diffusionshemmenden,
für die Dotierstoffe verschieden durchlässigen SiO2-Schicht bedeckt werden, und bei dem als p- und
η-Leitung hervorrufende Dotierstoffe, die verschiedene Diffusionsgeschwindigkeiten aufweisen, gleichzeitig
Gallium und Phosphor eindiffundiert werden, dadurch gekennzeichnet, daß die Diffusion
mit Galliumphosphid bei etwa 12500C durchgeführt
wird, wobei die Diffusionsgeschwindigkeit des Galliums in den nicht mit der SiO2-Schicht
bedeckten Bereichen durch die gleichzeitige Anwesenheit des Phospors so weit herabgesetzt wird, daß
der Phosphor in diesen für n-Leitung vorgesehenen Bereichen über die gesamte Diffusionstiefe den
Leitungstyp bestimmt.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß zur Herstellung einer Diode oder eines Thyristors mit integrierter Diode bei einer oxydierten
Siliziumscheibe einseitig die Oxidschicht (5) für einen Diodenring (1) entfernt und in einem einzigen
Diffusionsschritt eine Diodenstruktur erzeugt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
daß die Oxidschicht (5) durch Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen
entfernt und der Diffusionsschritt in einer Quarzampulle während einer Dauer von etwa 30 h ausgeführt
werden.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß zur Herstellung eines Thyristors
auf der gegenüberliegenden Oxidschicht (4) ein -*5
Kathodenring (7) geöffnet und in einem zweiten Diffusionsschritt die endgültige Struktur des Thyristors
mit integrierter Diode erzeugt wird.
5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Diffusion zur
Erzeugung der Diodenstruktur während einer Dauer von etwa 8 bis 15 h durchgeführt wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Diffusion während einer Dauer von
12 h durchgeführt wird.
7. Verfahren nach einem der Ansprüche 4 bis 6, dadurch gekennzeichnet, daß die zweite Diffusion
während einer Dauer von etwa 8 bis 15 h durchgeführt wird.
8. Verfahren nach Anspruch 7, dadurch gekenn- M
zeichnet, daß die zweite Diffusion während einer Dauer von 13 h durchgeführt wird.
9. Verfahren nach einem der Ansprüche 2 bis 8, dadurch gekennzeichnet, daß in einem weiteren
Diffusionsschritt eine Golddiffusion durchgeführt wird.
10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß das Gold für die Golddiffusion aus
einer flußsäurehaltigen Lösung abgeschieden wird.
11. Verfahren nach Anspruch 10, dadurch 6(>
gekennzeichnet, daß das Gold für die Golddiffusion aus einer etwa 1 · 10~e bis 1 · 10-3 Gewichtsprozent
Gold in 1,5 normaler Flußsäure enthaltenden Lösung abgeschieden wird.
12. Verfahren nach Anspruch 11, dadurch hr>
gekennzeichnet, daß das Gold für die Golddiffusion aus einer etwa 1 · I0"4 Gewichtsprozent Gold in 1,5
normaler Flußsäure enthaltenden Lösung abgeschieden wird.
13. Verfahren nach einem der Ansprüche 9 bis 12,
dadurch gekennzeichnet, daß die Golddiffusion während einer Dauer von etwa 1 h bei einer
Temperatur von etwa 800 bis 950° C durchgeführt
wird.
14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die Golddiffusion während
einer Dauer von etwa 1 h bei einer Temperatur von 860 bis 8900C durchgeführt wird.
15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß die Golddiffusion während
einer Dauer von etwa 1 h bei einer Temperatur von 870 bis 875° C durchgeführt wird.
16. Verfahren nach einem der Ansprüche 13 bis 15, dadurch gekennzeichnet, daß die genaue Golddiffusionstemperatur
durch eine Anprobe ermittelt wird.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2230749A DE2230749C3 (de) | 1972-06-23 | 1972-06-23 | Verfahren zum Herstellen von Halbleiterbauelementen |
| BE132534A BE801229A (fr) | 1972-06-23 | 1973-06-21 | Procede pour l'execution de composants a semi-conducteurs |
| GB2989273A GB1440234A (en) | 1972-06-23 | 1973-06-22 | Method of producing a semiconductor component |
| JP48069911A JPS4964371A (de) | 1972-06-23 | 1973-06-22 | |
| US373274A US3867203A (en) | 1972-06-23 | 1973-06-25 | Method for producing semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE2230749A DE2230749C3 (de) | 1972-06-23 | 1972-06-23 | Verfahren zum Herstellen von Halbleiterbauelementen |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2230749A1 DE2230749A1 (de) | 1974-01-10 |
| DE2230749B2 DE2230749B2 (de) | 1978-03-30 |
| DE2230749C3 true DE2230749C3 (de) | 1978-11-30 |
Family
ID=5848579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2230749A Expired DE2230749C3 (de) | 1972-06-23 | 1972-06-23 | Verfahren zum Herstellen von Halbleiterbauelementen |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US3867203A (de) |
| JP (1) | JPS4964371A (de) |
| BE (1) | BE801229A (de) |
| DE (1) | DE2230749C3 (de) |
| GB (1) | GB1440234A (de) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2610942C2 (de) * | 1976-03-16 | 1983-04-28 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum Herstellen eines Halbleiterbauelements mit in einem Halbleiterkörper monolithisch integrierten Halbleiterelementeinheiten |
| FR2514558A1 (fr) * | 1981-10-13 | 1983-04-15 | Silicium Semiconducteur Ssc | Procede de fabrication de thyristor asymetrique a diode de conduction inverse par diffusion au phosphure de gallium |
| US5223442A (en) * | 1988-04-08 | 1993-06-29 | Kabushiki Kaisha Toshiba | Method of making a semiconductor device of a high withstand voltage |
| DE3815615A1 (de) * | 1988-05-07 | 1989-11-16 | Bosch Gmbh Robert | Verfahren zur herstellung einer hochsperrenden leistungsdiode |
| US5504016A (en) * | 1991-03-29 | 1996-04-02 | National Semiconductor Corporation | Method of manufacturing semiconductor device structures utilizing predictive dopant-dopant interactions |
| JP2006126234A (ja) * | 2004-10-26 | 2006-05-18 | Sony Corp | 撮像装置、光量調整機構、光量制御羽根及び光量制御羽根の製造方法 |
| US7541250B2 (en) * | 2006-03-07 | 2009-06-02 | Atmel Corporation | Method for forming a self-aligned twin well region with simplified processing |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3109760A (en) * | 1960-02-15 | 1963-11-05 | Cievite Corp | P-nu junction and method |
| US3484313A (en) * | 1965-03-25 | 1969-12-16 | Hitachi Ltd | Method of manufacturing semiconductor devices |
-
1972
- 1972-06-23 DE DE2230749A patent/DE2230749C3/de not_active Expired
-
1973
- 1973-06-21 BE BE132534A patent/BE801229A/xx unknown
- 1973-06-22 GB GB2989273A patent/GB1440234A/en not_active Expired
- 1973-06-22 JP JP48069911A patent/JPS4964371A/ja active Pending
- 1973-06-25 US US373274A patent/US3867203A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB1440234A (en) | 1976-06-23 |
| BE801229A (fr) | 1973-10-15 |
| US3867203A (en) | 1975-02-18 |
| DE2230749A1 (de) | 1974-01-10 |
| JPS4964371A (de) | 1974-06-21 |
| DE2230749B2 (de) | 1978-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2109874C3 (de) | Halbleiterbauelement mit einem monokristallinen Siliziumkörper und Verfahren zum Herstellen | |
| DE1086512B (de) | Verfahren zum Herstellen eines gleichrichtenden UEberganges in einem Siliziumkoerper | |
| DE3312720C2 (de) | ||
| DE2615754C2 (de) | ||
| EP0048288B1 (de) | Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation | |
| EP0852062B1 (de) | Dotierverfahren zur herstellung von homoübergängen in halbleitersubstraten | |
| DE1564963B2 (de) | Verfahren zum herstellen eines stabilisierten halbleiter bauelements | |
| DE1489258C2 (de) | Verfahren zum Herstellen des Stromkanals eines Feldeffekttransistors | |
| DE2230749C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE1961634B2 (de) | Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors | |
| DE1803024A1 (de) | Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE2841201C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2517252A1 (de) | Halbleiterelement | |
| EP0028786B1 (de) | Ionenimplantationsverfahren | |
| DE2506457C3 (de) | Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe öder auf einer auf ihr befindlichen Schicht | |
| DE3301479A1 (de) | Verfahren zum herstellen eines halbleiterelementes | |
| DE4108394C2 (de) | Verfahren zum Herstellen eines Siliziumsubstrats für eine Halbleitereinrichtung | |
| DE1764372C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2754833A1 (de) | Phosphordiffusionsverfahren fuer halbleiteranwendungen | |
| DE2013625A1 (de) | Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche | |
| EP0263270B1 (de) | Verfahren zum Erzeugen eines p-dotierten Halbleitergebiets in einem n-leitenden Halbleiterkörper | |
| DE1464921B2 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
| DE3027197A1 (de) | Verfahren zum herstellen einer halbleitereinrichtung | |
| DE3827614C2 (de) | ||
| DE10353843A1 (de) | Halbleitersubstrat und Verfahren zu seiner Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |