[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE2462644C2 - Verfahren zur Herstellung eines Transistors - Google Patents

Verfahren zur Herstellung eines Transistors

Info

Publication number
DE2462644C2
DE2462644C2 DE2462644A DE2462644A DE2462644C2 DE 2462644 C2 DE2462644 C2 DE 2462644C2 DE 2462644 A DE2462644 A DE 2462644A DE 2462644 A DE2462644 A DE 2462644A DE 2462644 C2 DE2462644 C2 DE 2462644C2
Authority
DE
Germany
Prior art keywords
layer
window
silicon dioxide
semiconductor substrate
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2462644A
Other languages
English (en)
Inventor
Hagime Dipl.-Ing. Hoya Tokyo Kamioka
Kazufumi Dipl.-Ing. Kawasaki Nakayama
Haruo Dipl.-Ing. Tama Tokyo Shimoda
Mikio Dipl.-Ing. Tokyo Takagi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP5443473A external-priority patent/JPS5426151B2/ja
Priority claimed from JP5840473A external-priority patent/JPS5642143B2/ja
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of DE2462644C2 publication Critical patent/DE2462644C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/111—Narrow masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/124—Polycrystalline emitter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/141—Self-alignment coat gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/145—Shaped junctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung •ines Transistors gemäß dem Oberbegriff des Patentanipruchs 1. Ein derartiges Verfahren ist aus der FR 64 138 bekannt.
Um die Betriebsgeschwindigkeit von Halbleiter-Bau-•lementen, wie Transistoren, integrierten Schaltungen H. dgl., zu erhöhen, ist es notwendig, die Transitfrequenz fr zu erhöhen. Die Transitfrequenz /V kann dadurch •rhöht werden, daß ein Basisbereich mit geringer Tiefe gebildet wird. Bei einem flachen Basisbereich ν ächst iedoch der Basisbahnwiderstand r**, so daß es nicht inöglich ist. die Gütezahl bei hohen Frequenzen zu •rhöhen.
Der Basisbahnwiderstand r«, eines Transistors ergibt •ich aus der folgenden Gleichung entsprechend Fig. 1:
wobei rl der Widerstand im Bereich vom Emitterbereich E zur Emitterelektrode 8 ist; rl der Widerstand des Basisbereichs ßvon dessen Grenze zum F.mitterbereich £ zu dessen Grenze zum Basiskontaktbereich BC ist; ?3 der Widerstand im Basiskontaktbereich BC ist; f4 der Widerstand in dem Bereich vom Basiskontaktbe* reich BClüt Basiselektrode 9 ist.
F i g. 2 zeigt ein Beispiel für die Beziehung zwischen der Tiefe Xj des Basisbereiches B, einer maximalen Transitfrequenz /fma.r und dem Basisbahttwiderstand rbb'. Eine Verringerung der Tiefe Xjues Basisbereichs B erhöht die maximale Transitfrequenz /V™,, erhöht aber auch den Basisbahnwiderstand rbb'.
Wenn die Kollektorkapazität mit Cc bezeichnet wird, ergibt sich für die Gütezahl F/Wbei hohen Frequenzen:
M/
f,
rbb' Ct
Wenn also die Tiefe Xj des Basisbereiches B so
-,o gewählt wird, daß der Basisbahnwiderstand r£>f>'stärker als die Transitfrequenz /Vsteigt, fällt die Gütezahl FM.
Der Basiskontaktbereich BC wird dadurch gebildet, daß eine Verunreinigung hoher Konzentration eindiffundiert wird. Dadurch wird der Widerstand r3
-,·, verringert, der einen Teil des Basisbahnwiderstandes rbb' darstellt. Wenn der Basisbereich B flach ist. hängt der Widerstand r2 von dem Abstand λ zwischen dem Emitterbereich fund dem Basiskontaktbereich BC ab. Dementsprechend kann der Basisbahnwiderstand rbb
hu dadurch herabgesetzt werden, daß der Abstand χ verringert wird*
Aus der FR 20 64 138 ist es bei der Transistorherstellung bekannt, bei einem unterhalb eines SJliciumnitridfilms liegenden Siliciumoxidfilms eine Seilenätzüng durchzuführen, um dadurch eine Emitterzone mit reduzierten Abmessungen herzustellen; vgl. die Pi g. 16 bis 19, die Seite 6, Abs. 3. Aus der US 35 02 517 ist es bekannt, auf der Oberfläche eines Haibleitersübstfäts
ein Fenster zu bilden und darauf eine Schicht aus polykristallinem Silicium aufzubringen, das einen Dotierstoff enthält, und eine Wärmebehandlung durchzuführen, um den Dotierstoff aus der polykristallinen Siliciumschicht in das Halbleitersubstrat einzudiffundieren. Aus der US 37 19 535 ist es bekannt. Transistoren mit Basiskontakibereichen herzustellen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Transistors nach dem Oberbegriff des Anspruchs 1 zu schaffen, mit dem es möglich ist, kleinere Muster zu formen, als sie mit dem Photoätzverfahren erzielbar sind, insbesondere den Abstand zwischen dem Basiskontaktbereich und dem Emitterbereich zu veiringern, den Basisbahnwiderstand zu reduzieren und so die Transitfrequenz /V zu erhöhen.
Die Lösung dieser Aufgabe nach der Erfindung ist durch die Merkmale des Kennzeichens des Patentanspruchs 1 gegeben.
Weiterbildungen sind in den Unteransprüchen angegeben.
Im folgenden werden Aiisführurigsbekpiele anhand der Zeichnung näher erläutert Es zeigt
F i g. 1 eine Skizze zur Erläuterung des Basisbahnwiderstands τ*/,;
F i g. 2 als Diagramm die Beziehung des Basisbahnwiderstands und der Transitfrequenz zur Tiefe des Basisbereichs;
F i g. 3A bis 3G, 4A bis 4E, 5A bis 5G Darstellungen der Schritte, die bei der Herstellung von Transistoren nach verschiedenen Ausführungsbeispielen angewendet werden und
Fig.6 als Diagramm die Beziehung von rbb'+wrLe zu fr beim Stand der Technik und einem Ausführungsbeispiel der Erfindung.
Fig. 3A bis 3G zeigt ein Ausführungsbeispiel mit einer η-leitenden epitaktischen Schicht mit einem spezifischen Widerstand von 0.01 Ohm · cm von 5μπι Stärke, die auf einem η-leitenden Silicium-Halbleitersubstrat 20 gebildet wird. Das Substrat wird einer Oxidationsbehandlung in einer feuchten Sauerstoffatmosphäre bei 12000C während 30 Minuten ausgesetzt, so daß ein Siliciumdioxidfilm 21 von 600 nm Stärke entsteht. Dann wird der Siliciumdioxidfiim selektiv entfernt, so daß darin ein Fenster entsteht, das zur Bildung eines Basiskontaktbereiches und eines Basisbereiches verwendet wird. Durch das chemische Aufdampfverfahren werden ein Siliciumnitridfilm 22, ein Siliciumdioxidfilm 23, °in Siliciumnitridfilm 24 und ein Siliciumdioxidfilm 25 von 100 nm, 100 nm. 100 nm bzw. 400 nm Stärke gebiio^'t, wie in F i g. 3A dargestellt. Das Bezugszeichen 20 bezeichnet das Halbleitersubstrat mit der epi.aktischen Schient.
Die Siliciumnitndfilme 22 und 24 können beispielsweise dadurch gebildet werden, daß S1H4 und Ammonium bei einer Temperatur oberhalb 700'C zugeführt werden Die Siliciumdioxidfilme 23 und 25 können beispielsweise dadurch hergestellt werden, daß S1H4 und NO bei einer Temperatur oberhalb 700X zugeführt werden.
Anschließend wird, wie in Fig. 3B veranschaulicht, zur Bildung des Basiskontaktbereiches BC ein Fenster 26 gebildet. Ein Fotolack wird auf den obersten Siliciumdioxidfilm 25 aufgebfacht Und mit einer Struktur versehen. Dann wird der Siliciumdioxidfilm 25 mit Fluorwasserstoffsäure geätzt, wobei der strukturierte Fotolack als Ätzmaske dient. Danach wird dur Siliciumnitridfilm 24 ilurch Phosphorsäure geätzt, die auf eifie Temperatur von 120 bis 2ÖÖÖC erwärmt wird.
wobei der Siliciumdioxidfilm 24 als Maske verwendet wird Anschließend wird der Siliciumnitridfilm 23 mit Fluorwasserstoffsäure geätzt, wobei der Siliciumnitridfilm 24 als Maske verwendet wird, und weiterhin wird der Siliciumnitridfilm 22 mit der erwähnten erwärmten Phosphorsäure geätzt
Durch das so geformte Fenster 26 wird Bor in uas Halbleitersubstrat 20 eindiffundiert, so daß der Basiskontaktbereich BC mit einer Oberflächenverunreinigungskonzentration von mehr als 1 bis 5 · 1020 Atomen/cm3 und mit einer Tiefe von etwa 1 μπι gebildet wird.
Anschließend an die Bildung des Basiskontaktbereichs BC wird eine Seitenätzung des Siliciumdioxidfilmes 23 gemäß F i g. 3C durchgeführt Der weggeätzte Teil des Siliciumdioxidfilmes 23 wird so gewählt, daß die Breite des restlichen Siliciumdio'ddfilmes 23a die Breite des herzustellenden Emitterbereiches aufweist Bei diesem Seitenätzprozeß wird der oberste Siliciumdioxid-
2» film 24 entfernt Da der Silicr-ndioxidfilm 21 durch thermische Oxidation gebildet is» ist die Geschwindigkeit, mit der der Siliciumdioxidhlm 21 durch die Fluorwasserstoffsäure geätzt wird, etwa 1/2 bis 1/3 so groß wie die der Siliciumdioxidfilme 23 und 15. die nach
2i dem chemischen Aufdampfverfahren gebildet sind. Bei diesem Seitenätzprozeß wird der Siliciumdioxidfüm 21 nur wenig geätzt.
Nach dem Seitenät.'.en des Siliciumdioxidfilmes 21 werden die Siliciumnitridfilme 22 und 24 mit erwärmter
in Phosphorsäure geätzt. Dabei dienen die Siliciumdioxidfilme 23 und 23a als Maske, so daß, selbst wenn der darüberliegende Siliciumnitridfilm 24 weggeätzt ist, das Siliciumnitrid 22a auf demjenigen Bereich verbleibt, der schließlich vom Emi»terbereich eingenommen wird. So
J > entsteht der in F i g. 3D dargestellte Aufbau.
Danach werden die Siliciumdioxidfilme 23 und 23a durch Verwendung von Fluorwasserstoffsäure weggeätzt, und es wird eine Verunreinigung °indiff'ind>ert, so daß ein Widerstandsbereich 27 gemäß F i g. 3E entsteht.
Die Oberflächenverunreinigungskonzentration des Widerstandsbereiches 27 wird zu 1 bis 2 · 10|Q Atomen/cm' gewählt, seine Tiefe tu etwa 500 nm. Weiter wird während der Diffusionsbeh8ndlunb' ein Siliciumdioxidfilm 28 von etwa 400 nm Stärke gebiluet.
4> Anschließend werden die Siliciuinnitridfiime 22 und 22a unter Verwendung von erwärmter Phosphorsäure entfernt, und es wird so ein Fenster 29 gebildet, wie in Fig. 3F veranschaulicht. Durch das Fenster 29 werden Verunreinigungen zur Bildung eines Basisbereiches B
Vi und eines Emitterbereiches F. eindiffundiert. Der Basisbereich S wird so gebildet, daß er eine Tiefe Xj von 100 nm und eine Verunreinigungskonzentration von 1 bi< 2 ■ 10H Atomen/cm! aufweist. Durch die Diffusions behandlung wird ein Siliciumdioxidfilm von 50 nm
*m Stärke im Fen.";r 29 gebildet. Dieser Siliciumdioxidfilm wird entfernt und dann wird eine Emitterverunreinigung durch das Fenster 29 eindiffundiert. Auch in diesem Falle entsteht ein Siliciumdioxidfilm, der selektiv in den Bereichen ent: jrnt wird, die über dem Emitterbereich F und dem Basiskontaktbereich BC liegen, wodurch Fenster gebildet werden. Dann werden ein? Basiselektrode 30 und eine Emitterelektrode ίί gebildet, wie in F ig.3G dargestellt
Es ist auch möglich, folgendermaßen zu verfahren.
Nachdem der üasisbefeich B geformt ist, wird der Siliciumdioxidfilm, der im zur Bildung der Basis B verwendeten Fenster entständen ist, entfernt oder das Fenster 29 wird wieder eebildet. Silan und Arsenwasser-
stoff werden miteinander bei 700° C zur Reaktion gebracht, so daß eine polykristalline Siliciumschicht über der ganzen Fläche des Fensters entsteht. Die polykristalline Siliciumschicht wird im Muster der Emitterelektrode strukturiert, und das Substrat wird einer Wärmebehandlung von bis zu etwa 1000° C unterworfen, um Arsen einzudiffundieren, wodurch der Emitterbereich E gebildet wird. Wenn der Siliciumdioxidfilm 28 um die im Fenster 29 gebildete polykristalline Siliciumschicht herum entfernt wird, ehe diess Wärmebehandlung durchgeführt wird, findet keine abnormale Diffusion statt, so daß ein flacher Basisbereich erhalten werden kann.
Da der Abstand α zwischen dem Basiskontaktbereich BCund dem Emitterbereich £in Abhängigkeit von der Stärke der Seitenätzung in dem in Fig.3G dargestellten Prozeßstadium bestimmt werden kann, kann der Abstand α leicht reduziert werden und dementsprechend wird auch der Basisbannwidersiand n>b herabgesetzt. Weiter kann die Breite des Emitterbereiches E durch die Stärke der Seitenätzung bestimmt werden, so daß es auch leicht ist, einen Emitterbereich mit einer Breite von weniger als 1 μπι zu bilden. Aufgrund des Seitenätzprozesses ist es möglich, ein sehr feines Muster zu formen, verglichen mit dem, das mit einem Fotoätzverfahren erzielbar ist, und, selbst wenn der Basisbereich B flach ausgebildet wird, ist es hierdurch möglich, den Basisbahnwiderstand r«,· auf geringe Werte zu reduzieren.
Fig.4A bis 4E zeigt ein weiteres Ausführungsbeispiel. Zunächst wird ein Siliciumdioxidfilm 21 über einem Halbleitersubstrat 20 ausgebildet und darin ein Fenster gebildet, durch das eine Verunreinigung in das Halbleitersubstrat 20 diffundiert wird, um einen Basisbereich B zu bilden, wie in F ί g. 4A dargestellt. Ein dünner Siliciumdioxidfilm. der während dieses Diffusionsprozesses entsteht, wird entfernt
Dann werden, wie bereits in Verbindung mit F i g. 3A beschrieben, ein Siliciumnitridfilm 22, ein Siliciumdioxidfilm 23. ein Siliciumnitridfilm 24 und ein Siliciumdioxidfilm 25 nach dem chemischen Aufdampfverfahren über der ganzen Oberfläche des Substrates gebildet. Dann werden diese Filme selektiv entfernt, so daß darin ein Fenster 26 entsteht, durch das eine Verunreinigung in das Halbleitersubstrat 20 eindiffundiert wird, um einen Basiskontaktbereich BC zu schaffen, wobei der in F ι g. 4B dargestellte Aufbau entsteht Ein Siliciumdioxidfilm wird im Fenster 26 während des erwähnten Diffusionsprozesses gebildet, dieser ist der Einfachheit halber aber nicht dargestellt
Danach wird, «ie bereits in Verbindung mit Fig^C beschrieben, eine Seitenätzung des Siliciumdioxidfilmes 23 durchgeführt, um den in Fig.AC dargestellten Aufbau zu erhalten. Bei diesem Seitenätzprozeß wird der im Fenster 26 gebildete Siliciumdioxidfilm fast weggeätzt.
Anschließend wird unter Verwendung von erwärmter Phosphorsäure der Siliciumnitridfilm 24 vollständig entfernt Der Siliciumnitridfilm 22 wird durch die Siliciumdioxidfilme 23 und 23a maskiert und nur im freiliegenden Bereich weggeätzt Dann werden unter Verwendung von Fluorwasserstoffsäure die Siliciumdioxidfilme 23 und 23a entfernt Danach wird eine Thermoxidation durchgeführt, wodurch ein Sificiumdioxidfilm 28 in dem Bereich gebildet wird, der nicht mit dem Siliciumnitridfilm 22a bedeckt ist, wie in Fig.4D dargestellt
Anschließend wird der Silidumnit.idfilm 22a entfernt Um ein Fenster zu bilden, durch das eine Gasdiffusion oder eine Diffusion unter Verwendung von polykristallinem Silicium als Diffusionsquelle durchgeführt wird, wodurch ein Emitterbereich E gebildet wird. Dann werden eine Basiselektrode 30 und eine Emitterelektrode 31 gebildet, wie in F i g. 4E dargestellt.
Siliciumdioxid ist für das Seitenätzen geeigneter als Siliciumnitrid. Da der Siliciumdioxidfilm nicht direkt auf dem Halbleitersubstrat 20, sondern auf dem SiliciumnU
ίο tridfilm 22 der Seilenätzung unterworfen wird, wird die Oberfläche des Halbleitersubstrat 20 in diesem Bereich nicht aufgerauht, selbst wenn das Ausmaß der Seitenälzung des Siliciumdioxidfilmes beträchtlich ist.
F i g. 5A bis 5G zeigt ein weiteres Ausführungsbeispiel. Ein Siliciumdioxidfilm 71 von etwa 600 ntn Dicke wird durch thermische Oxidation auf einem Halbleitersubstrat 70 gebildet, auf dem eine etwa 5 μπι starke η-leitende epitaktische Schicht ausgebildet ist. Der Siiicjiumuiujuunim 7i wird selektiv durch Fuiuäi^en entfernt, um darin ein Fenster zu bilden, das groß genug ist, um einen Basiskontaktbereich und einen Basisbereich herzustellen. Dann werden ein Siliciumnitridfilm 72, ein Siliciumdioxidfilm 73, ein Siliciumnitridfilm 74 und ein Siliciumdioxidfilm 75 durch das chemische Aufdampfverfahren mit einer Dicke von 100 nm, 100 nm, 100 nm bzw. 400 nm gebildet, so daß der Aufbau gemäß F i g. 5A entsteht, der dem in F i g. 3A dargestellten eniipricht
Danach wird ein Fenster 76 zur Bildung eines Basiskontaktbereiches durch Ätzen in der gleichen Weise gebildet, wie in Verbindung mit Fig. 3B beschrieben. Die Breite L\ der Siliciumdioxidfilme 73 und 75 und der Siliciumnitridfilme 72 und 74. die vom Fenster 76 umgeben sind, beträgt etwa 3 μΐη. Dann wird Bor durch das Fenster 76 in das Halbleitersubstrat 70 eindiffundiert, um darin einen Basiskontaktbereich BC zu bilden, der eine Oberflächenverunreinigungskonzentration von 1 · 1020 Atomen/cm3 und eine Tiefe von etwa 1 μίτι hat Es wurde festgestellt, daß durch diesen
■to Diffusionsprozeß die Verunreinigung auch in Querrichtung diffundiert, wobei die Diffusionslänge Lj in Querrichtung etwa 1 μπι beträgt, und daß die Verunreinigungskonzentration in einer Entfernung von etwa 4 μπι in horizontaler Richtung etwa 1 · 10'" Atome/cm3 beträgt
Anschließend wird der Siliciumdioxidfilm 73 einer Seitenätzung gemäß F i g. 5C unterworfen. Das Ausmaß der Seitenätzung des Siliciumdioxidfilmes 73 kann entsprechend dem gewünschten Abstand zwischen dem
so Emitterbereich und dem Basiskontaktbereich oder der Breite des Emitterbereiches gewählt werden. Es ist notwendig, daß der Basiskontaktbereich BC an den Emitterbereich an einem solchen Teil angrenzt, wo die Verunreinigungskonzentration 1 · 1019 Atome/cm3 beträgt Daher beträgt die Seitenätzung vorzugsweise etwa 500 bis 700 nm.
Durch die Seitenätzung wird der Siliciumdioxidfilm 75 vollständig weggeätzt Der Siliciumdioxidfilm 71, der durch thermische Oxidation gebildet ist. wird nur wenig
fco angeätzt weil seine Ätzgeschwindigkeit durch Fluorwasserstoffsäure nur 1/2 bis 1/3 derjenigen der Siliciumdioxidfilme 73 und 75 beträgt die nach dem chemischen Aufdampfverfahren gebildet sind.
Dann werden die Siliciumnitridfilme 72 und 74 mit erwärmter Phosphorsäure geätzt Dabei dient der Siliciumdioxidfilm 73a als Maske. Es entsteht so der in F i g. 5D dargestellte Aufbau.
Danach wird der Siliciumdioxidfilm 73 und 73a mit
Fluorwasserstoffsäure weggeätzt und es wird ein Siliciumdioxidfilm 71a durch thermische Oxidation auf dem Bäsiskontaktbefeich BC gebildet, wie in Fig. 5E dargestellt.
Anschließend wird der Siliciümnitfidfilrri 72 und 72a durch Ätzen entfernt, wodurch ein Fenster 77 entsteht, wie in Fig.6F dargestellt, durch das eine Verunreinigung irV Jas Halbleitersubstrat 70 eindiffundiert wird, um darin einen Basisbereich B und einen Emitterbereich E zu bilden. Wenn dabei das Vakuumkapselverfahren, das Ionenimplantationsverfahren oder das thermische Zer^ setzungsverfahren unter Verwendung von Diboran benützt wird, wird im Fenster 77 kein Siliciumdioxidfilm gebildet, so daß es nicht notwendig ist, nach diesem Diffusionsprozeß das Fenster 77 neu zu formen. Weiter kann die Verunreinigungsdiffusion für den Emitterbe* reich ebenfalls dadurch durchgeführt werden, daß eine polykristalline Schicht, die die Verunreinigung enthält, h wird.
thermische Oxidation hergestellt ist.
Ein Transistor (A), der nach einem bekannten Verfahren hergestellt wurde, und ein Transistor (B), der nach dem Verfahren des Ausführungsbeispiels gemäß Fig.3A bis 3G hergestellt wurde, wobei deren Emitterbereiche £die gleiche Breite haben, haben die folgenden Betriebsdaten:
io
15 - Μ V)
K00 (10 μ A)
Cte-
27 ί2 5 Ω GIIz
4,8 GHz 5,7 PF
3,4 PF 3,5 V
4,8 V 5,5
Kapazität der Verarmungsschicht zwischen Emitter und Basis.
Als nächstes werden eine Basiselektrode 78 und eine Emitterelektrode 79 gemäß F i g. 5G geformt.
Wie oben beschrieben, ist es möglich, durch Bildung des Emitterbereiches E im flachen Basisbereich B und durch Herabsetzung des Abstandes zwischen dem Emitterbereich E und dem Basiskontaktbereich BC einen Transistor herzustellen, der einen niedrigen Basisbahnwiderstand r«,- und damit eine hohe Transitfrequenz /rhat.
Die Bildung des ersten Siliciumnitridfilms 72 direkt auf dem Halbleitersubstrat 70 kann einen schlechten Einflu"/ auf den Transistor haben. Um das zu vermeiden, ist es möglich, den Siliciumnitridfilm 72 auf einem Siliciumdioxidfilm von etwa 50 nm zu bilden, der durch Der reelle Teil hu der Kleinsignal-Eingangsimpedanz wird wie folgt ausgedrückt:
wobei ωτ=2πίτ ist und Le die Induktivität einer Emitterleilung ist. In Fig.6 zeigt die Kurve a für ein bekanntes Verfahren und die Kurve b für das neue Verfahren den Zusammenhang zwischen der Kleinsignal-Eingangsimpedanz Λπ und der Transitfrequenz fjs Wie sich aus der obigen Tabelle und aus F i g. 6 ergibt, wird durch das heue Verfahren der Basisbahriwiderstand/fcÄ'deutlich herabgesetzt und die Gütezahl FM bei hohen Frequenzen erhöht.
Hierzu 7 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Verfahren zum Herstellen eines Transistors, bei dem auf einem Halbleitersubstrat nacheinander eine erste Schicht aus Siliciumnitrid und eine zweite Schicht aus Siliciumdioxid gebildet werden, bei dem die erste und die zweite Schicht gemäß einem vorgegebenen gleichen Muster unter Bildung eines ersten Fensters selektiv entfernt werden, wobei das ιυ verbleibende Muster aus der ersten und der zweiten Schicht breiter als ein herzustellender Emitterbereich ist, bei dem dann eine Seitenätzung einer der Schichten durchgeführt wird, bei dem ferner um die um das Maß der Seitenätzung verkleinerte erste > Schicht herum, deren Breite der Breite des herzustellenden Emitterbereichs entspricht, auf dem Halbleitersubstrat eine weitere Siliciumdioxidschicht gebildet wird und bei dem in der weiteren Siliciumdloxidschicht durch Entfernen der um das ^vioß der Seitenstzun** verkleinerten ersten Schicht ein zweites Fenster gebildet v/ird, das der Herstellung des Emitterbereichs dient, dadurch gekennzeichnet, daß die erste Schicht (22; 72), die zweite Schicht (23; 73) und eine darüberliegende 2ϊ dritte Schicht (24; 74), die aus Siliciumnitrid besteht, auf einem von einer Maskierungsschicht (21; 71) umgebenen Bereich der Oberfläche des Halbleitersubstrats aufgebracht werden, daß die dritte Schicht (24; 74) zur Bildung des ersten Fensters im gleichen Jo Umfang v.'e die erste und die zweite Schicht selektiv entfernt wird, daß durch das erste Fenster (26; 76) hindurch Dotierstotfe zur Herstellung emes Basiskontaktbereiches (BL) hl das Halbleitersubstrat (20; 70) eingebracht werden, daß erschließend die zweite » Schicht (23; 73) der Seitenätzung unterzogen wird, bis die Breite der um das Maß der Seitenätzung verkleinerten zweiten Schicht (23a; 73a) der Breite des herzustellenden Emitterbereiches (E) entspricht, daß daraufhin die erste Schicht (22; 72) mit der verkleinerten zweiten Schicht (23a; 73a) als Maske selektiv entfernt wird, bis die Breite des verbleibenden Teils der ersten Schicht (22a; 72a) der Breite der um das Maß der Seitenätzung verkleinerten zweiten Schicht (23a; 73a) entspricht, und daß anschließend auf der Oberfläche des Halbleitersubstrats (20; 70) zwischen der Maskierungsschicht (21; 71) und dem verbliebenen Teil der ersten Schicht (22a; 72) die weitere Siliciumdioxidschicht (28; 71 abgebildet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Herstellung der verkleinerten ersten Schicht (22a) in das hierdurch vergrößerte erste Fenster (26) ein sich an den Basiskontaktbereich (BC) anschließender, den Basisbahnwiderstand beeinflussender Widerstandsbereich (27) eindiffundiert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß durch das zweite Fenster (29; 77) in der weiteren Siliciumdioxidschicht (28; 7\a) vor der Herstellung des Emitterbereichs (E) Dotierstoffe zur Herstellung eines Basisbereichs (B) in das Halbleitersubstrat (20; 70) eindiffundiert werden.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die dritte Schicht (24; 74) zur Herstellung des ersten Fensters (26) geätzt wird, wobei als Maske eine Schicht (25; 75) verwendet wird, die aus demselben Material wie die zweite Schicht (23; 73) besteht.
DE2462644A 1973-05-16 1974-05-16 Verfahren zur Herstellung eines Transistors Expired DE2462644C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5443473A JPS5426151B2 (de) 1973-05-16 1973-05-16
JP5840473A JPS5642143B2 (de) 1973-05-24 1973-05-24

Publications (1)

Publication Number Publication Date
DE2462644C2 true DE2462644C2 (de) 1982-03-04

Family

ID=26395192

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2423846A Expired DE2423846C2 (de) 1973-05-16 1974-05-16 Verfahren zur Herstellung eines Transistors
DE2462644A Expired DE2462644C2 (de) 1973-05-16 1974-05-16 Verfahren zur Herstellung eines Transistors

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE2423846A Expired DE2423846C2 (de) 1973-05-16 1974-05-16 Verfahren zur Herstellung eines Transistors

Country Status (3)

Country Link
US (1) US3940288A (de)
DE (2) DE2423846C2 (de)
NL (1) NL7406609A (de)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4016587A (en) * 1974-12-03 1977-04-05 International Business Machines Corporation Raised source and drain IGFET device and method
GB1545208A (en) * 1975-09-27 1979-05-02 Plessey Co Ltd Electrical solid state devices
US4026733A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for defining polycrystalline silicon patterns
US4026740A (en) * 1975-10-29 1977-05-31 Intel Corporation Process for fabricating narrow polycrystalline silicon members
US3997367A (en) * 1975-11-20 1976-12-14 Bell Telephone Laboratories, Incorporated Method for making transistors
US4142926A (en) * 1977-02-24 1979-03-06 Intel Corporation Self-aligning double polycrystalline silicon etching process
JPS54128683A (en) * 1978-03-27 1979-10-05 Ibm Method of fabricating emitterrbase matching bipolar transistor
US4148133A (en) * 1978-05-08 1979-04-10 Sperry Rand Corporation Polysilicon mask for etching thick insulator
JPS55138877A (en) * 1979-04-17 1980-10-30 Seiko Instr & Electronics Ltd Method of fabricating semiconductor device
FR2454698A1 (fr) * 1979-04-20 1980-11-14 Radiotechnique Compelec Procede de realisation de circuits integres a l'aide d'un masque multicouche et dispositifs obtenus par ce procede
JPS55153377A (en) * 1979-05-18 1980-11-29 Matsushita Electronics Corp Production of semiconductor device
EP0030147B1 (de) * 1979-11-29 1983-05-11 Kabushiki Kaisha Toshiba Verfahren zur Herstellung einer integrierten Halbleiter-Schaltung
US4329186A (en) * 1979-12-20 1982-05-11 Ibm Corporation Simultaneously forming fully implanted DMOS together with enhancement and depletion mode MOSFET devices
WO1981001911A1 (en) * 1979-12-28 1981-07-09 Ibm Method for achieving ideal impurity base profile in a transistor
US4309812A (en) * 1980-03-03 1982-01-12 International Business Machines Corporation Process for fabricating improved bipolar transistor utilizing selective etching
US4318751A (en) * 1980-03-13 1982-03-09 International Business Machines Corporation Self-aligned process for providing an improved high performance bipolar transistor
JPS56135975A (en) * 1980-03-27 1981-10-23 Seiko Instr & Electronics Ltd Manufacture of semiconductor device
JPS56146246A (en) * 1980-04-14 1981-11-13 Toshiba Corp Manufacture of semiconductor integrated circuit
US4347654A (en) * 1980-06-18 1982-09-07 National Semiconductor Corporation Method of fabricating a high-frequency bipolar transistor structure utilizing permeation-etching
JPS5758356A (en) * 1980-09-26 1982-04-08 Toshiba Corp Manufacture of semiconductor device
US4625391A (en) * 1981-06-23 1986-12-02 Tokyo Shibaura Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
US4572765A (en) * 1983-05-02 1986-02-25 Fairchild Camera & Instrument Corporation Method of fabricating integrated circuit structures using replica patterning
GB8507624D0 (en) * 1985-03-23 1985-05-01 Standard Telephones Cables Ltd Semiconductor devices
JPS63107167A (ja) * 1986-10-24 1988-05-12 Oki Electric Ind Co Ltd 半導体集積回路装置の製造方法
US4803175A (en) * 1987-09-14 1989-02-07 Motorola Inc. Method of fabricating a bipolar semiconductor device with silicide contacts
US5227321A (en) * 1990-07-05 1993-07-13 Micron Technology, Inc. Method for forming MOS transistors
US5164340A (en) * 1991-06-24 1992-11-17 Sgs-Thomson Microelectronics, Inc Structure and method for contacts in cmos devices
JPH10233392A (ja) * 1997-02-20 1998-09-02 Mitsubishi Electric Corp 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3502517A (en) * 1965-12-13 1970-03-24 Siemens Ag Method of indiffusing doping material from a gaseous phase,into a semiconductor crystal
FR2064138A1 (en) * 1969-10-04 1971-07-16 Soc Gen Semiconduttori Spa Semiconductor devices by etching
DE2131558A1 (de) * 1970-09-30 1972-04-06 Rca Corp Verfahren zum Herstellen von Halbleiterbauteilen
US3719535A (en) * 1970-12-21 1973-03-06 Motorola Inc Hyperfine geometry devices and method for their fabrication

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH442534A (de) * 1966-07-08 1967-08-31 Transistor Ag Verfahren zur Herstellung eines Halbleiterelementes
GB1153496A (en) * 1966-07-25 1969-05-29 Associated Semiconductor Mft Improvements in and relating to Semiconductor Devices.
GB1332932A (en) * 1970-01-15 1973-10-10 Mullard Ltd Methods of manufacturing a semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3502517A (en) * 1965-12-13 1970-03-24 Siemens Ag Method of indiffusing doping material from a gaseous phase,into a semiconductor crystal
FR2064138A1 (en) * 1969-10-04 1971-07-16 Soc Gen Semiconduttori Spa Semiconductor devices by etching
DE2131558A1 (de) * 1970-09-30 1972-04-06 Rca Corp Verfahren zum Herstellen von Halbleiterbauteilen
US3719535A (en) * 1970-12-21 1973-03-06 Motorola Inc Hyperfine geometry devices and method for their fabrication

Also Published As

Publication number Publication date
US3940288A (en) 1976-02-24
DE2423846C2 (de) 1982-05-27
DE2423846A1 (de) 1974-11-28
NL7406609A (de) 1974-11-19

Similar Documents

Publication Publication Date Title
DE2462644C2 (de) Verfahren zur Herstellung eines Transistors
DE3587617T2 (de) Verfahren zur herstellung von bipolaren halbleiteranordnungen.
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE69031447T2 (de) Verfahren zur Herstellung von MIS-Halbleiterbauelementen
DE2729171C2 (de) Verfahren zur Herstellung einer integrierten Schaltung
DE2745857C2 (de)
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE2618445C2 (de) Verfahren zum Herstellen eines bipolaren Transistors
DE1764401C3 (de) Feldeffekttransistor mit isolierter Steuerelektrode und Verfahren zu seiner Herstellung
DE2928923C2 (de)
DE3000847A1 (de) Verfahren zur ausbildung dotierter zonen in einem substrat
CH615781A5 (de)
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2951504C2 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor
DE2517690B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE68917434T2 (de) Halbleiteranordnung mit veminderter parasitischer Kapazität und Verfahren zu ihrer Herstellung.
DE1789024A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2103468B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2348199A1 (de) Verfahren zur herstellung von mis-anordnungen
DE2752335C3 (de) Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal
DE2148431C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung

Legal Events

Date Code Title Description
OI Miscellaneous see part 1
OD Request for examination
AC Divided out of

Ref country code: DE

Ref document number: 2423846

Format of ref document f/p: P

D2 Grant after examination
8328 Change in the person/name/address of the agent

Free format text: REINLAENDER, C., DIPL.-ING. DR.-ING., PAT.-ANW., 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee