[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE1464921B2 - Verfahren zum herstellen einer halbleiteranordnung - Google Patents

Verfahren zum herstellen einer halbleiteranordnung

Info

Publication number
DE1464921B2
DE1464921B2 DE19641464921 DE1464921A DE1464921B2 DE 1464921 B2 DE1464921 B2 DE 1464921B2 DE 19641464921 DE19641464921 DE 19641464921 DE 1464921 A DE1464921 A DE 1464921A DE 1464921 B2 DE1464921 B2 DE 1464921B2
Authority
DE
Germany
Prior art keywords
oxide layer
semiconductor surface
oxide
window
new
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19641464921
Other languages
English (en)
Other versions
DE1464921A1 (de
Inventor
Matami Dr Ing Yokohama Kawamura Toyosaku Dipl Ing Kanagawa Hayashi Tsuneo Dipl Ing Tokio Yasufuku, (Japan)
Original Assignee
Fujitsu Ltd , Kawasaki, Kanagawa (Japan)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd , Kawasaki, Kanagawa (Japan) filed Critical Fujitsu Ltd , Kawasaki, Kanagawa (Japan)
Publication of DE1464921A1 publication Critical patent/DE1464921A1/de
Publication of DE1464921B2 publication Critical patent/DE1464921B2/de
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G9/00—Compounds of zinc
    • C01G9/02—Oxides; Hydroxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/043—Dual dielectric
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/102—Mask alignment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/116—Oxidation, differential
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/118—Oxide films
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/91—Controlling charging state at semiconductor-insulator interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleiteranordnung durch Eindiffundieren von Dotierungsstoffen in einen Siliciumkristall, bei dem die Halbleiteroberfläche mit einer maskierenden Schicht aus Siliciumdioxid versehen, in dieser Schicht mindestens ein zur Halbleiteroberfläche durchgehendes Fenster erzeugt und durch das Fenster zur Erzeugung eines pn-Übergangs ein Dotierungsstoff eindiffundiert wird, bei dem weiterhin am Ort des vom ersten Diffusionsprozeß herrührenden Diffusionsfensters ein neues Diffusionsfenster für einen zweiten Diffusionsvorgang durch partielles Entfernen des dabei entstandenen Oxids erzeugt wird.
Bei aus den USA.-Patentschriften 3 025 589 und 3 089 793 bekannten Verfahren werden Transistoren unter Erzeugung mindestens eines pn-Übergangs durch Diffusion hergestellt und dabei die Halbleiteroberfläche mit einer Oxidschicht versehen. In diese Oxidschicht wird dann ein zur Halbleiteroberfläche durchgehendes Diffusionsfenster eingeätzt und durch dieses ein solcher Dotierungsstoff aus der Gasphase eindiffundiert, daß die Oxidschicht die von ihr bedeckte Halbleiteroberfläche gegen diesen Dotierungsstoff maskiert. Findet dabei das in der USA.-Patentschrift 3 025 589 beschriebene Verfahren Anwendung, so wird zur Erzeugung eines ersten Diffusionsfensters und zur Erzeugung eines zweiten äquilokalen Diffusionsfensters die Oxidschicht an der betreffenden Stelle regeneriert. Bei diesem Diffusionsverfahren verbleibt die bei der Diffusion verwendete maskierende Oxidschicht zum Schütze der pn-Übergänge auf der Halbleiteroberfläche.
Die vom Diffusionsprozeß herrührende Oxidschicht enthält jedoch eine große Menge an Dotierungsstoff, die das Entstehen von elektrisch unstabilen Oberflächenniveaus und damit beträchtliche Verluste mit sich bringt. Außerdem besteht die Möglichkeit, daß im Laufe der Zeit aus der Oxidschicht weiterer Dotierungsstoff in das Silicium eindiffundiert und eine Veränderung der Dotierung bewirkt. Diese Änderung hat für pn-Übergänge häufig den gleichen Effekt wie die bekannten Channels und deshalb weitere elektrische Verluste zur Folge. Es ist Aufgabe der Erfindung, diese Nachteile zu vermeiden.
Gemäß der Erfindung werden diese Nachteile dadurch vermieden, daß nach dem letzten Diffusionsprozeß die an der Halbleiteroberfläche vorhandene Oxidschicht vollständig entfernt und durch eine neue Oxidschicht ersetzt wird.
Durch die Erfindung wird die Oberfläche des schließlich erhaltenen Halbleiterbauelements mit einer elektrisch merklich stabileren und zugleich chemisch hochwertigeren Oxidschicht versehen, als sie bei den in konventioneller Weise hergestellten planaren Halbleiterbauelementen vorliegt. Dies gilt insbesondere für den Fall, bei dem die neue Oxidschicht bei einer niedrigeren Temperatur erzeugt wurde, als sie vorher beim Eindiffundieren der Dotierungsstoffe angewendet wurde. Die Stabilisierungsfähigkeit und die Vermeidung von Channeleffekten der sekundären Oxidschicht wird durch Beigabe geringer Mengen an Dotierungsstoff zu der für die Herstellung verwendeten oxydierenden Atmosphäre erzielt, wobei man dafür sorgt, daß dieser Dotierungsstoff nicht zu tief eindringt. Diese Maßnahme ist vor allem bei der Herstellung sogenannter doppeldiffundierter pnp-Transistoren oder bei diffundierten η + p-Dioden zweckmäßig. Beispielsweise wird man bei der Herstellung eines pnp-Transistors nach Erzeugung des Emitters und Entfernung der primären Oxidschicht die neue Oxydation in akzeptorhaltiger Atmosphäre vornehmen. An Hand von Ausführungsbeispielen und der F i g. 1 bis 3 soll die Erfindung näher erläutert werden.
In Fig. 1 sind die einzelnen zur Herstellung einer mit Phosphor dotierten Diode erforderlichen Schritte dargestellt. Auf einem Siliciumkristall 1 wird eine
ίο Oxidschicht 2 von einer Stärke von 5000 bis 10 000 A erzeugt (F i g. 1 a). Dies geschieht, indem der Siliciumkristall 1 in Wasserdampf auf etwa 1200° C erhitzt wird. Dann wird entsprechend Fig. Ib die dabei entstandene Oxidschicht 2 an der Stelle wieder von der Halbleiteroberfläche entfernt, an der der Dotierungsstoff zur Erzeugung der anderen Zone der Diode einzudiffundieren ist. Dies geschieht beispielsweise durch Ätzen mit Flußsäure. Nun wird Boroxiddampf bei etwa 12000C zur Einwirkung gebracht, so
so daß eine p-leitende Schicht 3 (F i g. 1 c) entsteht. Gleichzeitig wird am Ort des vorherigen Fensters eine neue Oxidschicht 2' gebildet. So weit entspricht das beschriebene Verfahren dem Stand der Technik. Gemäß der Erfindung wird jedoch nun die vorhandene Oxidschicht, wie aus Fig. Id ersichtlich, vollständig entfernt. Dies kann mit Flußsäure geschehen, die mit Ammoniumionen gepuffert ist. Anschließend wird, wie in F i g. Ie gezeigt, eine neue Oxidschicht 4 an der Halbleiteroberfläche erzeugt. Zu diesem Zweck wird Wasserdampf bei etwa 1100° C für die Dauer von etwa 30 Minuten zur Einwirkung gebracht. Infolge des Unterschiedes der Dotierungskonzentration an der zu oxydierenden Siliciumoberfläche ist die Entstehungsgeschwindigkeit des Oxids lokal unterschiedlich, so daß die schließlich erhaltene Oxidschicht, wie aus F i g. 1 e ersichtlich, von unterschiedlicher Dicke ist. Unter den genannten Oxydationsbedingungen wird die Stärke der dickeren Stellen etwa 6800 A, die der dünneren Stellen etwa 4800 A sein. Diese Unterschiede der Dicke in der Oxidschicht machen sich in Unterschieden der an ihnen auftretenden Interferenzfarben bemerkbar. Dies kann für die weitere Fertigung als Indikator ausgenutzt werden.
Der Oxidfilm 4 wird, wie in F i g. 1 f dargestellt, schließlich lokal mit Flußsäure weggeätzt, um eine Aluminiumelektrode 5 zur Kontaktierung der Zone 3 anbringen zu können. Die Zone 1 wird in üblicher Weise kontaktiert.
An Hand der Fig. 2 wird die Herstellung eines mit Phosphor dotierten npn-Transistors erläutert. Hier wird zunächst die gesamte Oberfläche eines η-leitenden scheibenförmigen Siliciumkristalls bei etwa 1200° C durch Einwirkung von Wasserdampf oxydiert. Eine Oxidschicht 2 mit einer Stärke von etwa 5000 bis 10 000 A entsteht. Dann wird in dieser Oxidschicht ein Diffusionsfenster durch Ätzen mit Flußsäure hergestellt. In die freigelegte Oberfläche des Siliciumkristalls 1 wird eine Boroxid enthaltende Atmosphäre bei etwa 1200° C zur Einwirkung gebracht und durch Eindiffundieren von Bor eine p-leitende Basiszone 3 gebildet. Diesen Vorgängen entspricht F i g. 2 a. Dann wird, wie in F i g. 2 a noch gezeigt ist, das durch die Einwirkung des Boroxids an der Diffusionsstelle neu entstandene Siliciumdioxid 2' zur Erzeugung eines Diffusionsfensters für den Emitter lokal wieder entfernt. Dann wird, wie aus F i g. 2 b ersichtlich, eine η-leitende Emitterzone 6 durch Ein-
diffundieren von Phosphor bei etwa 1100° C erzeugt.
Entsprechend der Lehre der Erfindung wird nun, wie an Hand von Fig. 2c gezeigt ist, das an der Halbleiteroberfläche vorhandene Oxid mittels Ammoniumionen enthaltender Flußsäure vollständig abgeätzt und eine neue Oxidschicht 4 durch Oxydation der Halbleiteroberfläche mittels Wasserdampf bei etwa 1050° C erzeugt. Auch hier wird, wie in F i g. 2 d gezeigt, die Stärke der Oxidschicht unterschiedlich. Schließlich wird ein Teil des neuen Oxids oberhalb der Basiszone 3 und ein hiervon getrennter Teil oberhalb der Emitterzone 6 mittels Flußsäure entfernt und eine Emitterelektrode 8 und eine Basiselektrode? aufgebracht (Fig. 2 e).
Als letztes Beispiel wird die Herstellung eines pnp-Transistors unter Anwendung der Erfindung dargestellt (vgl. hierzu die Fig. 3). Wie in Fig. 3a gezeigt ist, wird auf einem Siliciumkristall 1 vom p-Typ eine Oxidschicht 2 mit einer Stärke von etwa 5000 bis 10 000 A durch Einwirkung von Wasserdampf bei etwa 1200° C erzeugt. Dann wird die Oxidschicht 2 lokal entfernt und Phosphor bei etwa 1200° C in die freigelegte Halbleiteroberfläche eindiffundiert. Es entsteht eine η-leitende Basiszone 3 und gleichzeitig eine neue Oxidschicht 2' am Ort des Diffusionsfensters (Fig. 3b).
Entsprechend F i g. 3 c wird dann die Oxidschicht 2' teilweise wieder von der darunterliegenden Halbleiteroberfläche entfernt, wozu wiederum eine Ammoniumionen enthaltende Flußsäurelösung verwendet wird. Dann wird durch das neu entstandene Diffusionsfenster Bor bei etwa 1500° C in bereits beschriebener Weise eindiffundiert, so daß eine Emitterzone 6 entsteht (Fig. 3c). Schließlich wird, wie in Fig. 3d gezeigt ist, das Oxid entfernt und entsprechend der Lehre der Erfindung eine neue Oxidschicht 4 aufgebracht. Dies kann geschehen, indem man durch das mit Boroxid beladene, aus Quarz bestehende Behandlungsgefäß einen wasserdampfhaltigen Sauerstoffstrom bei etwa 1050° C strömen läßt. Auf diese Weise enthält das auf den Halbleiter einwirkende oxydierende Gas das Element Bor, welches in geringer Menge auch in das sich an der Oberfläche des Halbleiterkristalls 1 neu bildende Oxid 4 einbaut. Schließlich wird, wie in F i g. 3 f dargestellt, eine Emitter- und eine Basiselektrode 8 und 7 unter lokaler Entfernung der Oxidschicht 4 zur Vervollständigung des pnp-Transistors aufgebracht.

Claims (6)

Patentansprüche:
1. Verfahren zum Herstellen einer Halbleiteranordnung durch Eindiffundieren von Dotierungsstoffen in einen Siliciumkristall, bei dem die Halbleiteroberfläche mit einer maskierenden Schicht aus Siliciumdioxid versehen ist, in dieser Schicht mindestens ein zur Halbleiteroberfläche durchgehendes Fenster erzeugt und durch das Fenster zur Erzeugung eines pn-Übergangs ein Dotierungsstoff eindiffundiert wird, bei dem weiterhin am Ort des vom ersten Diffusionsprozeß herriihrenden Diffusionsfensters ein neues Diffusionsfenster für einen zweiten Diffusionsvorgang durch partielles Entfernen des dabei entstandenen Oxids erzeugt wird, dadurch gekennzeichnet, daß nach dem letzten Diffusionsprozeß die an der Halbleiteroberfläche vorhandene Oxidschicht vollständig entfernt und durch eine neue Oxidschicht ersetzt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß dem Trägergas unmittelbar vor oder während der Entstehung der neuen Oxidschicht eine kleine Menge an Dotierungsstoff zugegeben wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die neue Oxidschicht bei einer Temperatur unterhalb der vorher angewandten Diffusionstemperaturen erzeugt wird.
4. Verfahren zum Herstellen einer Diode nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Oberfläche des Siliciumkristalls von einem Leitungstyp bei etwa 1200° C durch Einwirkung von Wasserstoff oxydiert und dabei eine Oxidschicht von etwa 5000 bis 10 000 A Stärke hergestellt wird, daß dann die Oxidschicht lokal von der Halbleiteroberfläche wieder entfernt und in die freigelegte Stelle der Halbleiteroberfläche elementares Bor durch Einwirkung von Boroxid bei etwa 1200° C eindiffundiert wird, daß schließlich das gesamte Oxid mittels Ammoniumionen enthaltender Flußsäure vollständig entfernt und eine neue Oxidschicht durch etwa einhalbstündige Einwirkung von Wasserdampf bei etwa 11000C auf die Halbleiteroberfläche am Ort des vorher entfernten Oxids erzeugt wird.
5. Verfahren zum Herstellen eines npn-Transistors nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Oberfläche eines η-leitenden Siliciumkristalls bei etwa 1200° C mittels Wasserdampf oxydiert und dabei eine Oxidschicht von etwa 5000 bis 10 000 A Stärke erzeugt wird, daß dann das zur Bildung einer Basiszone erforderliche Fenster mittels Flußsäure geätzt wird, daß dann durch dieses Fenster elementares Bor durch Einwirkung von Boroxid bei etwa 12000C in die Halbleiteroberfläche unter Entstehung einer p-leitenden Basiszone eindiffundiert wird, daß dann in der sich an der Diffusionsstelle neu gebildeten Oxidschicht ein neues kleineres Diffusionsfenster erzeugt und in die freigelegte Halbleiteroberfläche Phosphor unter Entstehung einer Emitterzone eindiffundiert wird und daß schließlich das gesamte Oxid von der Halbleiteroberfläche entfernt und durch neues Oxid ersetzt wird.
6. Verfahren zum Herstellen eines pnp-Transistors nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Oberfläche eines p-leitenden Siliciumkristalls mit einer Oxidschicht von etwa 5000 bis 10 000 A Stärke durch Oxydation mit Wasserdampf bei etwa 1200° C versehen wird, daß dann nach Erzeugung des für die Basiszone notwendigen Diffusionsfensters Phosphor bei etwa 1200° C in die freigelegte Halbleiteroberfläche eindiffundiert und eine n-leitende Basiszone erzeugt wird, daß dann in der innerhalb des Fensters neu entstandenen Oxidschicht ein neues kleineres Fenster erzeugt und durch dieses Boroxid auf die Halbleiteroberfläche zum Einwirken gebracht und eine Emitterzone erzeugt wird und daß schließlich das an der Halbleiteroberfläche vorhandene Oxid restlos durch neues Oxid ersetzt wird.
Hierzu 1 Blatt Zeichnungen
DE19641464921 1963-10-03 1964-09-30 Verfahren zum herstellen einer halbleiteranordnung Pending DE1464921B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5330063 1963-10-03

Publications (2)

Publication Number Publication Date
DE1464921A1 DE1464921A1 (de) 1969-04-30
DE1464921B2 true DE1464921B2 (de) 1971-10-07

Family

ID=12938858

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19641464921 Pending DE1464921B2 (de) 1963-10-03 1964-09-30 Verfahren zum herstellen einer halbleiteranordnung

Country Status (3)

Country Link
US (1) US3398029A (de)
DE (1) DE1464921B2 (de)
GB (1) GB1086856A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1439739B2 (de) * 1964-11-06 1973-11-08 Telefunken Patentverwertungsgesellschaft Mbh, 7900 Ulm Verfahren zum Herstellen einer Halbleiteranordnung
NL6609002A (de) * 1966-06-29 1968-01-02
US3932239A (en) * 1970-10-27 1976-01-13 Cogar Corporation Semiconductor diffusion process
GB1388926A (en) * 1972-03-04 1975-03-26 Ferranti Ltd Manufacture of silicon semiconductor devices
US4151010A (en) * 1978-06-30 1979-04-24 International Business Machines Corporation Forming adjacent impurity regions in a semiconductor by oxide masking
US4209350A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming diffusions having narrow dimensions utilizing reactive ion etching

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1287009C2 (de) * 1957-08-07 1975-01-09 Western Electric Co. Inc., New York, N.Y. (V.St.A.) Verfahren zur herstellung von halbleiterkoerpern
US2873222A (en) * 1957-11-07 1959-02-10 Bell Telephone Labor Inc Vapor-solid diffusion of semiconductive material
US3156593A (en) * 1961-11-17 1964-11-10 Bell Telephone Labor Inc Fabrication of semiconductor devices
US3303069A (en) * 1963-02-04 1967-02-07 Hitachi Ltd Method of manufacturing semiconductor devices
US3255056A (en) * 1963-05-20 1966-06-07 Rca Corp Method of forming semiconductor junction

Also Published As

Publication number Publication date
GB1086856A (en) 1967-10-11
US3398029A (en) 1968-08-20
DE1464921A1 (de) 1969-04-30

Similar Documents

Publication Publication Date Title
DE2823967C2 (de)
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2449012C2 (de) Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen
DE2615754C2 (de)
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2265257C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE2124764A1 (de) Verfahren zur Herstellung einer Halb leiteranordnung
DE2643016A1 (de) Verfahren zur herstellung eines integrierten halbleiterkreises
DE1018558B (de) Verfahren zur Herstellung von Richtleitern, Transistoren u. dgl. aus einem Halbleiter
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
EP0028786B1 (de) Ionenimplantationsverfahren
DE3039009C2 (de) Sperrschicht-Feldeffekttransistor
DE2510951C3 (de) Verfahren zur Herstellung einer monolithisch integrierten Halbleiterschaltung
DE1644025A1 (de) Halbleiter-Anordnung mit diffundierten Zonenuebergaengen
DE2540901A1 (de) Verfahren zur herstellung eines halbleiterbauelements hoher leistung
DE2008319A1 (de) Verfahren zum Herstellen eines pnp Silicium Transistors
DE2504273C3 (de) Verfahren zum Herstellen eines Transistors
DE1544327C3 (de)
DE1539851C3 (de) Verfahren zur Herstellung einer Mehrzahl von innerhalb eines Halbleiterkörpers angeordneten Kapazitätsdioden
DE1816084C3 (de) Verfahren zum Herstellen eines aus Silicium bestehenden Halbleiterbauelements
DE69026587T2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE1276215C2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes mit mindestens einem p-n-UEbergang
DE1564865C3 (de) Verfahren zur Herstellung eines Transistors
DE2006994A1 (de) Verfahren zum Dotieren eines Siliciumkristalls durch Eindiffundieren von Bor bzw. Phosphor aus einer auf der Siliciumoberfläche erzeugten, den Dotierungsstoff abgebenden oxydischen Schicht

Legal Events

Date Code Title Description
SH Request for examination between 03.10.1968 and 22.04.1971