[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE1564865C3 - Verfahren zur Herstellung eines Transistors - Google Patents

Verfahren zur Herstellung eines Transistors

Info

Publication number
DE1564865C3
DE1564865C3 DE19661564865 DE1564865A DE1564865C3 DE 1564865 C3 DE1564865 C3 DE 1564865C3 DE 19661564865 DE19661564865 DE 19661564865 DE 1564865 A DE1564865 A DE 1564865A DE 1564865 C3 DE1564865 C3 DE 1564865C3
Authority
DE
Germany
Prior art keywords
diffusion
layer
zone
base
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19661564865
Other languages
English (en)
Other versions
DE1564865B2 (de
DE1564865A1 (de
Inventor
Richard Dipl.-Phys. Dr. 7101 Schwaigern Epple
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1564865A1 publication Critical patent/DE1564865A1/de
Publication of DE1564865B2 publication Critical patent/DE1564865B2/de
Application granted granted Critical
Publication of DE1564865C3 publication Critical patent/DE1564865C3/de
Expired legal-status Critical Current

Links

Description

55
Die Erfindung betrifft ein Verfahren zur Herstellung eines Transistors, bei dem auf der einen Oberflächenseite eines Halbleiterkörpers vom Leitungstyp der Kollektorzone auf den späteren Oberflächenbereich der Emitterzone sowie auf einen daran angrenzenden Oberflächenbereich eine Schicht mit einem Störstellenmaterial aufgebracht wird, welches im Halbleiterkörper die Basiszone erzeugt und bei dem die Basiszone nach dem Einbringen der Emitterzone im äußeren Bereich kontaktiert wird. Ein solches Verfahren ist aus der GB-PS 10 13 985 bekannt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung von Planartransistoren mit einem niederohmigen Anschlußbereich für die Basiszone anzugeben. Zur Lösung dieser Aufgabe wird bei einem Verfahren der eingangs erwähnten Art nach der Erfindung vorgeschlagen, daß das Störstellenmaterial zum Erzeugen der Basiszone in den Halbleiterkörper zunächst bis zu einer Tiefe eindiffundiert wird, die geringer ist als die Dicke der Basiszone, daß nach dieser Diffusion von dieser Schicht der auf dem späteren Oberflächenbereich der Emitterzone befindliche Teil entfernt und anschließend durch eine erneute Diffusion die Basiszone mit einem äußeren Bereich hergestellt wird, der niederohmiger ist als ihr mittlerer Bereich. Durch den niederohmigen Basisanschluß erhalten die Transistoren einen niederen Basiswiderstand.
Die auf den Halbleiterkörper aufgebrachte Schicht kann aus dem Störstellenmaterial für die Basiszone selbst bestehen oder dieses enthalten. Es empfiehlt sich, auf die Störstellenschicht sowie auf die Halbleiteroberfläche vor der ersten Diffusion eine diffusionshemmende Schicht aufzubringen. Nach der ersten Diffusion werden dann die den späteren Oberflächenbereich der Emitterzone bedeckenden Teile der diffusionshemmenden Schicht sowie der darunter befindlichen Schicht entfernt. Vor der zweiten Diffusion kann auch wieder eine diffusionshemmende Schicht auf den freigelegten ; Teil der Halbleiteroberfläche aufgebracht werden, die ' im Anschluß an die Basisdiffusion zur Herstellung eines Emitter-Diffusionsfensters wieder entfernt wird. Als ' diffusionshemmende Schicht eignet sich beispielsweise eine Oxydschicht, die z. B. aus Siliziumdioxyd besteht.
Die Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert.
Zur Herstellung eines npn-Transistors wird nach der F i g. 1 auf die Oberfläche eines n-Ieitenden Halbleiterkörpers 1 vom Leitungstyp der Kollektorzohe .durch eine Metallmaske eine aus Bor bestehende Dotierstoffschicht 2 aufgedampft. Durch einen nachfolgenden Prozeß werden unter Verwendung von Silon der Halbleiterkörper 1 sowie die auf ihm befindliche Dotierstoffschicht 2 mit einer Siliziumdioxydschicht 3 bedeckt. Anschließend erfolgt die erste Diffusion zur Herstellung der Basiszone vom p-Leitungstyp, die sogenannte Vordiffusion, bei der die endgültige Basisweite jedoch noch nicht erreicht wird. Bei dieser Vordiffusion wird das Halbleitersystem für kurze Zeit auf eine Temperatur von z. B. 11000C erhitzt, wobei Bor aus der Dotierstoffschicht 2 in den Halbleiterkörper eindiffundiert. Dabei kommt es zur Ausbildung einer aus Borglas bestehenden Schicht 4.
Nach der Vordiffusion werden Teile der Siliziumdioxydschicht 3 sowie der Dotierstoffschicht 2 entfernt, und zwar diejenigen Teile, die denjenigen Bereich der Halbleiteroberfläche bedecken, an den später die Emitterzone grenzt. Dabei entsteht nach F i g. 2 ein Fenster 5 in der Siliziumdioxydschicht und der Dotierstoffschicht. Um eine Diffusion des Bors aus dem Halbleiterkörper bei der zweiten Diffusion zu verhindern, wird beispielsweise durch eine thermische Oxydation oder durch eine Gasentladungsoxydation eine weitere Siliziumdioxydschicht 6 hergestellt, die die Halbleiteroberfläche im Bereich des Fensters 5 sowie die ursprüngliche Siliziumdioxydschicht 3 bedeckt. Mit der Herstellung der Siliziumdioxydschicht 6 durch thermische Oxydation ist wegen der dazu erforderlichen Temperaturbehandlung eine Diffusion, die zweite Basisdiffusion, verbunden, bei der die endgültige Basisweite (Dicke der Basiszone) eingestellt wird. Bei der zweiten Basisdiffusion kommt es in der Basiszone in deren au-
ßerem Bereich unter dem noch verbliebenen Teil der Dotierstoffschicht wegen der dort herrschenden höheren Borkonzentration zu einer stärkeren Diffusion als im mittleren Bereich der Basiszone, über dem die Dotierstoffschicht vor der zweiten Diffusion entfernt worden ist. Wie die F i g. 2 zeigt, führt dies zu einer Basiszone 7 mit einem weniger tiefen und weniger stark dotierten mittleren Bereich (eigentliche Basiszone) und einem tieferen und stärker dotierten äußeren Bereich, der die eigentliche Basiszone niederohmig mit dem Basisanschluß verbindet. Eine zu starke Dotierung der gesamten Basiszone ist deshalb nicht möglich, weil dadurch der Emissionswirkungsgrad des Transistors beeinträchtigt werden würde.
Nach der Basisdiffusion wird schließlich noch die Emitterzone hergestellt. Zu diesem Zweck wird nach F i g. 3 in der auf der Halbleiteroberfläche befindlichen Oxydschicht ein Emitterdiffusionsfenster 8 hergestellt und in diesem durch Verdampfen von P3N5 beispielsweise eine aus Phosphor bestehende Schicht 9 niedergeschlagen, die sich auch auf die Oxydschicht erstreckt. Eine solche Phosphorschicht eignet sich beispielsweise auch zur Herstellung einer Basiszone vom n-Leitungstyp. Nach dem Aufbringen einer Siliziumdioxydschicht 10 auf die aus Phosphor bestehende Schicht 9 wird nach F i g. 4 Phosphor aus der Phosphorschicht in die Basiszone zur Herstellung der Emitterzone 11 vom n-Leitungstyp eindiffundiert. Zur Kontaktierung der Emitter- und Basiszone werden schließlich noch Kontaktierungsfenster 12, 13 in die Oxydschicht geätzt, in die ein zum Kontaktieren geeignetes Metall, beispielsweise durch Aufdampfen, eingebracht wird. Bei der Herstellung der Kontaktierungsfenster ist auch die Phosphorschicht sowie die auf ihr befindliche Oxydschicht entfernt worden.
Der niederohmige Basisanschlußbereich hat den Vorteil, daß der Basiskontakt 14 bei dem Planartransistor der F i g. 4 nicht so nahe wie bei den bekannten Planartransistoren an den Emitterkontakt 15 herangebracht werden muß. Die Emitterdiffusion kann natürlich auch durch die bei Planartransistoren übliche Diffusion aus der Gasphase hergestellt werden.
Während sich die F i g. 1 bis 4 mit der Herstellung eines Planartransistors mit npn-Schichtenfolge befassen, soll an Hand der F i g. 5 bis 7 noch kurz die Herstellung eines Planartransistors mit pnp-Schichtenfolge erläutert werden.
Zur Herstellung eines pnp-Transistors wird nach der F i g. 5 auf die Oberfläche eines p-leitenden Halbleiterkörpers 1 vom Leitungstyp der Kollektorzone eine aus Phosphor bestehende Dotierstoffschicht 2 aufgebracht. Im Anschluß daran werden der Halbleiterkörper 1 sowie die Dotierstoffschicht 2 mit einer Siliziumdioxydschicht 3 bedeckt. Anschließend erfolgt aus der Dotierstoffschicht 2 eine Diffusion zur Herstellung der Schicht 4 vom Leitungstyp der Basiszone. Danach wird wieder ein Teil der Dotierstoffschicht 2 entfernt und der freigelegte Bereich der Halbleiteroberfläche nach F i g. 6 mit einer Siliziumdioxydschicht 6 bedeckt. Die Basiszone 7 wird in einem zweiten thermischen Prozeß durch Diffusion hergestellt. Zur Herstellung der Emitterzone wird nach F i g. 7 in der Siliziumdioxydschicht 6 ein Emitterdiffusionsfenster 8 hergestellt, in das eine aus Bor bestehende Schicht 9 eingebracht wird, die vor der Emitterdiffusion mit einer Siliziumdioxydschicht 10 bedeckt wird. Die Fertigstellung des pnp-Transistors erfolgt analog der F i g. 4, die an Stelle eines pnp-Transistors lediglich einen npn-Transistor zum Gegenstand hat.
Hierzu 3 Blatt Zeichnungen

Claims (7)

Patentansprüche:
1. Verfahren zur Herstellung eines Transistors, bei dem auf der einen Oberflächenseite eines Halbleiterkörpers vom Leitungstyp der Kollektorzone auf den späteren Oberflächenbereich der Emitterzone sowie auf einen daran angrenzenden Oberflächenbereich eine Schicht mit einem Störstellenmaterial aufgebracht wird, welches im Halbleiterkörper die Basiszone erzeugt und bei dem die Basiszone nach dem Einbringen der Emitterzone im äußeren Bereich kontaktiert wird, dadurch gekennzeichnet, daß das Störstellenmaterial zum Erzeugen der Basiszone in den Halbleiterkörper zunächst bis zu einer Tiefe eindiffundiert wird, die geringer ist als die Dicke der Basiszone, daß nach dieser Diffusion von dieser Schicht der auf dem späteren Oberflächenbereich der Emitterzone befindliche Teil entfernt und anschließend durch eine erneute Diffusion die Basiszone mit einem äußeren Bereich hergestellt wird, der niederohmiger ist als ihr mittlerer Bereich.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß auf die Schicht mit dem Störstellenmaterial sowie auf die Halbleiteroberfläche vor der ersten Diffusion eine diffusionshemmende Schicht aufgebracht wird, und daß nach der ersten Diffusion auch die den späteren Oberflächenbereich der Emitterzone bedeckenden Teile der diffusionshemmenden Schicht entfernt werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß vor der zweiten Diffusion eine diffusionshemmende Schicht auf den freigelegten Teil der Halbleiteroberfläche aufgebracht wird, die im Anschluß an die Basisdiffusion zur Herstellung eines Emitterdiffusionsfensters wieder entfernt wird.
4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß als diffusionshemmende Schicht eine Oxydschicht aufgebracht wird.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Herstellung einer Basiszone vom p-Leitungstyp eine Borschicht aufgebracht wird.
6. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß zur Herstellung einer Basiszone vom n-Leitungstyp eine Phosphorschicht aufgebracht wird.
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß die Phosphorschicht durch Verdampfen von P3N5 hergestellt wird.
DE19661564865 1966-06-29 1966-06-29 Verfahren zur Herstellung eines Transistors Expired DE1564865C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DET0031487 1966-06-29
DET0031487 1966-06-29

Publications (3)

Publication Number Publication Date
DE1564865A1 DE1564865A1 (de) 1969-10-16
DE1564865B2 DE1564865B2 (de) 1976-04-01
DE1564865C3 true DE1564865C3 (de) 1976-11-25

Family

ID=

Similar Documents

Publication Publication Date Title
DE2823967C2 (de)
DE2744059A1 (de) Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren
DE2618445A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE2951504C2 (de) Verfahren zum Herstellen einer integrierten Schaltungsanordnung mit einem einen inneren und einen äußeren Basisbereich aufweisenden bipolaren Transistor
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen
DE1293905B (de) Verfahren zum Herstellen eines npn-Galliumarsenid-Transistors
DE1444521A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3039009C2 (de) Sperrschicht-Feldeffekttransistor
DE2253830A1 (de) Integrierte halbleiteranordnung
DE1564865C3 (de) Verfahren zur Herstellung eines Transistors
DE3301479C2 (de) Verfahren zum Herstellen eines Halbleiterelementes
DE1813130A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Zenerdiode und durch dieses Verfahren hergestellte Halbleitervorrichtung
DE1644028A1 (de) Verfahren zum Eindiffundieren von Stoerstellen in einen begrenzten Bereich eines Halbleiterkoerpers
DE1564865B2 (de) Verfahren zur herstellung eines transistors
DE2027588A1 (de) Verfahren zur Herstellung von mit Phosphorsihkatglas passivierten Transistoren
DE1464921B2 (de) Verfahren zum herstellen einer halbleiteranordnung
DE2537327A1 (de) Halbleiterbauelement mit einem pn- uebergang gleichfoermiger stromdichteverteilung und verfahren zum herstellen eines solchen halbleiterbauelements
DE1803026B2 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2857837C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2431813C2 (de) Verfahren zur Bildung einer diffusionshemmenden, vergrabenen Schicht bei der Herstellung eines Halbleiterbauelements
DE2855768C3 (de) Monolithisch integrierte Schaltung
DE2951821A1 (de) Verbessertes verfahren zur herstellung von integrierten halbleitervorrichtungen und damit hergestelltes erzeugnis
DE1639355A1 (de) Verfahren zur Herstellung einer integrierten Halbleitervorrichtung und nach diesem Verfahren hergestellte integrierte Halbleitervorrichtung
DE1614884C3 (de) Verfahren zum Einstellen des Stromverstärkungsfaktors eines Transistors
DE1943300C3 (de) Monolithisch integrierte Halbleitervorrichtung