DE2857837C2 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents
Verfahren zur Herstellung einer HalbleitervorrichtungInfo
- Publication number
- DE2857837C2 DE2857837C2 DE19782857837 DE2857837A DE2857837C2 DE 2857837 C2 DE2857837 C2 DE 2857837C2 DE 19782857837 DE19782857837 DE 19782857837 DE 2857837 A DE2857837 A DE 2857837A DE 2857837 C2 DE2857837 C2 DE 2857837C2
- Authority
- DE
- Germany
- Prior art keywords
- zone
- phosphorus
- layer
- silicon
- conductive zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004065 semiconductor Substances 0.000 title claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 56
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 29
- 235000012239 silicon dioxide Nutrition 0.000 claims description 28
- 239000000377 silicon dioxide Substances 0.000 claims description 28
- 229910052698 phosphorus Inorganic materials 0.000 claims description 26
- 239000011574 phosphorus Substances 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 23
- 239000010703 silicon Substances 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 239000002585 base Substances 0.000 claims description 9
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 229910052783 alkali metal Inorganic materials 0.000 claims description 2
- 150000001340 alkali metals Chemical class 0.000 claims description 2
- 239000005360 phosphosilicate glass Substances 0.000 claims 2
- 239000007772 electrode material Substances 0.000 claims 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 150000003017 phosphorus Chemical class 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3215—Doping the layers
- H01L21/32155—Doping polycristalline - or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Description
Ausgehend von dem Verfahren zur Herstellung einer Halbleitervorrichtung der eingangs genannten Art wird
diese Aufgabe erfindungsgemäß dadurch gelöst daß nach der Ausbildung der p-leitenden Zone das
Siliziumsubstrat auf seiner einen Seite mit einem Siliziumdioxidfilm bedeckt wird, daß dann durch eine in
dem Siliziumdioxidfilm ausgebildete öffnung Phosphor auf der p-leitenden Zone abgelagert wird, daß dann auf
dem Siliziumdioxidfilm und der Öffnung die polykristalline Siliziumschicht ausgebildet wird, dann auf der
polykristallinen Siliziumschicht eine Siliziumdioxidschicht hergestellt wird, daß das so hergestellte Gebilde
dann 10 bis 15 min lang bei einer Temperatur von etwa 10000C einer Phosphoroxychloridatmosphäre ausgesetzt wird, um eine mit Phosphor dotierte Siliziumglasschicht auf der Oberfläche der Siliziumdioxidschicht zu
bilden, dann die mit Phosphor dotierte Siliziumglasschicht und die Siliziumäioxidscnicht nacheinander
abgetragen werden, das dabei erhaltene Gebilde hierauf 40 min lang auf 10000C erwärmt wird, um den in der
n-Ieitenden Schicht enthaltenen Phosphor weiter in die p-leitende Zone eindiffundieren zu lassen, und daß
schließlich die polykristalline Siliziumschicht außer im Bereich der öffnung, weggeätzt wird.
Im folgenden werden Ausführungsbeispiele der Erfindung unter Hinweis auf die Zeichnung näher
erläutert. Es zeigen
Fig. IA bis IE schematische Schnittansichten zur
Verdeutlichung des erfindungsgemäßen Verfahrens zur Herstellung einer Halbleitervorrichtung,
Fig.2A bis 2D den Fig. IA bis IE ähnelnde
Ansichten zur Verdeutlichung eines anderen Ausführungsbeispiels des erfindungsgemäßen Verfahrens,
Fig.3A bis 3E den Fig. IA bis IE ähnelnde
Darstellungen der Verfahrensschritte bei einem weiteren Ausführungsbeispiel der Erfindung.
Die F i g. 1A bis 1E sind Schemadarstellungen für die
Herstellung eines npn-Planartransistors. Zunächst wird durch Dampfdiffusion selektiv Bor in die eine Seite eines
n-Siliziumsubstrats 10 eindiffundiert um eine schutzringförmige p-Basiszone 11 mit einem flachen Mittelteil
11a auszubilden. Die eine Seite des Substrats 10 wird nach dem thermischen Oxidationsverfahren mit einem
Siliziumdioxid- bzw. Isolierfilm 12 bedeckt, worauf eine öffnung 12a ausgebildet wird, über welche ein Teil der
Oberseite des Mittelteils 11a der Basiszone ti (nach
außen hin) freiliegt. Danach wird aas so geformte Gebilde einer oxidierenden Atmosphäre aus Phosphoroxycblorid
bei 950" C ausgesetzt, so daß auf dem über
die Öffnung 12s freiliegenden Teil der Oberseite des
Mittelteils lla Phosphor abgelagert wird. Bei diesem
Ablagerungsvorgang dringt der Phosphor geringfügig in den Oberteil des Mittelteils 11a ein, so daß eine flache
n-Zone 13 mit hoher Fremdatomkonzentration und einer Tiefe von etwa 0,1 μΐη entsteht (vgl. F i g. t A). Eine
bei dieser Ablagerung auf der Oberfläche der n-Zone 13 gebildete Phosphorglasschicht kann mit verdünnter
Flußsäure abgetragen werden, um Schwierigkeiten bei den nachfolgenden Verfahrensschritten zu vermeiden.
Als nächstes wird durch Aufdampfen von Silizium bei 6500C eine polykristalline Siiiziumschicht 14, die nicht
zwangsläufig Fremdatome enthält, auf der Siliziumdioxidschicht
12 und der n-Zone 13 in einer Dicke von etwa 400 nm geformt (vgl. F i g. I B).
Anschließend wird durch Niedertemperatur-Aufdampfen von Silizium eine Siliziumdioxidschicht 15 mit
einer Dicke von etwa 500 nm auf der polykristallinen Siiiziumschicht 14 hergestellt Das so hergestellte
Gebilde wird hierauf 10-15 min lang bei einer
Temperatur von etwa 100O0C einer Phosphoroxychloridatmosphäre
ausgesetzt, um gemäß Fig. IC eine mit Phosphor dotierte Siliziumglasschicht 16 auf der
Oberfläche der Siliziumdioxidschicht 15 zu bilden. Da während der Bildung der Siliziumglasschicht 16 im
Bereich der Grenzfläche zwischen dem Siliziumsubstrat 10 und der Siliziumdioxidschicht 12 vorhandene
Alkalimetalle von der Siliziumglasschicht 16 absorbiert werden, wird dieser Formvorgang als Getterverfahren
bezeichnet
Danach werden die Siliziumglasschicht 16 und die Siliziumdioxidschicht 15 nacheinander durch Ätzen
abgetragen. Das dabei erhaltene Gebilde wird hierauf 40 min lang auf 1000"C erwärmt um Phosphor in die
n-Zone 13 einzudiffundieren und dabei gemäß F i g. 1D
eine n-Emitterzone 17 in der Basiszone 11 auszubilden.
Diese Phosphordiffusion erfolgt in der Weise, daß mehr Phosphor auch in die polykristalline Siiiziumschicht 14
eindiffundieren kann, weil der Diffusionskoeffizient des polykristallinen Siliziums wesentlich größer ist als
derjenige von Einkristall-Silizium..
Gemäß F i g. 1E wird sodann eine polykristalline
Siliziumelektrode 18 durch Wegätzen der polykristallinen Siiiziumschicht außer im Bereich auf der und um die
Emitterzone 17 herum, hergestellt. Da die auf diese Weise ausgebildete Emitterelektrode 18 ausreichend
mit Phosphor dotiert ist wird ihre Transistor-Durchschaltcharakteristik nicht beeinträchtigt und es besteht
keine Gefahr für ein Eindringen der Elektrode in die Emitterzone, wie dies beispielsweise bei der Ausbildung
einer Aluminiumelektrode der Fall ist. Bei dem auf diese Weise hergestellten npn-Transistor betragen der
Strom-Verstärkungsfaktor β = 100 und Vceo- ~ 25 V.
Im folgenden ist als Ausführungsbeispiel der Erfindung ein Verfahren zur Herstellung eines Feldeffekttransistors
beschrieben.
Dabei wird zunächst ein n-Siliziumsubstrat 20 vorbereitet in welchem durch selektives Eindiffundieren
von Bor eine inselförmige p-Zone 21 gebildet wird. Sodann wird die eine Seite des Substrats 20 durch
thermische Oxydation mit einer Siliziumdioxidschicht 22 bedeckt worauf Teile der Schicht 22 auf der p-Zone 21
und auf dem Substrat durch Ätzen unter Bildung von Öffnungen 22a und 22b abgetragen werden. Anschlie
ßend wird das Gebilde einer oxidierenden Atmosphäre aus Phospboroxyciilorid von 95QPC ausgesetzt, wobei
auf den betreffenden (unbedeckten) Abschnitten der p-Zone 21 und des Substrats 20 Phosphor ablagert und
dadurch gemäß Fig,2A in diesen Bereichen hochkonzentrierte
n-Zonen 23 gebildet werden.
Anschließend wird wie beim vorher beschriebenen Ausführungsbeispiel das auf der n-Zone 23 befindliche
Phosphorglas mit verdünnter Flußsäure entfernt, worauf gemäß Fig.2B eine polykristalline Siiiziumschicht
24 auf den n-Zonen 23 und der Siliziumdioxidschicht 22 ausgebildet wird. Weiterhin werden nacheinander
eine Siliziumdioxidschicht und eine phosphordotierte Siliziumglasschicht auf der polykristallinen Siliziumschicht
24 gebildet, einer Getterbehandlung unterworfen und dann durch Ätzen abgetragen. Das so
hergestellte Gebilde wird 40 min lang bei 10000C erwärmt, so daß der in der n-Zone 23 enthaltene
Phosphor unter Bildung von pn-0bergängen 25 flach in die p-Zone 21 und in das Substrat 20 und außerdem in
die polykristalline Siiiziumschicht 24 eindiffundiert
Sodann werden gemäß Fig.2C eir'; Gate-Elektrode
26 und eine Backgate-Elektrode 27 in der Weise gebildet daß durch selektives Ätzen die polykristalline
Siiiziumschicht 24 bis auf bestimmte Abschnitte abgetragen wird.
Sodann werden Abschnitte der Siliziumdioxidschicht 22 auf dem Inselbereich 21 zu beiden Seiten der
Gate-Elektrode 26 weggeätzt um öffnungen 22c und 22d für die Herstellung von Source- und Drain-Elektroden
vorzusehen (vgl. F i g. 2D). Danach werden Source- und Drain-Elektrode getrennt nach einem_ üblichen
Verfahren, z. B. Aufdampfen und selektives Ätzen von Aluminium, hergestellt so daß ein Sperrschicht-Feldeffekttransistor
erhalten wird.
Nachstehend ist ein weiteres Ausführungsbeispiel anhand von F i g. 3A bis 3E beschrieben.
Auf der einen Seite eines Einkristall-Siliziumsubstrats 30 vom n-Leitungstyp als Kollektor wird eine
p-Basiszone 31 ausgebildet Durch eine Öffnung in einer Siliziumdioxidschicht 33 hindurch wird durch Ionenimplantation
von Phosphor oder durch Wärmebehandlung in ei'ier oxidierenden Phosphoratmosphäre eine n-Zone
32 mit hoher Fremdatomkonzentration ausgebildet. Hierauf wird gemäß Fig.3A eine polykristalline
Siiiziumschicht 34 auf die n-Zone 32 und die Siliziumdioxidschicht 33 aufgedampft. Danach wird die
polykristalline Siiiziumschicht 34 durch Plasmaätzen teilweise abgetragen, um gemäß Fig.3B eine Emitterelektrode
35 zu bilden.
Anschließend wird auf der Emitterelektrode 35 und auf der Siliziumdioxidschicht 33 eine Siliziumdioxidschicht
36 vorgesehen, die daraufhin durch Wärmebehandlung- in einer Phosphoroxychloridatmosphäre zur
Erzielung eines Gettereffekts gemäß F i g. 3C mit einer phosphordotierten Siliziumglasschicht 37 belegt wird.
Nach dem Wegätzen der Getterschicht 37 wird das entstandene Gebilde 40 min lang auf etwa 1000° C
erwärmt um den Phosphor in der n-Zone 32 in den Basisbereich 31 eindiffundieren zu lassen und dabei
gemäß Fig.3D -'ine flache Emitterzone 38 vom n-Leittyp zu bilden.
Schließlich werden Abschnitte der Siliziumdioxidschichten 33,36 abgetragen und hierdurch teilweise die
Basiszone 31 und die Emitterelektrode 35 freigelegt von
denen Basis- und Emitterleitungen herausgeführt werden sollen (vgl. F ι g. 3E).
Obgleich bei den beschriebenen Ausführungsbeispie-
5 6
len die auf der η-Zone durch Ablagerung oder dem von Phosphor, etwa mit Arsen, dotiert werden.
Siliziumschicht nicht zwangsläufig mit einem Fremdatom dotiert ist, kann sie im voraus mit einem
n-Fremdatom mit kleinerem Diffusionskoeffizienten als
Widersland der polykristallinen Siliziumelektrode verringern.
Claims (1)
- Patentanspruch;Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem zunächst ein Siliziumsubstrat vorgesehen wird, das an seiner einen Seite mindestens eine p-leitende Zone mit einer nach außen freiliegenden Fläche aufweist, sodann in der freiliegenden Fläche der p-leitenden Zone durch Ablagerung eine Phosphor enthaltende n-leitende Zone ausgebildet wird, und schließlich in einem Diffusionsschritt die n-leitende Zone erwärmt wird, um den in dieser Zone enthaltenen Phosphor in die p-leitende Zone diffundieren zu lassen, wobei auf der η-leitenden Zone vor dem Erwärmen derselben eine polykristalline Siliziumschicht ausgebildet wird, dadurch gekennzeichnet, daß nach der Ausbildung der p-Ieitenden Zone (11) das Siliziumsubstrat (10) auf seiner einen Seite mit einem Siliziumdioxidfiim (12) bedeckt wird, daß dann durch eine in dem Siliziumdioxidfilm ausgebildete öffnung (12a,} Phosphor auf der p-leitenden Zone abgelagert wird, daß dann auf dem Siliziumdioxidfilm (12) und der öffnung die polykristalline Siliziumschicht (14) ausgebildet wird, dann auf der polykristallinen Siliziumschicht (14) eine Siliziumdioxidschicht (15) hergestellt wird, daß das so hergestellte Gebilde dann 10 bis 15 min lang bei einer Temperatur von etwa 10000C einer Phosphoroxychloridatmosphäre ausgesetzt wird, um eine mit Phosphor dotierte Siliziumglasschicht (16) auf der Oberfläche der Siliziumdioxidschicht (15) zu bilden, dann die mit Phosphor dotierte Siliziumglasschicht (16) und die Siliziumdioxidschicht (15) nacheinander abgetragen werden, das dabei erhaltene Gebilde hierauf 40 min lang auf 10000C erwärmt wird, um den in der n-Ieitenden Schicht (13) ec haltenen Phosphor weiter in die p-leitende Zone (11) eindiffundieren zu lassen, und daß schließlich die polykristalline Siliziumschicht (14), außer im Bereich der öffnung, weggeätzt wird. «0Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, bei dem zunächst ein Siliziumsubstrat vorgesehen wird, das an seiner einen Seite mindestens eine p-leitende Zone mit einer nach außen freiliegenden Fläche aufweist, sodann in der freiliegenden Fläche der p-leitenden Zone durch Ablagerung eine Phosphor enthaltende η-leitende Zone ausgebildet wird, und schließlich in einem Diffusionsschritt die η-leitende Zone erwärmt wird, um den in dieser Zone enthaltenen Phosphor in die p-leitende Zone diffundieren zu lassen, wobei auf der n-leitenden Zone vor dem Erwärmen derselben eine polykristalline Sifeiumschicht ausgebildet wird.Aus der Zeitschrift »Fujitsu Scientific & Technical Journal« Bande (1972), H.4 (Dez.), S. 147-148 ist bereits ein Verfahren zur Herstellung einer Halbleitervorrichtung bekannt, bei dem zunächst ein Siliziumsubstrat vorgesehen wird, das an seiner einen Seite mindestens eine p-leitende Zone mit einer nach außen freiliegenden Fläche aufweist, sodann in der freiliegenden Fläche der p-leitenden Zone durch Ablagerung eine Phosphor enthaltende η-leitende Zone ausgebildet wird, und schließlich in einem Diffusionsschritt die n-leitende Zone erwärmt wird, um den in dieser Zone enthaltenen505560Phosphor in die p-leitende Zone diffundieren zu lassen.Dieses bekannte Verfahren dient zur Herstellung von Mikrowellentransistoren nach der sogenannten DOPOS-Technologie. Diese Technologie eignet sich besonders für eine Emitter-Diffusion eines Mikrowellentransistors mit einer Basistiefe kleiner als 300 nm. Durch diese bekannte Technologie werden Emitter-Basiskurzschlüsse, verursacht durch Elektrodenmaterialien beseitigtAus der Zeitschrut »IBM Technical Disclosure Bulletin«, Band 18. (1975), Nr. 7, Seite 2183 ist ein Getter-Verfahren mit Phosphor-Diffusion bekannt Bei diesem bekannten Verfahren wird eine Phosphordiffusionsschicht ausgebildet Während einer POCb-Diffu-' sion wird eine Phosphorsilikatglasschicht (PSG) ausgebildet, die als Phosphorquelle wirktDie der Erfindung zugrunde liegende Aufgabe besteht darin, bei der Herstellung einer Halbleitervorrichtung gemäß dem eingangs ausgeführten Verfahren die im Bereich der Grenzfläche zwischen dem Siliziumsubstrat und der Siliziumdioxidschicht vorhandenen Alkalimetalle während des Herstellungsprozesses zu beseitigen.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12756677A JPS5461489A (en) | 1977-10-26 | 1977-10-26 | Manufacture for semiconductor device |
| JP13409677A JPS5467778A (en) | 1977-11-10 | 1977-11-10 | Production of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2857837C2 true DE2857837C2 (de) | 1983-07-14 |
Family
ID=26463497
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782857837 Expired DE2857837C2 (de) | 1977-10-26 | 1978-10-26 | Verfahren zur Herstellung einer Halbleitervorrichtung |
| DE19782846671 Expired DE2846671C2 (de) | 1977-10-26 | 1978-10-26 | Verfahren zur Herstellung einer Halbleitervorrichtung |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19782846671 Expired DE2846671C2 (de) | 1977-10-26 | 1978-10-26 | Verfahren zur Herstellung einer Halbleitervorrichtung |
Country Status (2)
| Country | Link |
|---|---|
| DE (2) | DE2857837C2 (de) |
| GB (1) | GB2009497B (de) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4234357A (en) * | 1979-07-16 | 1980-11-18 | Trw Inc. | Process for manufacturing emitters by diffusion from polysilicon |
| US4263066A (en) * | 1980-06-09 | 1981-04-21 | Varian Associates, Inc. | Process for concurrent formation of base diffusion and p+ profile from single source predeposition |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE966906C (de) * | 1953-04-09 | 1957-09-19 | Siemens Ag | Verfahren zur sperrfreien Kontaktierung von Flaechengleichrichtern oder -transistoren mit einem eine p-n-Schichtung aufweisenden Halbleitereinkristall |
| SE354544B (de) * | 1967-11-14 | 1973-03-12 | Sony Corp | |
| JPS4926747B1 (de) * | 1970-10-09 | 1974-07-11 | ||
| FR2270677B1 (de) * | 1974-02-20 | 1978-12-01 | Silec Semi Conducteurs |
-
1978
- 1978-10-26 DE DE19782857837 patent/DE2857837C2/de not_active Expired
- 1978-10-26 DE DE19782846671 patent/DE2846671C2/de not_active Expired
- 1978-10-26 GB GB7842009A patent/GB2009497B/en not_active Expired
Non-Patent Citations (2)
| Title |
|---|
| Fujitsu Scientific & Technical Journal 8 (1972), H. 4, S. 147-168 * |
| IBM Technical Disclosure Bulletin 18 (1975), Nr. 7, S. 2183 * |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2009497A (en) | 1979-06-13 |
| GB2009497B (en) | 1982-06-30 |
| DE2846671C2 (de) | 1982-09-09 |
| DE2846671A1 (de) | 1979-05-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3587231T2 (de) | Verfahren zum herstellen einer dmos-halbleiteranordnung. | |
| DE2916364C2 (de) | ||
| DE69031488T2 (de) | Halbleitervorrichtung mit einem lateralen Bipolartransistor und entsprechende Herstellungsverfahren | |
| DE68911715T2 (de) | Dünnfilm-Transistor zum Betrieb für hohe Spannungen und dessen Herstellungsverfahren. | |
| DE2928923C2 (de) | ||
| DE3202608C2 (de) | ||
| DE3222805A1 (de) | Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat | |
| DE2856147C2 (de) | Verfahren zum Herstellen einer Elektrode | |
| DE19605633A1 (de) | Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik | |
| DE2704626A1 (de) | Verfahren zur bildung einer verbindungszone in einem siliziumsubstrat bei der herstellung von n-kanal siliziumgate-bauelementen in integrierter mos-technologie | |
| DE1764155C3 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes aus einem Siliciumkörper | |
| DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE3223230A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE2235185A1 (de) | Monolithische integrierte schaltung | |
| DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
| DE2849373A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
| DE1764180B2 (de) | Verfahren zum einstellen der ladungstraeger lebensdauer in einer oertlich begrenzten zone eines halbleiterkoerpers | |
| DE2109352A1 (de) | Laterales Halbleiter Bauelement und Verfahren zur Herstellung | |
| DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
| DE69229927T2 (de) | Integrierte Struktur einer bipolaren Leistungsanordnung mit hoher Stromdichte und einer schnellen Diode und Verfahren zu ihrer Herstellung | |
| DE2752335C3 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
| DE2031831A1 (de) | Halbleiterdiode und Verfahren zu ihrer Herstellung | |
| DE2219696C3 (de) | Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung | |
| DE2857837C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AC | Divided out of |
Ref country code: DE Ref document number: 2846671 Format of ref document f/p: P |
|
| Q172 | Divided out of (supplement): |
Ref country code: DE Ref document number: 2846671 |
|
| 8128 | New person/name/address of the agent |
Representative=s name: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZ |
|
| AC | Divided out of |
Ref country code: DE Ref document number: 2846671 Format of ref document f/p: P |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP |
|
| 8339 | Ceased/non-payment of the annual fee |