[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE112016007295T5 - Elektronisches bauelementgehäuse - Google Patents

Elektronisches bauelementgehäuse Download PDF

Info

Publication number
DE112016007295T5
DE112016007295T5 DE112016007295.3T DE112016007295T DE112016007295T5 DE 112016007295 T5 DE112016007295 T5 DE 112016007295T5 DE 112016007295 T DE112016007295 T DE 112016007295T DE 112016007295 T5 DE112016007295 T5 DE 112016007295T5
Authority
DE
Germany
Prior art keywords
electronic component
electrically conductive
solder
electronic components
component package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112016007295.3T
Other languages
English (en)
Inventor
Juan E. Dominguez
Hyoung Il Kim
Mao Guo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of DE112016007295T5 publication Critical patent/DE112016007295T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/11444—Manufacturing methods by blanket deposition of the material of the bump connector in gaseous form
    • H01L2224/1145—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1416—Random layout, i.e. layout with no symmetry
    • H01L2224/14164—Random layout, i.e. layout with no symmetry covering only portions of the surface to be connected
    • H01L2224/14165—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/1623—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

Die Technologie eines elektronischen Bauelementgehäuses ist offenbart. Ein elektronisches Bauelementgehäuse kann ein Substrat umfassen. Das elektronische Bauelementgehäuse kann auch eine erste und zweite elektronische Komponente in einer gestapelten Konfiguration umfassen. Jede von der ersten und zweiten elektronischen Komponente kann einen elektrischen Zwischenverbindungsabschnitt umfassen, der in Richtung des Substrats freiliegt. Das elektronische Bauelementgehäuse kann ferner eine Formmasse umfassen, die die erste und zweite elektronische Komponente kapselt. Zusätzlich kann das elektronische Bauelementgehäuse eine elektrisch leitfähige Säule umfassen, die sich durch die Formmasse zwischen dem elektrischen Zwischenverbindungsabschnitt von zumindest einer von der ersten und zweiten elektronischen Komponente und dem Substrat erstreckt. Zugeordnete System und Verfahren sind auch offenbart.

Description

  • Technisches Gebiet
  • Hierin beschriebene Ausführungsbeispiele beziehen sich im Allgemeinen auf elektronische Bauelementgehäuse und insbesondere auf Zwischenverbindungskomponenten bei elektronischen Bauelementgehäusen.
  • Hintergrund
  • Ein Häusen (Packaging) einer integrierten Schaltung umfasst häufig zwei oder mehr elektronische Komponenten in einer gestapelten Konfiguration, die mit einem Gehäusesubstrat elektrisch gekoppelt sind. Diese Anordnung stellt eine Platzeinsparung bereit und wurde daher immer beliebter für Kleinformfaktor- (Small-Form-Faktor-) Anwendungen aufgrund der höheren Komponentendichte, die bei Vorrichtungen, z. B. Mobiltelefonen, Personaldigitalassistenten (PDA; Personal Digital Assistant) und Digitalkameras, bereitgestellt werden kann. Elektronische Komponenten in solchen Gehäusen sind typischerweise mit dem Substrat mit Drahtbondverbindungen elektrisch verbunden.
  • Figurenliste
  • Erfindungsmerkmale und -vorteile sind aus der folgenden detaillierten Beschreibung, in Verbindung mit den beiliegenden Zeichnungen, offensichtlich, die zusammen beispielhaft verschiedene erfindungsbezogene Ausführungsbeispiele darstellen; und wobei
    • 1 einen schematischen Querschnitt eines elektronischen Bauelementgehäuses gemäß einem Beispiel darstellt;
    • 2 einen schematischen Querschnitt eines elektronischen Bauelementgehäuses gemäß einem Beispiel darstellt;
    • 3 einen schematischen Querschnitt eines elektronischen Bauelementgehäuses gemäß einem Beispiel darstellt;
    • 4A-4E Aspekte eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses gemäß einem Beispiel darstellen;
    • 5A-5E Aspekte eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses gemäß einem Beispiel darstellen;
    • 6 Aspekte eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses gemäß einem Beispiel darstellt; und
    • 7 eine schematische Darstellung eines beispielhaften Rechensystems ist.
  • Es wird nun Bezug genommen auf die dargestellten exemplarischen Ausführungsbeispiele, und es wird hierin eine spezifische Sprache verwendet, um dieselben zu beschreiben. Gleichwohl versteht es sich, dass dadurch keine Einschränkung des Schutzbereichs oder spezifischer erfindungsbezogener Ausführungsbeispiele beabsichtigt ist.
  • Beschreibung von Ausführungsbeispielen
  • Bevor erfindungsbezogene Ausführungsbeispiele offenbart und beschrieben werden, versteht es sich, dass keine Einschränkung auf die hierin offenbarten, bestimmten Strukturen, Prozessschritte oder Materialien beabsichtigt ist, aber auch Entsprechungen derselben umfasst sind, wie sie ein Fachmann auf dem relevanten Gebiet erkennen würde. Es versteht sich auch, dass die hierin eingesetzte Terminologie nur verwendet wird zum Beschreiben von bestimmten Beispielen und nicht einschränkend sein soll. Die gleichen Bezugszeichen in unterschiedlichen Zeichnungen repräsentieren das gleiche Element. In Flussdiagrammen und Prozessen bereitgestellte Zahlen sind der Klarheit halber in veranschaulichenden Schritten und Operationen bereitgestellt und zeigen nicht zwingend eine bestimmte Reihenfolge oder Abfolge an. Sofern nicht anderweitig definiert besitzen alle hier benutzten technischen und wissenschaftlichen Begriffe die gleiche Bedeutung wie sie gewöhnlich von einem Durchschnittsfachmann auf dem Gebiet verstanden wird, zu dem die Offenbarung gehört.
  • Gemäß der Verwendung in dieser schriftlichen Beschreibung unterstützen die Singularformen „ein, eine“ und „der,die,das“ ausdrücklich die Pluralbezüge, sofern aus dem Kontext nicht eindeutig etwas anderes hervorgeht. Somit umfasst zum Beispiel die Bezugnahme auf „eine Schicht“ eine Mehrzahl solcher Schichten.
  • In dieser Anmeldung können „umfasst“, „umfassend“, „beinhaltend“ und „aufweisend“ und Ähnliches die Bedeutung haben, die ihnen im US-Patentgesetz zugeschrieben wird, und können bedeuten „weist auf“, „beinhaltet“ und Ähnliches, und werden im Allgemeinen als offene Begriffe interpretiert. Die Begriffe „bestehend aus“ oder „besteht aus“ sind geschlossene Begriffe und umfassen nur die Komponenten, Strukturen, Schritte oder Ähnliches, die in Verbindung mit solchen Begriffen eigens aufgeführt sind, sowie was dem US-Patentgesetz entspricht. „Bestehend im Wesentlichen aus“ oder „besteht im Wesentlichen aus“ besitzen die Bedeutung, die ihnen im Allgemeinen von dem US-Patentgesetz zugeschrieben wird. Insbesondere sind solche Begriffe geschlossene Begriffe, mit der Ausnahme, dass sie die Aufnahme von zusätzlichen Gegenständen, Materialien, Komponenten, Schritten oder Elementen erlauben, die die grundlegenden und neuartigen Charakteristika oder Funktion des Gegenstands/der Gegenstände, die in Verbindung mit denselben verwendet werden, nicht wesentlich beeinflussen. Zum Beispiele wären Spurenelemente, die in einer Zusammensetzung vorhanden sind, aber das Wesen und die Charakteristika der Zusammensetzung nicht beeinflussen, zulässig, wenn sie im Rahmen der „bestehend im Wesentlichen aus“-Sprache vorhanden sind, selbst wenn sie nicht ausdrücklich in einer Liste von Begriffen aufgeführt sind, die dieser Terminologie folgen. Bei Verwendung eines offenen Begriffs in der schriftlichen Beschreibung, z. B. „umfassend“ oder „beinhaltend“, versteht es sich, dass die „im Wesentlichen bestehend aus“-Sprache sowie die „bestehend aus-“Sprache direkt unterstützt werden, als ob dies ausdrücklich angegeben ist oder umgekehrt.
  • Die Begriffe „erste,r,s“, „zweite,r,s“, „dritte,r,s,“, „vierte,r,s“ und Ähnliches in der Beschreibung und in den Ansprüchen, falls überhaupt, werden verwenden zum Unterscheiden zwischen ähnlichen Elementen und nicht zwingend zum Beschreiben einer bestimmten Abfolge oder chronologischen Reihenfolge. Es versteht sich, dass die auf diese Weise verwendeten Begriffe unter entsprechenden Bedingungen austauschbar sind, derart, dass die hierin beschriebenen Ausführungsbeispiele zum Beispiel fähig sind zum Betrieb in anderen Abfolgen als denjenigen, die hierin dargestellt oder anderweitig beschrieben sind. Wenn ein Verfahren hierin als umfassend eine Reihe von Schritten beschrieben ist, ist die Reihenfolge dieser Schritte, wie hierin dargelegt, in ähnlicher Weise nicht zwingend die einzige Reihenfolge, in der solche Schritte ausgeführt werden können, und bestimmte der angegebenen Schritte können möglicherweise weggelassen werden und/oder bestimmte andere Schritte, die hierin nicht beschrieben sind, können zu dem Verfahren möglicherweise hinzugefügt werden.
  • Die Begriffe „links“, „rechts“, „vorne“, „hinten“, „oben“, „unten“, „über“, „unter“ und Ähnliches in der Beschreibung und in den Ansprüchen, wenn überhaupt, werden zu beschreibenden Zwecken und nicht zwingend zum Beschreiben von permanenten relativen Positionen verwendet. Es versteht sich, dass die auf diese Weise verwendeten Begriffe unter entsprechenden Bedingungen austauschbar sind, derart, dass die hierin beschriebenen Ausführungsbeispiele zum Beispiel fähig sind zum Betrieb in anderen Orientierungen als denjenigen, die hierin dargestellt oder anderweitig beschrieben sind.
  • Der Begriff „gekoppelt“ ist nach hiesiger Verwendung als direkt oder indirekt auf eine elektrische oder nicht-elektrische Weise verbunden definiert. Objekte, die hierin als „benachbart zu“ einander beschrieben sind, können in physischem Kontakt miteinander sein, in unmittelbarer Nähe zueinander oder in der gleichen allgemeinen Region oder Bereich wie das jeweils andere, wie es für den Kontext, in dem die Phrase verwendet wird, angemessen ist.
  • Nach hiesiger Verwendung bezieht sich der Begriff „im Wesentlichen“ auf den kompletten oder nahezu kompletten Umfang oder Ausmaß einer Aktion, Charakteristik, Eigenschaft, eines Zustands, einer Struktur, eines Gegenstands oder Ergebnisses. Zum Beispiel würde ein Objekt, das „im Wesentlichen“ umschlossen ist, bedeuten, dass das Objekt entweder komplett umschlossen oder nahezu komplett umschlossen ist. Der exakte zulässige Abweichungsgrad von der absoluten Vollständigkeit kann in einigen Fällen von dem spezifischen Kontext abhängen. Allerdings wird allgemein gesagt die nahezue Vollständigkeit so sein, dass sie das gleiche Gesamtergebnis hat, als ob absolute oder totale Vollständigkeit erreicht worden wäre. Die Verwendung von „im Wesentlichen“ ist gleichermaßen anwendbar bei Verwendung in einer negativen Bedeutung, um auf das komplette oder nahezu komplette Fehlen einer Aktion, Charakteristik, Eigenschaft, eines Zustands, einer Struktur, eines Gegenstands oder Ergebnisses Bezug zu nehmen. Zum Beispiel würden einer Zusammensetzung, die „im Wesentlichen frei von“ Partikeln ist, entweder Partikel komplett fehlen oder Partikel in dem Maß nahezu komplett fehlen, dass der Effekt der Gleiche wäre, als ob ihr Partikel komplett fehlten. Anders ausgedrückt, eine Zusammensetzung, die „im Wesentlichen frei von“ einer Zutat oder einem Element ist, kann einen solchen Gegenstand tatsächlich immer noch enthalten, solange es davon keinen messbaren Effekt gibt.
  • Nach hiesiger Verwendung wird der Begriff „ungefähr“ verwendet, um Flexibilität für einen Zahlenbereichsendpunkt bereitzustellen, indem vorgesehen ist, dass eine gegebene Zahl „etwas über“ oder „etwas unten“ dem Endpunkt sein kann.
  • Nach hiesiger Verwendung kann eine Mehrzahl von Gegenständen, strukturellen Elementen, Zusammensetzungselementen und/oder Materialien der Einfachheit halber in einer gemeinsamen Liste präsentiert werden. Allerdings sollten diese Listen dahin ausgelegt werden, dass jedes Mitglied der Liste individuell als ein separates und eindeutiges Mitglied identifiziert wird. Somit sollte kein individuelles Mitglied einer solchen Liste, ausschließlich aufgrund seiner Präsentation in einer gemeinsamen Gruppe ohne Hinweise auf das Gegenteil, als ein faktisches Pendant zu einem anderen Mitglied der gleichen Liste ausgelegt werden.
  • Konzentrationen, Mengen, Größen und andere Zahlenangaben können hierin in einem Bereichsformat ausgedrückt oder präsentiert sein. Es versteht sich, dass ein solches Bereichsformat nur der Einfachheit und Kürze halber verwendet wird und somit flexibel zu interpretieren ist, um nicht nur die ausdrücklich als die Grenzen des Bereichs wiedergegebenen Zahlenwerte zu umfassen, sondern um auch alle individuellen Zahlenwerte oder Teilbereiche zu umfassen, die innerhalb dieses Bereichs umfasst sind, als ob jeder Zahlenwert und Teilbereich ausdrücklich wiedergegeben ist. Zur Veranschaulichung sollte ein Zahlenbereich von „ungefähr 1 bis ungefähr 5“ so interpretiert werden, dass er nicht nur die ausdrücklich wiedergegebenen Werte von ungefähr 1 bis ungefähr 5 umfasst, sondern auch individuelle Werte und Teilbereiche innerhalb des angezeigten Bereichs. Somit sind in diesem Zahlenbereich individuelle Werte, z. B. 2,3 und 4, sowie Teilbereiche, z. B. von 1-3, von 2-4 und von 3-5 etc., sowie 1, 2, 3, 4, und 5 einzeln umfasst.
  • Dieses gleiche Prinzip gilt für Bereiche, die nur einen Zahlenwert als ein Minimum oder ein Maximum wiedergeben. Ferner sollte eine solche Interpretation ungeachtet der Breite des Bereichs oder der beschriebenen Charakteristika gelten.
  • Durchgehend in dieser Beschreibung bedeutet Bezugnahme auf „ein Beispiel“, dass ein bestimmtes Merkmal, eine bestimmte Struktur oder Charakteristik, das/die in Verbindung mit dem Beispiel beschrieben ist, bei zumindest einem Ausführungsbeispiel umfasst ist. Somit bezieht sich das Auftreten der Phrase „bei einem Beispiel“ an verschiedenen Stellen durchgehend in dieser Beschreibung nicht zwingend überall auf das gleiche Ausführungsbeispiel. Das Auftreten der Phrase „bei einem Ausführungsbeispiel“ oder „bei einem Aspekt“ bezieht sich hierin nicht zwingend überall auf das gleiche Ausführungsbeispiel oder den gleichen Aspekt.
  • Ferner können die beschriebenen Merkmale, Strukturen oder Charakteristika in irgendeiner geeigneten Weise bei einem oder mehreren Ausführungsbeispielen kombiniert werden. In dieser Beschreibung sind zahlreiche spezifische Details bereitgestellt, z. B. Beispiele von Layouts, Distanzen, Netwerkbeispiele etc. Ein Fachmann erkennt allerdings, dass viele Variationen möglich sind ohne eines oder mehrere der spezifischen Details, oder mit anderen Verfahren, Komponenten, Layouts, Maßen etc. In anderen Fällen sind bekannte Strukturen, Materialien oder Operationen nicht im Detail gezeigt oder beschrieben, werden aber als deutlich innerhalb des Schutzbereichs der Offenbarung angesehen.
  • Eine Schaltungsanordnung, die in elektronischen Komponenten oder Bauelementen (z. B. einem Die) eines elektronischen Bauelementgehäuses verwendet wird, kann Hardware, Firmware, einen Programmcode, einen ausführbaren Code, Computeranweisungen und/oder Software umfassen. Elektronische Komponenten und Bauelemente können ein nichtflüchtiges (non-transitory) computerlesbares Speichermedium umfassen, das ein computerlesbares Speichermedium sein kann, das kein Signal umfasst. Im Fall einer Programmcodeausführung auf programmierbaren Computern können die hierin wiedergegebenen Rechenvorrichtungen einen Prozessor, ein durch den Prozessor lesbares Speichermedium (einschließlich flüchtiger und nichtflüchtiger (non-volatile) Speicher-(memory) und/oder Speichervorrichtungs- (storage) elementen), zumindest eine Eingabevorrichtung und zumindest eine Ausgabevorrichtung umfassen. Flüchtige und nichtflüchtige Speicher- und/oder Speichervorrichtungs-Elemente können einen RAM (Random Access Memory = Direktzugriffsspeicher) einen EPROM (Erasable Programmable Read-Only Memory = löschbarer, programmierbarer Nur-Lese-Speicher), ein Flash-Laufwerk, ein optisches Laufwerk, eine magnetische Festplatte, ein Solid-State-Laufwerk oder ein anderes Medium zum Speichern von elektronischen Daten umfassen. Knoten- und Drahtlosvorrichtungen können auch ein Sendeempfängermodul, ein Zählermodul, ein Verarbeitungsmodul und/oder ein Taktgebermodul oder Zeitgebermodul umfassen. Ein oder mehrere Programme, die irgendwelche, hierin beschriebenen Techniken implementieren oder nutzen können, können eine Anwendungs-Programmierungs-Schnittstelle (API; Application Programming Interface), wiederverwendbare Steuerungen und Ähnliches verwenden. Solche Programme können in einer höheren, prozedur- oder objekt-orientierten Programmiersprache implementiert sein, um mit einem Computersystem zu kommunizieren. Falls erwünscht, können das/die Programm(e) in Assemblier- oder Maschinensprache implementiert sein. In jedem Fall kann die Sprache eine kompilierte oder interpretierte Sprache sein, und kann mit Hardware-Implementierungen kombiniert werden.
  • Ausführungsbeispiele
  • Ein anfänglicher Überblick von technologischen Ausführungsbeispielen ist im Folgenden bereitgestellt und spezifische technologische Ausführungsbeispiele werden dann ausführlicher beschrieben. Diese anfängliche Zusammenfassung soll Lesern beim schnelleren Verständnis der technologischen Ausführungsbeispiele helfen, soll aber weder Schlüssel- oder wesentlichen Merkmale der Technologie identifizieren noch den Schutzbereich des beanspruchten Gegenstands einschränken.
  • Obwohl elektronische Bauelementgehäuse mit elektronischen Komponentenstapeln weit verbreitet sind, umfasst ein typisches Gehäuse mit gestapelten elektronischen Komponenten elektrische Zwischenverbindungskonfigurationen, die die Größenreduzierung einschränken. Insbesondere nutzen solche Gehäuse Drahtbondverbindungen zwischen mehreren gestapelten Komponenten und dem Gehäusesubstrat, was Gehäuseabmessungen durch Anforderungen an die Drahtbond-Schleifen-Höhe und Draht-Durchlauf-Steuerung während der Anordnungsprozesse beeinflusst, wodurch eine minimale Gehäuseprofilgröße begrenzt wird (z. B. in X-, Y-, und/oder Z-Abmessungen). Zusätzlich können neue Chiptechnologien eine höhere Leistungs- und Frequenzsignal-Fähigkeit erfordern als die Drahtbondtechnologie bereitstellen kann, die durch die Drahtdicken-Leitfähigkeit und -Impedanz über einen relativ langen Draht eingeschränkt ist.
  • Dementsprechend ist ein elektronisches Bauelementgehäuse offenbart, das Drahtbonden und zugehörige Raumbegrenzungen für ein elektrisches Zwischenverbinden von zumindest einer elektrischen Komponente in einem Stapel mit einem Gehäusesubstrat minimiert oder vermeidet. In einem Aspekt erlaubt eine verbesserte Signalintegrität der Zwischenverbindungen eine höhere Leistung und höhere Frequenzsignale als diejenigen, die durch Drahtbonds ermöglicht werden. Bei einem Beispiel kann ein elektronisches Bauelementgehäuse ein Substrat und eine erste und zweite elektronische Komponente in einer gestapelten Konfiguration umfassen. Jede von der ersten und zweiten elektronischen Komponente kann einen elektrischen Zwischenverbindungsabschnitt umfassen, der in Richtung des Substrats freiliegt. Das elektronische Bauelementgehäuse kann ferner eine Formmasse umfassen, die die erste und zweite elektronische Komponente kapselt. Zusätzlich kann das elektronische Bauelementgehäuse eine elektrisch leitfähige Säule umfassen, die sich durch die Formmasse zwischen dem elektrischen Zwischenverbindungsabschnitt von zumindest einer von der ersten und zweiten elektronischen Komponente und dem Substrat erstreckt. Zugeordnete System und Verfahren sind auch offenbart.
  • Bezug nehmend auf 1 ist ein exemplarisches elektronisches Bauelementgehäuse 100 in einem Querschnitt schematisch dargestellt. Das elektronische Bauelementgehäuse 100 kann ein Substrat 110 umfassen. Das elektronische Bauelementgehäuse 100 kann auch eine oder mehrere elektronische Komponenten (z. B. Dies) 120-124 umfassen, die mit dem Substrat 110 wirksam gekoppelt sein können. Eine elektronische Komponente kann irgendein elektronisches Bauelement oder Komponente sein, die in einem elektronischen Bauelementgehäuse umfasst sein kann z. B. ein Halbleiterbauelement (z. B. ein Die, ein Chip, ein Prozessor, Computerspeicher etc.). Bei einem Ausführungsbeispiel kann jede der elektronischen Komponenten 120-124 einen diskreten Chip repräsentieren, der eine integrierte Schaltung umfassen kann. Die elektronischen Komponenten 120-124 können ein Prozessor, Speicher (z. B. ROM (Read Only Memory = Nurlesespeicher), RAM, EEPROM, Flash-Speicher etc.) oder eine anwendungsspezifische integrierte Schaltung (ASIC; Application Specific Integrated Circuit) sein, darin umfasst oder Teil eines selben sein. Bei einigen Ausführungsbeispielen können eine oder mehrere elektronische Komponenten 120-124 ein System-auf-Chip- (SOC-; System-On-Chip) oder ein Gehäuse-auf-Gehäuse (POP; Package-On-Package) sein. Bei einigen Ausführungsbeispielen kann das elektronische Bauelementgehäuse 100 ein System-ineinem-Gehäuse (SIP; System-In-A-Package) sein.
  • Wie in 1 gezeigt, können die elektronischen Komponenten 120-124 in einem gestapelten Verhältnis oder Konfiguration sein, um z. B. Platz zu sparen und kleinere Formfaktoren zu ermöglichen. Obwohl fünf elektronische Komponenten 120-124 in 1 dargestellt sind, kann irgendeine geeignete Anzahl von elektronischen Komponenten in einem Stapel umfasst sein. Während in einem solchen gestapelten Verhältnis mehrere elektronische Komponenten 120-124 einen elektrischen Zwischenverbindungsabschnitt (z. B. umfassend eine Zwischenverbindungsanschlussfläche wie eine Drahtbond-Anschlussfläche) umfassen können, der in Richtung des Substrats freiliegt. Anders ausgedrückt, elektrische Zwischenverbindungsabschnitte von mehreren gestapelten elektronischen Komponenten 120-124 können dem Substrat 110 zugewandt sein und können durch eine andere elektronische Komponente in dem Stapel nicht-verborgen sein. Bei dem dargestellten Beispiel umfasst jede der elektronischen Komponenten einen elektrischen Zwischenverbindungsabschnitt, der in Richtung des Substrats freiliegt. Zum Beispiel weist die elektronische Komponente 120 an der Oberseite des Stapels (d.h. am weitesten entfernt von dem Substrat 110) einen freiliegenden elektrischen Zwischenverbindungsabschnitt 130 auf, der dem Substrat 110 zugewandt ist, nicht-verborgen durch irgendeine der anderen elektronischen Komponenten 121-124 zwischen der elektronischen Komponente 120 und dem Substrat 110. Die elektronische Komponente 121 weist einen freiliegenden elektrischen Zwischenverbindungsabschnitt 131 auf, der dem Substrat 110 zugewandt ist, nicht-verborgen durch irgendeine der anderen elektronischen Komponenten 122-124 zwischen der elektronischen Komponenten 121 und dem Substrat 110. Die elektronische Komponente 122 weist einen freiliegenden elektrischen Zwischenverbindungsabschnitt 132 auf, der dem Substrat 110 zugewandt ist, nicht-verborgen durch irgendeine der anderen elektronischen Komponenten 123, 124 zwischen der elektronischen Komponenten 122 und dem Substrat 110. Die elektronische Komponente 123, zweite von unten des Stapels, umfasst freiliegende elektrische Zwischenverbindungsabschnitte 133a, 133b an entgegengesetzten Enden der elektrischen Komponente 123, die dem Substrat 110 zugewandt sind, nicht-verborgen durch die elektronische Komponente 124 an dem Boden des Stapels am nächsten zu dem Substrat 110. Die elektronische Komponente 124 an dem Boden des Stapels am nächsten zu dem Substrat 110 umfasst freiliegende elektrische Zwischenverbindungsabschnitte 134a, 134b an entgegengesetzten Enden der elektrischen Komponente 124, die dem Substrat 110 zugewandt sind.
  • Ein Die-Anbringungsfilm (DAF; Die Attach Film) kann zwischen benachbarten elektronischen Komponenten angeordnet sein, was Vorteile während der Montage des elektronischen Bauelementgehäuses 100 bieten kann. Zum Beispiel kann ein Die-Anbringungsfilm 140 zwischen elektronischen Komponenten 120, 121 angeordnet sein, ein Die-Anbringungsfilm 141 kann zwischen elektronischen Komponenten 121, 122 angeordnet sein, ein Die-Anbringungsfilm 142 kann zwischen elektronischen Komponenten 122, 123 angeordnet sein und ein Die-Anbringungsfilm 143 kann zwischen elektronischen Komponenten 123, 124 angeordnet sein. Ein Formmassenmaterial 150 (z. B. ein Epoxid) kann eine oder mehrere der elektronischen Komponenten 120-124 kapseln oder überformen. Zum Beispiel zeigt 1 die Formmasse 150, die alle der gestapelten elektronischen Komponenten 120-124 kapselt.
  • Die elektronischen Komponenten 120-124 und das Substrat 110 können durch elektrische Zwischenverbindungsstrukturen, umfassend elektrisch leitfähige Säulen und/oder Lötmaterialien (z. B. eine Lötkugel (solder ball, solder bump) und/oder eine Lötabdeckung), elektrisch gekoppelt sein. Zum Beispiel ist die elektronische Komponente 120 mit dem Substrat 110 mit elektrischen Zwischenverbindungsstrukturen elektrisch gekoppelt, die eine leitfähige Säule 160, eine Lötkugel 170 (z. B. einen Mikrohöcker) und eine Lötabdeckung 180 umfassen. Die elektrisch leitfähige Säule 160 kann sich durch die Formmasse 150 zwischen dem elektrischen Zwischenverbindungsabschnitt 130 und dem Substrat 110 erstrecken. In einem Aspekt kann die Lötkugel 170 dem elektrischen Zwischenverbindungsabschnitt 130 zugeordnet sein, die Lötabdeckung 180 kann der Lötkugel 170 zugeordnet sein und die elektrisch leitfähige Säule 160 kann sich von dem Substrat 110 erstrecken und an der Lötabdeckung 180 enden. Bei einem Ausführungsbeispiel kann eine elektrisch leitfähige Säule eine Durch-Form-Via (Through-Mold-Via) sein. Die elektronischen Komponenten 121-123 sind mit dem Substrat 110 mit leitfähigen Säulen ähnlich verbunden, die sich durch die Formmasse 150 zwischen den elektrischen Zwischenverbindungsabschnitten und dem Substrat 110 erstrecken. Zum Beispiel ist die elektronische Komponente 121 mit dem Substrat 110 mit einer leitfähigen Säule 161 verbunden, die sich durch die Formmasse 150 zwischen dem elektrischen Zwischenverbindungsabschnitt 131 und dem Substrat 110 erstreckt. Die elektronische Komponente 122 ist mit dem Substrat 110 mit einer leitfähigen Säule 162 verbunden, die sich durch die Formmasse 150 zwischen dem elektrischen Zwischenverbindungsabschnitt 132 und dem Substrat 110 erstreckt. Die elektronische Komponente 123 ist mit dem Substrat 110 mit leitfähigen Säulen 163a, 163b verbunden, die sich durch die Formmasse 150 zwischen den elektrischen Zwischenverbindungsabschnitt 133a und/oder 133b und dem Substrat 110 erstrecken. Lötmaterialen für diese Verbindungen sind nicht individuell gekennzeichnet. Die elektronische Komponente 124 ist mit dem Substrat 110 durch Lötmaterialien (z.B. Lötkugeln 174a, 174b und Lötabdeckungen 184a, 184b) verbunden, ihr fehlt aber eine leitfähige Säule aufgrund ihrer Nähe zu dem Substrat 110. Die leitfähigen Säulen können irgendeine geeignete Länge aufweisen, die die Gleiche sein kann wie bei einer anderen leitfähigen Säule oder anders als bei einer anderen leitfähigen Säule, und durch die Länge oder Dicke des Lötmaterials beeinflusst sein kann, das auch das Gleiche sein kann oder variieren kann relativ zu anderen Lötmaterialmerkmalen (z. B. Lötkugeln).
  • Die Zwischenverbindungsstrukturen (z. B. elektrisch leitfähige Säule 160, Lötkugel 170 und Lötabdeckung 1180) können ausgebildet sein zum Leiten von elektrischen Signalen zwischen den elektronischen Komponenten 120-124 und dem Substrat 110. Bei einigen Ausführungsbeispielen können die Zwischenverbindungsstrukturen ausgebildet sein zum Leiten von elektrischen Signalen, z. B. I/O-Signalen und/oder Leistungs- oder Masse-Signalen, die dem Betrieb der elektronischen Komponenten 120-124 zugeordnet sind. Eine elektrisch leitfähige Säule kann aus irgendeinem leitfähigen Material (z. B. einem Metallmaterial wie Kupfer) hergestellt sein. In einem Aspekt kann eine elektrisch leitfähige Säule eine Dicke oder einen Durchmesser von mehr als ungefähr 50 µm aufweisen. Eine elektrisch leitfähige Säule kann eine konstante oder variierende Dicke oder Durchmesser entlang seiner Länge aufweisen. In einem anderen Aspekt kann eine elektrisch leitfähige Säule einen Widerstand von weniger als ungefähr 0,1 Ohm aufweisen. Irgendein geeignetes Lötmaterial kann verwendet werden, z. B. Silber und/oder Zinn.
  • Ein Freilegen der elektrischen Zwischenverbindungsabschnitte 130-134b der gestapelten elektronischen Bauelemente 120-124 in Richtung des Substrat 110, z. B. durch laterales Versetzen der gestapelten Komponenten, kann die Verwendung von geraden oder linearen Zwischenverbindungsmerkmalen zum Koppeln mit dem Substrat 110 erleichtern, was typische Drahtbond-Verbindungen ersetzen kann. Solche Zwischenverbindungsmerkmale können eine relativ große Dicke oder Durchmesser und einen relativ geringen Widerstand verglichen mit typischen Drahtbond-Verbindungen aufweisen, was eine verbesserte Signalintegrität sowie höhere Frequenz- und Leistungsübertragungsfähigkeiten als die von Drahtbond-Verbindungen bereitstellen kann. Die Verwendung von leitfähigen Säulen und Lötmaterial (z. B. Lötkugeln) wie hierin offenbart kann daher eine Alternative zu der Verwendung von platzraubenden Drahtbond-Verbindungen und teuren Durch-Silizium-Vias (Through-Silicon-Vias) zur Zwischenverbindung von elektronischen Komponenten und Substraten bereitstellen, was eine reduzierte Gehäusegröße und/oder Kosten sowie eine erhöhte Performance bereitstellen kann.
  • Das Substrat 110 kann typische Substratmaterialien umfassen. Zum Beispiel kann das Substrat ein auf Epoxid basierendes Laminatsubstrat mit einem Kern und/oder Aufbauschichten umfassen. Bei anderen Ausführungsbeispielen kann das Substrat 110 andere geeigneten Materialtypen umfassen. Zum Beispiel kann das Substrat in erster Linie aus irgendeinem geeigneten Halbleitermaterial (z. B. Silizium, Gallium, Indium, Germanium oder Variationen oder Kombinationen derselben, z. B. Substrate), einer oder mehreren Isolierschichten z. B. glasverstärktem Epoxid, wie FR-4, Polytetrafluorethylen (Teflon), Baumwollpapier-verstärktem Epoxid (CEM-3), Phenolglas (G3), Papierphenol (FR-1 oder FR-2), Polyesterglas (CEM-5), ABF (Ajinomoto-Aufbaufilm), irgendeinem anderen dielektrischen Material, z. B. Glas, oder irgendeiner Kombination derselben, wie sie zum Beispiel bei gedruckten Schaltungsplatinen (PCB; Printed Circuit Board) verwendet wird, gebildet sein.
  • Das Substrat 110 kann elektrische Leitmerkmale aufweisen, die ausgebildet sind zum Leiten von elektrischen Signalen zu oder von den elektronischen Komponenten 120-124. Die elektrischen Leitmerkmale können innerhalb und/oder außerhalb des Substrats 110 sein. Bei einigen Ausführungsbeispielen kann das Substrat 110 zum Beispiel elektrische Leitmerkmale wie Anschlussflächen, Vias und/oder Leiterbahnen umfassen, wie sie gewöhnlich im Stand der Technik bekannt sind, ausgebildet zum Empfangen der Zwischenverbindungsstrukturen (z. B. elektrisch leitfähige Säule 160) und zum Leiten von elektrischen Signalen zu oder von den elektronischen Komponenten 120-124. Die Anschlussflächen, Vias und Leiterbahnen des Substrats 110 können aus den gleichen oder ähnlichen elektrisch leitfähigen Materialien oder aus unterschiedlichen elektrisch leitfähigen Materialien aufgebaut sein. In einem Aspekt kann das Substrat 110 als eine Redistributionsschicht ausgebildet sein.
  • In einem Aspekt kann das Substrat 110 ausgebildet sein zum Ermöglichen eines elektrischen Koppelns des elektronischen Bauelementgehäuses 100 mit einer externen elektronischen Komponente, z. B. einem anderen Substrat (z. B. einer Schaltungsplatine wie einer Hauptplatine), um elektrische Signale weiter zu leiten und/oder um Leistung bereitzustellen. Das elektronische Bauelementgehäuse 100 kann Zwischenverbindungen z. B. Lötkugeln 111, umfassen, die mit dem Substrat 110 zum elektrischen Koppeln des elektronischen Bauelementgehäuses 100 mit einer externen elektronischen Komponente gekoppelt sind.
  • 2 stellt schematisch einen Querschnitt eines elektronischen Bauelementgehäuses 200 gemäß einem anderen Beispiel der vorliegenden Offenbarung dar. Das elektronische Bauelementgehäuse 200 ist in vieler Hinsicht ähnlich zu dem elektronischen Bauelementgehäuse 100 von 1. Zum Beispiel umfasst das elektronische Bauelementgehäuse 200 elektronische Komponenten 220-224 in einer gestapelten Anordnung, wobei mehrere elektronische Komponenten elektrische Zwischenverbindungsabschnitte aufweisen, die in Richtung eines Substrats 210 freiliegen. Zusätzlich sind die elektronischen Komponenten 220-224 in einem Formmassenmaterial 250 gekapselt und leitfähige Säulen erstrecken sich durch die Formmasse zwischen den elektrischen Zwischenverbindungsabschnitten und dem Substrat 210.
  • Insbesondere ist die elektronische Komponente 220 mit dem Substrat 210 mit elektrischen Zwischenverbindungsstrukturen elektrisch gekoppelt, die eine leitfähige Säule 260 und eine Lötkugel 270 (z. B. einen Mikrohöcker) umfassen. Die elektrisch leitfähige Säule 260 kann sich durch die Formmasse 250 zwischen einem elektrischen Zwischenverbindungsabschnitt 230 und dem Substrat 210 erstrecken. In einem Aspekt kann die Lötkugel 270 dem elektrischen Zwischenverbindungsabschnitt 230 zugeordnet sein. Die elektronischen Komponenten 221-223 sind mit dem Substrat 210 ähnlich verbunden. Zum Beispiel ist die elektronische Komponente 221 mit dem Substrat 210 mit einer leitfähigen Säule 261 verbunden, die sich durch die Formmasse 250 zwischen einem elektrischen Zwischenverbindungsabschnitt 231 und dem Substrat 210 erstreckt. Die elektronische Komponente 222 ist mit dem Substrat 210 mit einer leitfähigen Säule 262 verbunden, die sich durch die Formmasse 250 zwischen einem elektrischen Zwischenverbindungsabschnitt 232 und dem Substrat 210 erstreckt. Die elektronische Komponente 223 ist mit dem Substrat 210 mit einer leitfähigen Säule 263a, 263b verbunden, die sich durch die Formmasse 250 zwischen elektrischen Zwischenverbindungsabschnitten 233a und/oder 233b und dem Substrat 210 erstreckt. Lötkugeln für diese Verbindungen sind nicht individuell gekennzeichnet. Die elektronische Komponente 224 ist mit dem Substrat 210 durch Lötkugeln 274a, 174b verbunden, ihr fehlt aber eine leitfähige Säule aufgrund ihrer Nähe zu dem Substrat 210.
  • In diesem Fall fehlen den elektrischen Zwischenverbindungsstrukturen des elektronischen Bauelementgehäuses 200 die Lötabdeckungen des elektronischen Bauelementgehäuses 100, die Lötkugeln zugeordnet sind und Verbindungen mit der leitfähigen Säule ermöglichen oder bereitstellen. Dementsprechend erstrecken sich die elektrisch leitfähigen Säulen 260-263b durch die Formmasse 250 und enden an den Lötkugeln.
  • 3 stellt schematisch einen Querschnitt eines elektronischen Bauelementgehäuses 300 gemäß einem anderen Beispiel der vorliegenden Offenbarung dar. Das elektronische Bauelementgehäuse 300 ist in vieler Hinsicht ähnlich zu dem elektronischen Bauelementgehäuse 100 von 1 und dem elektronischen Bauelementgehäuse 200 von 2. Zum Beispiel umfasst das elektronische Bauelementgehäuse 300 elektronische Komponenten 320-324 in einer gestapelten Anordnung, wobei mehrere elektronische Komponenten elektrische Zwischenverbindungsabschnitte aufweisen, die in Richtung eines Substrats 310 freiliegen. Zusätzlich sind die elektronischen Komponenten 320-324 in einem Formmassenmaterial 350 gekapselt und leitfähige Säulen erstrecken sich durch die Formmasse zwischen den elektrischen Zwischenverbindungsabschnitten und dem Substrat 310.
  • Insbesondere ist die elektronische Komponente 320 mit dem Substrat 310 mit elektrischen Zwischenverbindungsstrukturen elektrisch gekoppelt, die eine leitfähige Säule 360 umfassen. Die elektrisch leitfähige Säule 360 kann sich durch die Formmasse 350 zwischen einem elektrischen Zwischenverbindungsabschnitt 330 und dem Substrat 310 erstrecken. Die elektronischen Komponenten 321-323 sind mit dem Substrat 310 ähnlich verbunden. Zum Beispiel ist die elektronische Komponente 321 mit dem Substrat 310 mit einer leitfähigen Säule 361 verbunden, die sich durch die Formmasse 350 zwischen einem elektrischen Zwischenverbindungsabschnitt 331 und dem Substrat 310 erstreckt. Die elektronische Komponente 322 ist mit dem Substrat 310 mit einer leitfähigen Säule 362 verbunden, die sich durch die Formmasse 350 zwischen einem elektrischen Zwischenverbindungsabschnitt 332 und dem Substrat 310 erstreckt. Die elektronische Komponente 323 ist mit dem Substrat 310 mit einer leitfähigen Säule 363a, 363b verbunden, die sich durch die Formmasse 350 zwischen elektrischen Zwischenverbindungsabschnitten 333a und/oder 333b und dem Substrat 310 erstreckt.
  • In diesem Fall fehlen den elektrischen Zwischenverbindungsstrukturen des elektronischen Bauelementgehäuses 300 die Lötkugeln der elektronischen Bauelementgehäuse 100, 200 und die Lötabdeckungen des elektronischem Bauelementgehäuses 100, die Verbindungen mit leitfähigen Säulen bereitstellen können. Stattdessen sind die leitfähigen Säulen direkt mit ihren jeweiligen Komponenten 321-323 gekoppelt. Dementsprechend erstrecken sich die elektrisch leitfähigen Säulen 360-363b durch die Formmasse 250 und enden an den elektrischen Zwischenverbindungsabschnitten 330-333b und dem Substrat 310 erstrecken. Anders ausgedrückt, die leitfähigen Säulen erstrecken sich von den elektrischen Zwischenverbindungsabschnitten 330-333b und dem Substrat 310. Zusätzlich ist die elektronische Komponente 324 direkt mit dem Substrat 310 verbunden (z. B. mit einer Zwischenverbindungsanschlussfläche).
  • Die elektronischen Bauelementgehäuse 100, 200, 300 zeigen, dass Lötkugeln und Lötabdeckungen wie gewünscht in Verbindung mit leitfähigen Säulen in einem elektronischen Bauelementgehäuse der vorliegenden Offenbarung genutzt werden können, und irgendeine Kombination von leitfähigen Säulen, Lötabdeckungen und/oder Lötkugeln kann an irgendeiner Stelle verwendet werden, um ein spezifisches Ergebnis oder Konfiguration in einem gegebenen Bauelement zu erzielen.
  • 4A-6 stellen Aspekte von Beispielverfahren oder -Prozessen zum Herstellen eines elektronischen Bauelementgehäuses dar. 4A-4E stellen Aspekte eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses gemäß einem Beispiel der vorliegenden Offenbarung dar, z. B. des elektronischen Bauelementgehäuses 100. 4A stellt schematisch eine Querschnitt-Seitenansicht des Substrats 110 einer elektronischen Komponente dar. Die elektrisch leitfähigen Säulen 160-163b können auf dem Substrat 110, z. B. auf Zwischenverbindungsanschlussflächen, angeordnet sein. Die leitfähigen Säulen können auf dem Substrat 110 unter Verwendung irgendeiner geeigneten Technik oder Prozess angeordnet sein. Zum Beispiel können die leitfähigen Säulen auf dem Substrat unter Verwendung eines Abscheidungsprozesses (z. B. Plattieren, Drucken, Sputtern etc.) „aufgewachsen“ werden. Längen oder Höhen der leitfähigen Säulen, die sich von dem Substrat 110 erstrecken, können gleich oder unterschiedlich sein. Zum Beispiel können die leitfähigen Säulen 160, 161, 162 und 163a jeweils eine unterschiedliche Länge aufweisen. Eine Längenvariation der leitfähigen Säulen kann durch Verändern der Stromdichte auf einem bestimmten Substratbereich und/oder durch einen Materialentfernungsprozess (z. B. Polieren) erreicht werden. Wie gewünscht können die leitfähigen Säulen mit einer Lötabdeckung (nicht gezeigt) beendet werden. Die in 4A dargestellte Konfiguration repräsentiert ein Ausführungsbeispiel eines Elektronisches-Bauelementgehäuse-Präkursors. Ein Präkursor eines elektronischen Bauelementgehäuses einer weiteren Verarbeitung, wie hierin offenbart, unterliegen, um ein elektronisches Bauelementgehäuse gemäß der vorliegenden Offenbarung zu erzeugen.
  • Wie in 4B und 4C gezeigt, können die elektronischen Komponenten 120-124 in einer gestapelten Konfiguration angeordnet sein. Mehrere elektronische Komponenten in dem Stapel können freiliegende elektrische Zwischenverbindungsabschnitte umfassen, die durch irgendeine der anderen elektronischen Komponenten in dem Stapel nicht-verborgen sind. Zum Beispiel umfasst die elektronische Komponente 120 einen freiliegenden elektrischen Zwischenverbindungsabschnitt 130, die elektronische Komponente 121 umfasst einen freiliegenden elektrischen Zwischenverbindungsabschnitt 131, die elektronische Komponente 122 umfasst einen freiliegenden elektrischen Zwischenverbindungsabschnitt 132, die elektronische Komponente 123 umfasst freiliegende elektrische Zwischenverbindungsabschnitte 133a, 133b an entgegengesetzten Enden der elektrischen Komponente 123 und die elektronische Komponente 124 umfasst elektrische Zwischenverbindungsabschnitte 134a, 134b an entgegengesetzten Enden der elektrischen Komponente 124.
  • In einem Aspekt kann der Die-Anbringungsfilm optional zwischen zwei oder mehreren der elektronischen Komponenten angeordnet sein, um beim Stapeln der elektronischen Komponenten 120-124 zu unterstützen. Zum Beispiel kann der Die-Anbringungsfilm 140 zwischen den elektronischen Komponenten 120, 121 angeordnet sein, der Die-Anbringungsfilm 141 kann zwischen den elektronischen Komponenten 121, 122 angeordnet sein, der Die-Anbringungsfilm 142 kann zwischen den elektronischen Komponenten 122, 123 angeordnet sein und der Die-Anbringungsfilm 143 kann zwischen den elektronischen Komponenten 123, 124 angeordnet sein.
  • In einem Aspekt kann Lötmaterial den elektrischen Zwischenverbindungsabschnitten zugeordnet sein. Zum Beispiel kann eine Lötkugel (z. B. ein Mikrohöcker) auf einem oder mehreren der elektrischen Zwischenverbindungsabschnitte angeordnet sein. Das Lötmaterial kann auf einem elektrischen Zwischenverbindungsabschnitt angeordnet sein unter Verwendung irgendeiner geeigneten Technik oder Prozess, z. B. einem Abscheidungsprozess (z. B. Plattieren, Drucken, Sputtern etc.). Der Stapel von elektronischen Komponenten kann Lötkugeln mit der gleichen Höhe oder unterschiedlichen Höhen umfassen. Die Lötkugeln können durch irgendeine geeignete Technik oder Prozess so hergestellt sein, dass sie unterschiedliche Höhen aufweisen, z. B. durch Variieren der Lötabscheidungsdicke oder Doppelstrukturierung und Doppelplattierung. In einem Aspekt haben möglicherweise eine oder mehrere der elektronischen Komponenten keine Lötkugel, die in dieser Herstellungsstufe einem elektrischen Zwischenverbindungsabschnitt zugeordnet ist. Zusätzlich kann eine Lötabdeckung auf der Lötkugel angeordnet sein. Dies ist exemplarisch erläutert durch die Lötabdeckung 180, die auf der Lötkugel 170 angeordnet ist, die dem elektrischen Zwischenverbindungsabschnitt 130 der elektronischen Komponente 120 zugeordnet ist, und durch die Lötabdeckungen 184a, 184b, die auf den Lötkugeln 174a, 174b angeordnet sind, die den elektrischen Zwischenverbindungsabschnitten 134a, 134b der elektronischen Komponente 124 zugeordnet sind. Somit kann eine Lötkugel, wie gewünscht, mit einer Lötabdeckung oder -spitze beendet werden, um die Anordnung wie nachfolgend beschrieben zu ermöglichen.
  • Wie in 4D gezeigt, können die elektrisch leitfähigen Säulen 160-163b mit den jeweiligen elektrischen Zwischenverbindungsabschnitten 130-133b der elektronischen Komponenten 120-123 elektrisch gekoppelt sein. Somit können die elektrisch leitfähigen Säulen 160-163b an dem Lötmaterial (z. B. den Lötabdeckungen 180-183b) enden, wenn sie mit den jeweiligen elektrischen Zwischenverbindungsabschnitten 130-133b elektrisch gekoppelt sind. Zusätzlich können die Lötabdeckungen 184a, 184b, die der elektronischen Komponente 124 zugeordnet sind, mit dem Substrat 110 elektrisch gekoppelt sein. Nach dem Stapeln der elektronischen Komponenten 120-124 kann somit die gestapelte Anordnung mit den leitfähigen Säulen 160-163b auf dem Substrat 110 gekoppelt werden. Eine solche Kopplung der elektrischen Zwischenverbindungsabschnitte und der leitfähigen Säulen kann unter Verwendung irgendeiner geeigneten Technik oder Prozess erreicht werden, z. B. Thermokompressionsbonden, Massenaufschmelzen oder anderen ähnlichen Techniken.
  • Die in 4D dargestellte Konfiguration repräsentiert ein anderes Ausführungsbeispiel eines Präkursors eines elektronischen Bauelementgehäuses, wobei die elektronischen Komponenten 120-124 in einer gestapelten Konfiguration sind und die elektrischen Zwischenverbindungsabschnitte von mehreren elektronischen Komponenten in Richtung des Substrats 110 freiliegen, und die elektrisch leitfähigen Säulen 160-163b erstrecken sich zwischen den elektrischen Zwischenverbindungsabschnitten 130-133b der elektronischen Komponenten und dem Substrat 110. In einem Aspekt eines Präkursors eines elektronischen Bauelementgehäuses enden die elektrisch leitfähigen Säulen 160-163b an dem Lötmaterial (z. B. den Lötabdeckungen 180-183b). In einem anderen Aspekt eines Präkursors eines elektronischen Bauelementgehäuses ist der Die-Anbringungsfilm 140-143 zwischen zwei oder mehreren der elektronischen Komponenten 120-124 angeordnet.
  • In einem Aspekt eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses können die elektronischen Komponenten 120-124 und zugeordneten elektrischen Zwischenverbindungsstrukturen (z. B. die elektrisch leitfähigen Säulen 160-163b und Lötmaterialien) in der Formmasse 150 gekapselt sein, wie in 4E gezeigt. Lötkugeln (z. B. die Lötkugeln 111) können auch zu dem Substrat 110 hinzugefügt werden, um das elektronische Bauelementgehäuse 100, wie in 1 gezeigt, bereitzustellen.
  • 5A-5E stellen Aspekte eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses gemäß einem Beispiel der vorliegenden Offenbarung dar, z. B. das elektronische Bauelementgehäuse 200. 5A stellt elektronische Komponenten 220-224 dar, die in einer gestapelten Konfiguration angeordnet sind. Mehrere elektronische Komponenten in dem Stapel können freiliegende elektrische Zwischenverbindungsabschnitte umfassen, die durch irgendeine der anderen elektronischen Komponenten in dem Stapel nicht-verborgen sind. Zum Beispiel umfasst die elektronische Komponente 220 einen freiliegenden elektrischen Zwischenverbindungsabschnitt 230, die elektronische Komponente 221 umfasst einen freiliegenden elektrischen Zwischenverbindungsabschnitt 231, die elektronische Komponente 222 umfasst einen freiliegenden elektrischen Zwischenverbindungsabschnitt 232, die elektronische Komponente 223 umfasst freiliegende elektrische Zwischenverbindungsabschnitte 233a, 233b an entgegengesetzten Enden der elektrischen Komponente 223 und die elektronische Komponente 224 umfasst freiliegende elektrische Zwischenverbindungsabschnitte 234a, 234b an entgegengesetzten Enden der elektrischen Komponente 224.
  • In einem Aspekt kann der Die-Anbringungsfilm optional zwischen zwei oder mehreren der elektronischen Komponenten angeordnet sein, um beim Stapeln der elektronischen Komponenten 220-224 zu unterstützen. Zum Beispiel kann ein Die-Anbringungsfilm 240 zwischen den elektronischen Komponenten 220, 221 angeordnet sein, ein Die-Anbringungsfilm 241 kann zwischen den elektronischen Komponenten 221, 222 angeordnet sein, ein Die-Anbringungsfilm 242 kann zwischen den elektronischen Komponenten 222, 223 angeordnet sein und ein Die-Anbringungsfilm 243 kann zwischen den elektronischen Komponenten 223, 224 angeordnet sein.
  • In einem Aspekt kann ein Lötmittel (z. B. Lötkugeln 270, 274a, 274b) den elektrischen Zwischenverbindungsabschnitten zugeordnet sein. Zum Beispiel kann eine Lötkugel (z. B. ein Mikrohöcker) auf einem oder mehreren der elektrischen Zwischenverbindungsabschnitte angeordnet sein. Das Lötmaterial kann auf einem elektrischen Zwischenverbindungsabschnitt angeordnet sein unter Verwendung irgendeiner geeigneten Technik oder Prozess, z. B. einem Abscheidungsprozess (z. B. Plattieren, Drucken, Sputtern etc.). Der Stapel von elektronischen Komponenten kann Lötkugeln mit der gleichen Höhe oder unterschiedlichen Höhen umfassen.
  • Wie in 5B gezeigt, können die gestapelten elektronischen Komponenten 220-224 und zugeordnete elektrische Zwischenverbindungsstrukturen (z. B. die Lötkugeln) in der Formmasse 250 gekapselt oder überformt sein. Eine Öffnung kann gebildet werden, die sich durch die Formmasse 250 zu dem elektrischen Zwischenverbindungsabschnitt von einer oder mehreren der elektronischen Komponenten 220-223 erstreckt (d.h. sie endet an den Lötkugeln 270-273b), wie in 5C gezeigt. Eine Öffnung kann in der Formmasse 250 durch irgendeine geeignete Technik oder Prozess, z. B. Laserbohren, Ätzen (z. B. Reaktives-Ionentiefenätzen) etc. gebildet werden. Zum Beispiel können Öffnungen 290-293b gebildet werden, die sich durch die Formmasse 250 zu den jeweiligen elektrischen Zwischenverbindungsabschnitten 230-233b erstrecken. Die Tiefe der Öffnungen 290-293b in der Formmasse 250 kann gleich oder unterschiedlich sein, was von der Stelle der elektrischen Zwischenverbindungsabschnitte 230-233b in dem Stapel von elektronischen Komponenten 220-224 und der Dicke oder Länge der Lötkugeln 270-273b abhängen kann.
  • Die in 5C dargestellte Konfiguration repräsentiert ein Ausführungsbeispiel eines Präkursors eines elektronischen Bauelementgehäuses, wobei die elektronischen Komponenten 220-224 in einer gestapelten Konfiguration mit freiliegenden elektrischen Zwischenverbindungsabschnitten 230-233b von mehreren elektronischen Komponenten 220-223 sind, die Formmasse 250 die elektronischen Komponenten kapselt und eine Öffnung (z. B. Öffnungen 290-293b) sich durch die Formmasse zu dem elektrischen Zwischenverbindungsabschnitt von einer oder mehreren der elektronischen Komponenten erstreckt. In einem Aspekt eines Präkursors eines elektronischen Bauelementgehäuses ist ein Lötmaterial (z. B. die Lötkugeln 270-273b) einem oder mehreren der elektrischen Zwischenverbindungsabschnitte zugeordnet. In einem anderen Aspekt eines Präkursors eines elektronischen Bauelementgehäuses ist der Die-Anbringungsfilm 240-243 zwischen zwei oder mehreren der elektronischen Komponenten 220-224 angeordnet.
  • Wie in 5D gezeigt, können die elektrisch leitfähigen Säulen 260-263b in den Öffnungen 290-293b in der Formmasse 250 angeordnet sein, derart, dass die leitfähigen Säulen mit den jeweiligen elektrischen Zwischenverbindungsabschnitten 230-233b der elektronischen Komponenten 220-223 elektrisch gekoppelt sind, was Durch-Form-Vias bildet. Somit können die elektrisch leitfähigen Säulen 260-263b an dem Lötmaterial (z. B. den Lötkugeln 270-273b) enden, wenn sie mit den jeweiligen elektrischen Zwischenverbindungsabschnitten 230-233b elektrisch gekoppelt sind. In einem Aspekt können die leitfähigen Säulen 260-263b durch Abscheiden von leitfähigem Material in die Öffnungen 290-293b gebildet werden. Leitfähiges Material kann in die Öffnungen 290-293b durch irgendeine geeignete Technik oder Prozess abgeschieden werden, z. B. Plattieren, Drucken, Sputtern etc. Bei einem Ausführungsbeispiel kann Lötmaterial in die Öffnungen 290-293b abgeschieden werden, um die leitfähigen Säulen 260-263b zu bilden. Da die Tiefe der Öffnungen 290-293b in der Formmasse 250 gleich oder unterschiedlich sein kann, können die Längen der leitfähigen Säulen 260-263b, die in den Öffnungen angeordnet oder gebildet sind, gleich oder unterschiedlich sein.
  • Die in 5D dargestellte Konfiguration repräsentiert ein anderes Ausführungsbeispiel eines Präkursors eines elektronischen Bauelementgehäuses, wobei die elektronischen Komponenten 220-224 in einer gestapelten Konfiguration mit freiliegenden elektrischen Zwischenverbindungsabschnitten 230-233b von mehreren elektronischen Komponenten 220-223 sind, die Formmasse 250 die elektronischen Komponenten kapselt, eine Öffnung (z. B. Öffnungen 290-293b) sich durch die Formmasse zu dem elektrischen Zwischenverbindungsabschnitt von einer oder mehreren der elektronischen Komponenten erstreckt und eine elektrisch leitfähige Säule (z. B. die elektrisch leitfähigen Säulen 260-263b) in der Öffnung in der Formmasse 250 angeordnet ist. In einem Aspekt eines Präkursors eines elektronischen Bauelementgehäuses ist Lötmaterial (z. B. die Lötkugeln 270-273b) einem oder mehreren der elektrischen Zwischenverbindungsabschnitte zugeordnet und die elektrisch leitfähige Säule endet an dem Lötmaterial.
  • In einem Aspekt eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses kann das Substrat 210 mit den elektrisch leitfähigen Säulen 260-263b elektrisch gekoppelt sein, um Anschlussfläche des Substrats 210 zwischenzuverbinden, wie in 5E gezeigt. Eine solche Kopplung der leitfähigen Säulen 260-263b und des Substrats 210 kann unter Verwendung irgendeiner geeigneten Technik oder Prozess erreicht werden, z. B. Thermokompressionsbonden, Massenaufschmelzen oder anderen ähnlichen Techniken. Bei einigen Ausführungsbeispielen können Lötabdeckungen (nicht gezeigt) verwendet werden, um die leitfähigen Säulen 260-263b und das Substrat 210 elektrisch zu koppeln. Lötkugeln (z. B. die Lötkugeln 211) können auch zu dem Substrat 210 hinzugefügt werden, um das elektronische Bauelementgehäuse 200, wie in 2 gezeigt, bereitzustellen.
  • 6 stellt Aspekte eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses gemäß einem anderen Beispiel der vorliegenden Offenbarung dar, z. B. das elektronische Bauelementgehäuse 300. Dieses Verfahren und zugeordnete Elektronisches-Bauelementgehäuse-Präkursoren sind ähnlich zu dem in Bezug auf 5A-5D gezeigten und beschriebenen Verfahren und Präkursoren. In diesem Fall ist den elektrischen Zwischenverbindungsabschnitten 330-333b der elektronischen Komponenten 320-323 kein Lötmaterial (z. B. Lötkugeln oder Lötabdeckungen) zugeordnet. Somit enden Öffnungen in der Formmasse 350 an den elektrischen Zwischenverbindungsabschnitten 330-333b. Dementsprechend enden die leitfähigen Säulen 360-363b in den Öffnungen an den elektrischen Zwischenverbindungsabschnitten 330-333b und dem Substrat 310 (z.B. auf Zwischenverbindungsanschlussflächen). Lötkugeln (z.B. die Lötkugeln 311) können auch zu dem Substrat 310 hinzugefügt werden, um das elektronische Bauelementgehäuse 300, wie in 3 gezeigt, bereitzustellen.
  • 7 stellt schematisch ein beispielhaftes Rechensystem 401 dar. Das Rechensystem 401 kann ein elektronisches Bauelementgehäuse 400 gemäß hiesiger Offenbarung umfassen, das mit einer Hauptplatine 402 gekoppelt ist. In einem Aspekt kann das Rechensystem 401 auch einen Prozessor 403, ein Speicherbauelement 404, einen Funk 405, ein Kühlsystem (z. B. eine Wärmesenke oder einen Wärmeverteiler) 406, einen Port 407, einen Schlitz oder irgendein anderes geeignetes Bauelement oder Komponente umfassen, die mit der Hauptplatine 402 wirksam gekoppelt sein können. Das Rechensystem 401 kann irgendeinen Typ von Rechensystem umfassen, z. B. einen Desktop-Computer, einen Laptop-Computer, einen Tablet-Computer, ein Smartphone, einen Server, ein tragbares elektronisches Gerät etc. Es ist nicht erforderlich, dass andere Ausführungsbeispiele alle der in 7 angegebenen Merkmale aufweisen, und sie können alternative Merkmale aufweisen, die in 7 nicht angegeben sind.
  • Beispiele
  • Die folgenden Beispiele beziehen sich auf weitere Beispiele.
  • Bei einem Beispiel ist bereitgestellt ein elektronisches Bauelementgehäuse, umfassend ein Substrat, eine erste und zweite elektronische Komponente in einer gestapelten Konfiguration, wobei jede von der ersten und zweiten elektronischen Komponente einen elektrischen Zwischenverbindungsabschnitt umfasst, der in Richtung des Substrats freiliegt, eine Formmasse, die die erste und zweite elektronische Komponente kapselt, und eine elektrisch leitfähige Säule, die sich durch die Formmasse zwischen dem elektrischen Zwischenverbindungsabschnitt von zumindest einer von der ersten und zweiten elektronischen Komponente und dem Substrat erstreckt.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses erstreckt sich die elektrisch leitfähige Säule von dem Substrat.
  • Bei einem Beispiel umfasst ein elektronisches Bauelementgehäuse ein Lötmaterial, wobei die elektrisch leitfähige Säule an dem Lötmaterial endet.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst das Lötmaterial zumindest eines von einer Lötkugel und einer Lötabdeckung.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst das Lötmaterial Silber, Zinn oder eine Kombination derselben.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst die Lötkugel einen Mikrohöcker.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses ist die Lötkugel dem elektrischen Zwischenverbindungsabschnitt zugeordnet.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses ist die Lötabdeckung der Lötkugel zugeordnet.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses erstreckt sich die elektrisch leitfähige Säule von dem elektrischen Zwischenverbindungsabschnitt.
  • Bei einem Beispiel umfasst ein elektronisches Bauelementgehäuse einen Die-Anbringungsfilm, der zwischen der ersten und zweiten elektronischen Komponente angeordnet ist.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses weist die elektrisch leitfähige Säule eine Dicke von mehr als ungefähr 50 µm auf.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses weist die elektrisch leitfähige Säule einen Widerstand von weniger als ungefähr 0,1 Ohm auf.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst die elektrisch leitfähige Säule ein Metallmaterial.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst das Metallmaterial Kupfer.
  • Bei einem Beispiel eines elektronischen Bauelementgehäuses umfasst die Formmasse ein Epoxid.
  • Bei einem Beispiel ist bereitgestellt ein Elektronisches-Bauelementgehäuse-Präkursor, umfassend ein Substrat und elektrisch leitfähige Säulen von unterschiedlichen Längen, die sich von dem Substrat erstrecken.
  • Bei einem Beispiel umfasst ein Elektronisches-Bauelementgehäuse-Präkursor eine erste und zweite elektronische Komponente in einer gestapelten Konfiguration, wobei jede von der ersten und zweiten elektronischen Komponente einen elektrischen Zwischenverbindungsabschnitt umfassen, der in Richtung des Substrats freiliegt, wobei sich die elektrisch leitfähigen Säulen zwischen den elektrischen Zwischenverbindungsabschnitten der ersten und zweiten elektronischen Komponente und dem Substrat erstrecken.
  • Bei einem Beispiel umfasst ein Elektronisches-Bauelementgehäuse-Präkursor Lötmaterial, das den elektrischen Zwischenverbindungsabschnitten zugeordnet ist, wobei die elektrisch leitfähigen Säulen an dem Lötmaterial enden.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors umfasst das Lötmaterial Silber, Zinn oder eine Kombination derselben.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors umfasst das Lötmaterial zumindest eines von einer Lötkugel und einer Lötabdeckung.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors umfasst die Lötkugel einen Mikrohöcker.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors ist die Lötabdeckung der Lötkugel zugeordnet.
  • Bei einem Beispiel umfasst ein Elektronisches-Bauelementgehäuse-Präkursor einen Die-Anbringungsfilm, der zwischen der ersten und zweiten elektronischen Komponente angeordnet ist.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors weist jede von den elektrisch leitfähigen Säulen eine Dicke von mehr als ungefähr 50 µm auf.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors weist jede von den elektrisch leitfähigen Säulen einen Widerstand von weniger als ungefähr 0,1 Ohm auf.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors weist jede von den elektrisch leitfähigen Säulen ein Metallmaterial auf.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors umfasst das Metallmaterial Kupfer.
  • Bei einem Beispiel ist bereitgestellt ein Elektronisches-Bauelementgehäuse-Präkursor, umfassend eine erste und zweite elektronische Komponente in einer gestapelten Konfiguration, wobei jede von der ersten und zweiten elektronischen Komponente einen freiliegenden elektrischen Zwischenverbindungsabschnitt umfasst, eine Formmasse, die die erste und zweite elektronische Komponente kapselt, und eine Öffnung, die sich durch die Formmasse zu dem elektrischen Zwischenverbindungsabschnitt von zumindest einer von der ersten und zweiten elektronischen Komponente erstreckt.
  • Bei einem Beispiel umfasst ein Elektronisches-Bauelementgehäuse-Präkursor Lötmaterial, das den elektrischen Zwischenverbindungsabschnitten zugeordnet ist.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors umfasst das Lötmaterial Silber, Zinn oder eine Kombination derselben.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors umfasst das Lötmaterial zumindest eines von einer Lötkugel und einer Lötabdeckung.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors umfasst die Lötkugel einen Mikrohöcker.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors ist die Lötabdeckung der Lötkugel zugeordnet.
  • Bei einem Beispiel umfasst ein Elektronisches-Bauelementgehäuse-Präkursor einen Die-Anbringungsfilm, der zwischen der ersten und zweiten elektronischen Komponente angeordnet ist.
  • Bei einem Beispiel umfasst ein Elektronisches-Bauelementgehäuse-Präkursor eine elektrisch leitfähige Säule, die in der Öffnung in der Formmasse angeordnet ist.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors weist die elektrisch leitfähige Säule eine Dicke von mehr als ungefähr 50 µm auf.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors weist die elektrisch leitfähige Säule einen Widerstand von weniger als ungefähr 0,1 Ohm auf.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors umfasst die elektrisch leitfähige Säule ein Metallmaterial.
  • Bei einem Beispiel eines Elektronisches-Bauelementgehäuse-Präkursors umfasst das Metallmaterial Kupfer.
  • Bei einem Beispiel ist bereitgestellt ein Rechensystem, umfassend eine Hauptplatine und, ein elektronisches Bauelementgehäuse, das mit der Hauptplatine wirksam gekoppelt ist. Das elektronische Bauelementgehäuse umfasst ein Substrat, eine erste und zweite elektronische Komponente in einer gestapelten Konfiguration, wobei jede von der ersten und zweiten elektronischen Komponente einen elektrischen Zwischenverbindungsabschnitt umfassen, der in Richtung des Substrats freiliegt, eine Formmasse, die die erste und zweite elektronische Komponente kapselt, und eine elektrisch leitfähige Säule, die sich durch die Formmasse zwischen dem elektrischen Zwischenverbindungsabschnitt von zumindest einer von der ersten und zweiten elektronischen Komponente und dem Substrat erstreckt.
  • Bei einem Beispiel eines Rechensystems umfasst das Rechensystem einen Desktop-Computer, einen Laptop, ein Tablet, ein Smartphone, einen Server, ein tragbares elektronisches Gerät oder eine Kombination derselben.
  • Bei einem Beispiel eines Rechensystems umfasst das Rechensystem ferner einen Prozessor, ein Speicherbauelement, eine Wärmesenke, einen Funk, einen Schlitz, einen Port oder eine Kombination derselben, mit der Hauptplatine wirksam gekoppelt.
  • Bei einem Beispiel ist bereitgestellt ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses, umfassend ein Bereitstellen eines Substrats, ein Anordnen einer ersten elektrisch leitfähigen Säule auf dem Substrat und ein Anordnen einer zweiten elektrisch leitfähigen Säule auf dem Substrat, wobei Längen der ersten und zweiten leitfähigen Säule unterschiedlich sind.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses ein Anordnen einer ersten und zweiten elektronischen Komponente in einer gestapelten Konfiguration, wobei jede von der ersten und zweiten elektronischen Komponente einen freiliegenden elektrischen Zwischenverbindungsabschnitt umfasst, und ein elektrisches Koppeln der ersten und zweiten elektrisch leitfähigen Säule mit den elektrischen Zwischenverbindungsabschnitten der ersten oder zweiten elektronischen Komponente.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses ein Zuordnen eines Lötmaterials zu den elektrischen Zwischenverbindungsabschnitten, wobei die erste und zweite elektrisch leitfähige Säule an dem Lötmaterial endet, wenn sie mit den jeweiligen elektrischen Zwischenverbindungsabschnitten elektrisch gekoppelt ist.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das Lötmaterial Silber, Zinn oder eine Kombination derselben.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das Zuordnen eines Lötmaterials zu den elektrischen Zwischenverbindungsabschnitten ein Anordnen einer Lötkugel auf zumindest einem von den elektrischen Zwischenverbindungsabschnitte.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das Zuordnen eines Lötmaterials zu den elektrischen Zwischenverbindungsabschnitten ferner ein Anordnen einer Lötabdeckung auf der Lötkugel.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst die Lötkugel einen Mikrohöcker.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses ein Anordnen eines Die-Anbringungsfilms zwischen der ersten und zweiten elektronischen Komponente.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses ein Kapseln der ersten und zweiten elektronischen Komponente in einer Formmasse.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses weist jede von den elektrisch leitfähigen Säulen eine Dicke von mehr als ungefähr 50 µm auf.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses weist jede von den elektrisch leitfähigen Säulen einen Widerstand von weniger als ungefähr 0,1 Ohm auf.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst die elektrisch leitfähige Säule ein Metallmaterial.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst die Metallmaterial Kupfer.
  • Bei einem Beispiel ist bereitgestellt ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses, umfassend ein Anordnen einer ersten und zweiten elektronischen Komponente in einer gestapelten Konfiguration, wobei jede von der ersten und zweiten elektronischen Komponente einen freiliegenden elektrischen Zwischenverbindungsabschnitt umfasst, ein Kapseln der ersten und zweiten elektronischen Komponente in einer Formmasse und ein Bilden einer Öffnung, die sich durch die Formmasse zu dem elektrischen Zwischenverbindungsabschnitt von zumindest einer von der ersten und zweiten elektronischen Komponente erstreckt.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses ein Zuordnen eines Lötmaterials zu den elektrischen Zwi schenverbindungsab schnitten.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das Lötmaterial Silber, Zinn oder eine Kombination derselben.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das Zuordnen eines Lötmaterials zu den elektrischen Zwischenverbindungsabschnitten ein Anordnen einer Lötkugel auf zumindest einem von den elektrischen Zwischenverbindungsabschnitte.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst die Lötkugel einen Mikrohöcker.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses ein Anordnen Die-Anbringungsfilm zwischen der ersten und zweiten elektronischen Komponente.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses ein Anordnen einer elektrisch leitfähigen Säule in der Öffnung in der Formmasse, derart, dass die elektrisch leitfähige Säule mit dem elektrischen Zwischenverbindungsabschnitt von zumindest einer von der ersten und zweiten elektronischen Komponente elektrisch gekoppelt ist.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses weist die elektrisch leitfähige Säule eine Dicke von mehr als ungefähr 50 µm auf.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses weist die elektrisch leitfähige Säule einen Widerstand von weniger als ungefähr 0,1 Ohm auf.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst die elektrisch leitfähige Säule ein Metallmaterial.
  • Bei einem Beispiel eines Verfahrens zum Herstellen eines elektronischen Bauelementgehäuses umfasst das Metallmaterial Kupfer.
  • Bei einem Beispiel umfasst ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses ein elektrisches Koppeln eines Substrats mit der elektrisch leitfähigen Säule.
  • Während die vorstehenden Beispiele die spezifischen Ausführungsbeispiele in einer oder mehreren bestimmten Anwendungen veranschaulichen, ist es für den Fachmann offensichtlich, dass zahlreiche Modifikationen hinsichtlich Form, Verwendung und Implementierungsdetails vorgenommen werden können, ohne von hierin genannten Prinzipien und Konzepten abzuweichen.

Claims (67)

  1. Ein elektronisches Bauelementgehäuse, umfassend: ein Substrat; eine erste und zweite elektronische Komponente in einer gestapelten Konfiguration, wobei jede von der ersten und zweiten elektronischen Komponente einen elektrischen Zwischenverbindungsabschnitt umfasst, der in Richtung des Substrats freiliegt; eine Formmasse, die die erste und zweite elektronische Komponente kapselt; und eine elektrisch leitfähige Säule, die sich durch die Formmasse zwischen dem elektrischen Zwischenverbindungsabschnitt von zumindest einer von der ersten und zweiten elektronischen Komponente und dem Substrat erstreckt.
  2. Das elektronische Bauelementgehäuse gemäß Anspruch 1, wobei sich die elektrisch leitfähige Säule von dem Substrat erstreckt.
  3. Das elektronische Bauelementgehäuse gemäß Anspruch 2, ferner umfassend ein Lötmaterial, wobei die elektrisch leitfähige Säule an dem Lötmaterial endet.
  4. Das elektronische Bauelementgehäuse gemäß Anspruch 2, wobei das Lötmaterial zumindest eines von einer Lötkugel und einer Lötabdeckung umfasst.
  5. Das elektronische Bauelementgehäuse gemäß Anspruch 4, wobei das Lötmaterial Silber, Zinn oder eine Kombination derselben umfasst.
  6. Das elektronische Bauelementgehäuse gemäß Anspruch 4, wobei die Lötkugel einen Mikrohöcker umfasst.
  7. Das elektronische Bauelementgehäuse gemäß Anspruch 4, wobei die Lötkugel dem elektrischen Zwischenverbindungsabschnitt zugeordnet ist.
  8. Das elektronische Bauelementgehäuse gemäß Anspruch 7, wobei die Lötabdeckung der Lötkugel zugeordnet ist.
  9. Das elektronische Bauelementgehäuse gemäß Anspruch 1, wobei sich die elektrisch leitfähige Säule von dem elektrischen Zwischenverbindungsabschnitt erstreckt.
  10. Das elektronische Bauelementgehäuse gemäß Anspruch 1, ferner umfassend einen Die-Anbringungsfilm, der zwischen der ersten und zweiten elektronischen Komponente angeordnet ist.
  11. Das elektronische Bauelementgehäuse gemäß Anspruch 1, wobei die elektrisch leitfähige Säule eine Dicke von mehr als ungefähr 50 µm aufweist.
  12. Das elektronische Bauelementgehäuse gemäß Anspruch 1, wobei die elektrisch leitfähige Säule einen Widerstand von weniger als ungefähr 0,1 Ohm aufweist.
  13. Das elektronische Bauelementgehäuse gemäß Anspruch 1, wobei die elektrisch leitfähige Säule ein Metallmaterial umfasst.
  14. Das elektronische Bauelementgehäuse gemäß Anspruch 13, wobei das Metallmaterial Kupfer umfasst.
  15. Das elektronische Bauelementgehäuse gemäß Anspruch 1, wobei die Formmasse ein Epoxid umfasst.
  16. Ein Elektronisches-Bauelementgehäuse-Präkursor, umfassend: ein Substrat; und elektrisch leitfähige Säulen von unterschiedlichen Längen, die sich von dem Substrat erstrecken.
  17. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 16, ferner umfassend eine erste und zweite elektronische Komponente in einer gestapelten Konfiguration, wobei jede von der ersten und zweiten elektronischen Komponente einen elektrischen Zwischenverbindungsabschnitt umfasst, der in Richtung des Substrats freiliegt, wobei sich die elektrisch leitfähigen Säulen zwischen den elektrischen Zwischenverbindungsabschnitten der ersten und zweiten elektronischen Komponente und dem Substrat erstrecken.
  18. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 17, ferner umfassend ein Lötmaterial, das den elektrischen Zwischenverbindungsabschnitten zugeordnet ist, wobei die elektrisch leitfähigen Säulen an dem Lötmaterial enden.
  19. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 18, wobei das Lötmaterial Silber, Zinn oder eine Kombination derselben umfasst.
  20. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 18, wobei das Lötmaterial zumindest eines von einer Lötkugel und einer Lötabdeckung umfasst.
  21. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 20, wobei die Lötkugel einen Mikrohöcker umfasst.
  22. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 20, wobei die Lötabdeckung der Lötkugel zugeordnet ist.
  23. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 17, ferner umfassend einen Die-Anbringungsfilm, der zwischen der ersten und zweiten elektronischen Komponente angeordnet ist.
  24. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 16, wobei jede von den elektrisch leitfähigen Säulen eine Dicke von mehr als ungefähr 50 µm aufweist.
  25. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 16, wobei jede von den elektrisch leitfähigen Säulen einen Widerstand von weniger als ungefähr 0,1 Ohm aufweist.
  26. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 16, wobei die elektrisch leitfähigen Säulen ein Metallmaterial umfassen.
  27. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 26, wobei das Metallmaterial Kupfer umfasst.
  28. Ein Elektronisches-Bauelementgehäuse-Präkursor, umfassend: eine erste und zweite elektronische Komponente in einer gestapelten Konfiguration, wobei jede von der ersten und zweiten elektronischen Komponente einen freiliegenden elektrischen Zwischenverbindungsabschnitt umfasst; eine Formmasse, die die erste und zweite elektronische Komponente kapselt; und eine Öffnung, die sich durch die Formmasse zu dem elektrischen Zwischenverbindungsabschnitt von zumindest einer von der ersten und zweiten elektronischen Komponente erstreckt.
  29. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 28, ferner umfassend ein Lötmaterial, das den elektrischen Zwischenverbindungsabschnitten zugeordnet ist.
  30. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 29, wobei das Lötmaterial Silber, Zinn oder eine Kombination derselben umfasst.
  31. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 29, wobei das Lötmaterial zumindest eines von einer Lötkugel und einer Lötabdeckung umfasst.
  32. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 31, wobei die Lötkugel einen Mikrohöcker umfasst.
  33. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 31, wobei die Lötabdeckung der Lötkugel zugeordnet ist.
  34. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 28, ferner umfassend einen Die-Anbringungsfilm, der zwischen der ersten und zweiten elektronischen Komponente angeordnet ist.
  35. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 28, ferner umfassend eine elektrisch leitfähige Säule, die in der Öffnung in der Formmasse angeordnet ist.
  36. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 35, wobei die elektrisch leitfähige Säule eine Dicke von mehr als ungefähr 50 µm aufweist.
  37. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 35, wobei die elektrisch leitfähige Säule einen Widerstand von weniger als ungefähr 0,1 Ohm aufweist.
  38. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 35, wobei die elektrisch leitfähige Säule ein Metallmaterial umfasst.
  39. Der Elektronisches-Bauelementgehäuse-Präkursor gemäß Anspruch 38, wobei das Metallmaterial Kupfer umfasst.
  40. Ein Rechensystem, umfassend: eine Hauptplatine; und ein elektronisches Bauelementgehäuse wie in einem der Ansprüche 1-15, das mit der Hauptplatine wirksam gekoppelt ist.
  41. Das System gemäß Anspruch 41, wobei das Rechensystem einen Desktop-Computer, einen Laptop, ein Tablet, ein Smartphone, einen Server, ein tragbares elektronisches Gerät oder eine Kombination derselben umfasst.
  42. Das System gemäß Anspruch 41, ferner umfassend einen Prozessor, ein Speicherbauelement, eine Wärmesenke, einen Funk, einen Schlitz, einen Port oder eine Kombination derselben, mit der Hauptplatine wirksam gekoppelt.
  43. Ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses, umfassend: Bereitstellen eines Substrats; Anordnen einer ersten elektrisch leitfähigen Säule auf dem Substrat; und Anordnen einer zweiten elektrisch leitfähigen Säule auf dem Substrat, wobei Längen der ersten und zweiten leitfähigen Säule unterschiedlich sind.
  44. Das Verfahren gemäß Anspruch 43, ferner umfassend: Anordnen einer ersten und zweiten elektronischen Komponente in einer gestapelten Konfiguration, wobei jede von der ersten und zweiten elektronischen Komponente einen freiliegenden elektrischen Zwischenverbindungsabschnitt umfasst; und Elektrisches Koppeln der ersten und zweiten elektrisch leitfähigen Säule mit den elektrischen Zwischenverbindungsabschnitten der ersten oder zweiten elektronischen Komponente.
  45. Das Verfahren gemäß Anspruch 44, ferner umfassend ein Zuordnen eines Lötmaterials zu den elektrischen Zwischenverbindungsabschnitten, wobei die erste und zweite elektrisch leitfähige Säule an dem Lötmaterial endet, wenn sie mit den jeweiligen elektrischen Zwischenverbindungsabschnitten elektrisch gekoppelt ist.
  46. Das Verfahren gemäß Anspruch 45, wobei das Lötmaterial Silber, Zinn oder eine Kombination derselben umfasst.
  47. Das Verfahren gemäß Anspruch 45, wobei das Zuordnen eines Lötmaterials zu den elektrischen Zwischenverbindungsabschnitten ein Anordnen einer Lötkugel auf zumindest einem von den elektrischen Zwischenverbindungsabschnitten umfasst.
  48. Das Verfahren gemäß Anspruch 47, wobei das Zuordnen eines Lötmaterials zu den elektrischen Zwischenverbindungsabschnitten ferner ein Anordnen einer Lötabdeckung auf der Lötkugel umfasst.
  49. Das Verfahren gemäß Anspruch 47, wobei die Lötkugel einen Mikrohöcker umfasst.
  50. Das Verfahren gemäß Anspruch 44, ferner umfassend einen Die-Anbringungsfilm zwischen der ersten und zweiten elektronischen Komponente.
  51. Das Verfahren gemäß Anspruch 44, ferner umfassend ein Kapseln der ersten und zweiten elektronischen Komponente in einer Formmasse.
  52. Das Verfahren gemäß Anspruch 43, wobei jede von den elektrisch leitfähigen Säulen eine Dicke von mehr als ungefähr 50 µm aufweist.
  53. Das Verfahren gemäß Anspruch 43, wobei jede von den elektrisch leitfähigen Säulen einen Widerstand von weniger als ungefähr 0,1 Ohm aufweist.
  54. Das Verfahren gemäß Anspruch 43, wobei die elektrisch leitfähigen Säulen ein Metallmaterial umfassen.
  55. Das Verfahren gemäß Anspruch 54, wobei das Metallmaterial Kupfer umfasst.
  56. Ein Verfahren zum Herstellen eines elektronischen Bauelementgehäuses, umfassend: Anordnen einer ersten und zweiten elektronischen Komponente in einer gestapelten Konfiguration, wobei jede von der ersten und zweiten elektronischen Komponente einen freiliegenden elektrischen Zwischenverbindungsabschnitt umfasst; Kapseln der ersten und zweiten elektronischen Komponente in einer Formmasse; und Bilden einer Öffnung, die sich durch die Formmasse zu dem elektrischen Zwischenverbindungsabschnitt von zumindest einer von der ersten und zweiten elektronischen Komponente erstreckt.
  57. Das Verfahren gemäß Anspruch 56, ferner umfassend ein Zuordnen eines Lötmaterials zu den elektrischen Zwischenverbindungsabschnitten.
  58. Das Verfahren gemäß Anspruch 57, wobei das Lötmaterial Silber, Zinn oder eine Kombination derselben umfasst.
  59. Das Verfahren gemäß Anspruch 57, wobei das Zuordnen eines Lötmaterials zu den elektrischen Zwischenverbindungsabschnitten ein Anordnen einer Lötkugel auf zumindest einem von den elektrischen Zwischenverbindungsabschnitten umfasst.
  60. Das Verfahren gemäß Anspruch 59, wobei die Lötkugel einen Mikrohöcker umfasst.
  61. Das Verfahren gemäß Anspruch 56, ferner umfassend ein Anordnen eines Die-Anbringungsfilms zwischen der ersten und zweiten elektronischen Komponente.
  62. Das Verfahren gemäß Anspruch 56, ferner umfassend ein Anordnen einer elektrisch leitfähigen Säule in der Öffnung in der Formmasse, derart, dass die elektrisch leitfähige Säule mit dem elektrischen Zwischenverbindungsabschnitt von zumindest einer von der ersten und zweiten elektronischen Komponente elektrisch gekoppelt ist.
  63. Das Verfahren gemäß Anspruch 62, wobei die elektrisch leitfähige Säule eine Dicke von mehr als ungefähr 50 µm aufweist.
  64. Das Verfahren gemäß Anspruch 62, wobei die elektrisch leitfähige Säule einen Widerstand von weniger als ungefähr 0,1 Ohm aufweist.
  65. Das Verfahren gemäß Anspruch 62, wobei die elektrisch leitfähige Säule ein Metallmaterial umfasst.
  66. Das Verfahren gemäß Anspruch 65, wobei das Metallmaterial Kupfer umfasst.
  67. Das Verfahren gemäß Anspruch 62, ferner umfassend ein elektrisches Koppeln eines Substrats mit der elektrisch leitfähigen Säule.
DE112016007295.3T 2016-10-01 2016-10-01 Elektronisches bauelementgehäuse Pending DE112016007295T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2016/055079 WO2018063413A1 (en) 2016-10-01 2016-10-01 Electronic device package

Publications (1)

Publication Number Publication Date
DE112016007295T5 true DE112016007295T5 (de) 2019-06-19

Family

ID=57153546

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112016007295.3T Pending DE112016007295T5 (de) 2016-10-01 2016-10-01 Elektronisches bauelementgehäuse

Country Status (5)

Country Link
US (1) US20190229093A1 (de)
KR (1) KR102569815B1 (de)
CN (1) CN109643702A (de)
DE (1) DE112016007295T5 (de)
WO (1) WO2018063413A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11398455B2 (en) * 2019-06-03 2022-07-26 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and related methods
KR102643424B1 (ko) 2019-12-13 2024-03-06 삼성전자주식회사 반도체 패키지
CN111554669A (zh) * 2020-05-14 2020-08-18 甬矽电子(宁波)股份有限公司 半导体封装结构和半导体封装结构制作方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5998864A (en) * 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
JP2002076252A (ja) * 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
US6492726B1 (en) * 2000-09-22 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection
US7381593B2 (en) * 2004-08-05 2008-06-03 St Assembly Test Services Ltd. Method and apparatus for stacked die packaging
JP2006173232A (ja) * 2004-12-14 2006-06-29 Casio Comput Co Ltd 半導体装置およびその製造方法
JP4851794B2 (ja) * 2006-01-10 2012-01-11 カシオ計算機株式会社 半導体装置
US7550857B1 (en) * 2006-11-16 2009-06-23 Amkor Technology, Inc. Stacked redistribution layer (RDL) die assembly package
US20090051043A1 (en) * 2007-08-21 2009-02-26 Spansion Llc Die stacking in multi-die stacks using die support mechanisms
KR101660430B1 (ko) * 2009-08-14 2016-09-27 삼성전자 주식회사 반도체 패키지
US20100193930A1 (en) * 2009-02-02 2010-08-05 Samsung Electronics Co., Ltd. Multi-chip semiconductor devices having conductive vias and methods of forming the same
KR20100134354A (ko) * 2009-06-15 2010-12-23 삼성전자주식회사 반도체 패키지, 스택 모듈, 카드 및 전자 시스템
US8580607B2 (en) * 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US8076184B1 (en) * 2010-08-16 2011-12-13 Stats Chippac, Ltd. Semiconductor device and method of forming wafer-level multi-row etched leadframe with base leads and embedded semiconductor die
KR20120035297A (ko) * 2010-10-05 2012-04-16 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
US8952516B2 (en) * 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
KR101831938B1 (ko) * 2011-12-09 2018-02-23 삼성전자주식회사 팬 아웃 웨이퍼 레벨 패키지의 제조 방법 및 이에 의해 제조된 팬 아웃 웨이퍼 레벨 패키지
CN104885217A (zh) * 2012-10-23 2015-09-02 泰塞拉公司 两个或多个晶元的多晶元堆叠
US9627358B2 (en) * 2013-09-27 2017-04-18 Intel Corporation Method for interconnecting stacked semiconductor devices
KR20150049712A (ko) * 2013-10-30 2015-05-08 에스케이하이닉스 주식회사 수직 인터포저를 갖는 패키지 기판과 그 제조방법 및 이를 이용한 스택 패키지
KR102110405B1 (ko) * 2013-11-01 2020-05-14 에스케이하이닉스 주식회사 반도체 패키지 및 그 제조방법
US9583456B2 (en) * 2013-11-22 2017-02-28 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
KR101605600B1 (ko) * 2014-02-04 2016-03-22 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
US20150262902A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9418974B2 (en) * 2014-04-29 2016-08-16 Micron Technology, Inc. Stacked semiconductor die assemblies with support members and associated systems and methods
CN105830212A (zh) * 2014-10-03 2016-08-03 英特尔公司 具有垂直柱的重叠的堆叠管芯封装
TWI556368B (zh) * 2015-01-16 2016-11-01 南茂科技股份有限公司 晶片封裝結構及其製作方法
US9564419B2 (en) * 2015-03-26 2017-02-07 Macronix International Co., Ltd. Semiconductor package structure and method for manufacturing the same
US10049953B2 (en) * 2015-09-21 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated fan-out package having fan-out redistribution layer (RDL) to accommodate electrical connectors
US9917072B2 (en) * 2015-09-21 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing an integrated stacked package with a fan-out redistribution layer (RDL) and a same encapsulating process
CN108292653B (zh) * 2015-09-25 2022-11-08 英特尔公司 用来使封装集成电路管芯互连的方法、设备和系统
US9984998B2 (en) * 2016-01-06 2018-05-29 Taiwan Semiconductor Manufacturing Company, Ltd. Devices employing thermal and mechanical enhanced layers and methods of forming same
US20170287870A1 (en) * 2016-04-01 2017-10-05 Powertech Technology Inc. Stacked chip package structure and manufacturing method thereof
TWI567897B (zh) * 2016-06-02 2017-01-21 力成科技股份有限公司 薄型扇出式多晶片堆疊封裝構造與製造方法
US9825007B1 (en) * 2016-07-13 2017-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US11469215B2 (en) * 2016-07-13 2022-10-11 Taiwan Semiconductor Manufacturing Co., Ltd. Chip package structure with molding layer and method for forming the same
US10727208B2 (en) * 2016-09-29 2020-07-28 Intel Corporation Prepackaged stair-stacked memory module in a chip scale system in package, and methods of making same
US20180096946A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Semiconductor packages having a fiducial marker and methods for aligning tools relative to the fiducial marker
WO2018058548A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Stair-stacked dice device in system in package, and methods of making same
CN110050340B (zh) * 2016-12-23 2021-11-02 英特尔公司 具有叠层上专用集成电路管芯的垂直键合线堆叠芯片级封装及其制造方法
KR102652872B1 (ko) * 2018-09-04 2024-04-02 삼성전자주식회사 반도체 패키지
US11158608B2 (en) * 2019-09-25 2021-10-26 Powertech Technology Inc. Semiconductor package including offset stack of semiconductor dies between first and second redistribution structures, and manufacturing method therefor
WO2021102876A1 (en) * 2019-11-29 2021-06-03 Yangtze Memory Technologies Co., Ltd. Chip package structure and manufacturing method thereof
US11289130B2 (en) * 2020-08-20 2022-03-29 Macronix International Co., Ltd. Memory device
JP2022129462A (ja) * 2021-02-25 2022-09-06 キオクシア株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR102569815B1 (ko) 2023-08-22
KR20190058463A (ko) 2019-05-29
CN109643702A (zh) 2019-04-16
WO2018063413A1 (en) 2018-04-05
US20190229093A1 (en) 2019-07-25

Similar Documents

Publication Publication Date Title
DE102016101685B4 (de) Verfahren zur herstellung eines integrierten fan-out-packages
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102006037538B4 (de) Elektronisches Bauteil, elektronischer Bauteilstapel und Verfahren zu deren Herstellung sowie Verwendung einer Kügelchenplatziermaschine zur Durchführung eines Verfahrens zum Herstellen eines elektronischen Bauteils bzw. Bauteilstapels
DE102012104731B4 (de) Halbleitervorrichtungsbaugruppe und Verfahren zum Ausbilden dieser
DE102014113299B4 (de) Verfahren zum verbinden von gestapelten halbleiterbauelementen und gestapeltes halbleiterbauelement
DE102011008457A1 (de) Siliziumplättchen-Stapelpaket auf Waferebene
DE102016108060B4 (de) Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
DE112017004976T5 (de) Elektronisches bauelementgehäuse
DE102008017569A1 (de) Verfahren zur Herstellung eines organischen Substrats mit eingebetteten Aktivchips
DE102011055013A1 (de) Halbleitergehäuse und Verfahren zum Herstellen derselben
DE112013002672T5 (de) Halbleitergehäuse, Verfahren zum Herstellen desselben und Gehäuse auf Gehäuse
DE112011105992T5 (de) 3D-integriertes Schaltungspaket mit Through-Mold-Kopplungsstrukturen der ersten Ebene
DE112011105848B4 (de) Verfahren für das Bumping einer Chip-Rückseite
DE112017001828T5 (de) Elektrische verbindungsbrücke
DE112016007578T5 (de) Verbindungstruktur für einen gestapelten Die in einem mikroelektronischen Bauelement
DE10234951A1 (de) Halbleiterschaltungsmodul und Verfahren zur Herstellung von Halbleiterschaltungsmodulen
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102006003137A1 (de) Elektronikpackung und Packungsverfahren
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102014103050A1 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
WO2005015488A1 (de) Chipkarte, chipkartenmodul sowie verfahren zur herstellung eines chipkartenmoduls
DE112016007295T5 (de) Elektronisches bauelementgehäuse
WO2006021191A1 (de) Halbleiterbauteil in flachleitertechnik mit einem halbleiterchip
DE112019000113T5 (de) Halbleiterbauteil mit einem verteilten speicherchip-modul
DE112016007561T5 (de) Elektronisches bauelementgehäuse

Legal Events

Date Code Title Description
R012 Request for examination validly filed