[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102023103499A1 - Halbleitervorrichtung und Verfahren einer Fertigung der Halbleitervorrichtung - Google Patents

Halbleitervorrichtung und Verfahren einer Fertigung der Halbleitervorrichtung Download PDF

Info

Publication number
DE102023103499A1
DE102023103499A1 DE102023103499.5A DE102023103499A DE102023103499A1 DE 102023103499 A1 DE102023103499 A1 DE 102023103499A1 DE 102023103499 A DE102023103499 A DE 102023103499A DE 102023103499 A1 DE102023103499 A1 DE 102023103499A1
Authority
DE
Germany
Prior art keywords
layer
semiconductor layer
straight
straight part
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102023103499.5A
Other languages
English (en)
Inventor
Yuji Kawasaki
Toshihiro Imasaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102023103499A1 publication Critical patent/DE102023103499A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0292—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using a specific configuration of the conducting means connecting the protective devices, e.g. ESD buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7823—Lateral DMOS transistors, i.e. LDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Eine Halbleitervorrichtung weist ein Halbleitersubstrat einer ersten Leitfähigkeitsart, eine RESURF-Schicht einer zweiten Leitfähigkeitsart, eine bedeckte Schicht der zweiten Leitfähigkeitsart, die in dem unteren Teil einer High-Side-Schaltung ausgebildet ist, und einen MOSFET, der die RESURF-Schicht aufweist, die als eine Driftschicht dient, auf, wobei der MOSFET eine erste Halbleiterschicht der zweiten Leitfähigkeitsart aufweist, die als eine Drain-Schicht dient, und sich ein Endstück der ersten Halbleiterschicht mehr auf einer Seite einer Low-Side-Schaltung befindet als ein Endstück der bedeckten Schicht, und sich ein Biegezentrum eines gebogenen Teils der ersten Halbleiterschicht näher an einer High-Side-Schaltung befindet als ein gebogener Teil der bedeckten Schicht, und die Biegung des gebogenen Teils der ersten Halbleiterschicht kleiner ist als diejenige des gebogenen Teils der bedeckten Schicht.

Description

  • Hintergrund der Erfindung
  • Gebiet der Erfindung
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung, die einen Metalloxidhalbleiter-Feldeffekttransistor (MOSFET) aufweist, und ein Verfahren einer Fertigung der Halbleitervorrichtung.
  • Beschreibung des Stands der Technik
  • Ein Leistungssteuerungs-IC (Integrierter Schaltkreis), welcher hauptsächlich verwendet wird, um das Gate einer Leistungshalbleitervorrichtung anzusteuern, gibt ein Ansteuersignal gemäß dem Eingangssignal von dem Eingangsanschluss von einem Ausgangsanschluss davon aus, welches das Gate eines Leistungsschaltelements durch Ein- und Ausschalten ansteuert. Ein Leistungssteuerungs-IC weist typischerweise eine Low-Side-Schaltung, welche mit dem Masse- (GND-) Potential als Referenzpotential arbeitet, eine High-Side-Schaltung, welche mit einem vom GND-Potential verschiedenen Potential als Referenzpotential arbeitet, und eine Pegelverschiebungsschaltung, welche eine Signalübertragung zwischen der Low-Side-Schaltung und der High-Side-Schaltung ausführt, auf.
  • Insbesondere benötigt der Leistungssteuerungs-IC eine Energiequelle, um sowohl die Low-Side- als auch die High-Side-Schaltung zu treiben. Eine Technik eines Verwendens eines MOSFETs, der in einer RESURF-Schicht ausgebildet ist, als ein Hochspannungselement in einer Bootstrap-Schaltung mit der Bootstrap-Schaltung zum Generieren der Energiequelle für die High-Side-Schaltung innerhalb des ICs ist bekannt.
  • In einer Halbleitervorrichtung mit einer solchen RESURF-Schicht ist die Verunreinigungskonzentration der RESURF-Schicht begrenzt, weil die RESURF-Schicht vollkommen verarmt sein muss, um eine hohe Durchschlagspannung aufrechtzuerhalten, während die Durchschlagspannung aufrechterhalten wird, was ein Zustand ist, von welchem ein elektrisches Feld durch ein Anlegen einer hohen Spannung zwischen der Source und dem Drain generiert wird, wenn der MOSFET abgeschaltet wird, bis wenn der Lawineneffekt einsetzt. Andererseits verhindert die Limitierung der Verunreinigungskonzentration der RESRUF-Schicht eine Verringerung des Ein-Widerstands des MOSFETs, der in der RESURF-Schicht ausgebildet ist. Zum Beispiel verbessert ein Erhöhen der Länge der RESURF-Schicht, die den MOSFET bildet, in der Richtung entlang der Substratebene die Durchschlagspannungseigenschaft des MOSFETs aber verursacht einen Anstieg des Ein-Widerstands des MOSFETs. Mit anderen Worten befinden sich in dem MOSFET, der in der RESURF-Schicht ausgebildet ist, eine Verbesserung der Durchschlagspannungseigenschaft und eine Reduzierung des Ein-Widerstands in einem Ausgleichsverhältnis.
  • Daher werden Techniken zum Verbessern des Ausgleichs zwischen der Verbesserung der Durchschlagspannungseigenschaft und der Reduzierung des Ein-Widerstands untersucht. Zum Beispiel wird in der offengelegten japanischen Patentanmeldung Nr. 2021-103731 der Ausgleich zwischen der Verbesserung der Durchschlagspannungseigenschaft und der Reduzierung des Ein-Widerstands in dem MOSFET, der in der RESURF-Schicht ausgebildet ist, mit der Struktur verbessert, in welcher eine bedeckte N-Typ-Diffusionsschicht und eine N-Typ-Diffusionsschicht vorgesehen sind, und die Position des Endstücks auf der äußeren Seite (Low-Side-Schaltungsseite) der N-Typ-Diffusionsschicht näher an der Low-Side-Schaltung gelegt ist als das Endstück der Position der äußeren Seite der bedeckten N-Typ-Diffusionsschicht.
  • Gemäß der Halbleitervorrichtung, die in der offengelegten japanischen Patentanmeldung Nr. 2021-103731 offenbart ist, wird durch das Erweitern der N-Typ-Diffusionsschicht in Richtung der Low-Side-Schaltung, mehr als die bedeckte N-Typ-Diffusionsschicht erweitert wird, der Ausgleich zwischen der Verbesserung der Durchschlagspannungseigenschaft und der Reduzierung des Ein-Widerstands verbessert. Andererseits hat es in der N-Typ-Diffusionsschicht, die in einer Draufsicht einen geradlinigen Bereich und einen Eckbereich aufweist, ein Problem darin gegeben, dass, wenn die Erweiterung der N-Typ-Diffusionsschicht in dem geradlinigen Bereich ähnlich auf den Eckbereich angewendet wird, sich das elektrische Feld in dem Eckbereich konzentriert und sich die Durchschlagspannungseigenschaft verringert.
  • Zusammenfassung
  • Eine Aufgabe der vorliegenden Offenbarung ist, eine Halbleitervorrichtung mit einer Verringerung einer Durchschlagspannungseigenschaft zur Verfügung zu stellen.
  • Gemäß einem ersten Aspekt der vorliegenden Offenbarung weist eine Halbleitervorrichtung ein Halbleitersubstrat einer ersten Leitfähigkeitsart, eine RESURF-Schicht einer zweiten Leitfähigkeitsart, die in einem Oberflächenteil des Halbleitersubstrats ausgebildet ist und eine High-Side-Schaltung und eine Low-Side-Schaltung trennt, eine bedeckte Schicht, die zwischen dem Halbleitersubstrat und der RESURF-Schicht vorgesehen ist, an einer Unterseite der High-Side-Schaltung ausgebildet ist und eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht aufweist, und einen MOSFET, der die RESURF-Schicht aufweist, die als eine Driftschicht dient, auf. Der MOSFET weist eine erste Halbleiterschicht der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der RESURF-Schicht ausgebildet ist, eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht aufweist und als eine Driftschicht dient, eine zweite Halbleiterschicht der ersten Leitfähigkeitsart, die auf einer Seite weiter entfernt von der High-Side-Schaltung als die erste Halbleiterschicht vorgesehen ist, und eine dritte Halbleiterschicht der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der zweiten Halbleiterschicht ausgebildet ist und als eine Source-Schicht dient, auf. Ein Endstück der ersten Halbleiterschicht befindet sich an einer Position weiter entfernt von der High-Side-Schaltung als ein Endstück der bedeckten Schicht. Das Endstück der bedeckten Schicht weist in einer Draufsicht einen ersten geraden Teil, einen zweiten geraden Teil und einen gebogenen Teil, dessen Enden jeweils mit dem ersten geraden Teil und dem zweiten geraden Teil verbunden sind, auf. Das Endstück der ersten Halbleiterschicht weist in einer Draufsicht einen dritten geraden Teil, einen vierten geraden Teil und einen gebogenen Teil, dessen Enden jeweils mit dem dritten geraden Teil und dem vierten geraden Teil verbunden sind, auf. Eine Position eines Biegezentrums des gebogenen Teils der ersten Halbleiterschicht liegt näher an der High-Side-Schaltung als der gebogene Teil der bedeckten Schicht. Eine Biegung des gebogenen Teils der ersten Halbleiterschicht ist kleiner als der gebogene Teil der bedeckten Schicht.
  • Gemäß einem zweiten Aspekt der vorliegenden Offenbarung weist eine Halbleitervorrichtung ein Halbleitersubstrat einer ersten Leitfähigkeitsart, eine RESURF-Schicht einer zweiten Leitfähigkeitsart, die in einem Oberflächenteil des Halbleitersubstrats ausgebildet ist und eine High-Side-Schaltung und eine Low-Side-Schaltung trennt, eine bedeckte Schicht, die zwischen dem Halbleitersubstrat und der RESURF-Schicht vorgesehen ist, an einer Unterseite der High-Side-Schaltung ausgebildet ist und eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht aufweist, und einen MOSFET, der die RESURF-Schicht aufweist, die als eine Driftschicht dient, auf. Der MOSFET weist eine erste Halbleiterschicht der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der RESURF-Schicht ausgebildet ist, eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht aufweist und als eine Driftschicht dient, eine zweite Halbleiterschicht der ersten Leitfähigkeitsart, die auf einer Seite weiter entfernt von der High-Side-Schaltung als die erste Halbleiterschicht vorgesehen ist, und eine dritte Halbleiterschicht der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der zweiten Halbleiterschicht ausgebildet ist und als eine Source-Schicht dient, auf. Ein Endstück der ersten Halbleiterschicht befindet sich an einer Position weiter entfernt von der High-Side-Schaltung als ein Endstück der bedeckten Schicht. Das Endstück der ersten Halbleiterschicht weist in einer Draufsicht einen ersten geraden Teil, einen zweiten geraden Teil und einen Teil, dessen Enden jeweils mit dem ersten geraden Teil und dem zweiten geraden Teil verbunden sind, auf. Das Stück weist in einer Draufsicht jeweils einen dritten geraden Teil, der in einem stumpfen Winkel mit dem ersten geraden Teil verbunden ist, und einen vierten geraden Teil, der in einem stumpfen Winkel mit dem zweiten geraden Teil verbunden ist, auf. Das Endstück der bedeckten Schicht weist in einer Draufsicht einen fünften geraden Teil, einen sechsten geraden Teil und einen gebogenen Teil, dessen Enden jeweils mit dem fünften geraden Teil und dem sechsten geraden Teil verbunden sind, auf.
  • Gemäß einem dritten Aspekt der vorliegenden Offenbarung weist eine Halbleitervorrichtung ein Halbleitersubstrat einer ersten Leitfähigkeitsart, eine RESURF-Schicht einer zweiten Leitfähigkeitsart, die in einem Oberflächenteil des Halbleitersubstrats ausgebildet ist und eine High-Side-Schaltung und eine Low-Side-Schaltung trennt, eine bedeckte Schicht, die zwischen dem Halbleitersubstrat und der RESURF-Schicht vorgesehen ist, an einer Unterseite der High-Side-Schaltung ausgebildet ist und eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht aufweist, und einen MOSFET, der die RESURF-Schicht aufweist, die als eine Driftschicht dient, auf. Der MOSFET weist eine erste Halbleiterschicht der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der RESURF-Schicht ausgebildet ist, eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht aufweist und als eine Driftschicht dient, eine zweite Halbleiterschicht der ersten Leitfähigkeitsart, die auf einer Seite weiter entfernt von der High-Side-Schaltung als die erste Halbleiterschicht vorgesehen ist, und eine dritte Halbleiterschicht der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der zweiten Halbleiterschicht ausgebildet ist und als eine Source-Schicht dient, auf. Ein Endstück der ersten Halbleiterschicht befindet sich an einer Position weiter entfernt von der High-Side-Schaltung als ein Endstück der bedeckten Schicht. Das Endstück der bedeckten Schicht weist in einer Draufsicht einen ersten geraden Teil, einen zweiten geraden Teil und einen gebogenen Teil, dessen Enden jeweils mit dem ersten geraden Teil und dem zweiten geraden Teil verbunden sind, auf. Das Endstück der ersten Halbleiterschicht weist in einer Draufsicht einen dritten geraden Teil, einen vierten geraden Teil und einen gebogenen Teil, dessen Enden jeweils mit dem dritten geraden Teil und dem vierten geraden Teil verbunden sind, auf. Eine Verunreinigungskonzentration eines Teils der ersten Halbleiterschicht, der sich weiter auf einer Seite weiter innen befindet als der zweite gebogene Teil, der den zweiten gebogenen Teil umfasst, ist geringer als eine Verunreinigungskonzentration der ersten Halbleiterschicht.
  • Gemäß der vorliegenden Offenbarung ist ein Verfahren einer Fertigung einer Halbleitervorrichtung ein Verfahren einer Fertigung einer Halbleitervorrichtung, welche ein Halbleitersubstrat einer ersten Leitfähigkeitsart, eine RESURF-Schicht einer zweiten Leitfähigkeitsart, die in einem Oberflächenteil des Halbleitersubstrats ausgebildet ist und eine High-Side-Schaltung und eine Low-Side-Schaltung trennt, eine bedeckte Schicht, die zwischen dem Halbleitersubstrat und der RESURF-Schicht vorgesehen ist, an einer Unterseite der High-Side-Schaltung ausgebildet ist und eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht aufweist, und einen MOSFET, der die RESURF-Schicht aufweist, die als eine Driftschicht dient, aufweist. Der MOSFET weist eine erste Halbleiterschicht der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der RESURF-Schicht ausgebildet ist, eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht aufweist und als eine Driftschicht dient, eine zweite Halbleiterschicht der ersten Leitfähigkeitsart, die auf einer Seite weiter entfernt von der High-Side-Schaltung als die erste Halbleiterschicht vorgesehen ist, und eine dritte Halbleiterschicht der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der zweiten Halbleiterschicht ausgebildet ist und als eine Source-Schicht dient, auf. Ein Endstück der ersten Halbleiterschicht befindet sich an einer Position weiter entfernt von der High-Side-Schaltung als ein Endstück der bedeckten Schicht. Das Endstück der bedeckten Schicht weist in einer Draufsicht einen ersten geraden Teil, einen zweiten geraden Teil und einen gebogenen Teil, dessen Enden jeweils mit dem ersten geraden Teil und dem zweiten geraden Teil verbunden sind, auf. Das Endstück der ersten Halbleiterschicht weist in einer Draufsicht einen dritten geraden Teil, einen vierten geraden Teil und einen gebogenen Teil, dessen Enden jeweils mit dem dritten geraden Teil und dem vierten geraden Teil verbunden sind, auf. In dem Verfahren einer Fertigung der Halbleitervorrichtung umfasst ein Schritt eines Ausbildens der ersten Halbleiterschicht einen Schritt eines Ausbildens eines Maskenmaterials, das eine erste Verunreinigungsimplantierungsöffnung, eine Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen und einen Blockierungsteil aufweist, der die erste Verunreinigungsimplantierungsöffnung und die Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen auf einem Basismaterial definiert, einen Schritt eines Einführens von Verunreinigungen in das Basismaterial von der ersten Verunreinigungsimplantierungsöffnung und der Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen durch Bestrahlen mit den Verunreinigungen, einen Schritt eines Entfernens des Maskenmaterials von dem Basismaterial und einen Schritt eines Unterziehens des Basismaterials, in welches die Verunreinigungen eingeführt worden sind, einer Wärmebehandlung. Die Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen ist in einem Bereich vorgesehen, der zu einem Teil der ersten Halbleiterschicht korrespondiert, der sich in einer Draufsicht auf einer weiter innen gelegenen Seite als der zweite gebogene Teil, der den zweiten gebogenen Teil umfasst, in dem Maskenmaterial befindet.
  • Gemäß der vorliegenden Offenbarung wird eine Verringerung einer Durchschlagspannungseigenschaft verhindert.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Offenbarung werden aus der nachfolgenden detaillierten Beschreibung der vorliegenden Offenbarung ersichtlicher, wenn sie im Zusammenhang mit den begleitenden Zeichnungen gesehen wird.
  • Figurenliste
    • 1 ist eine Querschnittsansicht, die eine schematische Konfiguration einer Halbleitervorrichtung gemäß einer ersten Ausführungsform darstellt;
    • 2 ist eine Draufsicht, die die schematische Konfiguration der Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt;
    • 3 ist eine Draufsicht, die die schematische Konfiguration der Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt;
    • 4 ist eine Draufsicht, die die schematische Konfiguration der Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt;
    • 5 ist ein Graph, der den Zusammenhang zwischen der Änderung des Verlängerungswerts S der N-Typ-Halbleiterschicht und der Durchschlagspannung zwischen der Source und dem Drain in einer Halbleitervorrichtung eines Vergleichsbeispiels und der Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt;
    • 6 ist eine Querschnittsansicht, die eine schematische Konfiguration der Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt;
    • 7 ist eine Draufsicht, die eine schematische Konfiguration einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform darstellt;
    • 8 ist eine Draufsicht, die die schematische Konfiguration der Halbleitervorrichtung gemäß der zweiten Ausführungsform darstellt;
    • 9 ist eine Querschnittsansicht, die eine schematische Konfiguration einer Halbleitervorrichtung gemäß einer ersten Ausführungsform darstellt;
    • 10 ist eine Draufsicht, die die schematische Konfiguration der Halbleitervorrichtung gemäß der dritten Ausführungsform darstellt;
    • 11 ist eine Draufsicht, die die schematische Konfiguration der Halbleitervorrichtung gemäß der dritten Ausführungsform darstellt;
    • 12 ist eine Draufsicht, die die schematische Konfiguration der Halbleitervorrichtung gemäß der dritten Ausführungsform darstellt;
    • 13 ist eine Querschnittsansicht, die ein Verfahren einer Fertigung der Halbleitervorrichtung gemäß der ersten Ausführungsform darstellt;
    • 14 ist eine Draufsicht, die die schematische Konfiguration der Halbleitervorrichtung gemäß der dritten Ausführungsform darstellt;
    • 15 ist eine Querschnittsansicht, die eine schematische Konfiguration einer Halbleitervorrichtung gemäß einer vierten Ausführungsform darstellt;
    • 16 ist eine Draufsicht, die die schematische Konfiguration der Halbleitervorrichtung gemäß der vierten Ausführungsform darstellt;
    • 17 ist eine Draufsicht, die die schematische Konfiguration der Halbleitervorrichtung gemäß der vierten Ausführungsform darstellt;
    • 18 ist eine Draufsicht, die die schematische Konfiguration der Halbleitervorrichtung gemäß der vierten Ausführungsform darstellt;
    • 19 ist eine Draufsicht, die die schematische Konfiguration der Halbleitervorrichtung gemäß der vierten Ausführungsform darstellt; und
    • 20 ist eine Draufsicht, die die schematische Konfiguration der Halbleitervorrichtung gemäß der vierten Ausführungsform darstellt.
  • Beschreibung der bevorzugten Ausführungsformen
  • In 1, 6, 9 und 14 wird die Richtung nach links zur Vereinfachung als „innere Seite“ bezeichnet, und die Richtung nach rechts wird zur Vereinfachung als „äußere Seite“ bezeichnet. Außerdem werden in 3, 4, 7, 8, 10 bis 13 und 15 bis 19 die Richtungen nach links und abwärts als „innere Seite“ bezeichnet, und die Richtungen nach rechts und aufwärts werden als „äußere Seiten“ bezeichnet.
  • Wie aus der nachfolgenden Beschreibung verstanden wird, korrespondiert die innere Seite in jeder Zeichnung zu einer Seite näher an der High-Side-Schaltung, und die äußere Seite korrespondiert zu einer Seite entfernt von der High-Side-Schaltung.
  • Erste Ausführungsform
  • Eine Halbleitervorrichtung 1001 gemäß einer ersten Ausführungsform wird mit Bezug auf 1 bis 6 beschrieben.
  • 1 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung 1001 gemäß einer ersten Ausführungsform darstellt, und korrespondiert zu einem Querschnitt, der entlang einer Linie A-A in 2 aufgenommen ist, die nachfolgend beschrieben wird. Die Halbleitervorrichtung 1001 weist einen MOSFET auf, der in einer RESURF-Schicht 2 ausgebildet ist. Nachfolgend bezieht sich der MOSFET auf einen seitlicher-N-Kanal-MOSFET, der in der RESURF-Schicht 2 ausgebildet ist. Im Folgenden repräsentiert ein P-Typ die erste Leitfähigkeitsart, ein N-Typ repräsentiert die zweite Leitfähigkeitsart und die Halbleiterschicht der ersten Leitfähigkeitsart wird als „P-Typ-Halbleiterschicht“ bezeichnet, und die Halbleiterschicht der zweiten Leitfähigkeitsart wird als „N-Typ-Halbleiterschicht“ bezeichnet. Die erste Leitfähigkeitsart kann jedoch der N-Typ sein und die zweite Leitfähigkeitsart kann der P-Typ sein.
  • Die Halbleitervorrichtung 1001 weist eine Halbleiterschicht 100 auf. Die Halbleiterschicht 100 weist ein P-Typ-Halbleitersubstrat 1, eine RESURF-Schicht 2, welche eine N-Typ-Halbleiterschicht ist, die in dem Oberflächenteil des Halbleitersubstrats ausgebildet ist, und eine bedeckte Schicht 3, welche zwischen dem Halbleitersubstrat 1 und der RESURF-Schicht 2 vorgesehen und an der Unterseite einer nachfolgend zu beschreibenden High-Side-Schaltung ausgebildet ist und eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht 2 aufweist, auf. Die Halbleiterschicht 100 weist eine N-Typ-Halbleiterschicht 4, die in dem Oberflächenteil der RESURF-Schicht 2 ausgebildet ist und eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht 2 aufweist, und eine N-Typ-Halbleiterschicht 5, die in dem Oberflächenteil der N-Typ-Halbleiterschicht 4 ausgebildet ist und eine Verunreinigungskonzentration höher als diejenige der N-Typ-Halbleiterschicht 4 aufweist, auf. Die Halbleiterschicht 100 weist eine P-Typ-Halbleiterschicht 6, die auf der Seite weiter außen als die N-Typ-Halbleiterschicht 4 ausgebildet ist, eine N-Typ-Halbleiterschicht 7, die in dem Oberflächenteil der P-Typ-Halbleiterschicht 6 ausgebildet ist, und eine P-Typ-Halbleiterschicht 8, die in dem Oberflächenteil der P-Typ-Halbleiterschicht 6 vorgesehen ist und eine Verunreinigungskonzentration höher als diejenige der P-Typ-Halbleiterschicht 6 aufweist, auf. Die Halbleiterschicht 100 weist weiter eine P-Typ-Halbleiterschicht 16, die auf der Seite weiter außen als die RESURF-Schicht 2 liegt und in dem Oberflächenteil des Halbleitersubstrats 1 so ausgebildet ist, dass sie in Kontakt mit der RESURF-Schicht 2 ist, und eine P-Typ-Halbleiterschicht 17, die in dem Oberflächenteil der P-Typ-Halbleiterschicht 16 ausgebildet ist und eine Verunreinigungskonzentration höher als diejenige der P-Typ-Halbleiterschicht 16 aufweist, auf.
  • Die Verunreinigungskonzentrationen der N-Typ-Halbleiterschichten steigen in der Reihenfolge der RESURF-Schicht 2, der N-Typ-Halbleiterschicht 4, der bedeckten Schicht 3 und der N-Typ-Halbleiterschicht 5, und die Verunreinigungskonzentration der N-Typ-Halbleiterschicht 7 ist gleich zu derjenigen der N-Typ-Halbleiterschicht 5.
  • Die Halbleitervorrichtung 1001 weist eine Isolationsschicht 12, die auf der Halbleiterschicht 100 vorgesehen ist, und eine Feldoxidschicht 9, die an einer Position zwischen der N-Typ-Halbleiterschicht 5 und der N-Typ-Halbleiterschicht 7, an einer Position an einer Seite weiter innen als die N-Typ-Halbleiterschicht 5 und die N-Typ-Halbleiterschicht 7, an einer Position zwischen der P-Typ-Halbleiterschicht 8 und der P-Typ-Halbleiterschicht 17 und an einer Position an einer Seite weiter außen als die P-Typ-Halbleiterschicht 17 auf der Oberfläche der Halbleiterschicht 100 so vorgesehen ist, dass sie mit der Isolationsschicht 12 bedeckt ist, auf. Die Halbleitervorrichtung 1001 weist ein Polysilizium 10, das so vorgesehen ist, dass es das Endstück auf der inneren Seite der Feldoxidschicht 9 zwischen der N-Typ-Halbleiterschicht 5 und der N-Typ-Halbleiterschicht 7 bedeckt, und ein Polysilizium 11, das so vorgesehen ist, dass es das Endstück auf der äußeren Seite der Feldoxidschicht 9 zwischen der N-Typ-Halbleiterschicht 5 und der N-Typ-Halbleiterschicht 7 bedeckt, auf. Die Halbleitervorrichtung 1001 weist weiter eine Drain-Elektrode 12, die mit der N-Typ-Halbleiterschicht 5 verbunden ist, eine Source-Elektrode 14, die mit der N-Typ-Halbleiterschicht 7 und der P-Typ-Halbleiterschicht 8 verbunden ist, und eine Elektrode zum Festlegen eines Referenzpotentials 15, die mit der P-Typ-Halbleiterschicht 17 verbunden ist, auf, von denen jede so ausgebildet ist, dass sie in der Isolationsschicht 12 eingebettet ist. Das Polysilizium 10 ist in der Isolationsschicht 12 eingebettet und wird als ein Maskenmaterial 56 in einem Moment einer Implantierung verwendet, in welchem die N-Typ-Halbleiterschicht 5 ausgebildet wird. Das Polysilizium 11 ist in der Isolationsschicht 12 eingebettet und wird als die Gate-Elektrode des MOSFETs verwendet.
  • Die Halbleitervorrichtung 1001 bildet einen Hochspannung-integrierter-Schaltkreis, oder HVIC, und weist eine High-Side-Schaltung und eine Low-Side-Schaltung auf. Sowohl die High-Side-Schaltung als auch die Low-Side-Schaltung ist in N-Typ-Halbleiterschichten und P-Typ-Halbleiterschichten, welche in 1 nicht dargestellt sind, in der Halbleiterschicht 100 konfiguriert. Die High-Side-Schaltung, welche eine digitale Schaltung und eine analoge Schaltung aufweist, generiert ein Signal, welches ein Leistungshalbleiterelement zu einer Versorgung desselben an die High-Side-Schaltung treibt. Die Low-Side-Schaltung, welche eine digitale Schaltung und eine analoge Schaltung aufweist, generiert ein Signal, welches ein Leistungshalbleiterelement zu einer Versorgung desselben an das Low-Side-Leistungshalbleiterelements treibt. Das Leistungshalbleiterelement ist zum Beispiel ein MOSFET oder ein Bipolartransistor mit isoliertem Gate (IGBT) und ist außerhalb der Halbleitervorrichtung 1001 vorgesehen.
  • Das Halbleitersubstrat 1 und die Halbleiterschicht 100 weisen ein Halbleitermaterial wie Silizium (Si) oder Siliziumkarbid (SiC) auf. Insbesondere ist die Halbleitervorrichtung 1001, die Siliziumkarbid oder dergleichen verwendet, welches eine breitere Bandlücke aufweist als Silizium, in einem Betrieb bei einer hohen Spannung und einer hohen Temperatur einer herkömmlichen Halbleitervorrichtung 1001, die Silizium verwendet, überlegen.
  • Die RESURF-Schicht 2 trennt die High-Side-Schaltung und die Low-Side-Schaltung. Zusätzlich dazu dient die RESURF-Schicht 2 als eine Driftschicht des MOSFETs.
  • Die bedeckte Schicht 3 stellt den Effekt eines Unterdrückens des vertikalen parasitären Betriebs des Elements in der High-Side-Schaltung und den Effekt eines Verhinderns, dass die Beschädigung bei dem Betrieb der Elemente innerhalb der High-Side-Schaltung mit der Verarmungsschicht der RESURF-Schicht 2, die sich in die High-Side-Schaltung ausdehnt, verursacht wird, wenn die Durchschlagspannung aufrechterhalten wird.
  • Die N-Typ-Halbleiterschicht 4 weist eine Struktur auf, in welcher die Position des Endstücks auf der äußeren Seite der N-Typ-Halbleiterschicht 4 von der High-Side-Schaltung weiter entfernt ist als die Position des Endstücks auf der äußeren Seite der bedeckten Schicht 3, und dies stellt die Wirkung eines Reduzierens des Ein-Widerstands und die Wirkung eines Verhinderns einer Feldumkehr des MOSFETs dar. Zusätzlich dienen die N-Typ-Halbleiterschicht 4 und die N-Typ-Halbleiterschicht 5 als Drain-Schichten des MOSFETs, und die N-Typ-Halbleiterschicht 5 dient dazu, die N-Typ-Halbleiterschicht 4 und eine Drain-Elektrode 13 elektrisch zu verbinden. Obwohl die bedeckte Schicht 3 und die N-Typ-Halbleiterschicht 4 in der ersten Ausführungsform mit einem Abstand voneinander angeordnet sind, können sie in Kontakt miteinander sein.
  • Die P-Typ-Halbleiterschicht 6 dient als eine Back-Gate-Schicht des MOSFETs, die N-Typ-Halbleiterschicht 7 dient als eine Source-Schicht des MOSFETs und die P-Typ-Halbleiterschicht 8 dient dazu, die P-Typ-Halbleiterschicht 6 und die Source-Elektrode 14 elektrisch zu verbinden, ein Ersatz für eine Back-Gate-Elektrode.
  • Die P-Typ-Halbleiterschicht 16, welche das äußere Endstück der Halbleitervorrichtung 1001 ist, dient dazu, das Potential des Halbleitersubstrats 1 auf ein Referenzpotential festzulegen. Die P-Typ-Halbleiterschicht 17 dient dazu, die P-Typ-Halbleiterschicht 16 und die Elektrode zum Festlegen des Referenzpotentials 15 elektrisch zu verbinden.
  • 2 ist eine Draufsicht, die eine Halbleitervorrichtung 1001 der ersten Ausführungsform darstellt.
  • In 2 wird die äußerste Kante durch die äußere Kante des Halbleitersubstrats 1, das heißt, die äußere Kante der Halbleitervorrichtung 1001 repräsentiert. Eine Halbleitervorrichtung 1001 weist eine Pegelverschiebungsschaltung 50 auf, welche Signale zwischen der High-Side-Schaltung und der Low-Side-Schaltung überträgt.
  • Die in 2 dargestellte N-Typ-Halbleiterschicht 4 ist ein Teil, welcher in einer Draufsicht nicht mit der bedeckten Schicht 3 überlappt, und der nicht überlappende Teil ist in einem Ring mit der Pegelverschiebungsschaltung 50 dazwischen eingeschoben ausgebildet. Die in 2 dargestellte RESURF-Schicht 2 ist ein Teil, welcher in einer Draufsicht nicht mit der bedeckten Schicht 3, der N-Typ-Halbleiterschicht 4 und der N-Typ-Halbleiterschicht 5 überlappt, und der nicht überlappende Teil ist auch in einem Ring mit der Pegelverschiebungsschaltung 50 dazwischen eingeschoben ausgebildet.
  • Die äußeren Kanten jeder Schicht der RESURF-Schicht 2, der N-Typ-Halbleiterschicht 4 und der bedeckten Schicht 3 bilden im Wesentlichen eine rechteckige Form mit vier Ecken. Jede Ecke weist einen gebogenen Teil auf, dessen jeweilige Enden mit einem geraden Teil verbunden sind. Diese zwei geraden Teile korrespondieren zu zwei benachbarten Seiten der im Wesentlichen rechteckigen Form. In jeder Schicht der RESURF-Schicht 2, der N-Typ-Halbleiterschicht 4 und der bedeckten Schicht 3 repräsentiert ein Eckbereich den Bereich der inneren Seite des gebogenen Teils einschließlich des gebogenen Teils, und ein gerader Bereich repräsentiert den Bereich der inneren Seite des geraden Teils einschließlich des geraden Teils jeder Seite. In 2 repräsentiert ein Eckbereich 51 einen von vier Eckbereichen und zwei gerade Bereiche repräsentieren jeweils zwei gerade Bereiche, die an den Eckbereich 51 angrenzen.
  • Die High-Side-Schaltung ist innerhalb der bedeckten Schicht 3 in 2 angeordnet. Die Low-Side-Schaltung ist ausgerichtet mit der High-Side-Schaltung mit der RESURF-Schicht 2 und der Pegelverschiebungsschaltung 50 dazwischen eingeschoben angeordnet, insbesondere ist die Low-Side-Schaltung über der RESURF-Schicht 2 und der Pegelverschiebungsschaltung 50 angeordnet (nicht dargestellt).
  • Der MOSFET gemäß der ersten Ausführungsform, welcher in der RESURF-Schicht 2 (schattierter Bereich in 2) vorgesehen ist und die High-Side-Schaltung umgibt, ist ein Element, das die Bootstrap-Schaltung bildet, und wird anstelle der Bootstrap-Diode verwendet. Eine Bootstrap-Schaltung ist eine Schaltung, welche eine Betriebsenergiequelle für eine High-Side-Schaltung generiert, und weist zusätzlich zu dem MOSFET einen Kondensator auf, der mit dem MOSFET verbunden ist.
  • 3 ist eine Draufsicht, die einen Teil des Eckbereichs 51 und der geraden Bereiche 52 der ersten Ausführungsform darstellt.
  • 3 ist eine vergrößerte Ansicht der bedeckten Schicht 3 und der N-Typ-Halbleiterschicht 4 in dem in 2 dargestellten Eckbereich 51.
  • Durchgezogene Linien repräsentieren Konturlinien, welche die jeweiligen Endstücke der bedeckten Schicht 3 und der N-Typ-Halbleiterschicht 4 sind. Das Endstück der N-Typ-Halbleiterschicht 4 ist durch einen geraden Teil 41, der in einem geraden Bereich 52 enthalten ist, einen geraden Teil 42, der in einem anderen geraden Bereich 52 enthalten ist, und einen gebogenen Teil 40, dessen Enden jeweils mit dem geraden Teil 41 und dem geraden Teil 42 verbunden sind, definiert. Der gerade Teil 41 und der gerade Teil 42 sind in ihren Verlängerungslinien orthogonal zueinander. Das Endstück der bedeckten Schicht 3 ist auch durch einen geraden Teil 31, der in einem geraden Bereich 52 enthalten ist, einen geraden Teil 32, der in einem anderen geraden Bereich 52 enthalten ist, und einen gebogenen Teil 30, dessen Enden jeweils mit dem geraden Teil 31 und dem geraden Teil 32 verbunden sind, definiert. Der gerade Teil 31 und der gerade Teil 32 sind in ihren Verlängerungslinien orthogonal zueinander. Deshalb sind der gerade Teil 41 und der gerade Teil 31 parallel und der gerade Teil 42 und der gerade Teil 32 sind auch parallel.
  • Das Biegezentrum O des gebogenen Teils 30 der bedeckten Schicht 3 und das Biegezentrum O' des gebogenen Teils 40 der der N-Typ-Halbleiterschicht 4 befinden sich an verschiedenen Positionen, und die Biegungen der beiden sind auch verschieden. Der Abstand zwischen der Konturlinie der bedeckten Schicht 3 und der Konturlinie der N-Typ-Halbleiterschicht 4 ist nicht der gleiche Wert in dem Eckbereich 51 und dem geraden Bereich 52.
  • Währenddessen repräsentiert die gepunktete Linie die Konturlinie der äußeren Kante einer N-Typ-Halbleiterschicht 4A als ein Vergleichsbeispiel. Das Endstück der N-Typ-Halbleiterschicht 4A ist durch einen geraden Teil 41A, der in einem geraden Bereich 52 enthalten ist, einen geraden Teil 42A, der in einem anderen geraden Bereich 52 enthalten ist, und einen gebogenen Teil 40A, dessen Enden jeweils mit dem geraden Teil 41A und dem geraden Teil 42A verbunden sind, definiert. Der gerade Teil 41A und der gerade Teil 42A sind in ihren Verlängerungslinien orthogonal. Das Biegezentrum des gebogenen Teils 40A der N-Typ-Halbleiterschicht 4A und das Biegezentrum O des gebogenen Teils 30 der bedeckten Schicht 3 befinden sich an den gleichen Positionen, und die Biegungen der beiden sind auch verschieden. Der Abstand zwischen der Konturlinie der bedeckten Schicht 3 und der Konturlinie der N-Typ-Halbleiterschicht 4A ist der gleiche Wert in dem Eckbereich 51 und dem geraden Bereich 52.
  • Der Abstand zwischen einem Punkt auf der Konturlinie der bedeckten Schicht 3 und der Konturlinie der N-Typ-Halbleiterschicht 4 wird durch den Abstand von dem Punkt zu einem Punkt auf der Konturlinie der N-Typ-Halbleiterschicht 4 repräsentiert, wo eine Linie orthogonal zu der Tangentenlinie an dem Punkt kreuzt.
  • Wie in 3 dargestellt, ist die Biegung des gebogenen Teils 40 der N-Typ-Halbleiterschicht 4 kleiner als die Biegung des gebogenen Teils 30 der bedeckten Schicht 3, und das Biegezentrum O' des gebogenen Teils 40 der N-Typ-Halbleiterschicht 4 ist im Vergleich mit dem Biegezentrum O des gebogenen Teils 30 der bedeckten Schicht 3 in Richtung der inneren Seite zurückgesetzt.
  • Weiter ist ein Abstand L' zwischen einem Kreuzungspunkt N' zwischen dem gebogenen Teil 40 und dem geraden Teil 42 der N-Typ-Halbleiterschicht 4 und einem Kreuzungspunkt M' zwischen der geraden Linie, die in der horizontalen Richtung von dem Kreuzungspunkt N' gezogen ist, und der Konturlinie der eingebetteten Schicht 3 um den in 3 dargestellten Verlängerungswert S größer ausgelegt als ein Abstand L zwischen einem Kreuzungspunkt N zwischen dem gebogenen Teil 40A und dem geraden Teil 42A der N-Typ-Halbleiterschicht 4 und einem Kreuzungspunkt M zwischen der geraden Linie, die in der horizontalen Richtung von dem Kreuzungspunkt N gezogen ist. Insbesondere ist, wie in 4 dargestellt, ein Liniensegment AB um den Verlängerungswert S verlängert, in welchem ein Kreuzungspunkt A einen Kreuzungspunkt zwischen einer geraden Linie, die durch das Biegezentrum O und das Biegezentrum O' verläuft, und dem gebogenen Teil 40A der N-Typ-Halbleiterschicht 4A repräsentiert, und ein Kreuzungspunkt B einen Kreuzungspunkt zwischen einer geraden Linie, die durch das Biegezentrum O und das Biegezentrum O' verläuft, und dem gebogenen Teil 40B der N-Typ-Halbleiterschicht 4B repräsentiert. Hier bezieht sich der Verlängerungswert S auf den horizontalen Abstand zwischen dem Kreuzungspunkt N und dem Kreuzungspunkt N' zwischen dem Eckbereich 51 und dem geraden Bereich 52 der N-Typ-Halbleiterschicht 4.
  • 3 stellt insbesondere den Fall dar, in welchem in dem Eckbereich 51 an einem Punkt, welcher ein Punkt auf der Konturlinie der N-Typ-Halbleiterschicht 4 ist, an welchem der Abstand zwischen dem Biegezentrum O und dem Punkt am kürzesten wird, die Konturlinie der N-Typ-Halbleiterschicht 4 und die Konturlinie der N-Typ-Halbleiterschicht 4A in Kontakt miteinander sind.
  • Obwohl der Eckbereich 51 beschrieben worden ist, ist die gleiche Konfiguration wie in 3 auf die Formen der anderen drei Eckbereiche anwendbar.
  • 4 ist eine Draufsicht, in welcher als ein anderes Vergleichsbeispiel eine N-Typ-Halbleiterschicht 4B auf 3 überlagert ist. Eine gestrichelte Linie zeigt die N-Typ-Halbleiterschicht 4B, und der Abstand L von der bedeckten Schicht 3 ist um den Verlängerungswert S vergrößert. Anders jedoch als die N-Typ-Halbleiterschicht 4A bleibt das Biegezentrum davon an der gleichen Position wie das Biegezentrum des gebogenen Teils 40A der N-Typ-Halbleiterschicht 4A, und der Abstand L ist um den Verlängerungswert S vergrößert, wie in 4 dargestellt.
  • Deshalb ist insgesamt der Eckbereich 51 der N-Typ-Halbleiterschicht 4B um den Verlängerungswert S mehr verlängert als derjenige der N-Typ-Halbleiterschicht 4A, ähnlich zu den geraden Bereichen 52.
  • Wirkungen der Halbleitervorrichtung 1001 gemäß einer ersten Ausführungsform werden beschrieben.
  • Wenn in der Halbleitervorrichtung 1001 gemäß der ersten Ausführungsform die Durchschlagspannung aufrechterhalten wird, während mindestens der Teil der RESURF-Schicht 2 auf der äußeren Seite der N-Typ-Halbleiterschicht 4 vollständig verarmt ist, sodass eine hohe Durchschlagspannung des MOSFETs realisiert wird, verhindert die bedeckte Schicht 3, dass die Beschädigung bei dem Betrieb der Elemente innerhalb der High-Side-Schaltung mit der Verarmungsschicht verursacht wird, die von einem PN-Übergang zwischen dem Halbleitersubstrat 1 und der RESURF-Schicht 2 generiert wird, der sich in die High-Side-Schaltung ausdehnt. Die bedeckte Schicht 3 dient auch dazu, den Betrieb eines vertikalen parasitären PNP-Transistors in der High-Side-Schaltung zu unterbinden. Außerdem wird durch das Bereitstellen der N-Typ-Halbleiterschicht 4, die die Verunreinigungskonzentration höher als diejenige der RESURF-Schicht 2 aufweist, welche als eine Driftschicht dient, in dem Oberflächenteil der RESURF-Schicht 2 die Oberflächenkonzentration verbessert und der Ein-Widerstand des MOSFETs wird reduziert.
  • Dass sowohl die bedeckte Schicht 3 als auch die N-Typ-Halbleiterschicht 4 innerhalb der RESURF-Schicht 2 ausgebildet sind, erlaubt weiterhin nicht die vollständige Verarmung der bedeckten Schicht 3, wenn die Durchschlagspannung aufrechterhalten wird; deshalb wird die Konzentration eines elektrischen Felds, welches in der bedeckten Schicht 3 auftritt, durch die bedeckte Schicht 3 und die N-Typ-Halbleiterschicht 4 verteilt, was die Durchschlagspannungseigenschaft des MOSFETs verbessert.
  • Diese Effekte werden auch in der Halbleitervorrichtung gezeigt, die die N-Typ-Halbleiterschicht 4A gemäß dem Vergleichsbeispiel aufweist. Hier wird angenommen, dass die N-Typ-Halbleiterschicht 4A verlängert wird, sodass sie die N-Typ-Halbleiterschicht 4B wird, um den Ein-Widerstand des MOSFETs weiter zu reduzieren. Dann werden nicht nur die geraden Bereiche 52, sondern auch der Eckbereich 51 der N-Typ-Halbleiterschicht 4B insgesamt um den Verlängerungswert S mehr verlängert als die N-Typ-Halbleiterschicht 4A. Entsprechend tendiert, obwohl der Ein-Widerstand mehr reduziert wird als verglichen mit dem Fall der N-Typ-Halbleiterschicht 4A, das elektrische Feld dazu, in dem Eckbereich 51 der N-Typ-Halbleiterschicht 4B konzentriert zu werden, was eine Durchschlagspannungseigenschaft verschlechtert.
  • Währenddessen ist auch in der vorliegenden Ausführungsform die N-Typ-Halbleiterschicht 4A verlängert, sodass sie die N-Typ-Halbleiterschicht 4 wird, das heißt, der Ein-Widerstand des MOSFETs ist reduziert, weil der Abstand L der N-Typ-Halbleiterschicht 4A in dem geraden Bereich 52 um den Verlängerungswert S vergrößert ist.
  • In der ersten Ausführungsform ist das Liniensegment AZ kleiner als das Liniensegment AB, wenn der Kreuzungspunkt der geraden Linie, die durch das Biegezentrum O und das Biegezentrum O' verläuft, und des gebogenen Teils 40 der N-Typ-Halbleiterschicht 4 der Kreuzungspunkt Z ist; deshalb wird eine Konzentration eines elektrischen Felds in dem Eckbereich 51 der N-Typ-Halbleiterschicht 4 unterbunden und eine Verringerung einer Durchschlagspannungseigenschaft wird verglichen mit der N-Typ-Halbleiterschicht 4B verhindert. Außerdem ist in der N-Typ-Halbleiterschicht 4 wie in der ersten Ausführungsform im Vergleich mit der N-Typ-Halbleiterschicht 4A die Biegung der N-Typ-Halbleiterschicht 4 in dem Eckbereich 51 klein, sodass ein Ein-Widerstand reduziert werden kann und die Konzentration eines elektrischen Felds der N-Typ-Halbleiterschicht 4 in dem Eckbereich 51 auch unterbunden werden kann.
  • 5 ist ein Graph, der den Zusammenhang zwischen der Änderung des Verlängerungswerts S der N-Typ-Halbleiterschicht und der Durchschlagspannung zwischen der Source und dem Drain in dem MOSFET eines Vergleichsbeispiels und des MOSFETs gemäß der ersten Ausführungsform darstellt.
  • In 5 zeigt der Graph mit der durchgezogenen Linie eine Änderung der Durchschlagspannung, wenn der Verlängerungswert S der N-Typ-Halbleiterschicht 4B des Vergleichsbeispiels verändert wird. Der Graph mit der gestrichelten Linie zeigt eine Änderung der Durchschlagspannung, wenn der Verlängerungswert S in einem Zustand verändert wird, in welchem das Biegezentrum O' des gebogenen Teils 40 der N-Typ-Halbleiterschicht 4 der ersten Ausführungsform in 4 um 10 µm nach links und unten verschoben wird. Der Graph mit der gepunkteten Linie zeigt eine Änderung der Durchschlagspannung, wenn der Verlängerungswert S in einem Zustand verändert wird, in welchem das Biegezentrum O' des gebogenen Teils 40 der N-Typ-Halbleiterschicht 4 der ersten Ausführungsform in 4 um 20 µm nach links und unten verschoben wird. Der Graph mit der strichpunktierten Linie zeigt eine Änderung der Durchschlagspannung, wenn der Verlängerungswert S in einem Zustand verändert wird, in welchem das Biegezentrum O' des gebogenen Teils 40 der N-Typ-Halbleiterschicht 4 der ersten Ausführungsform in 4 um 30 µm nach links und unten verschoben wird. Die Evaluierung wurde mit dem Abstand L in der N-Typ-Halbleiterschicht 4A ausgeführt, die als eine Referenz dient, die 21 µm ist.
  • Wie in 5 dargestellt, ist der Höchstwert der Durchschlagspannung des MOSFETs der ersten Ausführungsform höher als derjenige des MOSFETs des Vergleichsbeispiels, was eine Verbesserung der Durchschlagspannungseigenschaft des MOSFETs der ersten Ausführungsform im Vergleich mit dem MOSFET des Vergleichsbeispiels darstellt.
  • Weiterhin ist der Verlängerungswert S an dem Höchstwert der Durchschlagspannung 19 µm für den MOSFET des Vergleichsbeispiels, wogegen der gleiche 23 µm, 24 µm und 25 µm für die drei Beispiele des MOSFETs der ersten Ausführungsform ist. Deshalb kann der Verlängerungswert der N-Typ-Halbleiterschicht 4 des MOSFETs der ersten Ausführungsform verglichen mit dem MOSFET des Vergleichsbeispiels vergrößert werden, wovon auch eine Reduzierung eines Ein-Widerstands erwartet werden kann.
  • Mit anderen Worten wird in dem MOSFET der ersten Ausführungsform der Ausgleich zwischen der Verbesserung der Durchschlagspannungseigenschaft und der Reduzierung des Ein-Widerstands verglichen mit dem herkömmlichen MOSFET verbessert.
  • In der ersten Ausführungsform kann, obwohl das Beispiel dargestellt worden ist, dass die Back-Gate-Schicht des MOSFETs aus der P-Typ-Halbleiterschicht 6 aufgebaut ist und die Source-Elektrode 14 die Back-Gate-Elektrode ersetzt, wie in 6 dargestellt, die Back-Gate-Schicht mit einer P-Typ-Halbleiterschicht 16 ausgebildet sein und die Elektrode zum Festlegen des Referenzpotentials 15 kann die Back-Gate-Elektrode ersetzen. Zu dieser Zeit ist eine N-Typ-Halbleiterschicht 18 in dem Oberflächenteil der P-Typ-Halbleiterschicht 16 vorgesehen und eine N-Typ-Halbleiterschicht 19, die mit der Source-Elektrode 14 verbunden ist, ist in dem Oberflächenteil der N-Typ-Halbleiterschicht 18 vorgesehen. Die N-Typ-Halbleiterschicht 18 und die N-Typ-Halbleiterschicht 19 werden Source-Schichten des MOSFETs. Die Verunreinigungskonzentrationen der N-Typ-Halbleiterschicht 18 und der N-Typ-Halbleiterschicht 19 sind jeweils die gleichen wie diejenigen der N-Typ-Halbleiterschichten 4 und 5.
  • Zweite Ausführungsform
  • 7 ist eine Draufsicht, die einen Teil eines Eckbereichs 51 und gerader Bereiche 52 der zweiten Ausführungsform darstellt.
  • In der ersten Ausführungsform ist die Konfiguration beschrieben worden, in welcher die Biegung des gebogenen Teils 40 der N-Typ-Halbleiterschicht 4 kleiner ist als die Biegung des gebogenen Teils 30 der bedeckten Schicht 3, und das Biegezentrum O' des gebogenen Teils 40 der N-Typ-Halbleiterschicht 4 verglichen mit dem Biegezentrum O des gebogenen Teils 30 der bedeckten Schicht 3 in Richtung der inneren Seite zurückgesetzt ist, währenddessen weist der Eckbereich 51 der N-Typ-Halbleiterschicht 4C eine Form auf, in welcher der gebogene Teil 40B der N-Typ-Halbleiterschicht 4B angeschrägt ist, was ein Unterschied bezüglich der ersten Ausführungsform ist. Der Rest der Konfiguration ist der gleiche wie in der ersten Ausführungsform, und die gleichen Bezugszeichen sind den gleichen oder korrespondierenden Teilen wie in der ersten Ausführungsform zugewiesen.
  • 7 ist eine vergrößerte Ansicht der bedeckten Schicht 3 und der N-Typ-Halbleiterschicht 4 in dem Eckbereich 51, der in 2 dargestellt ist.
  • Die N-Typ-Halbleiterschicht 4C, die durch eine durchgezogene Linie angezeigt wird, repräsentiert eine Konturlinie einer Form, die durch ein Anschrägen des gebogenen Teils 40B der N-Typ-Halbleiterschicht 4B an dem Kreuzungspunkt A erhalten wird. Obwohl die Oberfläche, die durch das Anschrägen des gebogenen Teils 40B der N-Typ-Halbleiterschicht 4B ausgebildet wird, in Kontakt mit der Konturlinie des gebogenen Teils 40A der N-Typ-Halbleiterschicht 4A ist, braucht die Oberfläche nicht in Kontakt damit zu sein.
  • 8 ist eine Draufsicht, die ein anderes Beispiel eines Teils des Eckbereichs 51 und der geraden Bereiche 52 der zweiten Ausführungsform darstellt. Wie in einer N-Typ-Halbleiterschicht 4D, die in 8 dargestellt ist, nimmt die Form eine Form an, welche den gebogenen Teil 40B der N-Typ-Halbleiterschicht 4B angeschrägt hat, wobei ein Teil der Konturlinie des gebogenen Teils 40A der N-Typ-Halbleiterschicht 4A so belassen ist, dass eine Oberfläche, die durch das Anschrägen des gebogenen Teils 40B der N-Typ-Halbleiterschicht 4B ausgebildet wird, mit der Konturlinie des gebogenen Teils 40A der N-Typ-Halbleiterschicht 4A überlappt.
  • Obwohl beide, 7 und 8, die Formen des angeschrägten gebogenen Teils 40B der N-Typ-Halbleiterschicht 4B darstellen, kann der gebogene Teil 40 der N-Typ-Halbleiterschicht 4 angeschrägt sein, um die N-Typ-Halbleiterschicht 4C auszubilden.
  • Gemäß der zweiten Ausführungsform weist die N-Typ-Halbleiterschicht in einer Draufsicht Endstücke auf, welche ein gerader Teil 41C oder 41D, ein gerader Teil 42C oder 42D und ein Teil sind, dessen beide Enden mit dem geraden Teil 41C oder 41D und dem geraden Teil 42C oder 42D verbunden sind, in welchem der Teil einen geraden Teil 43C oder 43D, der in einem stumpfen Winkel mit dem geraden Teil 41C oder 41D verbunden ist, und einen geraden Teil 44C oder 44D, der mit dem geraden Teil 42C oder 42D verbunden ist, aufweist.
  • In 7 wird eine gerade Linie mit dem geraden Teil 43C und dem geraden Teil 44C gebildet. Der gerade Teil 41C und der gerade Teil 42C stehen in einer Beziehung, in welcher sie auf ihren Verlängerungslinien orthogonal zueinander sind, der gerade Teil 43C kreuzt den geraden Teil 41C in einem Winkel von 135 Grad, und der gerade Teil 44C kreuzt den geraden Teil 42C in einem Winkel von 135 Grad.
  • In 8 weist der Teil weiter einen gebogenen Teil 40D auf, dessen beide Enden mit dem geraden Teil 43D und dem geraden Teil 44D verbunden sind. Der gerade Teil 41D und der gerade Teil 42D stehen in einer Beziehung zueinander, in welcher sie auf ihren Verlängerungslinien orthogonal zueinander sind, der gerade Teil 43D kreuzt den geraden Teil 41D in einem Winkel von 135 Grad, und der gerade Teil 44D kreuzt den geraden Teil 42D in einem Winkel von 135 Grad.
  • In einer Halbleitervorrichtung 1002 der zweiten Ausführungsform wird, wenn die N-Typ-Halbleiterschicht 4A verlängert wird, sodass sie die N-Typ-Halbleiterschicht 4C wird, der Abstand L der N-Typ-Halbleiterschicht 4A um den Verlängerungswert S vergrößert, sodass ein Ein-Widerstand reduziert wird. Weiter ist das Liniensegment AC kleiner als das Liniensegment AB, wenn der Kreuzungspunkt der geraden Linie, die durch das Biegezentrum O und das Biegezentrum O' verläuft, und der gebogene Teil 40C der N-Typ-Halbleiterschicht 4C der Kreuzungspunkt C ist; deshalb wird eine Konzentration eines elektrischen Felds in dem Eckbereich 51 der N-Typ-Halbleiterschicht 4 unterbunden und eine Verringerung der Durchschlagspannungseigenschaft wird verglichen mit der N-Typ-Halbleiterschicht 4B verhindert.
  • Obwohl der Eckbereich 51 in der N-Typ-Halbleiterschicht in 7 und 8 beschrieben worden ist, ist die gleiche Konfiguration wie in 7 und 8 auf die Formen der anderen drei Eckbereiche anwendbar.
  • Außerdem können die Back-Gate-Schicht und die Source-Schicht der zweiten Ausführungsform konfiguriert werden wie die P-Typ-Halbleiterschicht 16 und die N-Typ-Halbleiterschichten 18 und 19 in 6.
  • Obwohl in 7 der gerade Teil 43C direkt mit dem geraden Teil 41C verbunden ist, kann ein gebogener Teil zwischen den geraden Teilen 43C und 41C eingeschoben sein. Deshalb umfasst „ein bestimmter gerader Teil ist mit einem anderen geraden Teil in einem stumpfen Winkel verbunden“ den Fall, in welchem zwei gerade Teile, deren Verlängerungslinien sich in einem stumpfen Winkel kreuzen, mittels eines gebogenen Teils miteinander verbunden sind. Zum Beispiel gilt das gleiche zwischen dem geraden Teil 44C und dem geraden Teil 42C in 7, zwischen dem geraden Teil 43D und dem geraden Teil 41D sowie zwischen dem geraden Teil 44D und dem geraden Teil 42D in 8.
  • Dritte Ausführungsform
  • 9 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung 1003 gemäß einer dritten Ausführungsform darstellt und korrespondiert zu einem Querschnitt, der entlang der Linie A-A in 2 aufgenommen ist. 10, 11 und 12 sind Draufsichten, die einen Teil eines Eckbereichs 51 und gerader Bereiche 52 der dritten Ausführungsform darstellen.
  • In der ersten Ausführungsform ist die Konfiguration beschrieben worden, in welcher, wie in 3 dargestellt, die Biegung des gebogenen Teils 40 der N-Typ-Halbleiterschicht 4 kleiner ist als die Biegung des gebogenen Teils 30 der bedeckten Schicht 3, und das Biegezentrum O' des gebogenen Teils 40 der N-Typ-Halbleiterschicht 4 ist verglichen mit dem Biegezentrum O des gebogenen Teils 30 der bedeckten Schicht 3 in Richtung der inneren Seite zurückgesetzt, währenddessen ist in der dritten Ausführungsform die Biegung des gebogenen Teils 40 der N-Typ-Halbleiterschicht 4 kleiner als die Biegung des gebogenen Teils 30 der bedeckten Schicht 3 und das Biegezentrum O' des gebogenen Teils 40 der N-Typ-Halbleiterschicht 4 ist die gleiche Position wie das Biegezentrum O des gebogenen Teils 30 der bedeckten Schicht 3, was eine unterschiedliche Beziehung von der ersten Ausführungsform ist, und die Verunreinigungskonzentration eines Teils der N-Typ-Halbleiterschicht 4 einschließlich des gebogenen Teils 40 ist von derjenigen der ersten Ausführungsform verschieden. Der Rest der Konfiguration ist der gleiche wie in der ersten Ausführungsform und die gleichen Bezugszeichen sind den gleichen oder korrespondierenden Teilen wie in der ersten Ausführungsform zugewiesen.
  • Wie in 9 dargestellt, weist eine N-Typ-Halbleiterschicht 4E zwei Bereiche E1 und E2 mit voneinander verschiedenen Verunreinigungskonzentrationen auf. Der Bereich E1 befindet sich an dem Endstück der N-Typ-Halbleiterschicht 4E und der Bereich E2 befindet sich auf der Seite weiter innen als der Bereich E1. Die Verunreinigungskonzentration des Bereichs E1 ist geringer als diejenige des Bereichs E2.
  • 10, 11 und 12 sind Diagramme gemäß der dritten Ausführungsform, in welcher jeweils eine vergrößerte Ansicht der bedeckten Schicht 3 und der N-Typ-Halbleiterschicht 4E in dem Eckbereich 51, der in 2 dargestellt ist, mit einem Maskenmaterial 54 überlagert ist, das eine erste Verunreinigungsimplantierungsöffnung 53, eine Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen 54 und einen Blockierungsteil 55 aufweist.
  • Die strichpunktierte Linie repräsentiert eine Konturlinie, welche das Endstück der N-Typ-Halbleiterschicht 4E ist. Das Endstück der N-Typ-Halbleiterschicht 4E ist durch einen geraden Teil 41E, der in einem geraden Bereich 52 enthalten ist, einen geraden Teil 42E, der in einem anderen geraden Bereich 52 enthalten ist, und einen gebogenen Teil 40E, dessen Enden jeweils mit dem geraden Teil 41 E und dem geraden Teil 42E verbunden sind, definiert. Die Konturlinie der N-Typ-Halbleiterschicht 4E passt im Wesentlichen zu derjenigen der N-Typ-Halbleiterschicht 4B. Der Bereich E1 korrespondiert zu einem Bereich, der den gebogenen Teil 40E umfasst und sich auf der inneren Seite des gebogenen Teils 40E befindet.
  • Die durchgezogenen Linien repräsentieren die Konturlinien der ersten Verunreinigungsimplantierungsöffnung 53 und der zweiten Verunreinigungsimplantierungsöffnungen 54. Der Blockierungsteil 55 des Maskenmaterials 56 wird durch ein Entfernen der ersten Verunreinigungsimplantierungsöffnung 53 und der zweiten Verunreinigungsimplantierungsöffnungen 54, die durch die durchgezogenen Linien angezeigt werden, von der N-Typ-Halbleiterschicht 4E, die durch die strichpunktierte Linie angezeigt wird, ausgebildet.
  • Die erste Verunreinigungsimplantierungsöffnung 53 zeigt das Öffnungsmuster des Maskenmaterials 56 zum Ausbilden des Bereichs E2 der N-Typ-Halbleiterschicht 4E, und die Form der ersten Verunreinigungsimplantierungsöffnung 53 passt im Wesentlichen zu der Form der N-Typ-Halbleiterschicht 4C.
  • Die zweiten Verunreinigungsimplantierungsöffnungen 54 zeigen das Öffnungsmuster des Maskenmaterials 56 zum Ausbilden des Bereichs E1 der N-Typ-Halbleiterschicht 4E. Die zweiten Verunreinigungsimplantierungsöffnungen 54 sind in einem Bereich angeordnet, der eine Form aufweist, die im Wesentlichen zu dem Bereich passt, der durch ein Entfernen der N-Typ-Halbleiterschicht 4C von der N-Typ-Halbleiterschicht 4E erhalten wird.
  • Die Grenze zwischen den Bereichen E1 und E2, welche jeweils durch das Maskenmaterial 56 in jeder von 10 bis 12 ausgebildet wird, ist in einer Draufsicht durch einen geraden Teil 43E, der in einem stumpfen Winkel mit dem geraden Teil 41E verbunden ist, und einen geraden Teil 44E, der in einem stumpfen Winkel mit dem geraden Teil 42E verbunden ist, definiert. Der gerade Teil 43E und der gerade Teil 44E bilden eine gerade Linie.
  • In 10 ist die Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen 54, die eine Trapezform mit einer Musterbreite W aufweisen, in dem Bereich E1 entlang der tangentialen Richtung des Kreuzungspunkts A in regelmäßigen Abständen eines Rasterabstands I angeordnet.
  • In 11 ist eine Mehrzahl von quadratischen punktförmigen zweiten Verunreinigungsimplantierungsöffnungen 54 in dem Bereich E1 angeordnet. Obwohl ein Beispiel dargestellt ist, in welchem die Form der zweiten Verunreinigungsimplantierungsöffnungen 54 eine quadratische Punktform ist, kann, solange die Form eine Punktform annimmt, jede Form, wie eine strichpunktierte Form, eine runde Punktform, einsetzbar sein.
  • In 12 ist die Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen 54, die eine rechteckige Form mit einer Musterbreite W aufweisen, in dem Bereich E1 entlang der horizontalen Richtung in regelmäßigen Abständen eines Rasterabstands I angeordnet.
  • Als Nächstes wird ein Verfahren einer Fertigung der Halbeitervorrichtung 1003, insbesondere ein Ausbildungsschritt der N-Typ-Halbleiterschicht 4E mit Bezug auf 13 beschrieben. Zuerst wird das Maskenmaterial 56, das mit der ersten Verunreinigungsimplantierungsöffnung 53, der Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen 54 und dem Blockierungsteil 55, das diese Öffnungen definiert, versehen ist, das in einer von 10 bis 12 dargestellt ist, auf einem Basismaterial 57 in einem Bereich E1' in dem Basismaterial 57, der zu dem Bereich E1 korrespondiert, und einem Bereich E2' in dem Basismaterial, der zu dem Bereich E2 korrespondiert, in dem Eckbereich 51 ausgebildet. Die erste Verunreinigungsimplantierungsöffnung 53 und die Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen 54 öffnen die Oberfläche des Basismaterials 57. Als Nächstes wird das Basismaterial 57 mit Verunreinigungen bestrahlt. Verunreinigungen werden durch die erste Verunreinigungsimplantierungsöffnung 53 und die Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen 54 in das Basismaterial 57 eingeführt, und die Einführung der Verunreinigungen wird durch den Blockierungsteil 55 blockiert. Danach wird das Basismaterial 57, in welches die Verunreinigungen eingeführt worden sind, einer Wärmebehandlung unterzogen. Die Wärmebehandlung ermöglicht den Verunreinigungen in der Richtung zu diffundieren, in welcher die Konzentration gleichmäßig wird, und die in 9 dargestellte N-Typ-Halbleiterschicht 4E wird ausgebildet. Das Maskenmaterial 56, das das Öffnungsmuster der zweiten Verunreinigungsimplantierungsöffnungen 54 in dem Bereich E1' aufweist, blockiert teilweise, dass die Verunreinigungen diffundieren; deshalb wird, wie in 9 dargestellt, der Bereich E1 ausgebildet, der eine Verunreinigungskonzentration aufweist, die geringer ist als diejenige des Bereichs E2. Obwohl das Maskenmaterial 56, nachdem die Verunreinigungen eingeführt sind und vor der Wärmebehandlung, entfernt wird, kann das Maskenmaterial 56 nach der Wärmebehandlung entfernt werden.
  • In der Halbleitervorrichtung 1003 der zweiten Ausführungsform wird, wenn die N-Typ-Halbleiterschicht 4A verlängert wird, sodass sie die N-Typ-Halbleiterschicht 4E wird, der Abstand L der N-Typ-Halbleiterschicht 4A um den Verlängerungswert S vergrößert, sodass der Ein-Widerstand reduziert wird. Weiter wird durch das Anordnen der zweiten Verunreinigungsimplantierungsöffnungen 54 in dem Bereich E1 und das Herstellen der Verunreinigungskonzentration, die niedriger ist als diejenige in dem Bereich E2, die Konzentration eines elektrischen Felds in dem Eckbereich 51 der N-Typ-Halbleiterschicht 4E unterbunden und eine Verringerung einer Durchschlagspannungseigenschaft wird verglichen mit der N-Typ-Halbleiterschicht 4B verhindert.
  • Obwohl das Beispiel, in welchem die zweiten Verunreinigungsimplantierungsöffnungen 54 in dem Bereich E1 angeordnet sind, in der dritten Ausführungsform dargestellt ist, wie in 14 dargestellt, können die zweiten Verunreinigungsimplantierungsöffnungen 54 entlang der Biegung des gebogenen Teils 40A der N-Typ-Halbleiterschicht 4A in gleichen Abständen mit dem Rasterabstand I angeordnet sein. Außerdem werden in der N-Typ-Halbleiterschicht 4E, die unter Verwendung des Maskenmaterials 56 von 14 ausgebildet wird, die zwei Bereiche E1 und E2 mit unterschiedlichen Verunreinigungskonzentrationen ausgebildet.
  • Der Unterschied zwischen den N-Typ-Halbleiterschichten 4E, die unter Verwendung des Maskenmaterials 56 in 10 bis 12 ausgebildet werden, ist die Form des Bereichs E2.
  • Die Konturlinie der N-Typ-Halbleiterschicht 4E passt in einer Draufsicht im Wesentlichen zu derjenigen der N-Typ-Halbleiterschicht 4B, und der Bereich E1 korrespondiert zu dem Bereich, der durch das Entfernen der N-Typ-Halbleiterschicht 4D von der N-Typ-Halbleiterschicht 4B ausgebildet wird. Der Bereich E2 korrespondiert zu einem Bereich, der durch das Entfernen des Bereichs E1 von der N-Typ-Halbleiterschicht 4E ausgebildet wird. Deshalb ist die Grenze zwischen dem Bereich E1 und dem Bereich E2 in einer Draufsicht durch den geraden Teil 43E, der in einem stumpfen Winkel mit dem geraden Teil 41 E verbunden ist, den geraden Teil 44E, der in einem stumpfen Winkel mit dem geraden Teil 42E verbunden ist, und einen gebogenen Teil 45E, dessen beide Enden mit dem geraden Teil 43E und dem geraden Teil 44E verbunden sind, definiert. Die Verunreinigungskonzentration des Bereichs E1 ist höher als diejenige des Bereichs E2.
  • Weiter ist in der dritten Ausführungsform ein Beispiel, in welchem die Form der zweiten Verunreinigungsimplantierungsöffnungen 54 trapezförmig, punktförmig oder rechteckig ist, dargestellt worden, die Form, Abmessungen und Anordnungsabstände der zweiten Verunreinigungsimplantierungsöffnungen 54 sind jedoch nicht darauf beschränkt.
  • Obwohl der Eckbereich 51 in 10, 11, 12 und 14 beschrieben worden ist, ist die gleiche Konfiguration wie eine von 10, 11, 12 und 14 auf die Formen der anderen drei Eckbereiche anwendbar.
  • Außerdem können die Back-Gate-Schicht und die Source-Schicht der zweiten Ausführungsform wie die P-Typ-Halbleiterschicht 16 und die N-Typ-Halbleiterschichten 18 und 19 in 6 konfiguriert sein.
  • Vierte Ausführungsform
  • 15 ist eine Querschnittsansicht, die eine Struktur einer Halbleitervorrichtung 1004 gemäß einer vierten Ausführungsform darstellt, und korrespondiert zu dem Querschnitt, der entlang der Linie A-A in 2 aufgenommen ist. 16, 17, 18, 19 und 20 sind Draufsichten, die einen Teil eines Eckbereichs 51 und gerader Bereiche 52 der vierten Ausführungsform darstellen.
  • In der dritten Ausführungsform ist die Konfiguration beschrieben worden, in welcher die Verunreinigungskonzentration in dem Bereich E2 höher ist als in dem Bereich E1. Die vierte Ausführungsform unterscheidet sich von der dritten Ausführungsform darin, dass die Verunreinigungskonzentration in einem Bereich F2 höher ist als in einem Bereich F1, welche nachfolgend beschrieben werden, und ein Konzentrationsgradient wird der Verunreinigungskonzentration des Bereichs F1 gegeben. Der Rest der Konfiguration ist der gleiche wie in der dritten Ausführungsform, und die gleichen Bezugszeichen werden den gleichen oder korrespondierenden Teilen wie in der dritten Ausführungsform zugewiesen.
  • Wie in 15 dargestellt, weist die N-Typ-Halbleiterschicht 4F die zwei Bereiche F1 und F2 mit voneinander verschiedenen Verunreinigungskonzentrationen auf. Der Bereich F1 befindet sich an dem Endstück der N-Typ-Halbleiterschicht 4F und der Bereich F2 befindet sich auf der Seite weiter innen als der Bereich F1. Die Verunreinigungskonzentration des Bereichs F1 ist niedriger als diejenige des Bereichs F2.
  • 16 ist ein Diagramm gemäß der vierten Ausführungsform, in welchem eine vergrößerte Ansicht der bedeckten Schicht 3 und der N-Typ-Halbleiterschicht 4F in dem Eckbereich 51, die in 2 dargestellt sind, mit einem Maskenmaterial 54 überlagert sind, das eine erste Verunreinigungsimplantierungsöffnung 53, eine Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen 54 und einen Blockierungsteil 55 aufweist.
  • Die strichpunktierte Linie repräsentiert eine Konturlinie der N-Typ-Halbleiterschicht 4F. Das Endstück der N-Typ-Halbleiterschicht 4F ist durch einen geraden Teil 41F, der in einem geraden Bereich 52 enthalten ist, einen geraden Teil 42F, der in einem anderen geraden Bereich 52 enthalten ist, und einen gebogenen Teil 40F, dessen Enden jeweils mit dem geraden Teil 41F und dem geraden Teil 42F verbunden sind, definiert. Die Konturlinie der N-Typ-Halbleiterschicht 4F passt im Wesentlichen zu derjenigen der N-Typ-Halbleiterschicht 4B. Der Bereich F1 korrespondiert zu einem Bereich, der den gebogenen Teil 40F umfasst und sich auf der inneren Seite des gebogenen Teils 40F befindet.
  • Die durchgezogenen Linien repräsentieren die Konturlinien der ersten Verunreinigungsimplantierungsöffnung 53 und der zweiten Verunreinigungsimplantierungsöffnungen 54. Der Blockierungsteil 55 des Maskenmaterials 56 wird durch ein Entfernen der ersten Verunreinigungsimplantierungsöffnung 53 und der zweiten Verunreinigungsimplantierungsöffnungen 54, die durch die durchgezogenen Linien angezeigt werden, von der N-Typ-Halbleiterschicht 4F, die durch die strichpunktierte Linie angezeigt wird, ausgebildet.
  • Die erste Verunreinigungsimplantierungsöffnung 53 zeigt das Öffnungsmuster des Maskenmaterials 56 zum Ausbilden des Bereichs F2 der N-Typ-Halbleiterschicht 4F, und die Form der ersten Verunreinigungsimplantierungsöffnung 53 passt im Wesentlichen zu der Form der N-Typ-Halbleiterschicht 4C.
  • Die zweiten Verunreinigungsimplantierungsöffnungen 54 zeigen das Öffnungsmuster des Maskenmaterials 56 zum Ausbilden des Bereichs F1 der N-Typ-Halbleiterschicht 4F. Die zweiten Verunreinigungsimplantierungsöffnungen 54 sind in einem Bereich angeordnet, der eine Form aufweist, die im Wesentlichen zu dem Bereich passt, der durch ein Entfernen der N-Typ-Halbleiterschicht 4C von der N-Typ-Halbleiterschicht 4F erhalten wird.
  • Die Grenze zwischen den Bereichen F1 und F2, welche jeweils durch das Maskenmaterial 56 in 16 ausgebildet werden, ist in einer Draufsicht definiert durch einen geraden Teil 43F, der in einem stumpfen Winkel mit dem geraden Teil 41F verbunden ist, und einen geraden Teil 44F, der in einem stumpfen Winkel mit dem geraden Teil 42F verbunden ist. Der gerade Teil 43F und der gerade Teil 44F bilden eine gerade Linie.
  • 16 stellt eine Anordnung der zweiten Verunreinigungsimplantierungsöffnungen 54 auf eine Weise dar, in welcher jede der zweiten Verunreinigungsimplantierungsöffnungen 54 die Musterbreite W aufweist, welche schmaler ist als die nächste und jeder Rasterabstand I ausgebildet ist, welcher breiter ist als der nächste in der Richtung zu einem Teil, der zu dem gebogenen Teil 40F korrespondiert, das heißt, je näher die zweite Verunreinigungsimplantierungsöffnung 54 zu der äußeren Seite der Halbleitervorrichtung 1004 ausgebildet ist, desto schmaler ist die Musterbreite W, die die zweite Verunreinigungsimplantierungsöffnung 54 aufweist, sodass W1 > W2 ... > Wn geschaffen wird, und desto weiter wird jeder Rasterabstand I ausgebildet, sodass I1 < I2... < In geschaffen wird.
  • In einer Halbleitervorrichtung 1004 der zweiten Ausführungsform wird, wenn die N-Typ-Halbleiterschicht 4A verlängert wird, sodass sie die N-Typ-Halbleiterschicht 4F wird, der Abstand L der N-Typ-Halbleiterschicht 4A um den Verlängerungswert S vergrößert, sodass der Ein-Widerstand reduziert wird. Weiter wird durch ein Anordnen der zweiten Verunreinigungsimplantierungsöffnungen 54 in dem Bereich F1 und Auslegen der Verunreinigungskonzentration niedriger als diejenige in dem Bereich F2, und die Verunreinigungskonzentration des Bereichs F1 wird in Richtung der äußeren Seite der Halbleitervorrichtung geringer, die Konzentration eines elektrischen Felds in dem Eckbereich 51 der N-Typ-Halbleiterschicht 4F unterbunden und eine Verringerung einer Durchschlagspannungseigenschaft wird verglichen mit der N-Typ-Halbleiterschicht 4B verhindert.
  • Es sollte beachtet werden, dass, obwohl in der vierten Ausführungsform ein Beispiel der Anordnung der zweiten Verunreinigungsimplantierungsöffnungen 54 beschrieben worden ist, dass sie in einer Weise vorliegt, in welcher jede der zweiten Verunreinigungsimplantierungsöffnungen 54 die Musterbreite W aufweist, welche schmaler ist als die nächste und jeder Rasterabstand I ausgebildet ist, welcher breiter ist als der nächste, und je näher die zweite Verunreinigungsimplantierungsöffnung 54 an der äußeren Seite der Halbleitervorrichtung 1004 ausgebildet ist, desto schmaler ist die Musterbreite W, die die zweite Verunreinigungsimplantierungsöffnung 54 aufweist, sodass W1 > W2... > Wn geschaffen wird, und desto breiter wird jeder Rasterabstand I ausgebildet, sodass I1 < I2... < In geschaffen wird, jedoch müssen nicht beide der Musterbreiten W und der Rasterabstände I der zweiten Verunreinigungsimplantierungsöffnungen 54 in Breiten und Abständen davon verändert werden, wenn sie näher an der äußeren Seite der Halbleitervorrichtung 1004 vorgesehen sind, eins der Musterbreiten W oder der Rasterabstände I kann eine feste Breite oder einen festen Abstand aufweisen.
  • Die N-Typ-Halbleiterschicht 4F, die in 17 und 18 dargestellt ist, ist mit den zwei Bereichen F1 und F2 mit unterschiedlichen Verunreinigungskonzentrationen konfiguriert. Die Konturlinie der N-Typ-Halbleiterschicht 4F passt in einer Draufsicht im Wesentlichen zu derjenigen der N-Typ-Halbleiterschicht 4B, und der Bereich F1 korrespondiert zu dem Bereich, der durch ein Entfernen der N-Typ-Halbleiterschicht 4D von der N-Typ-Halbleiterschicht 4B ausgebildet wird. Der Bereich F2 korrespondiert zu einem Bereich, der durch ein Entfernen des Bereichs F1 von der N-Typ-Halbleiterschicht 4F ausgebildet wird. Deshalb ist die Grenze zwischen dem Bereich F1 und dem Bereich F2 in einer Draufsicht durch den geraden Teil 43F, der in einem stumpfen Winkel mit dem geraden Teil 41 F verbunden ist, dem geraden Teil 44F, der in einem stumpfen Winkel mit dem geraden Teil 42F verbunden ist, und einen gebogenen Teil 45F, dessen beide Enden mit dem geraden Teil 43F und dem geraden Teil 44F verbunden sind, definiert. Die Verunreinigungskonzentration ist in dem Bereich F2 höher als in dem Bereich F1, und die Verunreinigungskonzentration in dem Bereich F1 wird in Richtung der äußeren Seite der Halbleitervorrichtung 1004 geringer.
  • Zum Ausbilden der N-Typ-Halbleiterschicht 4F kann auch eine Anordnung eingesetzt werden, in welcher die zweiten Verunreinigungsimplantierungsöffnungen 54 in einer Weise vorliegen, in welcher jede der Verunreinigungsimplantierungsöffnungen 54 die Musterbreite W aufweist, welche schmaler ist als die nächste, und jeder Rasterabstand ausgebildet ist, welcher breiter ist als der nächste, und je näher die Verunreinigungsimplantierungsöffnung 54 an der äußeren Seite der Halbleitervorrichtung 1004 ausgebildet ist, desto schmaler ist die Musterbreite W, die die zweite Verunreinigungsimplantierungsöffnung 54 aufweist, sodass W1 > W2... > Wn geschaffen wird, und desto breiter ist jeder Rasterabstand I ausgebildet, sodass I1 < I2... < In geschaffen wird, in dem Bereich F1, der zu dem Bereich korrespondiert, der durch ein Entfernen der N-Typ-Halbleiterschicht 4D von der N-Typ-Halbleiterschicht 4B ausgebildet wird, wie in 17 und 18 dargestellt. In 17 sind die zweiten Verunreinigungsimplantierungsöffnungen 54, die eine Streifenform aufweisen, ausgerichtet, und in 18 sind die zweiten Verunreinigungsimplantierungsöffnungen 54, die eine Punktform aufweisen, radial angeordnet.
  • Obwohl weiter in der vierten Ausführungsform ein Beispiel dargestellt ist, in welchem die Musterbreiten W und die Rasterabstände I der zweiten Verunreinigungsimplantierungsöffnungen 54 schrittweise verändert werden, wenn sie näher an der äußeren Seite der Halbleitervorrichtung 1004 vorgesehen sind, sodass die Verunreinigungskonzentration des Bereichs F1 in Richtung der äußeren Seite der Halbleitervorrichtung 1004 abnimmt, wie in 19 und 20 dargestellt, können die zweiten Verunreinigungsimplantierungsöffnungen 54 einfach radial angeordnet sein, wobei die Musterbreiten W konstant sind. 19 stellt die zweiten Verunreinigungsimplantierungsöffnungen 54 dar, die eine rechteckige Form aufweisen, und 20 stellt die zweiten Verunreinigungsimplantierungsöffnungen 54 dar, die eine Punktform aufweisen. In beiden, 19 und 20, nimmt jeder Abstand zwischen den zweiten Verunreinigungsimplantierungsöffnungen 54, die benachbart sind, in der Richtung entlang des gebogenen Teils in der radialen Richtung zu.
  • Obwohl in 16 bis 20 der Eckbereich 51 beschrieben worden ist, ist die gleiche Konfiguration wie in 16 bis 20 auf die Formen der anderen drei Eckbereiche anwendbar.
  • Außerdem können die Back-Gate-Schicht und die Source-Schicht der zweiten Ausführungsform wie die P-Typ-Halbleiterschicht 16 und die N-Typ-Halbleiterschichten 18 und 19 in 6 konfiguriert sein.
  • Zusätzlich zu dem Vorstehenden können die Ausführungsformen kombiniert werden, Komponenten der Ausführungsformen können geeignet modifiziert werden, oder Komponenten der Ausführungsformen können geeignet weggelassen werden.
  • Obwohl die Offenbarung detailliert dargestellt und beschrieben worden ist, ist die vorstehende Beschreibung in allen Aspekten darstellend und nicht einschränkend. Es wird deshalb verstanden, dass zahlreiche Modifikationen und Variationen entworfen werden können, ohne den Schutzumfang der Erfindung zu verlassen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2021103731 [0005, 0006]

Claims (16)

  1. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (1) einer ersten Leitfähigkeitsart; eine RESURF-Schicht (2) einer zweiten Leitfähigkeitsart, die in einem Oberflächenteil des Halbleitersubstrats (1) ausgebildet ist und eine High-Side-Schaltung und eine Low-Side-Schaltung trennt; eine bedeckte Schicht, die zwischen dem Halbleitersubstrat (1) und der RESURF-Schicht (2) vorgesehen ist, an einer Unterseite der High-Side-Schaltung ausgebildet ist und eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht (2) aufweist; und einen MOSFET, der die RESURF-Schicht (2) aufweist, die als eine Driftschicht dient, wobei der MOSFET aufweist eine erste Halbleiterschicht (4) der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der RESURF-Schicht (2) ausgebildet ist, eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht (2) aufweist und als eine Driftschicht dient, eine zweite Halbleiterschicht (6) der ersten Leitfähigkeitsart, die auf einer Seite weiter entfernt von der High-Side-Schaltung als die erste Halbleiterschicht (4) vorgesehen ist, und eine dritte Halbleiterschicht (7) der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der zweiten Halbleiterschicht (6) ausgebildet ist und als eine Source-Schicht dient, ein Endstück der ersten Halbleiterschicht (4) befindet sich an einer Position weiter entfernt von der High-Side-Schaltung als ein Endstück der bedeckten Schicht (3), das Endstück der bedeckten Schicht (3) weist in einer Draufsicht einen ersten geraden Teil (31), einen zweiten geraden Teil (32) und einen gebogenen Teil (30), dessen Enden jeweils mit dem ersten geraden Teil (31) und dem zweiten geraden Teil (32) verbunden sind, auf, das Endstück der ersten Halbleiterschicht (4) weist in einer Draufsicht einen dritten geraden Teil (41), einen vierten geraden Teil (42) und einen gebogenen Teil (40), dessen Enden jeweils mit dem dritten geraden Teil (41) und dem vierten geraden Teil (42) verbunden sind, auf, eine Position des Biegezentrums (O') des gebogenen Teils (40) der ersten Halbleiterschicht (4) ist näher an der High-Side-Schaltung als der gebogene Teil (30) der bedeckten Schicht (3), und eine Biegung des gebogenen Teils (40) der ersten Halbleiterschicht (4) ist kleiner als der gebogene Teil (30) der bedeckten Schicht (3).
  2. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (1) einer ersten Leitfähigkeitsart; eine RESURF-Schicht (2) einer zweiten Leitfähigkeitsart, die in einem Oberflächenteil des Halbleitersubstrats (1) ausgebildet ist und eine High-Side-Schaltung und eine Low-Side-Schaltung trennt; eine bedeckte Schicht, die zwischen dem Halbleitersubstrat (1) und der RESURF-Schicht (2) vorgesehen ist, an einer Unterseite der High-Side-Schaltung ausgebildet ist und eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht (2) aufweist; und einen MOSFET, der die RESURF-Schicht (2) aufweist, die als eine Driftschicht dient, wobei der MOSFET aufweist eine erste Halbleiterschicht (4C, 4D) der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der RESURF-Schicht (2) ausgebildet ist, eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht (2) aufweist und als eine Driftschicht dient, eine zweite Halbleiterschicht (6) der ersten Leitfähigkeitsart, die auf einer Seite weiter entfernt von der High-Side-Schaltung als die erste Halbleiterschicht (4C, 4D) vorgesehen ist, und eine dritte Halbleiterschicht (7) der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der zweiten Halbleiterschicht (6) ausgebildet ist und als eine Source-Schicht dient, ein Endstück der ersten Halbleiterschicht (4C, 4D) befindet sich an einer Position weiter entfernt von der High-Side-Schaltung als ein Endstück der bedeckten Schicht (3), das Endstück der ersten Halbleiterschicht (4C, 4D) weist in einer Draufsicht einen ersten geraden Teil (41C, 41D), einen zweiten geraden Teil (42C, 42D) und einen Teil, dessen Enden jeweils mit dem ersten geraden Teil (41C, 41D) und dem zweiten geraden Teil (42C, 42D) verbunden sind, auf, der Teil weist einen dritten geraden Teil (43C, 43D), der in einem stumpfen Winkel mit dem ersten geraden Teil (41 C, 41 D) verbunden ist, und einen vierten geraden Teil (44C, 44D), der in einem stumpfen Winkel mit dem zweiten geraden Teil (42C, 42D) verbunden ist, auf, und das Endstück der bedeckten Schicht (3) weist in einer Draufsicht einen fünften geraden Teil (31), einen sechsten geraden Teil (32) und einen gebogenen Teil (30), dessen Enden jeweils mit dem fünften geraden Teil (31) und dem sechsten geraden Teil (32) verbunden sind, auf.
  3. Halbleitervorrichtung gemäß Anspruch 2, wobei eine gerade Linie mit dem dritten geraden Teil (43C) und dem vierten geraden Teil (44C) gebildet wird.
  4. Halbleitervorrichtung gemäß Anspruch 2, wobei der Teil einen gebogenen Teil (40D) aufweist, wobei jedes von beiden Enden mit dem dritten geraden Teil (43D) und dem vierten geraden Teil (44D) verbunden sind.
  5. Halbleitervorrichtung, aufweisend: ein Halbleitersubstrat (1) einer ersten Leitfähigkeitsart; eine RESURF-Schicht (2) einer zweiten Leitfähigkeitsart, die in einem Oberflächenteil des Halbleitersubstrats (1) ausgebildet ist und eine High-Side-Schaltung und eine Low-Side-Schaltung trennt; eine bedeckte Schicht, die zwischen dem Halbleitersubstrat (1) und der RESURF-Schicht (2) vorgesehen ist, an einer Unterseite der High-Side-Schaltung ausgebildet ist und eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht (2) aufweist; und einen MOSFET, der die RESURF-Schicht (2) aufweist, die als eine Driftschicht dient, wobei der MOSFET aufweist eine erste Halbleiterschicht (4E) der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der RESURF-Schicht (2) ausgebildet ist, eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht (2) aufweist und als eine Driftschicht dient, eine zweite Halbleiterschicht (6) der ersten Leitfähigkeitsart, die auf einer Seite weiter entfernt von der High-Side-Schaltung als die erste Halbleiterschicht (4E) vorgesehen ist, und eine dritte Halbleiterschicht (7) der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der zweiten Halbleiterschicht (6) ausgebildet ist und als eine Source-Schicht dient, ein Endstück der ersten Halbleiterschicht (4E) befindet sich an einer Position weiter entfernt von der High-Side-Schaltung als ein Endstück der bedeckten Schicht (3), das Endstück der bedeckten Schicht (3) weist in einer Draufsicht einen ersten geraden Teil (31), einen zweiten geraden Teil (32) und einen gebogenen Teil (30), dessen Enden jeweils mit dem ersten geraden Teil (31) und dem zweiten geraden Teil (32) verbunden sind, auf, das Endstück der ersten Halbleiterschicht (4E) weist in einer Draufsicht einen dritten geraden Teil (41E), einen vierten geraden Teil (42E) und einen gebogenen Teil (40E), dessen Enden jeweils mit dem dritten geraden Teil (41 E) und dem vierten geraden Teil (42E) verbunden sind, auf, und eine Verunreinigungskonzentration eines Bereichs (E1) der ersten Halbleiterschicht (4E), der sich auf einer weiter innen gelegenen Seite befindet als der gebogene Teil (40E), der den zweiten gebogenen Teil (40E) umfasst, ist niedriger als eine Verunreinigungskonzentration der ersten Halbleiterschicht (4E).
  6. Halbleitervorrichtung gemäß Anspruch 5, wobei der Bereich (E1) ein Bereich ist, der durch den zweiten gebogenen Teil (40E) und einen Teil (43E, 44E, 45E), wobei jedes Ende davon mit beiden Enden des zweiten gebogenen Teils (40E) verbunden ist, definiert ist, und der Teil (43E, 44E, 45E) einen fünften geraden Teil (43E), der in einem stumpfen Winkel mit dem zweiten geraden Teil (41E) verbunden ist, und einen sechsten geraden Teil (44E), der in einem stumpfen Winkel mit dem vierten geraden Teil (42E) verbunden ist, aufweist.
  7. Halbleitervorrichtung gemäß Anspruch 6, wobei eine Verunreinigungskonzentration des Bereichs (F1) näher an dem zweiten gebogenen Teil (40F) abnimmt.
  8. Halbleitervorrichtung gemäß Anspruch 6 oder 7, wobei eine gerade Linie mit dem fünften geraden Teil (43E) und dem sechsten geraden Teil (44E) gebildet wird.
  9. Halbleitervorrichtung gemäß Anspruch 6 oder 7, wobei der Teil (43E, 44E, 45E) einen gebogenen Teil (45E) aufweist, wobei jedes von beiden Enden mit dem fünften geraden Teil (43E) und dem sechsten geraden Teil (44E) verbunden ist.
  10. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 9, wobei die zweite Halbleiterschicht (6) in einem Oberflächenteil der RESURF-Schicht (2) ausgebildet ist.
  11. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 9, wobei die zweite Halbleiterschicht (6) in einem Oberflächenteil des Halbleitersubstrats (1) so ausgebildet ist, dass sie in Kontakt mit der RESURF-Schicht (2) ist.
  12. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 11, weiter aufweisend eine vierte Halbleiterschicht (5) der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der ersten Halbleiterschicht (4) ausgebildet ist, eine Verunreinigungskonzentration höher als diejenige der ersten Halbleiterschicht (4) aufweist und als eine Driftschicht dient.
  13. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 12, wobei der MOSFET ein Element ist, das eine Bootstrap-Schaltung bildet, die eine Energiequelle für die High-Side-Schaltung bereitstellt.
  14. Verfahren einer Fertigung einer Halbleitervorrichtung, wobei die Halbleitervorrichtung aufweist ein Halbleitersubstrat (1) einer ersten Leitfähigkeitsart, eine RESURF-Schicht (2) einer zweiten Leitfähigkeitsart, die in einem Oberflächenteil des Halbleitersubstrats (1) ausgebildet ist und eine High-Side-Schaltung und eine Low-Side-Schaltung trennt, eine bedeckte Schicht, die zwischen dem Halbleitersubstrat (1) und der RESURF-Schicht (2) vorgesehen ist, an einer Unterseite der High-Side-Schaltung ausgebildet ist und eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht (2) aufweist, und einen MOSFET, der die RESURF-Schicht (2) aufweist, die als eine Driftschicht dient, wobei der MOSFET aufweist eine erste Halbleiterschicht (4E) der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der RESURF-Schicht (2) ausgebildet ist, eine Verunreinigungskonzentration höher als diejenige der RESURF-Schicht (2) aufweist und als eine Driftschicht dient, eine zweite Halbleiterschicht (6) der ersten Leitfähigkeitsart, die auf einer Seite weiter entfernt von der High-Side-Schaltung als die erste Halbleiterschicht (4E) vorgesehen ist, und eine dritte Halbleiterschicht (7) der zweiten Leitfähigkeitsart, die in einem Oberflächenteil der zweiten Halbleiterschicht (6) ausgebildet ist und als eine Source-Schicht dient, ein Endstück der ersten Halbleiterschicht (4E) befindet sich an einer Position weiter entfernt von der High-Side-Schaltung als ein Endstück der bedeckten Schicht (3), das Endstück der bedeckten Schicht (3) weist in einer Draufsicht einen ersten geraden Teil (31), einen zweiten geraden Teil (32) und einen gebogenen Teil (30), dessen Enden jeweils mit dem ersten geraden Teil (31) und dem zweiten geraden Teil (32) verbunden sind, auf, und das Endstück der ersten Halbleiterschicht (4E) weist in einer Draufsicht einen dritten geraden Teil (41E), einen vierten geraden Teil (42E) und einen gebogenen Teil (40E), dessen Enden jeweils mit dem dritten geraden Teil (41 E) und dem vierten geraden Teil (42E) verbunden sind, auf, wobei das Verfahren umfasst einen Schritt eines Ausbildens der ersten Halbleiterschicht (4E), umfassend einen Schritt eines Ausbildens eines Maskenmaterials (56), das eine erste Verunreinigungsimplantierungsöffnung (53), eine Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen (54) und einen Blockierungsteil (55), der die erste Verunreinigungsimplantierungsöffnung (53) und die Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen (54) definiert, aufweist, auf einem Basismaterial (57), einen Schritt eines Einführens von Verunreinigungen in das Basismaterial (57) von der ersten Verunreinigungsimplantierungsöffnung (53) und der Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen (54) durch ein Bestrahlen mit Verunreinigungen, einen Schritt eines Entfernens des Maskenmaterials (56) von dem Basismaterial (57), und einen Schritt eines Unterziehens des Basismaterials (57), in welches die Verunreinigungen eingeführt worden sind, einer Wärmebehandlung, wobei die Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen (54) in einem Bereich vorgesehen ist, der zu einem Teil der ersten Halbleiterschicht (4E) korrespondiert, der sich in einer Draufsicht auf einer Seite weiter innen als der zweite gebogene Teil, der den zweiten gebogenen Teil umfasst, in dem Maskenmaterial befindet.
  15. Verfahren einer Fertigung der Halbleitervorrichtung gemäß Anspruch 14, wobei das Maskenmaterial (56) auf eine Weise vorgesehen ist, in welcher eine Breite jeder der Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen (54) in Richtung eines Teils, der zu dem zweiten gebogenen Teil korrespondiert, kleiner ausgelegt ist.
  16. Verfahren einer Fertigung der Halbleitervorrichtung gemäß Anspruch 14 oder 15, wobei das Maskenmaterial (56) auf eine Weise vorgesehen ist, in welcher ein Abstand zwischen benachbarten Verunreinigungsimplantierungsöffnungen der Mehrzahl von zweiten Verunreinigungsimplantierungsöffnungen (54) in Richtung eines Teils, der zu dem zweiten gebogenen Teil korrespondiert, größer ausgelegt ist.
DE102023103499.5A 2022-02-22 2023-02-14 Halbleitervorrichtung und Verfahren einer Fertigung der Halbleitervorrichtung Pending DE102023103499A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022025610A JP2023122135A (ja) 2022-02-22 2022-02-22 半導体装置及び半導体装置の製造方法
JP2022-025610 2022-02-22

Publications (1)

Publication Number Publication Date
DE102023103499A1 true DE102023103499A1 (de) 2023-08-24

Family

ID=87518838

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102023103499.5A Pending DE102023103499A1 (de) 2022-02-22 2023-02-14 Halbleitervorrichtung und Verfahren einer Fertigung der Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US20230268383A1 (de)
JP (1) JP2023122135A (de)
CN (1) CN116646348A (de)
DE (1) DE102023103499A1 (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021103731A (ja) 2019-12-25 2021-07-15 三菱電機株式会社 半導体装置および集積回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021103731A (ja) 2019-12-25 2021-07-15 三菱電機株式会社 半導体装置および集積回路

Also Published As

Publication number Publication date
CN116646348A (zh) 2023-08-25
JP2023122135A (ja) 2023-09-01
US20230268383A1 (en) 2023-08-24

Similar Documents

Publication Publication Date Title
DE60225768T2 (de) LDMOS-Feldeffekttransistoren
DE102012219645B4 (de) Halbleitervorrichtungen und Verfahren zu ihrer Herstellung
DE69315239T2 (de) VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
DE102010011258B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102007017002B4 (de) SiC-Halbleiteranordnung und Verfahren zum Herstellen derselben
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102013112009B4 (de) Superjunction-Halbleitervorrichtungen mit einem Zellengebiet und einem Randgebiet
DE102007004616B4 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zur Herstellung derselben
DE102005023891B4 (de) Verfahren zum Herstellen einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102004052678B3 (de) Leistungs- Trenchtransistor
DE102012219644B4 (de) Halbleitervorrichtung
DE112012007207B4 (de) Halbleitervorrichtung
DE112017000297T5 (de) Halbleiterbauteil und Herstellungsverfahren eines Halbleiterbauteils
DE112011101442T5 (de) Halbleitervorrichtung
DE102010011259A1 (de) Halbleitervorrichtung
DE102008047998A1 (de) Halbleitervorrichtung mit strukturiertem Stromausbreitungsbereich und Verfahren
DE102013217850A1 (de) Siliziumcarbid-Halbleitervorrichtung
DE10127391B4 (de) Halbleiter-Vorrichtung
DE112018008195T5 (de) Siliciumcarbid-halbleitereinheit und verfahren zur herstellung derselben
DE102021113288A1 (de) Leistungshalbleitervorrichtung und verfahren zu dessen herstellung
DE112015002120B4 (de) Halbleitervorrichtung und Halbleitervorrichtungsherstellungsverfahren
EP1796175B1 (de) DMOS-Transistor mit optimierter Randstruktur
DE10057612B4 (de) Vertikales Halbleiterbauelement mit vertikalem Randabschluss
DE10243743B4 (de) Quasivertikales Halbleiterbauelement

Legal Events

Date Code Title Description
R012 Request for examination validly filed