[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE10243743B4 - Quasivertikales Halbleiterbauelement - Google Patents

Quasivertikales Halbleiterbauelement Download PDF

Info

Publication number
DE10243743B4
DE10243743B4 DE10243743A DE10243743A DE10243743B4 DE 10243743 B4 DE10243743 B4 DE 10243743B4 DE 10243743 A DE10243743 A DE 10243743A DE 10243743 A DE10243743 A DE 10243743A DE 10243743 B4 DE10243743 B4 DE 10243743B4
Authority
DE
Germany
Prior art keywords
sinker
zone
semiconductor device
tub
inner cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10243743A
Other languages
English (en)
Other versions
DE10243743A1 (de
Inventor
Marie Denison
Hannes Estl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10243743A priority Critical patent/DE10243743B4/de
Priority to US10/667,629 priority patent/US7253474B2/en
Publication of DE10243743A1 publication Critical patent/DE10243743A1/de
Application granted granted Critical
Publication of DE10243743B4 publication Critical patent/DE10243743B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Quasivertikales Halbleiterbauelement mit mindestens zwei in einer Wanne (7) angeordneten und Bodyzonen (11) aufweisenden Innenzellen (8), einem zwischen der Wanne (7) und einem Halbleitersubstrat (1) vorgesehenen Buried Layer (3) und einer den Buried Layer (3) zu einer Oberfläche des Halbleiterbauelementes verbindenden Sinkerzone (4),
dadurch gekennzeichnet,
– dass die Bodyzonen (11) mit zunehmender Nähe zur Sinkerzone (4) breiter gestaltet sind und/oder einen größeren Krümmungsradius haben als in zunehmender Entfernung von der Sinkerzone (4), und/oder
– dass das Raster der Innenzellen (8) mit zunehmender Entfernung von der Sinkerzone (4) größer ist als in zunehmender Nähe zur Sinkerzone (4),
– so dass der Vorwärtsstrom und der Sperrstrom der einzelnen Innenzellen (8) des Halbleiterbauelements unabhängig von deren Lage in Bezug zur Sinkerzone (4) in Abhängigkeit von der Sinkerspannung jeweils den gleichen konstanten Wert aufweisen.

Description

  • Die vorliegende Erfindung betrifft ein quasivertikales Halbleiterbauelement mit mindestens zwei in einer Wanne angeordneten und Bodyzonen aufweisenden Innenzellen, einem zwischen der Wanne und einem Halbleitersubstrat vorgesehenen Buried Layer (”Vergrabene Schicht”) und einer den Buried Layer zu einer Oberfläche des Halbleiterbauelementes verbindenden Sinkerzone (”Anschlusszone” für Buried Layer).
  • Ein ähnliches quasivertikales Halbleiterbauelement ist beispielsweise in B. Murari u. a.: ”Smart Power ICs”, Springer, Seiten 20 und 32 bis 36, beschrieben.
  • In 5 ist in einer Schnittdarstellung der prinzipielle Aufbau eines solchen herkömmlichen quasivertikalen Halbleiterbauelementes dargestellt. Bei diesem Halbleiterbauelement kann es sich beispielsweise um eine Diode, einen vertikalen DMOS-Transistor, einen Bipolartransistor oder einen Thyristor handeln.
  • In allen diesen Fällen weist das quasivertikale Halbleiterbauelement ein beispielsweise p-leitendes Halbleitersubstrat 1 aus Silizium und eine darauf vorgesehene n-leitende Halbleiterschicht 2 aus beispielsweise ebenfalls Silizium auf. Die Halbleiterschicht 2 kann dabei durch Epitaxie auf das Halbleitersubstrat 1 aufgebracht sein.
  • Zwischen dem Halbleitersubstrat 1 und der Halbleiterschicht 2 befindet sich ein n+-leitender Buried Layer 3, der über eine ebenfalls n+-leitende Sinkerzone 4 zu einer Oberfläche des Halbleiterbauelementes verbunden ist, an welcher eine n++-leitende Anschlusszone 5 mit einem Sinkeranschluss 6 vorgesehen ist. Allgemein kann für die Sinkerzone 4 jede Art einer leitenden Verbindung zwischen dem Buried Layer 3 und der Oberfläche benutzt werden, wie beispielsweise ein mit dotiertem polykristallinem Silizium gefüllter Trench (Graben).
  • Mit dem Buried Layer 3 und der gegebenenfalls ringförmig gestalteten Sinkerzone 4 wird in der Halbleiterschicht 2 eine gemeinsame, n-leitende Wanne 7 gebildet, die verschiedene Innenzellen 8 enthält, welche über einen gemeinsamen Anschluss 9 parallel zueinander geschaltet sind.
  • Ein Randabschluss 10 sorgt für eine für das Bauelement nicht begrenzende Spannungsfestigkeit zwischen der letzten Innenzelle 8 und der Sinkerzone 4.
  • Dieser Randabschluss 10 kann aus einer geeigneten Kombination von Diffusionen in der Wanne 7, einer Isolationsschicht, die beispielsweise aus Siliziumdioxid und/oder Siliziumnitrid besteht, und einer über dieser Isolationsschicht liegenden Feldplatte (z. B. aus Metall oder Polysilizium) bestehen.
  • Abhängig von der Art bzw. dem Aufbau der Innenzellen 8 handelt es sich bei dem dargestellten quasivertikalen Halbleiterbauelement um eine Diode, einen vertikalen DMOS-Transistor, einen Bipolartransistor oder einen Thyristor.
  • Es sei an dieser Stelle angemerkt, dass die hier und im Folgenden angegebenen Leitungstypen nur Beispiele sind. Es ist also selbstverständlich möglich, diese Leitungstypen konträr vorzusehen, also beispielsweise den n-Leitungstyp durch den p-Leitungstyp und umgekehrt zu ersetzen. Ebenso kann jedes geeignete Halbleitermaterial, wie insbesondere Silizium, Siliziumcarbid usw. für das quasivertikale Halbleiterbauelement verwendet werden.
  • 6 zeigt als erstes konkretes Beispiel für das Halbleiterbauelement von 5 den Aufbau eines quasivertikalen up-Drain-DMOS-Transistors, also eines DMOS- Transistors, dessen Drainanschluss nicht wie bei einer Vertikalstruktur auf der Rückseite des Substrats, sondern auf der gleichen Seite wie Gateanschluss und Sourceanschluss bzw. Bodyanschluss, liegt. Die Innenzellen 8 bestehen hier aus einer p-leitenden Bodyzone 11 und einer n-leitenden Sourcezone 12, wobei die Bodyzone 11 und die Sourcezone 12 mit einem gemeinsamen Kontakt 13 versehen sein können.
  • Die einzelnen Sourcezonen 12 der verschiedenen Innenzellen 8 können durch Diffusion hergestellt sein und parallel zu Drain aus Sinkerzone 4, Buried Layer 3 und Wanne 7 verlaufen. Es ist aber auch eine polygonale Gestaltung der jeweiligen Innenzellen 8 möglich.
  • Zwischen den einzelnen Sourcezonen 12 befinden sich Gateelektroden 14 auf einem nicht näher dargestellten Gateoxid.
  • Der Strom von den Sourcezonen 12 fließt über die unter den Gateelektroden 14 in den Bodyzonen 11 ausgebildeten Kanälen in die gemeinsame Wanne 7 und von dieser zum Buried Layer 3, von wo aus der Strom weiter über die Sinkerzone 4 und die Anschlusszone 5 in den einen Drainanschluss bildenden Sinkeranschluss 6 strömt.
  • Werden in dem Beispiel von 6 die Gateelektroden 14 weggelassen und die Anschlüsse für die Bodyzonen 11 und die Sourcezonen 12 getrennt herausgeführt, so entsteht ein Bipolartransistor, wie dieser in 7 dargestellt ist und dort über eine gemeinsame p-leitende Basiszone 15 mit p+-leitenden Basisanschlusszonen 16 sowie in die Basiszone 15 eingebettete n-leitende Emitterzonen 17 verfügt. Die Basiszonen 16 und die Emitterzonen 17 in der gemeinsamen Wanne 7 sind hierbei jeweils zusammengeschaltet. Der Sinkeranschluss 6 bildet bei diesem Bipolartransistor einen Kollektoranschluss.
  • 8 zeigt in einer vereinfachten Darstellung ein den Beispielen der 5 bis 7 entsprechendes Impedanznetzwerk, aus welchem zu ersehen ist, wie der Buried Layer 3 einen Spannungsabfall infolge seines Innenwiderstandes mit Widerständen R1, R2, R3, ... zwischen den einzelnen Innenzellen 8 verursacht. Außerdem kann gegebenenfalls ein Gradient in der RC-Konstante der jeweiligen Body-Drain-Dioden der einzelnen Innenzellen 8 von außen, also von der Sinkerzone 4 aus nach innen zur Zelle vorhanden sein. Dieser Gradient in der RC-Konstanten, also im komplexen Leitwert Y (R, C) = 1/Z (Z = komplexer Widerstand) ist in 8 schematisch durch die einzelnen imaginären Widerstände veranschaulicht. Er macht sich bei hoher Stromdichte bzw. schnellen Spannungsänderungen um so stärker bemerkbar, je mehr Innenzellen 8 in der Wanne 7 parallel zueinander liegen und je hochohmiger bzw. niedriger dotiert der Buried Layer 3 ist.
  • Bei einem quasivertikalen Halbleiterbauelement der oben geschilderten Art sind vor allem Arbeitspunkte kritisch, bei denen die Verlustleistung hoch ist und in denen der Strom i an einem gemeinsamen Anschluss 18 eine starke Abhängigkeit von der am Sinkeranschluss 6 anliegenden Spannung u aufweist.
  • Es ist nun typischerweise der Fall eines Sperr- bzw. Avalanchebetriebes aller Arten von quasivertikalen Halbleiterbauelementen, dass bei ihnen die Sinker-Spannung u bei einem bestimmten Avalanche- bzw. Sperrstrom i2 schlagartig auf eine niedrige Spannung abfällt bzw. ”zurückschnappt”. Dies wird auch als ”Snap-Back” bezeichnet. Für viele Halbleiterbauelemente ist dieses Snap-Back unerwünscht und begrenzt deren sicheren Betriebsbereich (Save Operating Area). Für andere Halbleiterbauelemente, wie beispielsweise ESD-Schutzstrukturen (ESD = Electro Static Discharge) ist dieses Snap-Back erwünscht, was zumeist nur bei einer optimalen Ausnutzung der zur Verfügung stehenden Fläche gilt.
  • In beiden obigen Fällen ist es aber wünschenswert, dass die Verlustleistung gleichmäßig über die Fläche der Innenzellen 8 in der Wanne 7 verteilt ist und dass alle Innenzellen 8 unter einem gleichen oder wenigstens ähnlichen Arbeitspunkt auf ihre ”Avalanche-Kennlinie” triggern.
  • Aus den 9A, in welcher der Vorwärtsstrom i1 eines Halbleiterbauelementes mit Innenzellen 1 bis N in Abhängigkeit von der Sinker-Spannung u dargestellt ist, und der 9B, die die Abhängigkeit des Sperrstromes i2 des Halbleiterbauelementes in Abhängigkeit von der Sinker-Spannung u dieses Halbleiterbauelementes zeigt, ist nun ersichtlich, dass die einzelnen Innenzellen 8 (die Zelle 1 bezeichnet eine Zelle, die am nächsten zur Sinkerzone 4 gelegen ist, während die Zelle N/2 eine Zelle in der Mitte der Wanne 7 angibt) sehr unterschiedliche Arbeitspunkte haben, wobei die Lage dieser Arbeitspunkte von dem Abstand der jeweiligen Innenzellen 8 von der Sinkerzone 4 abhängt. Die erste Zelle (Zelle 1), die ihren Triggerstrom zu einem Snap-Back erreicht (vgl. hierzu speziell 9B) begrenzt dabei die Festigkeit des Halbleiterbauelementes insgesamt.
  • Eine weitere Ursache, weshalb ein Gradient in der Stromergiebigkeit der einzelnen parallel zueinander liegenden Innenzellen 8 unerwünscht sein kann, könnte eventuell in der aufwändigen Skalierbarkeit der Stromeigenschaften des Halbleiterbauelements mit der Anzahl von dessen Innenzellen liegen, welche sich wiederum aus dem Spannungsabfall im Buried Layer 3 ergibt.
  • Ein grundsätzliches Problem bei quasivertikalen Halbleiterbauelementen besteht also darin, dass die Arbeitspunkte der Innenzellen stark abhängig von der Sinkerspannung u ist und die Innenzellen sich daher abhängig von ihrem Abstand von der Sinkerzone 4 in unterschiedlichen Arbeitspunkten befinden. Dies resultiert in Fällen einer hohen Verlustleistung wie im Durchbruch des Halbleiterbauelementes in einer nicht optimalen Ausnutzung der zur Verfügung stehenden Halbleiterfläche.
  • Im einzelnen ist aus der US 5,635,742 A ein quasivertikales Bauelement bekannt, bei welchem ein Buried Layer über Sinkerzonen und Kontakte mit einer Metallisierung verbunden ist. Oberhalt des Buried Layers sind Feldeffekttransistorzellen mit p-leitenden Bodybereichen und n-leitenden Sourcezonen in eine epitaktische Schicht eingebettet. Die Innenzellen sind dabei gleich gestaltet und auch im gleichen Abstand zu den einzelnen Sinkerzonen gelegen.
  • Weiterhin offenbart die US 5,672,528 A eine DMOS-Einrichtung mit einzelnen aktiven Zellen, deren Kontakte unterschiedliche Abmessungen haben.
  • Schließlich ist in der DE 693 15 239 T2 ein Halbleiterbauelement beschrieben, wie es im Wesentlichen in der 6 gezeigt und oben erläutert ist. Bei diesem Halbleiterbauelement liegen Innenzellen vor, die im Wesentlichen gleich gestaltet und in einer Wanne aus einem Buried Layer und einer Sinkerzone gelegen sind.
  • Es ist Aufgabe der vorliegenden Erfindung, ein quasivertikales Halbleiterbauelement zu schaffen, bei dem letztlich die durch einen Spannungsabfall im Buried Layer bewirkten Nachteile überwunden sind.
  • Diese Aufgabe wird bei einem quasivertikalen Halbleiterbauelement der eingangs genannten Art erfindungsgemäß dadurch gelöst,
    • – dass die Bodyzonen mit zunehmender Nähe zur Sinkerzone breiter gestaltet sind und/oder einen größeren Krümmungsradius haben als in zunehmender Entfernung von der Sinkerzone, und/oder
    • – dass das Raster der Innenzellen mit zunehmender Entfernung von der Sinkerzone größer ist als in zunehmender Nähe zur Sinkerzone,
    • – so dass der Vorwärtsstrom und der Sperrstrom der einzelnen Innenzellen des Halbleiterbauelements unabhängig von deren Lage in Bezug zur Sinkerzone in Abhängigkeit von der Sinkerspannung jeweils den gleichen konstanten Wert aufweisen. Die Innenzellen haben damit einen im Wesentlichen ähnlichen Arbeitspunkt, so dass Unterschiede zwischen den Innenzellen ausgeglichen werden.
  • Mit anderen Worten, bei dem erfindungsgemäßen quasivertikalen Halbleiterbauelement wird durch entsprechende Maßnahmen dafür gesorgt, dass sich dessen Innenzellen in einem möglichst großen Teil ihres Betriebsbereiches in einem ähnlichen Arbeitspunkt befinden. Der Ausgleich der Unterschiede kann allgemein beispielsweise durch Variation der Struktur der Innenzellen mittels Prozessierung, Verdrahtung, Layout usw. erfolgen. Durch diese Variation können so vom Buried Layer verursachte Unterschiede zwischen den Innenzellen gegebenenfalls abhängig von der Sinkerspannung ausgeglichen werden.
  • Wesentlich an dem erfindungsgemäßen quasivertikalen Halbleiterbauelement ist also, dass ein durch den Buried Layer erzeugter Spannungsgradient zwischen den parallel zueinander liegenden Innenzellen ausgeglichen wird, indem in diesen Innenzellen für einen entsprechenden Ausgleich gesorgt wird. Dadurch wird erreicht, dass sich alle Innenzellen in der Wanne des Halbleiterbauelementes bei einer bestimmten Sinker-Spannung in einem ähnlichen Arbeitspunkt für den Vorwärtsstrom i1 bzw. den Sperrstrom i2 befinden. Hierzu wird ein ”Gradient” in die einzelnen Innenzellen eingebaut, welcher speziell beispielsweise durch Breite und/oder Raster der Innenzellen oder durch die Verdrahtung oder durch spezielle Prozessmaßnahmen, wie zusätzliche Diffusionen, herbeigeführt wird.
  • Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
  • 1A die Abhängigkeit des Vorwärtsstromes i1 von der Sinker-Spannung u bei dem erfindungsgemäßen quasivertikalen Halbleiterbauelement,
  • 1B die Abhängigkeit des Sperrstromes i2 von der Sinker-Spannung u bei dem erfindungsgemäßen quasivertikalen Halbleiterbauelement,
  • 2 eine Schnittdarstellung im Basisbereich eines Bipolartransistors als einem ersten Ausführungsbeispiel des erfindungsgemäßen quasivertikalen Halbleiterbauelementes,
  • 3 eine Schnittdarstellung eines Source-Zellenfeldes eines up-Drain-DMOS-Transistors als einem zweiten Ausführungsbeispiel des erfindungsgemäßen Halbleiterbauelementes,
  • 4 eine Schnittdarstellung des Source-Zellenfeldes eines up-Drain-DMOS-Transistors als einem dritten Ausführungsbeispiel des erfindungsgemäßen quasivertikalen Halbleiterbauelementes,
  • 5 eine Schnittdarstellung zur Erläuterung des allgemeinen Aufbaues eines quasivertikalen Halbleiterbauelementes,
  • 6 eine Schnittdarstellung eines herkömmlichen quasivertikalen up-Drain-DMOS-Transistors,
  • 7 eine Schnittdarstellung eines herkömmlichen quasivertikalen Bipolartransistors,
  • 8 ein Impedanznetzwerk bei einem herkömmlichen quasivertikalen Halbleiterbauelement,
  • 9A die Abhängigkeit des Vorwärtsstromes i1 von der Sinker-Spannung u bei einem herkömmlichen quasivertikalen Halbleiterbauelement, und
  • 9B die Abhängigkeit des Sperrstromes i2 von der Sinker-Spannung u bei einem herkömmlichen quasivertikalen Halbleiterbauelement.
  • Die 5 bis 9A, 9B sind bereits eingangs erläutert worden.
  • In den Figuren werden für einander entsprechende Bauteile jeweils die gleichen Bezugszeichen verwendet.
  • Bei dem erfindungsgemäßen quasivertikalen Halbleiterbauelement werden letztlich die Folgen ausgeglichen, die durch den im Buried Layer infolge dessen Widerstandes auftretenden Spannungsabfall bewirkt sind. Das heißt, ein durch diesen Spannungsabfall bewirkter ”Gradient” zwischen den einzelnen Innenzellen des Halbleiterbauelementes wird ausgeglichen. Als Konsequenz dieses Ausgleiches haben alle Innenzellen unabhängig von der Sinkerspannung einen im Wesentlichen ähnlichen Arbeitspunkt, wie dies in den 1A und 1B gezeigt ist. So zeigt 1A die Abhängigkeit des Vorwärtsstromes i1 in Abhängigkeit von der Sinkerspannung u, während in 1B die Abhängigkeit des Sperrstromes i2 in Abhängigkeit von der Sinkerspannung u dargestellt ist. Wie aus diesen 1A und 1B zu ersehen ist, liegen bei dem erfindungsgemäßen Halbleiterbauelement von der Innenzelle 1 in der Nähe der Sinker-zone bis zu der Innenzelle N/2 in der Mitte der Wanne 7 praktisch die gleichen Werte für den Vorwärtsstrom i1 (vgl. 1A) bzw. für den Sperrstrom i2 (vgl. 1B) vor, so dass nicht mehr eine Streuung der Arbeitspunkte wie bei den bestehenden Halbleiterbauelementen auftritt, wie dies anhand der 9A und 9B erläutert wurde. Mit anderen Worten, bei dem erfindungsgemäßen quasivertikalen Halbleiterbauelement hat der Vorwärtsstrom i1 bzw. der Sperrstrom i2 unabhängig von der Lage der Innenzelle am Rand oder in der Mitte der Wanne 7 in Abhängigkeit von der Sinkerspannung u immer im Wesentlichen den gleichen konstanten Wert.
  • Die 2 bis 4 veranschaulichen nun konkrete Ausführungsbeispiele des erfindungsgemäßen quasivertikalen Halbleiterbauelementes, in denen dargestellt ist, wie dafür gesorgt werden kann, dass die Innenzellen einen im Wesentlichen ähnlichen Arbeitspunkt aufweisen.
  • In 2 ist als Ausführungsbeispiel des erfindungsgemäßen quasivertikalen Halbleiterbauelementes ein Bipolartransistor dargestellt. Bei diesem Ausführungsbeispiel erfolgt eine Variation des Basis-Kollektor-Durchbruches mit Hilfe von beispielsweise durch Hochenergie-Implantation eingebrachten p-leitenden Zonen 20, die zusätzlich zu dem herkömmlichen Bipolartransistor von 7 im Bereich des pn-Überganges zwischen der Basiszone 15 und der Wanne 7 vorgesehen sind. Diese Zonen 20 sind nun so gestaltet bzw. dotiert, dass größere Krümmungsradien am Rand der Wanne 7 als in deren Mitte vorliegen, so dass für die Innenzellen 8 durch diese Zonen 20 erreicht wird, dass ein Gradient im Durchbruch von ”innen nach außen” vorliegt. Das heißt, die in der Mitte des Buried Layers 3 an sich niedrigere Spannung, die durch den Spannungsabfall im Buried Layer 3 bewirkt ist, wird in ihrer Auswirkung auf das Durchbruchverhalten dadurch ausgeglichen, dass hier für kleinere Krümmungsradien des pn-Überganges zwischen der Basiszone 15 und der Wanne 7 als im Randbereich der Wanne 7 gesorgt wird, in welchem die Zonen 20 einen größeren Krümmungsradius haben, so dass dort die größere anliegende Spannung, die an sich eher zu einem Durchbruch führt, durch den größeren Krümmungsradius des pn-Überganges ausgeglichen wird. Hier wird also die Tatsache ausgenutzt, dass kleinere Krümmungsradien für niedrigere Durchbruchspannungen sorgen.
  • 3 zeigt ein weiteres Ausführungsbeispiel des erfindungsgemäßen Halbleiterbauelementes anhand eines up-Drain-DMOS-Transistors, bei dem ähnlich wie im Ausführungsbeispiel von 2 durch Zonen 20, die durch Hochenergie-Implantation eingebracht sein können, der Durchbruch zwischen den Bodyzonen 11 und der einen Teil von Drain bildenden Wanne 7 ausgeglichen wird. Aus einem Vergleich der 3 mit der 6 ergibt sich sofort der wesentliche Gesichtspunkt der vorliegenden Erfindung: im Unterschied zu dem herkömmlichen Transistor sind bei dem erfindungsgemäßen quasivertikalen Halbleiterbauelement die einzelnen Bodyzonen 11 der jeweiligen Innenzellen 8 durch Zonen 20 unterlegt, die ähnlich wie im Ausführungsbeispiel von 2 einen sich von außen nach innen ändernden Krümmungsradius haben, wobei der Krümmungsradius auch hier am Rand der Wanne 7 größer ist als in deren Mitte. Auf diese Weise wird wie beim Ausführungsbeispiel von 2 erreicht, dass die einzelnen Innenzellen eine ähnliche Durchbruchsfestigkeit (Latch-up-Festigkeit) haben.
  • 4 zeigt schließlich noch ein weiteres Ausführungsbeispiel des erfindungsgemäßen Halbleiterbauelementes in der Form eines up-Drain-DMOS-Transistors, bei dem durch Variation der Breite der einzelnen Bodyzonen 11 und deren Raster eine zu den Ausführungsbeispielen der 2 und 3 vergleichbare Wirkung erzielt wird. Das heißt, beim Ausführungsbeispiel von 4 haben die am Rand der Wanne 7 gelegenen Bodyzonen 11 einen größeren Krümmungsradius als die Bodyzonen 11 in der Mitte der Wanne 7, und außerdem sind die Bodyzonen 11 am Rand der Wanne 7 näher zueinander angeordnet als in der Mitte der Wanne 7. Auch hierdurch wird bewirkt, dass die pn-Übergangs struktur im Bereich höherer Spannungen des Buried Layers 3 über größere Krümmungsradien verfügt, also letztlich flacher ist als in dem Mittenbereich der Wanne 7.
  • Die Erfindung ermöglicht so erstmals die Möglichkeit, durch gezielte Variation der Gestaltung des pn-Überganges zwischen Bodyzonen und Wanne für einen Ausgleich des Spannungsabfalles längs eines Buried Layers zu sorgen. Hierdurch wird eine erhebliche Verbesserung speziell der Durchbrucheigenschaften eines erfindungsgemäß gestalteten Halbleiterbauelementes geschaffen.

Claims (5)

  1. Quasivertikales Halbleiterbauelement mit mindestens zwei in einer Wanne (7) angeordneten und Bodyzonen (11) aufweisenden Innenzellen (8), einem zwischen der Wanne (7) und einem Halbleitersubstrat (1) vorgesehenen Buried Layer (3) und einer den Buried Layer (3) zu einer Oberfläche des Halbleiterbauelementes verbindenden Sinkerzone (4), dadurch gekennzeichnet, – dass die Bodyzonen (11) mit zunehmender Nähe zur Sinkerzone (4) breiter gestaltet sind und/oder einen größeren Krümmungsradius haben als in zunehmender Entfernung von der Sinkerzone (4), und/oder – dass das Raster der Innenzellen (8) mit zunehmender Entfernung von der Sinkerzone (4) größer ist als in zunehmender Nähe zur Sinkerzone (4), – so dass der Vorwärtsstrom und der Sperrstrom der einzelnen Innenzellen (8) des Halbleiterbauelements unabhängig von deren Lage in Bezug zur Sinkerzone (4) in Abhängigkeit von der Sinkerspannung jeweils den gleichen konstanten Wert aufweisen.
  2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die Variation der Breite und/oder des Krümmungsradius und/oder des Rasters der Innenzonen (8) durch zusätzliche dotierte Gebiete (20) bewirkt ist.
  3. Halbleiterbauelement nach Anspruch 2, dadurch gekennzeichnet, dass die zusätzlichen dotierten Gebiete (20) durch Hochenergie-Ionenimplantation eingebracht sind.
  4. Halbleiterbauelement nach Anspruch 3, dadurch gekennzeichnet, dass die zusätzlichen dotierten Gebiete (20) zwischen der Wanne (7) und der Bodyzone (11) der Innenzellen (8) liegen.
  5. Halbleiterbauelement nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Sinkerzone (4) am Rand der Wanne (7) vorgesehen ist.
DE10243743A 2002-09-20 2002-09-20 Quasivertikales Halbleiterbauelement Expired - Fee Related DE10243743B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10243743A DE10243743B4 (de) 2002-09-20 2002-09-20 Quasivertikales Halbleiterbauelement
US10/667,629 US7253474B2 (en) 2002-09-20 2003-09-22 Quasi-vertical semiconductor component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10243743A DE10243743B4 (de) 2002-09-20 2002-09-20 Quasivertikales Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE10243743A1 DE10243743A1 (de) 2004-04-01
DE10243743B4 true DE10243743B4 (de) 2010-04-08

Family

ID=31969321

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10243743A Expired - Fee Related DE10243743B4 (de) 2002-09-20 2002-09-20 Quasivertikales Halbleiterbauelement

Country Status (2)

Country Link
US (1) US7253474B2 (de)
DE (1) DE10243743B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7633135B2 (en) * 2007-07-22 2009-12-15 Alpha & Omega Semiconductor, Ltd. Bottom anode Schottky diode structure and method
US7968936B2 (en) * 2007-12-31 2011-06-28 Texas Instruments Incorporated Quasi-vertical gated NPN-PNP ESD protection device
US7671408B2 (en) * 2008-07-09 2010-03-02 Texas Instruments Incorporated Vertical drain extended MOSFET transistor with vertical trench field plate
US8669611B2 (en) 2012-07-11 2014-03-11 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for power MOS transistor
US9130060B2 (en) 2012-07-11 2015-09-08 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a vertical power MOS transistor
DE102014202030A1 (de) * 2014-02-05 2015-08-06 Robert Bosch Gmbh Gleichrichterschaltung, elektronisches Bauelement, Generator und Verfahren zum Betreiben einer Gleichrichterschaltung
JP6613610B2 (ja) * 2015-05-14 2019-12-04 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018000357A1 (en) * 2016-06-30 2018-01-04 Texas Instruments Incorporated Power mosfet with metal filled deep sinker contact for csp

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5635742A (en) * 1994-02-02 1997-06-03 Nissan Motor Co., Ltd. Lateral double-diffused mosfet
US5672528A (en) * 1995-01-23 1997-09-30 Delco Electronics Corporation Method for making semiconductor device having field limiting ring
DE69315239T2 (de) * 1992-02-18 1998-03-19 St Microelectronics Srl VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
US6657255B2 (en) * 2001-10-30 2003-12-02 General Semiconductor, Inc. Trench DMOS device with improved drain contact

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69315239T2 (de) * 1992-02-18 1998-03-19 St Microelectronics Srl VDMOS-Transistor mit verbesserter Durchbruchsspannungscharakteristik
US5635742A (en) * 1994-02-02 1997-06-03 Nissan Motor Co., Ltd. Lateral double-diffused mosfet
US5672528A (en) * 1995-01-23 1997-09-30 Delco Electronics Corporation Method for making semiconductor device having field limiting ring

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Murari,B. et al: Smart Power ICs, Technologies and Applications Springer, S. 20, 32-38 *

Also Published As

Publication number Publication date
US20040108567A1 (en) 2004-06-10
DE10243743A1 (de) 2004-04-01
US7253474B2 (en) 2007-08-07

Similar Documents

Publication Publication Date Title
DE102005053487B4 (de) Leistungs-IGBT mit erhöhter Robustheit
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008044408B4 (de) Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102004055879B4 (de) Halbleiterbauteil mit isolierter Steuerelektrode
DE102015221061A1 (de) Halbleitervorrichtung
DE102006050338A1 (de) Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
DE102012204420A1 (de) Halbleitervorrichtung
DE3537004A1 (de) Vdmos-baustein
DE102014112811B4 (de) Super-Junction-Halbleiterbauelement
DE102005023668B3 (de) Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
DE112014001296T5 (de) Leistungshalbleitervorrichtung und entsprechendes Modul
EP0913000A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE10312911B4 (de) Halbleiterbauelement mit platzsparendem Randabschluss
DE10243743B4 (de) Quasivertikales Halbleiterbauelement
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE102004015921B4 (de) Rückwärts sperrendes Halbleiterbauelement mit Ladungskompensation
EP1284019A2 (de) Halbleiter-leistungsbauelement
DE102005011348B4 (de) Halbleitervorrichtung
DE102004038369A1 (de) Hochvolt-NMOS-Transistor
DE102015110484B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE10123818B4 (de) Anordnung mit Schutzfunktion für ein Halbleiterbauelement
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee