[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

DE102018102685A1 - Kontaktbildungsverfahren und zugehörige Struktur - Google Patents

Kontaktbildungsverfahren und zugehörige Struktur Download PDF

Info

Publication number
DE102018102685A1
DE102018102685A1 DE102018102685.4A DE102018102685A DE102018102685A1 DE 102018102685 A1 DE102018102685 A1 DE 102018102685A1 DE 102018102685 A DE102018102685 A DE 102018102685A DE 102018102685 A1 DE102018102685 A1 DE 102018102685A1
Authority
DE
Germany
Prior art keywords
gate
layer
metal
dielectric layer
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018102685.4A
Other languages
English (en)
Inventor
Chao-Hsun Wang
Wang-Jung HSUEH
Kuo-Yi Chao
Mei-Yun Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/884,012 external-priority patent/US10636697B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of DE102018102685A1 publication Critical patent/DE102018102685A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Verfahren und eine Struktur zum Bilden eines Via-First-Metall-Gate-Kontakts umfasst das Abscheiden einer ersten dielektrischen Schicht über einem Substrat, das eine Gate-Struktur mit einer Metall-Gate-Schicht aufweist. Eine Öffnung wird innerhalb der ersten dielektrischen Schicht gebildet, um einen Abschnitt des Substrats freizulegen, und eine erste Metallschicht wird innerhalb der Öffnung abgeschieden. Eine zweite dielektrische Schicht wird über der ersten dielektrischen Schicht und über der ersten Metallschicht abgeschieden. Die erste und die zweite dielektrische Schicht werden geätzt, um eine Gate-Durchkontaktierungsöffnung zu bilden. Die Gate-Durchkontaktierungsöffnung legt die Metall-Gate-Schicht frei. Ein Abschnitt der zweiten dielektrischen Schicht wird entfernt, um eine Kontaktöffnung zu bilden, welche die erste Metallschicht frei legt. Die Gate-Durchkontaktierungs- und Kontaktöffnungen verschmelzen, um eine Verbundöffnung zu bilden. Eine zweite Metallschicht wird innerhalb der Verbundöffnung abgeschieden, wodurch die Metall-Gate-Schicht mit der ersten Metallschicht verbunden wird.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNG
  • Diese Anmeldung beansprucht die Priorität der vorläufigen US-Anmeldung Nr. 62/592,763 , eingereicht am 30. November 2017, die hiermit in vollem Umfang durch Bezugnahme in den vorliegenden Text aufgenommen wird.
  • HINTERGRUND
  • Die Elektronikindustrie sieht sich einer stetig wachsenden Nachfrage nach kleineren und schnelleren elektronischen Bauelementen gegenüber, die gleichzeitig in der Lage sind, eine größere Anzahl von zunehmend komplexen und anspruchsvollen Funktionen zu unterstützen. Dementsprechend gibt es einen fortlaufenden Trend in der Halbleiterindustrie, kostengünstige, leistungsstarke und energiesparende integrierte Schaltkreise (ICs) herzustellen. Bisher ist dieses Ziel weitgehend dadurch erreicht worden, dass die Abmessungen von Halbleiter-ICs abwärtsskaliert wurden (zum Beispiel hinsichtlich der kleinsten Strukturelementgröße), wodurch die Produktionseffizienz verbessert und die damit einhergehenden Kosten gesenkt wurden. Jedoch hat eine solche Skalierung auch die Komplexität des Halbleiterfertigungsprozesses erhöht. Darum erfordert die Realisierung laufender Fortschritte bei den Halbleiter-ICs und -Bauelementen ähnliche Fortschritte bei den Halbleiterfertigungsprozessen und der Halbleiterfertigungstechnik.
  • Als lediglich ein Beispiel erfordert das Ausbilden eines zuverlässigen Kontakts zu einer Metall-Gate-Schicht und zwischen der Metall-Gate-Schicht und einer benachbarten Source-, Drain- und/oder Bodyregion einen hohen Grad an Überlagerungssteuerung (zum Beispiel Struktur-zu-Struktur-Ausrichtung) und ein ausreichend großes Prozessfenster. Jedoch ist mit der fortgesetzten Skalierung der IC-Abmessungen in Verbindung mit neuen Strukturierungstechniken (wie zum Beispiel Doppelstrukturierung) eine exakte Überlagerungssteuerung kritischer denn je. Darüber hinaus werden die Prozessfenster für besonders stark skalierte ICs recht schmal, was zu einer Funktionsverschlechterung und/oder einem Ausfall der Vorrichtung führen kann. Für mindestens einige konventionelle Prozesse ist das Prozessfenster von Halbleiterfertigungsprozessen, die verwendet werden, um solche Kontakte zu der Metall-Gate-Schicht und zwischen der Metall-Gate-Schicht und einer benachbarten Source-, Drain- und/oder Bodyregion zu bilden, zu schmal geworden und kann nicht länger die Prozessfensteranforderungen erfüllen.
  • Somit haben sich die existierenden Techniken nicht in jeder Hinsicht als vollkommen zufriedenstellend erwiesen.
  • Figurenliste
  • Aspekte der vorliegenden Offenbarung werden am besten anhand der folgenden detaillierten Beschreibung verstanden, wenn sie zusammen mit den beiliegenden Figuren gelesen wird. Es ist anzumerken, dass gemäß der üblichen Praxis in der Industrie verschiedene Merkmale nicht maßstabsgetreu gezeichnet sind. Die Abmessungen der verschiedenen Merkmale können vielmehr beliebig vergrößert oder verkleinert werden, um die Besprechung besser verständlich zu machen.
    • 1A ist eine Querschnittsansicht eines MOS-Transistors gemäß einigen Ausführungsformen;
    • 1B ist eine perspektivische Ansicht einer Ausführungsform eines FinFET-Bauelements gemäß einem oder mehreren Aspekten der vorliegenden Offenbarung;
    • 2 ist ein Flussdiagramm eines Verfahrens zum Ausbilden eines direkten Kontakts zwischen einem Metall-Gate und einer benachbarten Source-, Drain- und/oder Bodyregion;
    • 3-6 sind Querschnittsansichten einer Vorrichtung auf Zwischenstufen der Fertigung und gemäß dem Verfahren von 2 verarbeitet;
    • 7 ist ein Flussdiagramm eines Verfahrens zum Ausbilden eines Via-First-Metall-Gate-Kontakts gemäß einigen Ausführungsformen;
    • 8-14 sind Querschnittsansichten einer Vorrichtung auf Zwischenstufen der Fertigung und gemäß dem Verfahren von 7 verarbeitet;
    • 15 zeigt ein Layout-Design, das verschiedenen Aspekte einiger Ausführungsformen der vorliegenden Offenbarung veranschaulicht;
    • 16 ist ein Flussdiagramm eines alternativen Verfahrens zum Ausbilden eines Via-First-Metall-Gate-Kontakts gemäß einigen Ausführungsformen;
    • 17-23 sind Querschnittsansichten einer Vorrichtung auf Zwischenstufen der Fertigung und gemäß dem Verfahren von 16 verarbeitet; und
    • 24 zeigt ein Layout-Design, das verschiedenen Aspekte zusätzlicher Ausführungsformen der vorliegenden Offenbarung veranschaulicht.
  • DETAILLIERTE BESCHREIBUNG
  • Die folgende Offenbarung stellt viele verschiedene Ausführungsformen oder Beispiele zum Implementieren verschiedener Merkmale des hier besprochenen Gegenstandes bereit. Im Folgenden werden konkrete Beispiele von Komponenten und Anordnungen beschrieben, um die vorliegende Offenbarung zu vereinfachen. Diese sind natürlich nur Beispiele und dienen nicht der Einschränkung. Zum Beispiel kann die Ausbildung eines ersten Strukturelements über oder auf einem zweiten Strukturelement in der folgenden Beschreibung Ausführungsformen enthalten, bei denen die ersten und zweiten Strukturelemente in direktem Kontakt ausgebildet sind, und können auch Ausführungsformen enthalten, bei denen zusätzliche Strukturelemente zwischen den ersten und zweiten Strukturelementen ausgebildet sein können, so dass die ersten und zweiten Strukturelemente nicht unbedingt in direktem Kontakt stehen. Darüber hinaus kann die vorliegende Offenbarung Bezugszahlen und/oder - buchstaben in den verschiedenen Beispielen wiederholen. Diese Wiederholung dient dem Zweck der Einfachheit und Klarheit und schafft nicht automatisch eine Beziehung zwischen den verschiedenen besprochenen Ausführungsformen und/oder Konfigurationen.
  • Des Weiteren können räumlich relative Begriffe, wie zum Beispiel „unterhalb“, „unter“, „unterer“, „oberhalb“, „oberer“ und dergleichen, im vorliegenden Text verwendet werden, um die Beschreibung zu vereinfachen, um die Beziehung eines Elements oder Strukturelements zu einem oder mehreren anderen Elementen oder Strukturelementen zu beschreiben, wie in den Figuren veranschaulicht. Die räumlich relativen Begriffe sollen neben der in den Figuren gezeigten Ausrichtung noch weitere Ausrichtungen der Vorrichtung während des Gebrauchs oder Betriebes umfassen. Die Vorrichtung kann auch anders ausgerichtet (90 Grad gedreht oder anders ausgerichtet) sein, und die im vorliegenden Text verwendeten räumlich relativen Deskriptoren können gleichermaßen entsprechend interpretiert werden.
  • Es ist ebenfalls anzumerken, dass die vorliegende Offenbarung Ausführungsformen in Form eines Via-First-Metall-Gate-Kontakts vorstellt, die in beliebigen einer Vielzahl verschiedener Vorrichtungsarten verwendet werden können. Zum Beispiel können Ausführungsformen der vorliegenden Offenbarung verwendet werden, um Via-First-Metall-Gate-Kontakte in planaren Volumen-Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), Mehr-Gate-Transistoren (planar oder vertikal), wie zum Beispiel FinFET-Vorrichtungen, Gate-All-Around (GAA)-Vorrichtungen, Omega-Gate (Ω-Gate)-Vorrichtungen oder Pi-Gate (Π-Gate)-Vorrichtungen, sowie Dehnungshalbleitervorrichtungen, Silizium-auf-Isolator (SOI)-Vorrichtungen, teilweise verarmte SOI-Vorrichtungen, vollständig verarmte SOI-Vorrichtungen oder sonstige dem Fachmann bekannte Vorrichtungen zu bilden. Außerdem können die im vorliegenden Text offenbarten Ausführungsformen zur Bildung von Bauelementen vom P-Typ und/oder vom N-Typ verwendet werden. Der Durchschnittsfachmann erkennt weitere Ausführungsformen von Halbleitervorrichtungen, die von Aspekten der vorliegenden Offenbarung profitieren können.
  • Wir gehen zu dem Beispiel von 1A, wo ein MOS-Transistor 100 veranschaulicht ist, der ein Beispiel von lediglich einem einzelnen Bauelement-Typ darstellt, der Ausführungsformen der vorliegenden Offenbarung enthalten kann. Es versteht sich, dass der beispielhafte Transistor 100 in keiner Weise einschränkend sein soll, und der Fachmann erkennt, dass Ausführungsformen der vorliegenden Offenbarung gleichermaßen auf jeden einer Vielzahl verschiedener anderer Bauelement-Typen anwendbar sein können, wie zum Beispiel die oben beschriebenen. Der Transistor 100 wird auf einem Substrat 102 hergestellt und enthält einen Gate-Stapel 104. Das Substrat 102 kann ein Halbleitersubstrat wie zum Beispiel ein Siliziumsubstrat sein. Das Substrat 102 kann verschiedene Schichten enthalten, einschließlich leitfähiger oder isolierender Schichten, die auf dem Substrat 102 ausgebildet sind. Das Substrat 102 kann in Abhängigkeit von den Designanforderungen verschiedene Dotierungskonfigurationen enthalten, wie dem Fachmann bekannt ist. Das Substrat 102 kann auch andere Halbleiter enthalten, wie zum Beispiel Germanium, Siliziumcarbid (SiC), Silizium-Germanium (SiGe) oder Diamant. Alternativ kann das Substrat 102 einen Verbundhalbleiter und/oder einen Legierungshalbleiter enthalten. Des Weiteren kann das Substrat 102 in einigen Ausführungsformen eine Epitaxialschicht (epi-Schicht) enthalten; das Substrat 102 kann zur Leistungssteigerung gedehnt werden; das Substrat 102 kann eine Silizium-auf-Isolator (SOI)-Struktur enthalten; und/oder das Substrat 102 kann andere geeignete Optimierungsmerkmale haben.
  • Der Gate-Stapel 104 enthält ein Gate-Dielektrikum 106 und eine Gate-Elektrode 108, die auf dem Gate-Dielektrikum 130 angeordnet ist. In einigen Ausführungsformen kann das Gate-Dielektrikum 106 eine Grenzflächenschicht enthalten, wie zum Beispiel eine Siliziumoxidschicht (SiO2) oder Siliziumoxynitrid (SiON), wobei eine solche Grenzflächenschicht durch chemische Oxidation, thermische Oxidation, Atomschichtabscheidung (Atomic Layer Deposition, ALD), chemisches Aufdampfen (Chemical Vapor Deposition, CVD) und/oder andere geeignete Verfahren ausgebildet werden kann. In einigen Beispielen enthält das Gate-Dielektrikum 106 eine dielektrische Schicht mit hohem k-Wert, wie zum Beispiel Hafniumoxid (HfO2). Alternativ kann die dielektrische Schicht mit hohem k-Wert auch andere Dielektrika mit hohem k-Wert enthalten, wie zum Beispiel TiO2, HfZrO, Ta2O3, HfSiO4, ZrO2, ZrSiO2, LaO, AlO, ZrO, TiO, Ta2O5, Y2O3, SrTiO3 (STO), BaTiO3 (BTO), BaZrO, HfZrO, HfLaO, HfSiO, LaSiO, AlSiO, HfTaO, HfTiO, (Ba,Sr)TiO3 (BST), Al2O3, Si3N4, Oxynitride (SiON), Kombinationen davon, oder andere geeignete Materialien. Zu Gate-Dielektrika mit hohem k-Wert im Sinne des vorliegenden Textes gehören dielektrische Materialien mit einer hohen Dielektrizitätskonstante, beispielsweise größer als die von thermischem Siliziumoxid (etwa 3,9). In weiteren Ausführungsformen kann das Gate-Dielektrikum 106 Siliziumdioxid oder andere geeignete Dielektrika enthalten. Das Gate-Dielektrikum 106 kann durch ALD, physikalisches Aufdampfen (Physical Vapor Deposition, PVD), Oxidation und/oder andere geeignete Verfahren ausgebildet werden. In einigen Ausführungsformen kann die Gate-Elektrode 108 als Teil eines Gate-First- oder Gate-Last (beispielsweise Replacement-Gate)-Prozesses abgeschieden werden. In verschiedenen Ausführungsformen enthält die Gate-Elektrode 108 eine leitfähige Schicht, wie zum Beispiel W, TiN, TaN, WN, Re, Ir, Ru, Mo, Al, Cu, Co, Ni, Kombinationen davon und/oder andere geeignete Zusammensetzungen. In einigen Beispielen kann die Gate-Elektrode 108 ein erstes metallisches Material für einen Transistor vom N-Typ und ein zweites metallisches Material für einen Transistor vom P-Typ enthalten. Somit kann der Transistor 100 eine duale Austrittsarbeit-Metall-Gate-Konfiguration enthalten. Zum Beispiel kann das erste metallische Material (zum Beispiel für Bauelemente vom N-Typ) Metalle mit einer Austrittsarbeit enthalten, die im Wesentlichen auf eine Austrittsarbeit des Substratleitungsbandes oder wenigstens im Wesentlichen auf eine Austrittsarbeit des Leitungsbandes einer Kanalregion 114 des Transistors 100 ausgerichtet ist. Gleichermaßen kann das zweite metallische Material (zum Beispiel für Bauelemente vom P-Typ) Metalle mit einer Austrittsarbeit enthalten, die im Wesentlichen auf eine Austrittsarbeit des Substratsvalenzbandes oder wenigstens im Wesentlichen auf eine Austrittsarbeit des Valenzbandes der Kanalregion 114 des Transistors 100 ausgerichtet ist. Somit kann die Gate-Elektrode 104 eine Gate-Elektrode für den Transistor 100 bereitstellen, einschließlich sowohl Bauelementen vom N-Typ als auch vom P-Typ. In einigen Ausführungsformen kann die Gate-Elektrode 108 alternativ oder zusätzlich eine Polysiliziumschicht enthalten. In verschiedenen Beispielen kann die Gate-Elektrode 108 mittels PVD, CVD, Elektronenstrahl (e-beam)-Aufdampfung und/oder andere geeignete Prozesse ausgebildet werden. In einigen Ausführungsformen werden Seitenwandabstandshalter an Seitenwänden des Gate-Stapels 104 ausgebildet. Ein solcher Seitenwandabstandshalter kann ein dielektrisches Material wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumoxynitrid oder Kombinationen davon enthalten.
  • Der Transistor 100 enthält des Weiteren eine Source-Region 110 und eine Drain-Region 112, die jeweils innerhalb des Halbleitersubstrats 102 neben und auf jeder Seite des Gate-Stapels 104 ausgebildet sind. In einigen Ausführungsformen enthalten die Source- und Drain-Regionen 110, 112 diffundierte Source/Drain-Regionen, Ionen-implantierte Source/Drain-Regionen, epitaxial gezüchtete Regionen oder eine Kombination davon. Die Kanalregion 114 des Transistors 100 ist als die Region zwischen den Source- und Drain-Regionen 110, 112 unter dem Gate-Dielektrikum 106 und innerhalb des Halbleitersubstrats 102 definiert. Die Kanalregion 114 hat eine zugehörige Kanallänge „L“ und eine zugehörige Kanalbreite „W“. Wenn eine Vorspannung größer als eine Schwellenspannung (Vt) (d. h. Abschaltspannung) für den Transistor 100 an die Gate-Elektrode 108 zusammen mit einer gleichzeitig angelegten Vorspannung zwischen den Source- und Drain-Regionen 110, 112 angelegt wird, so fließt ein elektrischer Strom (zum Beispiel ein Transistor-Ansteuerstrom) zwischen den Source- und Drain-Regionen 110, 112 durch die Kanalregion 114. Der Betrag des Ansteuerstroms, der für eine gegebene Vorspannung entsteht (der zum Beispiel an die Gate-Elektrode 108 oder zwischen den Source- und Drain-Regionen 110, 112 angelegt wird), richtet sich unter anderem nach der Mobilität des Materials, das zum Bilden der Kanalregion 114 verwendet wird. In einigen Beispielen enthält die Kanalregion 114 Silizium (Si) und/oder ein Material mit hoher Mobilität, wie zum Beispiel Germanium, sowie einen der mehreren Verbundhalbleiter oder Legierungshalbleiter, die dem Fachmann bekannt sind. Zu Materialien mit hoher Mobilität gehören jene Materialien mit einer Elektronen- und/oder Lochmobilität größer als Silizium (Si), das eine intrinsische Elektronenmobilität bei Raumtemperatur (300 K) von etwa 1350 cm2/V-s und eine Lochmobilität von etwa 480 cm2/V-s hat.
  • Wir wenden uns 1B zu, wo ein FinFET-Bauelement 150 veranschaulicht ist, das ein Beispiel eines alternativen Bauelement-Typs darstellt, der Ausführungsformen der vorliegenden Offenbarung enthalten kann. Zum Beispiel enthält das FinFET-Bauelement 100 einen oder mehrere Finnen-basierte Mehr-Gate-Feldeffekttransistoren (FETs). Das FinFET-Bauelement 100 enthält ein Substrat 152, mindestens ein Finnenelement 154, das sich von dem Substrat 152 erstreckt, Isolierregionen 156 und eine Gate-Struktur 158, die auf dem und um das Finnen-Element 154 angeordnet ist. Das Substrat 152 kann ein Halbleitersubstrat sein, wie zum Beispiel ein Siliziumsubstrat. In verschiedenen Ausführungsformen kann das Substrat 152 im Wesentlichen das gleiche sein wie das Substrat 102, wie oben beschrieben.
  • Das Finnen-Element 154, wie das Substrat 152, kann Silizium oder einen anderen elementaren Halbleiter, wie zum Beispiel Germanium; einen Verbundhalbleiter, der Siliziumcarbid, Galliumarsenid, Galliumphosphid, Indiumphosphid, Indiumarsenid und/oder Indiumantimonid enthält; einen Legierungshalbleiter, der SiGe, GaAsP, AlInAs, AlGaAs, InGaAs, GaInP und/oder GaInAsP enthält; oder Kombinationen davon umfassen. Die Finnen 154 können unter Verwendung geeigneter Prozesse hergestellt werden, einschließlich Fotolithografie- und Ätzprozessen. Der Fotolithografieprozess kann Folgendes enthalten: Ausbilden einer Fotoresistschicht (Resist), die über dem Substrat (zum Beispiel auf einer Siliziumschicht) liegt, Inkontaktbringen des Resists mit einer Struktur, Ausführen von Brennprozessen nach dem Inkontaktbringen, und Entwickeln des Resists, um ein Maskierungselement zu bilden, das den Resist enthält. In einigen Ausführungsformen kann das Strukturieren des Resists zum Bilden des Maskierungselements unter Verwendung eines Elektronenstrahls (e-beam)-Lithografieprozess ausgeführt werden. Das Maskierungselement kann dann verwendet werden, um Regionen des Substrats zu schützen, während ein Ätz-Prozess Aussparungen in der Siliziumschicht bildet, wodurch eine lange Finne 154 zurückbleibt. Die Aussparungen können mittels Trockenätzen (zum Beispiel chemischer Oxidabtrag), Nassätzen und/oder anderer geeigneter Prozesse geätzt werden. Es kommen noch zahlreiche andere Ausführungsformen von Verfahren zum Bilden der Finnen 154 auf dem Substrat 102 in Frage.
  • Jede der mehreren Finnen 154 enthält auch eine Source-Region 155 und eine Drain-Region 157, wobei die Source/Drain-Regionen 155, 157 in, auf den und/oder um die Finnen 154 herum gebildet werden. Die Source/Drain-Regionen 155, 157 können epitaxial über den Finnen 154 gezüchtet werden. Außerdem wird eine Kanalregion eines Transistors innerhalb der Finne 154, die unter der Gate-Struktur 158 liegt, entlang einer Ebene angeordnet, die im Wesentlichen parallel zu einer Ebene verläuft, die durch den Schnitt AA' von 1B definiert wird. In einigen Beispielen enthält die Kanalregion der Finne ein Material mit hoher Mobilität, wie oben beschrieben.
  • Bei den Isolierregionen 156 kann es sich um Shallow Trench Isolation (STI)-Strukturelemente handeln. Alternativ können ein Feldoxid, ein LOCOS-Strukturelement und/oder sonstige geeignete Isolationsstrukturelemente auf und/oder in dem Substrat 152 implementiert werden. Die Isolierregionen 156 können aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, Fluor-dotiertem Silikatglas (FSG), einem Dielektrikum mit niedrigem k-Wert, Kombinationen davon und/oder sonstigen geeigneten Materialien gebildet werden, die dem Fachmann bekannt sind. In einer Ausführungsform sind die Isolationsstrukturen STI-Strukturelemente und werden durch Ätzen von Gräben in dem Substrat 152 ausgebildet. Die Gräben können dann mit Isoliermaterial gefüllt werden, gefolgt von einem chemisch-mechanischen Polier (CMP)-Prozess. Es sind aber auch andere Ausführungsformen möglich. In einigen Ausführungsformen können die Isolierregionen 156 zum Beispiel eine Mehrschichtstruktur enthalten, die eine oder mehrere Auskleidungsschichten aufweist.
  • Die Gate-Struktur 158 enthält einen Gate-Stapel mit einer Grenzflächenschicht 160, die über der Kanalregion der Finne 154 ausgebildet wird, eine Gate-Dielektrikumschicht 162, die über der Grenzflächenschicht 160 ausgebildet wird, und eine Metallschicht 164, die über der Gate-Dielektrikumschicht 162 ausgebildet wird. In verschiedenen Ausführungsformen ist die Grenzflächenschicht 160 im Wesentlichen die gleiche wie die Grenzflächenschicht, die als Teil des Gate-Dielektrikums 106 beschrieben ist. In einigen Ausführungsformen ist die Gate-Dielektrikumschicht 162 im Wesentlichen die gleiche wie das Gate-Dielektrikum 106 und kann Dielektrika mit hohem k-Wert ähnlich denen enthalten, die für das Gate-Dielektrikum 106 verwendet werden. Gleichermaßen ist in verschiedenen Ausführungsformen die Metallschicht 164 im Wesentlichen die gleiche wie die oben beschriebene Gate-Elektrode 108. In einigen Ausführungsformen werden Seitenwandabstandshalter an den Seitenwänden der Gate-Struktur 158 ausgebildet. Die Seitenwandabstandshalter können ein dielektrisches Material enthalten, wie zum Beispiel Siliziumoxid, Siliziumnitrid, Siliziumcarbid, Siliziumoxynitrid oder Kombinationen davon.
  • Wie oben besprochen, kann jeder des Transistors 100 und des FinFET-Bauelements 150 einen oder mehrere Via-First-Metall-Gate-Kontakte enthalten, wovon Ausführungsformen unten in größerer Detailliertheit beschrieben werden. In einigen Beispielen können die im vorliegenden Text beschriebenen Via-First-Metall-Gate-Kontakte Teil einer lokalen Interconnect-Struktur sein. Im Sinne des vorliegenden Textes wird der Begriff „lokale Interconnect-Verbindung“ dafür verwendet, die niedrigste Ebene von Metall-Interconnect-Verbindungen zu beschreiben, und steht im Unterschied zu Zwischen- und/oder globalen Interconnect-Verbindungen. Lokale Interconnect-Verbindungen erstrecken sich über relativ kurze Distanzen und werden mitunter zum Beispiel zum elektrischen Verbinden einer Source, eines Drain, eines Bodys und/oder eines Gates eines bestimmten Bauelements oder derjenigen von nahegelegenen Vorrichtungen verwendet. Außerdem können lokale Interconnect-Verbindungen verwendet werden, um eine vertikale Verbindung einer oder mehrerer Vorrichtungen mit einer darüberliegenden Metallisierungsschicht (zum Beispiel mit einer Zwischenverbindungsschicht) zum Beispiel durch eine oder mehrere Durchkontaktierungen zu ermöglichen. Interconnect-Verbindungen (einschließlich beispielsweise lokale, Zwischen- oder globale Interconnect-Verbindungen) können im Allgemeinen als Teil von Back-End-of-Line (BEOL)-Fertigungsprozessen gebildet werden und enthalten ein Mehrebenennetzwerk aus Metallverdrahtung. Darüber hinaus können jegliche aus mehreren IC-Schaltkreisen und/oder - Vorrichtungen (wie zum Beispiel der Transistor 100 oder der FinFET 150) durch solche Interconnect-Verbindungen verbunden werden.
  • Mit der extremen Skalierung und der stetig zunehmenden Komplexität hochentwickelter IC-Vorrichtungen und -Schaltkreise haben sich das Kontakt- und lokale Interconnect-Design zu einer schwierigen Herausforderung entwickelt. Zum Beispiel erfordert das Ausbilden eines zuverlässigen Kontakts zu einer Metall-Gate-Schicht und zwischen der Metall-Gate-Schicht und einer benachbarten Source-, Drain- und/oder Bodyregion einen hohen Grad an Überlagerungssteuerung (zum Beispiel Struktur-zu-Struktur-Ausrichtung) und ein ausreichend großes Prozessfenster. Im Sinne des vorliegenden Textes wird der Begriff „Prozessfenster“ dafür verwendet, einen bestimmten Fokus und eine bestimmte Belichtung (Intensität) zu definieren, wodurch ein endgültiges Bild entsteht, das in eine Resistschicht (zum Beispiel durch einen Photolithografieprozess) hinein strukturiert wird, die definierte Spezifikationen (zum Beispiel für einen bestimmten Technologieknoten, für einen bestimmten Werkzeugsatz usw.) erfüllt. Oder anders ausgedrückt: Ein Prozessfenster kann dafür verwendet werden, Ober- und Untergrenzen für Fokus und Belichtung einzustellen, deren Bereich immer noch strukturierte Resistschichten erbringt, die definierte Spezifikationsgrenzen erfüllen. Dem Fachmann ist klar, dass eine Verbesserung (d. h. Vergrößerung) der Prozessfenstergröße allgemein wünschenswert ist. Die fortgesetzte Skalierung der IC-Abmessungen in Verbindung mit neuen Strukturierungstechniken (wie zum Beispiel Doppelstrukturierung) hat eine exakte Überlagerungssteuerung schwieriger und kritischer denn je gemacht. Darüber hinaus werden Prozessfenster für extrem skalierte ICs recht schmal, was zu einer Funktionsverschlechterung und/oder einem Ausfall der Vorrichtung führen kann. Für mindestens einige konventionelle Prozesse ist das Prozessfenster von Halbleiterfertigungsprozessen, die dafür verwendet werden, solche Kontakte zu der Metall-Gate-Schicht und zwischen der Metall-Gate-Schicht und einer benachbarten Source-, Drain- und/oder Bodyregion zu bilden, zu schmal geworden und kann die Prozessfensteranforderungen nicht länger erfüllen. Außerdem kann in einigen derzeitigen Prozessen während der Bildung des Kontakts zu der Metall-Gate-Schicht eine Source- und/oder Drain-Oxidation stattfinden, da nach der Bildung des Kontakts zu der Metall-Gate-Schicht allgemein ein Source/Drain-Silicid-Prozess ausgeführt wird. Darum sind existierende Verfahren nicht in jeder Hinsicht vollkommen zufriedenstellend gewesen.
  • Um die Nachteile einiger existierender Prozess zu erläutern, und mit Bezug auf 2, wird ein Verfahren 200 zum Ausbilden eines direkten Kontakts zwischen einem Metall-Gate und einer benachbarten Source-, Drain- und/oder Bodyregion gemäß mindestens einigen konventionellen Prozessen veranschaulicht. Das Verfahren 200 wird unten in größerer Detailliertheit mit Bezug auf die 3-6 beschrieben. Das Verfahren 200 beginnt bei Block 202, wo ein Substrat bereitgestellt wird, das eine Gate-Struktur aufweist. Mit Bezug auf 3, und in einer Ausführungsform von Block 202, wird eine Vorrichtung 300 bereitgestellt, die ein Substrat 302 aufweist und Gate-Strukturen 304, 306, 308 enthält. In einigen Ausführungsformen kann das Substrat 302 im Wesentlichen das gleiche wie eines der oben beschriebenen Substrate 102, 152 sein. Eine Region des Substrats 302, auf der die Gate-Strukturen 304, 306, 308 gebildet werden und die Regionen des Substrats 302 zwischen benachbarten Gate-Strukturen 304, 306, 308 enthalten, können eine aktive Region des Substrats 302 enthalten. In verschiedenen Ausführungsformen kann jede der Gate-Strukturen 304, 306, 308 eine Grenzschicht, die über dem Substrat 302 ausgebildet ist, eine Gate-Dielektrikumschicht, die über der Grenzschicht ausgebildet ist, und eine Metall-Gate-(MG)-Schicht 310, die über der Gate-Dielektrikumschicht ausgebildet ist, enthalten. In einigen Ausführungsformen kann jede der Grenzschicht, der dielektrischen Schicht und der Metall-Gate-Schicht 310 der Gate-Strukturen 304, 306, 308 im Wesentlichen die gleiche sein wie jene, die oben mit Bezug auf den Transistor 100 und den FinFET 150 beschrieben wurden. Außerdem kann jede der Gate-Strukturen 304, 306, 308 Seitenwandabstandshalterschichten 312, 314 enthalten. In einigen Fällen kann jede der Seitenwandabstandshalterschichten 312, 314 Materialien enthalten, die unterschiedliche Dielektrizitätskonstantenwerte (zum Beispiel k-Werte) haben.
  • Das Verfahren 200 schreitet zu Block 204 voran, wo eine dielektrische Schicht über dem Substrat abgeschieden wird. Mit weiterem Bezug auf 3, und in einer Ausführungsform von Block 204, wird eine dielektrische Schicht 316 über dem Substrat 302 und über jeder der Gate-Strukturen 304, 306, 308 ausgebildet. Zum Beispiel kann die dielektrische Schicht 316 eine Zwischenschichtdielektrikum (ILD)-Schicht enthalten, die Materialien enthalten kann wie zum Beispiel Tetraethylorthosilikat (TEOS)-Oxid, undotiertes Silikatglas oder dotiertes Siliziumoxid, wie zum Beispiel Borphosphosilikatglas (BPSG), Quarzglas (FSG), Phosphosilikatglas (PSG), Bor-dotiertes Siliziumglas (BSG) und/oder sonstige geeignete dielektrische Materialien. Die dielektrische Schicht 316 kann durch einen subatmosphärischen CVD (SACVD)-Prozess, einen fließfähigen CVD-Prozess oder eine sonstige geeignete Abscheidungstechnik abgeschieden werden.
  • Das Verfahren 200 schreitet voran zu Block 206, wo eine erste Struktur in der dielektrischen Schicht gebildet wird. Mit Bezug auf die 3 und 4, und in einer Ausführungsform von Block 206, wird eine erste Struktur, die Öffnungen 318, 320 enthält, innerhalb der dielektrischen Schicht 316 gebildet. In einigen Fällen erlauben die Öffnungen 318, 320 den Zugang zu einer benachbarte Source-, Drain- oder Bodykontaktregion. Zum Beispiel können die Öffnungen 318, 320 durch eine geeignete Kombination aus lithographischen Strukturierungs- und Ätz (zum Beispiel Nass- oder Trockenätz)-Prozessen gebildet werden.
  • Das Verfahren 200 schreitet voran zu Block 208, wo eine zweite Struktur in der dielektrischen Schicht gebildet wird. Mit Bezug auf die 4 und 5, und in einer Ausführungsform von Block 208, wird eine zweite Struktur, die eine Öffnung 322 enthält, innerhalb der dielektrischen Schicht 316 gebildet. Die Öffnung 322 kann außerdem durch eine geeignete Kombination aus lithographischen Strukturierungs- und Ätz (zum Beispiel Nass- oder Trockenätz)-Prozessen gebildet werden. In einigen Fällen stellt die Öffnung 322 einen Zugang zu der Metall-Gate-Schicht 310 der Gate-Struktur 306 bereit. Des Weiteren, wie in 5 veranschaulicht, kann die Öffnung 322 mit der Öffnung 318 verschmelzen, um eine Verbundöffnung 324 zu bilden. Nach dem Abscheiden einer oder mehrerer Metallschichten, wie unten beschrieben, stellt die Verbundöffnung 324 somit einen direkten Kontakt zwischen einer Metall-Gate-Schicht und einer benachbarten Source-, Drain- und/oder Bodyregion bereit.
  • 5 veranschaulicht außerdem verschiedene Distanzen zwischen wesentlichen Strukturelementen, die für die Prozessfensterbestimmung kritisch sind. Zum Beispiel zeigt der Doppelpfeil A eine Distanz zwischen der Öffnung 322 (einschließlich beispielsweise des anschließend darin abgeschiedenen Metalls) und der Metall-Gate-Schicht 310 der Gate-Struktur 304. In mindestens einigen derzeitigen Prozessen ist die Distanz A zu klein, was zu einem inakzeptablen Betrag an Kriechstrom führt. Der Doppelpfeil B zeigt eine Distanz, um die die Öffnung 322 (einschließlich beispielsweise des anschließend darin abgeschiedenen Metalls) die Metall-Gate-Schicht 310 der Gate-Struktur 306 überlappt. Diese Überlappung kann als das „Kontaktflächenfenster“ bezeichnet werden. In mindestens einigen derzeitigen Prozessen ist die Distanz B und somit das Kontaktflächenfenster zu klein, was direkt die Qualität und Zuverlässigkeit einer Verbindung beeinflussen kann, die zu der Metall-Gate-Schicht 310 der Gate-Struktur 306 hergestellt wird. Der Doppelpfeil C zeigt eine Distanz zwischen der Öffnung 322 (einschließlich beispielsweise des anschließend darin abgeschiedenen Metalls) und der Öffnung 320 (einschließlich beispielsweise des anschließend darin abgeschiedenen Metalls). In mindestens einigen derzeitigen Prozessen ist die Distanz C zu klein, was ebenfalls zu einem inakzeptablen Betrag an Kriechstrom führt. Somit ist für mindestens einige konventionelle Prozesse das Prozessfenster von Halbleiterfertigungsprozessen, die dafür verwendet werden, Kontakte zu einer Metall-Gate-Schicht und zwischen der Metall-Gate-Schicht und einer benachbarten Source-, Drain- und/oder Bodyregion zu bilden, zu schmal geworden und kann nicht länger die Prozessfensteranforderungen erfüllen.
  • Das Verfahren 200 schreitet voran zu Block 210, wo Metallisierungs- und chemisch-mechanische Polierprozesse ausgeführt werden. Mit Bezug auf 5 und 6, und in einer Ausführungsform von Block 210, kann zunächst ein Silicidierungsprozess ausgeführt werden, um eine Silicidschicht auf freigelegten Abschnitten des Substrats 302 (zum Beispiel durch die Verbundöffnung 324 und die Öffnung 320 freigelegt) zu bilden, wodurch ein widerstandsarmer Kontakt entsteht. In einigen Beispielen, und in einer weiteren Ausführungsform von Block 210, kann eine Leim- oder Sperrschicht 326 innerhalb der Verbundöffnung 324 und der Öffnung 320 gebildet werden. In einigen Fällen kann die Leim- oder Sperrschicht 326 Ti, TiN, Ta, TaN, W oder ein sonstiges zweckmäßiges Material enthalten. Außerdem, und in einer Ausführungsform von Block 210, kann eine Metallschicht 328 auf der Leim- oder Sperrschicht 326 innerhalb der Verbundöffnung 324 und der Öffnung 320 gebildet werden. In einigen Beispielen kann die Metallschicht 328 W, Cu, Co, Ru, Al, Rh, Mo, Ta, Ti oder ein sonstiges zweckmäßiges Material enthalten. Nach dem Abscheiden der Metallschicht 328, und in einer Ausführungsform von Block 210, kann ein chemisch-mechanischer Planarisierungs (CMP)-Prozess ausgeführt werden, um überschüssiges Material zu entfernen und die Oberseite der Vorrichtung 300 zu planarisieren. Somit wird nach dem Abscheiden der Metallschicht 328 ein direkter Kontakt zwischen einer Metall-Gate-Schicht und einer benachbarten Source-, Drain- und/oder Bodyregion gebildet. Wie oben beschrieben, und aufgrund des schmalen Prozessfensters in mindestens einigen existierenden Prozessen, kann die Vorrichtung 300 einen inakzeptablen Betrag an Kriechstrom erleiden (zum Beispiel zwischen der Metallschicht 328 und der Metall-Gate-Schicht 310 der Gate-Struktur 304 und/oder zwischen der in der Verbundöffnung 324 und der Öffnung 320 abgeschiedenen Metallschicht 328). Außerdem kann das Kontaktflächenfenster, auf dem die Metallschicht 328 die Metallschicht 310 der Gate-Struktur 306 berührt, zu klein sein, was die Qualität und Zuverlässigkeit der elektrischen Verbindung beeinträchtigt, die zu der Metall-Gate-Schicht 310 der Gate-Struktur 306 hergestellt wird. Somit haben sich die existierenden Techniken nicht in jeder Hinsicht als vollkommen zufriedenstellend erwiesen.
  • Ausführungsformen der vorliegenden Offenbarung bieten Vorteile gegenüber dem Stand der Technik, obgleich es sich versteht, dass andere Ausführungsformen andere Vorteile bieten können, dass im vorliegenden Text nicht unbedingt alle Vorteile besprochen werden, und dass kein bestimmter Vorteil für alle Ausführungsformen erforderlich ist. Zum Beispiel enthalten im vorliegenden Text besprochene Ausführungsformen Verfahren und Strukturen, die einen Via-First-Metall-Gate-Kontakt-Fertigungsprozess betreffen. In mindestens einigen Ausführungsformen wird ein Via-First-Metall-Gate-Kontaktprozess bereitgestellt, in dem, anstatt ein Metall-Gate direkt mit einer Metallkontaktschicht in Kontakt zu bringen, wie in mindestens einigen konventionellen Prozessen, zuerst eine Gate-Durchkontaktierung auf dem Metall-Gate gebildet wird, woraufhin die Metallkontaktschicht auf der Gate-Durchkontaktierung gebildet wird. In verschiedenen Beispielen kann die Metallkontaktschicht des Weiteren mit einer benachbarten Source-, Drain- und/oder Bodyregion verbunden werden. In einigen Ausführungsformen wird die Gate-Durchkontaktierung auf dem Metall-Gate zentriert und kann ein größeres Kontaktflächenfenster für die Metallkontaktschicht (zum Beispiel im Vergleich zum direkten Inkontaktbringen des Metall-Gates mit der Kontaktmetallschicht) erbringen. Im Ergebnis des Hinzufügens der Gate-Durchkontaktierung zwischen dem Metall-Gate und der Metallkontaktschicht wird das Prozessfenster verbessert (zum Beispiel vergrößert). Außerdem führt die Verwendung einer Gate-Durchkontaktierung, wie im vorliegenden Text beschrieben, dazu, dass die Metallkontaktschicht (die zum Beispiel die Gate-Durchkontaktierung berührt) in einer größeren Distanz „Z“ (zum Beispiel im Vergleich zu mindestens einigen konventionellen Prozessen) in einer Richtung normal zu dem Substrat angeordnet wird, wodurch eine bessere Isolation zwischen der Metallkontaktschicht und den benachbarten Metall-Gates, mit denen die Metallkontaktschicht nicht verbunden ist, erreicht wird. Insofern wird ein Kriechstrom zwischen der Metallkontaktschicht und einem oder mehreren benachbarten Metall-Gates, mit denen die Metallkontaktschicht nicht verbunden ist, reduziert. Weitere Details von Ausführungsformen der vorliegenden Offenbarung werden unten beschrieben, und weitere Vorteile und/oder andere Vorteile werden dem Fachmann, der in den Genuss der vorliegenden Offenbarung kommt, offenbar.
  • Wir wenden uns nun 7 zu, wo ein Verfahren 700 zum Ausbilden eines Via-First-Metall-Gate-Kontakts gemäß einigen Ausführungsformen veranschaulicht ist. Das Verfahren 700 wird unten in größerer Detailliertheit mit Bezug auf die 8-14 beschrieben. Das Verfahren 700 kann auf einer planaren Einzelgate-Vorrichtung, wie zum Beispiel dem beispielhaften Transistor 100, der oben mit Bezug auf 1A beschriebenen wurde, sowie auf einer Mehrgate-Vorrichtung, wie zum Beispiel dem FinFET-Bauelement 150, das oben mit Bezug auf 1B beschrieben wurde, implementiert werden. Somit können ein oder mehrere Aspekte, die oben mit Bezug auf den Transistor 100 und/oder den FinFET 150 besprochen wurden, auch für das Verfahren 700 gelten. In verschiedenen Ausführungsformen kann das Verfahren 700 natürlich auch auf anderen Vorrichtungen implementiert werden, wie zum Beispiel Gate-All-Around (GAA)-Vorrichtungen, Omega-Gate-(fi-Gate)-Vorrichtungen oder Pi-Gate (II-Gate)-Vorrichtungen, sowie Dehnungshalbleitervorrichtungen, Silizium-auf-Isolator (SOI)-Vorrichtungen, teilweise verarmten SOI-Vorrichtungen, vollständig verarmten SOI-Vorrichtungen oder sonstigen dem Fachmann bekannten Vorrichtungen.
  • Es versteht sich, dass Teile des Verfahrens 700 und/oder beliebige der beispielhaften mit Bezug auf das Verfahren 700 besprochenen Transistorbauelemente durch einen allgemein bekannten Complementary Metal-Oxide-Semiconductor (CMOS)-Technologie-Prozessfluss hergestellt werden können, weshalb einige Prozesse nur kurz im vorliegenden Text beschrieben werden. Im Interesse der Klarheit ist es möglich, dass bestimmte Aspekte des Verfahrens 700, die dem Verfahren 200 gemein sind, nur kurz angesprochen werden. Des Weiteren versteht es sich, dass beliebige im vorliegenden Text besprochene beispielhafte Transistorbauelemente verschiedene andere Bauelemente und Strukturelemente enthalten können, wie zum Beispiel zusätzliche Transistoren, Bipolar-Übergangsschicht-Transistoren, Widerstände, Kondensatoren, Dioden, Sicherungen usw., aber für ein besseres Verständnis des erfindungsgemäßen Konzepts der vorliegenden Offenbarung vereinfacht werden. Des Weiteren können in einigen Ausführungsformen das oder die im vorliegenden Text offenbarten beispielhaften Transistorbauelemente mehrere Halbleiterbauelemente (zum Beispiel Transistoren) enthalten, die miteinander verbunden sein können. Außerdem können in einigen Ausführungsformen verschiedene Aspekte der vorliegenden Offenbarung auf einen Gate-Last-Prozess oder einen Gate-First-Prozess Anwendung finden.
  • Außerdem können in einigen Ausführungsformen die im vorliegenden Text veranschaulichten beispielhaften Transistorbauelemente eine Darstellung eines Bauelements auf einer Zwischenstufe der Verarbeitung enthalten, wie sie während der Verarbeitung eines integrierten Schaltkreises oder eines Abschnitts davon anzutreffen ist, das Static Random Access Memory (SRAM) und/oder andere Logikschaltkreise, passive Komponenten, wie zum Beispiel Widerstände, Kondensatoren und Induktoren, und aktive Komponenten, wie zum Beispiel P-Kanal-Feldeffekttransistoren (PFETs), N-Kanal-FETs (NFETs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), komplementäre Metall-Oxid-Halbleiter (CMOS)-Transistoren, Bipolartransistoren, Hochspannungstransistoren, Hochfrequenztransistoren, andere Speicherzellen und/oder Kombinationen davon umfassen kann.
  • Das Verfahren 700 beginnt bei Block 702, wo ein Substrat, das eine Gate-Struktur aufweist, bereitgestellt wird. Mit Bezug auf 8, und in einer Ausführungsform von Block 702, wird eine Vorrichtung 800, die ein Substrat 802 aufweist und Gate-Strukturen 804, 806, 808 enthält, bereitgestellt. In einigen Ausführungsformen kann das Substrat 802 im Wesentlichen das gleiche wie eines der oben beschriebenen Substrate 102, 152 sein. Eine Region des Substrats 802, auf der die Gate-Strukturen 804, 806, 808 ausgebildet sind und die Regionen des Substrats 802 zwischen benachbarten Gate-Strukturen 804, 806, 808 enthält, kann eine aktive Region des Substrats 802 enthalten. Es versteht sich, dass die Vorrichtung 800 lediglich veranschaulichend ist und zur besseren Verständlichkeit der Besprechung bezüglich der anschließenden Bildung des Via-First-Metall-Gate-Kontakts dient. Zum Beispiel kann die Vorrichtung 800 in einigen Fällen eine planare Vorrichtung enthalten, wie zum Beispiel den Transistor 100. Alternativ kann in einigen Beispielen die Vorrichtung 800 eine Mehrgate-Vorrichtung wie zum Beispiel den FinFET 150 enthalten. Darüber hinaus kann in einigen Fällen die Vorrichtung 800 eine GAA-Vorrichtung, eine Ω-Gate-Vorrichtung, eine Π-Gate-Vorrichtung, eine Dehnungshalbleitervorrichtung, eine SOI-Vorrichtung, eine PD-SOI-Vorrichtung, eine FD-SOI-Vorrichtung oder eine sonstige dem Fachmann bekannte Vorrichtung enthalten. In einigen Ausführungsformen enthält die Vorrichtung 800 Regionen 810, 812 neben der Gate-Strukturen 804, 806, 808, wobei die Regionen 810, 812 eine Source-Region, eine Drain-Region oder eine Bodykontaktregion enthalten. In verschiedenen Ausführungsformen kann jede der Gate-Strukturen 804, 806, 808 eine Grenzschicht, die über dem Substrat 802 ausgebildet ist, eine Gate-Dielektrikumschicht, die über der Grenzschicht ausgebildet ist, und eine Metall-Gate-(MG)-Schicht 814, die über der Gate-Dielektrikumschicht ausgebildet ist, enthalten. In einigen Ausführungsformen kann jede der Grenzschicht, der dielektrischen Schicht und der Metall-Gate-Schicht 814 der Gate-Strukturen 804, 806, 808 im Wesentlichen die gleiche sein wie jene, die oben mit Bezug auf den Transistor 100 und den FinFET 150 beschrieben wurden. Außerdem kann jede der Gate-Strukturen 804, 806, 808 Seitenwandabstandshalterschichten 816, 818 enthalten. In einigen Fällen enthält jede der Seitenwandabstandshalterschichten 816, 818 Materialien, die unterschiedliche Dielektrizitätskonstantenwerte (zum Beispiel k-Werte) haben. In verschiedenen Ausführungsformen enthalten die Seitenwandabstandshalterschichten 816, 818 SiOx, SiN, SiOxNy, SiCxNy, SiOxCyNz, AlOx, AlOxNy, AlN, HfO, ZrO, HfZrO, CN, Poly-Si, Kombinationen davon oder sonstige geeignete dielektrische Materialien. In einigen Ausführungsformen enthalten die Seitenwandabstandshalterschichten 816, 818 mehrere Schichten, wie zum Beispiel Hauptabstandshalterwände, Auskleidungsschichten und dergleichen. Zum Beispiel können die Seitenwandabstandshalterschichten 816, 818 durch Abscheiden eines dielektrischen Materials über der Vorrichtung 800 und anisotropes Rückätzen des dielektrischen Materials gebildet werden. In einigen Ausführungsformen kann der Rückätzprozess (zum Beispiel zur Abstandshalterbildung) einen Mehrschritt-Ätzprozess enthalten, um die Ätzselektivität zu verbessern und eine Überätzsteuerung auszuführen.
  • Das Verfahren 700 schreitet voran zu Block 704, wo eine erste dielektrische Schicht über dem Substrat abgeschieden wird. Mit weiterem Bezug auf 8, und in einer Ausführungsform von Block 704, wird eine dielektrische Schicht 820 über dem Substrat 802 und über jeder der Gate-Strukturen 804, 806, 808 ausgebildet. Zum Beispiel kann die dielektrische Schicht 820 eine Zwischenschichtdielektrikum (ILD)-Schicht enthalten, die Materialien wie zum Beispiel Tetraethylorthosilikat (TEOS)-Oxid, undotiertes Silikatglas oder dotiertes Siliziumoxid, wie zum Beispiel Borphosphosilikatglas (BPSG), Quarzglas (FSG), Phosphosilikatglas (PSG), Bor-dotiertes Siliziumglas (BSG) und/oder sonstige geeignete dielektrische Materialien enthalten kann. Die dielektrische Schicht 820 kann durch einen subatmosphärischen CVD (SACVD)-Prozess, einen fließfähigen CVD-Prozess oder eine sonstige geeignete Abscheidungstechnik abgeschieden werden. In einigen Ausführungsformen hat die dielektrische Schicht 820 eine Dicke von etwa 5-40 nm.
  • Das Verfahren 700 schreitet voran zu Block 706, wo eine Struktur in der dielektrischen Schicht gebildet wird. Mit Bezug auf die 8 und 9, und in einer Ausführungsform von Block 706, wird eine Struktur, der Öffnungen 822, 824 enthält, innerhalb der dielektrischen Schicht 820 gebildet. In einigen Fällen ermöglichen die Öffnungen 822, 824 den Zugang zu Regionen 810, 812 neben der Gate-Strukturen 804, 806, 808, wobei die Regionen 810, 812 eine Source-Region, eine Drain-Region oder eine Bodykontaktregion enthalten. Zum Beispiel können die Öffnungen 822, 824 durch eine geeignete Kombination aus lithographischen Strukturierungs- und Ätz (zum Beispiel Nass- oder Trockenätz)-Prozessen gebildet werden. In einigen Ausführungsformen haben die Öffnungen 822, 824 eine Breite von etwa 12-25 nm.
  • Das Verfahren 700 schreitet voran zu Block 708, wo Metallisierungs- und chemisch-mechanische Polierprozesse ausgeführt werden. Mit Bezug auf 9 und 10, und in einer Ausführungsform von Block 708, kann zunächst ein Silicidierungsprozess ausgeführt werden, um eine Silicidschicht auf freigelegten Abschnitten des Substrats 802 (zum Beispiel durch die Öffnungen 822, 824 freigelegt) in den Regionen 810, 812 zu bilden, wodurch an dieser Stelle ein widerstandsarmer Kontakt entsteht. In einigen Beispielen, und in einer weiteren Ausführungsform von Block 708, kann eine Leim- oder Sperrschicht 826 innerhalb jeder der Öffnungen 822, 824 gebildet werden. In einigen Fällen kann die Leim- oder Sperrschicht 826 Ti, TiN, Ta, TaN, W oder ein sonstiges zweckmäßiges Material enthalten. In einigen Ausführungsformen hat die Leim- oder Sperrschicht 826 eine Dicke von etwa 1-4 nm. Außerdem, und in einer Ausführungsform von Block 708, können Metallschichten 828, 829 auf der Leim- oder Sperrschicht 826 innerhalb jeder der Öffnungen 822, 824 gebildet werden. In einigen Beispielen können die Metallschichten 828, 829 W, Cu, Co, Ru, Al, Rh, Mo, Ta, Ti, TiN, TaN, WN, Silicide oder ein sonstiges geeignetes leitfähiges Material enthalten. In einigen Fällen können die Metallschichten 828 und 829 das gleiche Material enthalten und können zusammen als Teil eines einzigen Abscheidungsprozesses abgeschieden werden. In einigen Ausführungsformen können die Metallschichten 828, 829 eine Breite von etwa 10-20 nm und eine Höhe von etwa 30-60 nm haben. Nach dem Abscheiden des Metallschichten 828, 829, und in einer Ausführungsform von Block 708, kann ein chemisch-mechanischer Planarisierungs (CMP)-Prozess ausgeführt werden, um überschüssiges Material zu entfernen und die Oberseite der Vorrichtung 800 zu planarisieren.
  • Das Verfahren 700 schreitet voran zu Block 710, wo eine Kontakt-Ätzstoppschicht und eine zweite dielektrische Schicht über dem Substrat abgeschieden werden. Wie in den 10 und 11, und in einer Ausführungsform von Block 710, zu sehen, wird eine Kontakt-Ätzstoppschicht (CESL) 830 über dem Substrat 802 ausgebildet, und eine dielektrische Schicht 832 wird über der Kontakt-Ätzstoppschicht 830 ausgebildet. Zum Beispiel kann die Kontakt-Ätzstoppschicht 830 Ti, TiN, TiC, TiCN, Ta, TaN, TaC, TaCN, W, WN, WC, WCN, TiAl, TiAlN, TiAlC, TiAlCN oder Kombinationen davon enthalten. In einigen Ausführungsformen kann die dielektrische Schicht 832 eine Zwischenschichtdielektrikum (ILD)-Schicht enthalten, die Materialien wie zum Beispiel Tetraethylorthosilikat (TEOS)-Oxid, undotiertes Silikatglas oder dotiertes Siliziumoxid, wie zum Beispiel Borphosphosilikatglas (BPSG), Quarzglas (FSG), Phosphosilikatglas (PSG), Bor-dotiertes Siliziumglas (BSG) und/oder sonstige geeignete dielektrische Materialien, enthalten kann. Somit kann in einigen Fällen die dielektrische Schicht 832 im Wesentlichen die gleiche sein wie die dielektrische Schicht 820. In verschiedenen Ausführungsformen können die CESL 830 und die dielektrische Schicht 832 durch einen subatmosphärischen CVD (SACVD)-Prozess, einen fließfähigen CVD-Prozess, einen ALD-Prozess, einen PVD-Prozess oder eine sonstige geeignete Abscheidungstechnik abgeschieden werden. In einigen Beispielen hat die CESL 830 eine Dicke von etwa 5-20 nm, und die dielektrische Schicht 832 hat eine Dicke von etwa 5-40 nm.
  • Das Verfahren 700 schreitet voran zu Block 712, wo eine Gate-Durchkontaktierungsöffnung gebildet wird. Mit Bezug auf 11 und 12, und in einer Ausführungsform von Block 712, wird eine Gate-Durchkontaktierungsöffnung 834 gebildet. Zum Beispiel stellt die Gate-Durchkontaktierungsöffnung 834 einen Zugang zu der Metall-Gate-Schicht 814 der Gate-Struktur 806 bereit. Zum Beispiel kann die Gate-Durchkontaktierungsöffnung 834 durch eine geeignete Kombination aus lithographischen Strukturierungs- und Ätz (zum Beispiel Nass- oder Trockenätz)-Prozessen gebildet werden. In einigen Fällen hat die Gate-Durchkontaktierungsöffnung 834 eine Breite von etwa 12-25 nm. In einigen Ausführungsformen können ein oder mehrere Ätzprozesse verwendet werden, um nacheinander durch jede der dielektrischen Schicht 832, der Kontakt-Ätzstoppschicht 830 und der dielektrischen Schicht 820 hindurch zu ätzen. In verschiedenen Ausführungsformen ist die Gate-Durchkontaktierungsöffnung 834 im Wesentlichen auf die Metall-Gate-Schicht 814 der Gate-Struktur 806 ausgerichtet (zum Beispiel zentriert). Außerdem versteht es sich, dass ähnliche Gate-Durchkontaktierungsöffnungen gebildet werden können, um einen Zugang zu der Metall-Gate-Schicht 814 der Gate-Strukturen 804, 808 oder zu anderen Gate-Strukturen, die nicht explizit gezeigt sind, bereitstellen.
  • Das Verfahren 700 schreitet zu Block 714 voran, wo eine Kontaktöffnung gebildet wird. Mit Bezug auf die 12 und 13, und in einer Ausführungsform von Block 714, wird eine Kontaktöffnung 836 gebildet. Die Kontaktöffnung 836 kann außerdem durch eine geeignete Kombination aus lithographischen Strukturierungs- und Ätz (zum Beispiel Nass- oder Trockenätz)-Prozessen gebildet werden. In einigen Beispielen hat die Kontaktöffnung 836 eine Breite von etwa 30-60 nm. In einigen Ausführungsformen können ein oder mehrere Ätzprozesse verwendet werden, um nacheinander durch jede der dielektrischen Schicht 832 und der Kontakt-Ätzstoppschicht 830 hindurch zu ätzen. In einigen Fällen stellt die Kontaktöffnung 836 einen Zugang zu der Metallschicht 828 bereit. Des Weiteren kann, wie in 13 veranschaulicht, die Kontaktöffnung 836 mit der Gate-Durchkontaktierungsöffnung 834 verschmelzen oder diese überlappen, um eine Verbundöffnung 838 zu bilden. In einigen Ausführungsformen überlappen die Kontaktöffnung 836 und die Gate-Durchkontaktierungsöffnung 834 einander um etwa 0-20 nm. Nach dem Abscheiden einer oder mehrerer Metallschichten, wie unten beschrieben, stellt die Verbundöffnung 838 somit einen Kontakt zwischen einer Metall-Gate-Schicht und einer benachbarten Source-, Drain- und/oder Bodyregion bereit. Jedoch können aufgrund des im vorliegenden Text beschriebenen Via-First-Prozesses Nachteile mindestens einiger derzeitiger Prozesse überwunden werden.
  • Zum Beispiel veranschaulicht 13 außerdem verschiedene Distanzen zwischen wesentlichen Strukturelementen, die für die Prozessfensterbestimmung kritisch sind. Insbesondere sind die Vorteile der vorliegenden Offenbarung im Vergleich zu den Strukturelement-Distanzen von mindestens einigen derzeitigen Prozessen (zum Beispiel in 5 gezeigt) deutlich. Zum Beispiel zeigt der Doppelpfeil A-Strich (A') eine Distanz zwischen der Kontaktöffnung 836 (einschließlich beispielsweise des anschließend darin abgeschiedenen Metalls) und der Metall-Gate-Schicht 814 der Gate-Struktur 804. Im Vergleich zu einigen derzeitigen Prozessen, und in einigen Ausführungsformen, ist die durch den Doppelpfeil A' (13) dargestellte Distanz größer als die durch den Doppelpfeil A (5) dargestellte Distanz. Somit bilden in einigen Ausführungsformen, und aufgrund der größeren Distanz „Z“ (zum Beispiel in einer Richtung normal zu dem Substrat) des Metalls innerhalb der Kontaktöffnung 836, Ausführungsformen der vorliegenden Offenbarung eine stärkere Isolation zwischen dem Metall innerhalb der Kontaktöffnung 836 und benachbarten Metall-Gates, mit denen die Metallkontaktschicht nicht verbunden ist (wie zum Beispiel die Metall-Gate-Schicht 814 der Gate-Struktur 804). Insofern wird der Kriechstrom zwischen dem Metall innerhalb der Kontaktöffnung 836 und der Metall-Gate-Schicht 814 der Gate-Struktur 804 reduziert.
  • Als ein weiteres Beispiel zeigt der Doppelpfeil B-Strich (B') eine Distanz eines verfügbaren Kontaktflächenfensters, innerhalb dessen die Kontaktöffnung 836 (einschließlich beispielsweise des anschließend darin abgeschiedenen Metalls) die Gate-Durchkontaktierungsöffnung 834 (einschließlich beispielsweise des anschließend darin abgeschiedenen Metalls) überlappen kann. Im Vergleich zu einigen derzeitigen Prozessen, und in einigen Ausführungsformen, ist die durch den Doppelpfeil B' (13) dargestellte Distanz größer als die durch den Doppelpfeil B (5) dargestellte Distanz. Somit stellen in einigen Ausführungsformen, und aufgrund des vergrößerten Kontaktflächenfensters, das durch den im vorliegenden Text offenbarten Via-First-Prozess bereitgestellt wird, Ausführungsformen der vorliegenden Offenbarung eine höhere Qualität und zuverlässigere Gate-Verbindungen bereit.
  • Als ein weiteres Beispiel zeigt der Doppelpfeil C-Strich (C') eine Distanz zwischen der Kontaktöffnung 836 (einschließlich beispielsweise des anschließend darin abgeschiedenen Metalls) und der Metallschicht 829. Im Vergleich zu einigen derzeitigen Prozessen, und in einigen Ausführungsformen, ist die durch den Doppelpfeil C' dargestellte Distanz (13) größer als die durch den Doppelpfeil C (5) dargestellte Distanz. Somit erzeugen in einigen Ausführungsformen, und aufgrund der größeren Distanz „Z“ (zum Beispiel in einer Richtung normal zu dem Substrat) des Metalls innerhalb der Kontaktöffnung 836, Ausführungsformen der vorliegenden Offenbarung eine stärkere Isolation zwischen dem Metall innerhalb der Kontaktöffnung 836 und der Metallschicht 829. Insofern wird der Kriechstrom zwischen dem Metall innerhalb der Kontaktöffnung 836 und der Metallschicht 829 reduziert.
  • Somit stellen Ausführungsformen der vorliegenden Offenbarung ein verbessertes (d. h. vergrößertes) Prozessfenster für die Bildung von Kontakten zu einer Metall-Gate-Schicht und zwischen der Metall-Gate-Schicht und einer benachbarten Source-, Drain- und/oder Bodyregion bereit. In einigen Fällen kann das Prozessfenster um 10 nm (zum Beispiel mit Bezug auf die durch den Doppelpfeil A' dargestellte Distanz zwischen wesentlichen Strukturelementen) verbessert werden. In einigen Ausführungsformen kann das Prozessfenster um mindestens 3 nm verbessert werden (zum Beispiel mit Bezug auf durch die Doppelpfeile B' und C' dargestellte Distanzen zwischen wesentlichen Strukturelementen).
  • Das Verfahren 700 schreitet voran zu Block 716, wo Metallisierungs- und chemisch-mechanische Polierprozesse ausgeführt werden. Mit Bezug auf die 13 und 14, und in einer Ausführungsform von Block 716, kann eine Leim- oder Sperrschicht 840 innerhalb der Verbundöffnung 838 gebildet werden. In einigen Fällen kann die Leim- oder Sperrschicht 840 Ti, TiN, Ta, TaN, W oder ein sonstiges zweckmäßiges Material enthalten. In einigen Ausführungsformen hat die Leim- oder Sperrschicht 840 eine Dicke von etwa 1-4 nm. Außerdem, und in einer Ausführungsform von Block 716, kann eine Metallschicht 842 auf der Leim- oder Sperrschicht 840 innerhalb der Verbundöffnung 838 gebildet werden. In einigen Beispielen kann die Metallschicht 842 W, Cu, Co, Ru, Al, Rh, Mo, Ta, Ti oder ein sonstiges leitfähiges Material enthalten. Es ist anzumerken, dass die Metallschicht 842 innerhalb der Verbundöffnung 838 gleichermaßen als die Metallschicht 842 beschrieben werden kann, die innerhalb der Kontaktöffnung 836 und der Gate-Durchkontaktierungsöffnung 834 gebildet wird, wobei die Kontaktöffnung 836 und die Gate-Durchkontaktierungsöffnung 834 verschmelzen oder überlappen, wie oben beschrieben. Somit kann in einigen Ausführungsformen, und innerhalb einer Region der Kontaktöffnung 836, die Metallschicht 842 eine Breite von etwa 30-60 nm und eine Höhe von etwa 10-30 nm haben. Außerdem kann in einigen Ausführungsformen, und innerhalb einer Region der Gate-Durchkontaktierungsöffnung 834, die Metallschicht 842 eine Breite von etwa 10-25 nm und eine Höhe von etwa 20-45 nm haben. In einigen Beispielen kann die Breite der Metallschicht 842 über die Länge der Verbundöffnung 838, welche die Kontaktöffnung 836 und die Gate-Durchkontaktierungsöffnung 834 enthält, etwa 30-85 nm betragen. Nach dem Abscheiden der Metallschicht 842, und in einer Ausführungsform von Block 716, kann ein chemisch-mechanischer Planarisierungs (CMP)-Prozess ausgeführt werden, um überschüssiges Material zu entfernen und die Oberseite der Vorrichtung 800 zu planarisieren. Somit wird nach dem Abscheiden der Metallschicht 842 ein Kontakt, durch eine Metall-Gate-Durchkontaktierung hindurch, zwischen einer Metall-Gate-Schicht und einer benachbarten Source-, Drain- und/oder Bodyregion hergestellt. Wie oben beschrieben, und aufgrund des verbesserten (d. h. vergrößerten) Prozessfensters, das durch die im vorliegenden Text offenbarten Ausführungsformen bereitgestellt wird, ist die Vorrichtung 800 zuverlässiger (zum Beispiel im Vergleich zu mindestens einigen derzeitigen Vorrichtungen).
  • In 15 ist ein Layout-Design 900 veranschaulicht, das praktisch eine schematische Draufsicht der oben besprochenen Vorrichtung 800 zeigt. In einigen Ausführungsformen sind die Querschnittsansichten der in den 8-14 gezeigten Vorrichtung 800 entlang einer Ebene angeordnet, die im Wesentlichen parallel zu der in 15 veranschaulichten Linie X-X' verläuft. Das Layout-Design 900 von 15 veranschaulicht des Weiteren Metall-Gate-Schichten 914, die die oben beschriebenen Metall-Gate-Schichten 814 sein können; Metallschichten 928 und 929, die die oben beschriebenen Metallschichten 828, 829 sein können; eine Metallschicht 942, die die oben beschriebene Metallschicht 842 sein kann; und Gate-Durchkontaktierung 934, die die Gate-Durchkontaktierung sein können, die in der oben beschriebenen Gate-Durchkontaktierungsöffnung 834 gebildet wird. Zum Beispiel, und in einigen Ausführungsformen, kann die Metallschicht 942 eine Länge von etwa 30-60 nm entlang einer X-Achse und eine Breite von etwa 10-30 nm entlang einer Y-Achse aufweisen. In einigen Beispielen kann die Gate-Durchkontaktierung 934 eine Länge von etwa 10-25 nm entlang der X-Achse und eine Breite von etwa 10-25 nm entlang der Y-Achse aufweisen. Außerdem können in einigen Ausführungsformen die Metall-Gate-Schichten 914 eine Breite von etwa 4-10 nm entlang der X-Achse haben, und die Metallschichten 928, 928 können eine Breite von etwa 10-30 nm entlang der X-Achse haben.
  • Wir wenden uns nun 16 zu, wo ein alternatives Verfahren 1600 zum Ausbilden eines Via-First-Metall-Gate-Kontakts gemäß einigen Ausführungsformen veranschaulicht ist. Allgemein beschrieb das Verfahren 700 einen Via-First-Prozess, der eine Durchkontaktierung auf einer Gate-Struktur enthält, während das Verfahren 1600 einen Via-First-Prozess zeigt, der eine Durchkontaktierung auf einer Gate-Struktur und eine Durchkontaktierung auf einem Metallkontakt mit einer benachbarten Source-Region, einer Drain-Region oder einer Bodykontaktregion enthält. Das Verfahren 1600 wird unten in größerer Detailliertheit mit Bezug auf die 17-23 beschrieben. Das Verfahren 1600 kann auf einer planaren Einzelgate-Vorrichtung, wie zum Beispiel dem beispielhaften Transistor 100, der oben mit Bezug auf 1A beschrieben wurde, sowie auf einer Mehrgate-Vorrichtung, wie zum Beispiel dem FinFET-Bauelement 150, das oben mit Bezug auf 1B beschrieben wurde, implementiert werden. Somit können ein oder mehrere Aspekte, die oben mit Bezug auf den Transistor 100 und/oder den FinFET 150 besprochen wurden, auch für das Verfahren 1600 gelten. Natürlich kann in verschiedenen Ausführungsformen das Verfahren 1600 auch auf anderen Vorrichtungen, wie zum Beispiel Gate-All-Around (GAA)-Vorrichtungen, Omega-Gate (Ω-Gate)-Vorrichtungen oder Pi-Gate (Π-Gate)-Vorrichtungen, sowie Dehnungshalbleitervorrichtungen, Silizium-auf-Isolator (SOI)-Vorrichtungen, teilweise verarmten SOI (PD-SOI)-Vorrichtungen, vollständig verarmten SOI (FD-SOI)-Vorrichtungen oder sonstigen dem Fachmann bekannten Vorrichtungen implementiert werden.
  • Es versteht sich, dass Teile des Verfahrens 1600 und/oder jegliche der beispielhaften Transistorvorrichtungen, die mit Bezug auf das Verfahren 1600 besprochen wurden, durch einen allgemein bekannten komplementären Metall-Oxid-Halbleiter (CMOS)-Technologie-Prozessfluss hergestellt werden können, weshalb einige Prozessen nur kurz im vorliegenden Text beschrieben werden. Im Interesse der besseren Erkennbarkeit brauchen bestimmte Aspekte des Verfahrens 1600, die dem Verfahren 200 oder dem Verfahren 700 gemein sind, nur kurz besprochen zu werden. Des Weiteren versteht es sich, dass beliebige beispielhafte Transistorvorrichtungen, die im vorliegenden Text besprochen wurden, verschiedene andere Vorrichtungen und Strukturelemente enthalten können, wie zum Beispiel zusätzliche Transistoren, Bipolar-Übergangsschicht-Transistoren, Widerstände, Kondensatoren, Dioden, Sicherungen usw., aber für ein besseres Verständnis der erfindungsgemäßen Konzepte der vorliegenden Offenbarung vereinfacht sind. Des Weiteren können in einigen Ausführungsformen die im vorliegenden Text offenbarten beispielhaften Transistorvorrichtung(en) mehrere Halbleitervorrichtungen (zum Beispiel Transistoren) enthalten, die miteinander verbunden sein können. Außerdem können in einigen Ausführungsformen verschiedene Aspekte der vorliegenden Offenbarung auf einen Gate-Last Prozess oder auf einen Gate-First-Prozess anwendbar sein.
  • Außerdem können in einigen Ausführungsformen die im vorliegenden Text veranschaulichten beispielhaften Transistorbauelemente eine Darstellung eines Bauelements auf einer Zwischenstufe der Verarbeitung enthalten, wie sie während der Verarbeitung eines integrierten Schaltkreises oder eines Abschnitts davon anzutreffen ist, das Static Random Access Memory (SRAM) und/oder andere Logikschaltkreise, passive Komponenten, wie zum Beispiel Widerstände, Kondensatoren und Induktoren, und aktive Komponenten, wie zum Beispiel P-Kanal-Feldeffekttransistoren (PFETs), N-Kanal-FETs (NFETs), Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs), komplementäre Metall-Oxid-Halbleiter (CMOS)-Transistoren, Bipolartransistoren, Hochspannungstransistoren, Hochfrequenztransistoren, andere Speicherzellen und/oder Kombinationen davon umfassen kann.
  • Das Verfahren 1600 beginnt bei Block 1602, wo ein Substrat, das eine Gate-Struktur aufweist, bereitgestellt wird. Mit Bezug auf 17, und in einer Ausführungsform von Block 1602, wird eine Vorrichtung 1700, die ein Substrat 1702 aufweist und Gate-Strukturen 1704, 1706, 1708 enthält, bereitgestellt. In einigen Ausführungsformen kann das Substrat 1702 im Wesentlichen das gleiche wie eines der oben beschriebenen Substrate 102,152 sein. Eine Region des Substrats 1702, auf der die Gate-Strukturen 1704, 1706, 1708 ausgebildet sind und die Regionen des Substrats 1702 zwischen benachbarten Gate-Strukturen 1704, 1706, 1708 enthält, kann eine aktive Region des Substrats 1702 enthalten. Es versteht sich, dass die Vorrichtung 1700 lediglich veranschaulichend ist und zur besseren Verständlichkeit der Besprechung dient. Darüber hinaus kann in einigen Fällen die Vorrichtung 1700 eine planare Vorrichtung, eine Mehrgate-Vorrichtung oder eine sonstige Vorrichtung enthalten, wie oben beschrieben. In einigen Ausführungsformen enthält die Vorrichtung 1700 Regionen 1710, 1712, neben der Gate-Strukturen 1704, 1706, 1708, wobei die Regionen 1710, 1712 einen Source-Region, eine Drain-Region oder eine Bodykontaktregion enthalten können. In verschiedenen Ausführungsformen kann jede der Gate-Strukturen 1704, 1706, 1708 eine Grenzschicht, die über dem Substrat 1702 ausgebildet ist, eine Gate-Dielektrikumschicht, die über der Grenzschicht ausgebildet ist, und eine Metall-Gate-(MG)-Schicht 1714, die über der Gate-Dielektrikumschicht ausgebildet ist, enthalten. In einigen Ausführungsformen kann jede der Grenzschicht, der dielektrischen Schicht und der Metall-Gate-Schicht 1714 der Gate-Strukturen 1704, 1706, 1708 im Wesentlichen die gleiche sein wie jene, die oben mit Bezug auf den Transistor 100 und den FinFET 150 beschrieben wurden. Außerdem kann jede der Gate-Strukturen 1704, 1706, 1708 Seitenwandabstandshalterschichten 1716, 1718 enthalten. In einigen Fällen enthält jede der Seitenwandabstandshalterschichten 1716, 1718 Materialien, die unterschiedliche Dielektrizitätskonstantenwerte (zum Beispiel k-Werte) haben, kann eines oder mehrere der oben beschriebenen Materialien enthalten, und kann durch die oben beschriebenen Verfahren gebildet werden.
  • Das Verfahren 1600 schreitet voran zu Block 1604, wo eine erste dielektrische Schicht über dem Substrat abgeschieden wird. Mit weiterem Bezug auf 17, und in einer Ausführungsform von Block 1604, wird eine dielektrische Schicht 1720 über dem Substrat 1702 und über jeder der Gate-Strukturen 1704, 1706, 1708 ausgebildet. Zum Beispiel kann die dielektrische Schicht 1720 eine Zwischenschichtdielektrikum (ILD)-Schicht enthalten, die eines oder mehrere der oben beschriebenen Materialien enthalten kann und durch ein oder mehrere der oben beschriebenen Verfahren gebildet werden kann. In einigen Ausführungsformen hat die dielektrische Schicht 1720 eine Dicke von etwa 5-40 nm.
  • Das Verfahren 1600 schreitet voran zu Block 1606, wo eine Struktur in der dielektrischen Schicht gebildet wird. Mit Bezug auf die 17 und 18, und in einer Ausführungsform von Block 1606, wird eine Struktur, die Öffnungen 1722, 1724 enthält, innerhalb der dielektrischen Schicht 1720 gebildet. In einigen Fällen ermöglichen die Öffnungen 1722, 1724 den Zugang zu Regionen 1710, 1712 neben der Gate-Strukturen 1704, 1706, 1708, wobei die Regionen 1710, 1712 eine Source-Region, eine Drain-Region oder eine Bodykontaktregion enthalten können. Die Öffnungen 1722, 1724 können durch eine geeignete Kombination aus lithographischen Strukturierungs- und Ätz (zum Beispiel Nass- oder Trockenätz)-Prozessen gebildet werden. In einigen Ausführungsformen können die Öffnungen 1722,1724 eine Breite von etwa 12-25 nm haben.
  • Das Verfahren 1600 schreitet voran zu Block 1608, wo Metallisierungs- und chemisch-mechanische Polierprozesse ausgeführt werden. Mit Bezug auf die 18 und 19, und in einer Ausführungsform von Block 1608, kann zunächst ein Silicidierungsprozess ausgeführt werden, um eine Silicidschicht auf freigelegten Abschnitten des Substrats 1702 (zum Beispiel durch die Öffnungen 1722, 1724 freigelegte) in den Regionen 1710, 1712 zu bilden, wodurch an dieser Stelle ein widerstandsarmer Kontakt entsteht. In einigen Beispielen, und in einer weiteren Ausführungsform von Block 1608, kann eine Leim- oder Sperrschicht 1726 innerhalb jeder der Öffnungen 1722, 1724 gebildet werden. In einigen Fällen kann die Leim- oder Sperrschicht 1726 Ti, TiN, Ta, TaN, W oder ein sonstiges zweckmäßiges Material enthalten. In einigen Ausführungsformen hat die Leim- oder Sperrschicht 1726 eine Dicke von etwa 1-4 nm. Außerdem, und in einer Ausführungsform von Block 1608, können Metallschichten 1728, 1729 auf der Leim- oder Sperrschicht 1726 innerhalb jeder der Öffnungen 1722, 1724 gebildet werden. In einigen Beispielen können die Metallschichten 1728, 1729 W, Cu, Co, Ru, Al, Rh, Mo, Ta, Ti, TiN, TaN, WN, Silicide oder ein sonstiges geeignetes leitfähiges Material enthalten. In einigen Fällen können die Metallschichten 1728 und 1729 das gleiche Material enthalten und können zusammen als Teil eines einzelnen Abscheidungsprozesses abgeschieden werden. In einigen Ausführungsformen können die Metallschichten 1728, 1729 eine Breite von etwa 10-20 nm und eine Höhe von etwa 30-60 nm haben. Nach dem Abscheiden der Metallschichten 1728, 1729, und in einer Ausführungsform von Block 1608, kann ein chemisch-mechanischer Planarisierungs (CMP)-Prozess ausgeführt werden, um überschüssiges Material zu entfernen und die Oberseite der Vorrichtung 1700 zu planarisieren. Im Gegensatz zu Block 708 des Verfahrens 700, wo ein Abschnitt der dielektrischen Schicht 820 nach dem CMP-Prozess zurückbleibt, kann der CMP-Prozess von Block 1608 bis auf eine Oberseite der Metall-Gate-Schicht 1714 herunterpoliert werden (zum Beispiel darauf stoppen), wodurch im Wesentlichen die gesamte dielektrische Schicht 1720 entfernt wird.
  • Das Verfahren 1600 schreitet voran zu Block 1610, wo eine Kontakt-Ätzstoppschicht und eine zweite dielektrische Schicht über dem Substrat abgeschieden werden. Wie in den 19 und 20, und in einer Ausführungsform von Block 1610, zu sehen, wird eine Kontakt-Ätzstoppschicht (CESL) 1730 über dem Substrat 1702 ausgebildet, und eine dielektrische Schicht 1732 wird über der Kontakt-Ätzstoppschicht 1730 ausgebildet. Zum Beispiel kann die Kontakt-Ätzstoppschicht 1730 Ti, TiN, TiC, TiCN, Ta, TaN, TaC, TaCN, W, WN, WC, WCN, TiAl, TiAlN, TiAlC, TiAlCN oder Kombinationen davon enthalten. In einigen Ausführungsformen kann die dielektrische Schicht 1732 eine Zwischenschichtdielektrikum (ILD)-Schicht enthalten, die eines oder mehrere der oben beschriebenen Materialien enthalten kann, und kann durch eines oder mehrere der oben beschriebenen Verfahren gebildet werden. In einigen Beispielen hat die CESL 1730 eine Dicke von etwa 5-20 nm, und die dielektrische Schicht 1732 hat eine Dicke von etwa 5-40 nm.
  • Das Verfahren 1600 schreitet voran zu Block 1612, wo eine Gate-Durchkontaktierungsöffhung und eine Kontakt-Durchkontaktierungsöffnung gebildet sind. Mit Bezug auf die 20 und 21, und in einer Ausführungsform von Block 1612, werden eine Gate-Durchkontaktierungsöffnung 1734 und eine Kontakt-Durchkontaktierungsöffnung 1736 gebildet. Zum Beispiel stellt die Gate-Durchkontaktierungsöffnung 1734 einen Zugang zu der Metall-Gate-Schicht 1714 der Gate-Struktur 1706 bereit, und die Kontakt-Durchkontaktierungsöffnung 1736 stellt einen Zugang zu der Metallschicht 1728 bereit. Zum Beispiel können die Gate-Durchkontaktierungsöffnung 1734 und die Kontakt-Durchkontaktierungsöffnung 1736 durch eine geeignete Kombination aus lithographischen Strukturierungs- und Ätz (zum Beispiel Nass- oder Trockenätz)-Prozessen gebildet werden. In einigen Fällen haben die Gate-Durchkontaktierungsöffnung 1734 und die Kontakt-Durchkontaktierungsöffnung 1736 jeweils eine Breite von etwa 12-25 nm. In einigen Ausführungsformen können ein oder mehrere Ätzprozesse verwendet werden, um nacheinander durch jede der dielektrischen Schicht 1732 und der Kontakt-Ätzstoppschicht 1730 hindurch zu ätzen. Wie oben beschrieben, und in verschiedenen Ausführungsformen, ist die Gate-Durchkontaktierungsöffnung 1734 im Wesentlichen auf die Metall-Gate-Schicht 1714 der Gate-Struktur 1706 ausgerichtet (zum Beispiel zentriert). In ähnlicher Weise ist in einigen Ausführungsformen die Kontakt-Durchkontaktierungsöffnung 1736 im Wesentlichen auf die Metallschicht 1728 ausgerichtet (zum Beispiel zentriert).
  • Das Verfahren 1600 schreitet zu Block 1614 voran, wo eine Kontaktöffnung gebildet wird. Mit Bezug auf die 21 und 22, und in einer Ausführungsform von Block 1614, wird eine Kontaktöffnung 1738 gebildet. Die Kontaktöffnung 1738 kann außerdem durch eine geeignete Kombination aus lithographischen Strukturierungs- und Ätz (zum Beispiel Nass- oder Trockenätz)-Prozessen gebildet werden. In einigen Beispielen die Kontaktöffnung 1738 hat eine Breite von etwa 30-60 nm. In einigen Ausführungsformen kann der Ätzprozess die dielektrische Schicht 1732 ätzen und auf der Kontakt-Ätzstoppschicht 1730 stoppen. In einigen Fällen kann die Kontaktöffnung 1738 mit der Gate-Durchkontaktierungsöffnung 1734 und der Kontakt-Durchkontaktierungsöffnung 1736 verschmelzen oder diese überlappen, um eine Verbundöffnung 1740 zu bilden. In einigen Ausführungsformen überlappt die Kontaktöffnung 1738 die Gate-Durchkontaktierungsöffnung 1734 und die Kontakt-Durchkontaktierungsöffnung 1736 um etwa 0-20 nm. Nach dem Abscheiden einer oder mehrerer Metallschichten, wie unten beschrieben, stellt somit die Verbundöffnung 1740 einen Kontakt zwischen einer Metall-Gate-Schicht und einer benachbarten Source-, Drain- und/oder Bodyregion bereit.
  • Es ist anzumerken, dass Ausführungsformen, die mit Bezug auf das Verfahren 1600 beschrieben wurden, auch eine größere Distanz „Z“ (zum Beispiel in einer Richtung normal zu dem Substrat) des Metalls innerhalb der Kontaktöffnung 1738 erzeugen, wodurch eine stärkere Isolation zwischen dem Metall innerhalb der Kontaktöffnung 1738 und benachbarten Metall-Gates oder sonstigen Metallkontakten gebildet wird, mit denen die Metallkontaktschicht nicht verbunden ist (wie zum Beispiel der Metall-Gate-Schicht 1714 der Gate-Struktur 1704, oder der Metallschicht 1729). Insofern kann der Kriechstrom reduziert werden. Außerdem erzeugen Ausführungsformen, die mit Bezug auf das Verfahren 1600 beschrieben wurden, auch ein vergrößertes Kontaktflächenfenster, wodurch eine höhere Qualität und zuverlässigere Verbindungen sichergestellt werden.
  • Das Verfahren 1600 schreitet voran zu Block 1616, wo Metallisierungs- und chemisch-mechanische Polierprozesse ausgeführt werden. Mit Bezug auf die 22 und 23, und in einer Ausführungsform von Block 1616, kann eine Leim- oder Sperrschicht 1742 innerhalb der Verbundöffnung 1740 gebildet werden. In einigen Fällen kann die Leim- oder Sperrschicht 1742 Ti, TiN, Ta, TaN, W oder ein sonstiges zweckmäßiges Material enthalten. In einigen Ausführungsformen hat die Leim- oder Sperrschicht 1742 eine Dicke von etwa 1-4 nm. Außerdem, und in einer Ausführungsform von Block 1616, kann eine Metallschicht 1744 auf der Leim- oder Sperrschicht 1742 innerhalb der Verbundöffnung 1740 gebildet werden. In einigen Beispielen kann die Metallschicht 1744 W, Cu, Co, Ru, Al, Rh, Mo, Ta, Ti oder ein sonstiges leitfähiges Material enthalten. Es ist anzumerken, dass die Metallschicht 1744 innerhalb der Verbundöffnung 1740 gleichermaßen als die Metallschicht 1744 beschrieben werden kann, die innerhalb jeder der Kontaktöffnung 1738, der Gate-Durchkontaktierungsöffnung 1734 und der Kontakt-Durchkontaktierungsöffnung 1736 gebildet wird, wo die Kontaktöffnung 1738 jede der Gate-Durchkontaktierungsöffnung 1734 und der Kontakt-Durchkontaktierungsöffnung 1736 überlappt, wie oben beschrieben. In einigen Ausführungsformen kann die Breite der Metallschicht 1744 über die Länge der Verbundöffnung 1740 etwa 30-60 nm betragen, und die Höhe der Metallschicht 1744 kann etwa 10-30 nm betragen. Nach dem Abscheiden der Metallschicht 1744, und in einer Ausführungsform von Block 1616, kann ein chemisch-mechanischer Planarisierungs (CMP)-Prozess ausgeführt werden, um überschüssiges Material zu entfernen und die Oberseite der Vorrichtung 1700 zu planarisieren. Somit wird nach dem Abscheiden der Metallschicht 1744 ein Kontakt durch eine Metall-Gate-Durchkontaktierung und eine Kontakt-Durchkontaktierung hindurch zwischen einer Metall-Gate-Schicht und einer benachbarten Source-, Drain- und/oder Bodyregion gebildet. Wie oben beschrieben, und aufgrund des verbesserten (d. h. vergrößerten) Prozessfensters, das durch die im vorliegenden Text offenbarten Ausführungsformen bereitgestellt wird, ist die Vorrichtung 1700 zuverlässiger (zum Beispiel im Vergleich zu mindestens einigen derzeitigen Vorrichtungen).
  • In 24 ist ein Layout-Design 1800 veranschaulicht, das praktisch eine schematische Draufsicht der oben besprochenen Vorrichtung 1700 zeigt. In einigen Ausführungsformen sind die Querschnittsansichten der in den 17-23 gezeigten Vorrichtung entlang einer Ebene 1700 angeordnet, die im Wesentlichen parallel zu der in 24 veranschaulichten Linie Y-Y' verläuft. Das Layout-Design 1800 von 24 veranschaulicht des Weiteren Metall-Gate-Schichten 1814, die die oben beschriebenen Metall-Gate-Schichten 1714 sein können; Metallschichten 1828 und 1829, die die oben beschriebenen Metallschichten 1728, 1729 sein können; eine Metallschicht 1844, die die oben beschriebene Metallschicht 1744 sein kann; eine Gate-Durchkontaktierung 1834, die die Gate-Durchkontaktierung sein kann, die in der oben beschriebenen Gate-Durchkontaktierungsöffnung 1734 gebildet wird; und eine Kontakt-Durchkontaktierung 1836, die die Kontakt-Durchkontaktierung sein kann, die in der oben beschriebenen Kontakt-Durchkontaktierungsöffnung 1736 gebildet wird. Zum Beispiel, und in einigen Ausführungsformen, kann die Metallschicht 1844 eine Länge von etwa 30-60 nm entlang einer X-Achse und eine Breite von etwa 10-30 nm entlang einer Y-Achse aufweisen. In einigen Beispielen kann die Gate-Durchkontaktierung 1834 eine Länge von etwa 10-25 nm entlang der X-Achse und eine Breite von etwa 10-25 nm entlang der Y-Achse aufweisen. In einigen Beispielen kann die Kontakt-Durchkontaktierung 1836 eine Länge von etwa 10-25 nm entlang der X-Achse und eine Breite von etwa 10-25 nm entlang der Y-Achse aufweisen. Außerdem kann in einigen Ausführungsformen die Metall-Gate-Schichten 1814 eine Breite von etwa 4-10 nm entlang der X-Achse haben, und die Metallschichten 1828, 1829 können eine Breite von etwa 10-30 nm entlang der X-Achse haben.
  • Die verschiedenen im vorliegenden Text beschriebenen Ausführungsformen bieten eine Reihe von Vorteilen gegenüber dem Stand der Technik. Es versteht sich, dass im vorliegenden Text nicht unbedingt alle Vorteile besprochen wurden, dass kein bestimmter Vorteil für alle Ausführungsformen erforderlich ist, und dass andere Ausführungsformen andere Vorteile bieten können. Als ein Beispiel enthalten die im vorliegenden Text besprochenen Ausführungsformen Verfahren und Strukturen, die einen Via-First-Metall-Gate-Kontakt-Fertigungsprozess betreffen. In mindestens einigen Ausführungsformen wird ein Via-First-Metall-Gate-Kontaktprozess bereitgestellt, in dem, anstatt ein Metall-Gate direkt mit einer Metallkontaktschicht in Kontakt zu bringen, wie in mindestens einigen konventionellen Prozessen, zuerst eine Gate-Durchkontaktierung auf dem Metall-Gate gebildet wird, woraufhin die Metallkontaktschicht auf der Gate-Durchkontaktierung gebildet wird. In verschiedenen Beispielen kann die Metallkontaktschicht des Weiteren mit einer benachbarten Source-, Drain- und/oder Bodyregion verbunden werden. In einigen Ausführungsformen wird die Gate-Durchkontaktierung auf dem Metall-Gate zentriert und kann ein größeres Kontaktflächenfenster für die Metallkontaktschicht (zum Beispiel im Vergleich zum direkten Inkontaktbringen des Metall-Gates mit der Kontaktmetallschicht) erbringen. Im Ergebnis des Hinzufügens der Gate-Durchkontaktierung zwischen dem Metall-Gate und der Metallkontaktschicht wird das Prozessfenster verbessert (zum Beispiel vergrößert). Außerdem führt die Verwendung einer Gate-Durchkontaktierung, wie im vorliegenden Text beschrieben, dazu, dass die Metallkontaktschicht (die zum Beispiel die Gate-Durchkontaktierung berührt) in einer größeren Distanz „Z“ (zum Beispiel im Vergleich zu mindestens einigen konventionellen Prozessen) in einer Richtung normal zu dem Substrat angeordnet wird, wodurch eine bessere Isolation zwischen der Metallkontaktschicht und den benachbarten Metall-Gates, mit denen die Metallkontaktschicht nicht verbunden ist, erreicht wird. Insofern wird ein Kriechstrom zwischen der Metallkontaktschicht und einem oder mehreren benachbarten Metall-Gates, mit denen die Metallkontaktschicht nicht verbunden ist, reduziert. Somit ermöglichen die im vorliegenden Text offenbarten verschiedenen Ausführungsformen eine höhere Qualität und zuverlässigere Gate-Verbindungen, wodurch die Leistung der Vorrichtungen und Schaltkreise weiter verbessert wird.
  • Eine der Ausführungsformen der vorliegenden Offenbarung hat also ein Verfahren für die Herstellung einer Halbleitervorrichtung beschrieben, welches das Abscheiden einer ersten dielektrischen Schicht über einem Substrat enthält. In einigen Ausführungsformen enthält das Substrat eine Gate-Struktur, die eine Metall-Gate-Schicht aufweist. In einigen Beispielen wird eine Öffnung innerhalb der ersten dielektrischen Schicht gebildet, um einen Abschnitt des Substrats neben der Gate-Struktur freizulegen, und eine erste Metallschicht wird innerhalb der Öffnung abgeschieden. In verschiedenen Ausführungsformen wird eine zweite dielektrische Schicht über der ersten dielektrischen Schicht und über der ersten Metallschicht abgeschieden. Danach werden in einigen Ausführungsformen die erste dielektrische Schicht und die zweite dielektrische Schicht geätzt, um eine Gate-Durchkontaktierungsöffnung zu bilden, wobei die Gate-Durchkontaktierungsöffnung die Metall-Gate-Schicht der Gate-Struktur frei legt. In einigen Fällen wird ein Abschnitt der zweiten dielektrischen Schicht entfernt, um eine Kontaktöffnung zu bilden, die die erste Metallschicht frei legt, wobei die Gate-Durchkontaktierungsöffnung und die Kontaktöffnung zu einer Verbundöffnung verschmelzen. In einigen Ausführungsformen wird eine zweite Metallschicht innerhalb der Verbundöffnung abgeschieden, wobei die zweite Metallschicht, durch einen Gate-Durchkontaktierungsabschnitt der zweiten Metallschicht hindurch, die Metall-Gate-Schicht der Gate-Struktur elektrisch mit der ersten Metallschicht verbindet.
  • In einer weiteren der Ausführungsformen wird ein Verfahren besprochen, wobei eine erste Metallschicht, die an eine Seitenwand einer Gate-Struktur grenzt, gebildet wird. In einigen Ausführungsformen berührt die erste Metallschicht eine Region eines Substrats unter der ersten Metallschicht, und die Gate-Struktur enthält ein Metall-Gate. In einigen Beispielen wird eine erste dielektrische Schicht über dem Substrat abgeschieden. In einigen Ausführungsformen, und in einer Region über der Gate-Struktur, wird die erste dielektrische Schicht geätzt, um eine Gate-Durchkontaktierungsöffnung zu bilden, wobei die Gate-Durchkontaktierungsöffhung das Metall-Gate der Gate-Struktur frei legt. In verschiedenen Beispielen, und in einer Region über der ersten Metallschicht, wird die erste dielektrische Schicht geätzt, um eine Kontakt-Durchkontaktierungsöffnung zu bilden, wobei die Kontakt-Durchkontaktierungsöffnung die erste Metallschicht frei legt. In einigen Ausführungsformen, und von einer Region zwischen der Gate-Durchkontaktierungsöffnung und der Kontakt-Durchkontaktierungsöffnung, wird die erste dielektrische Schicht entfernt, um eine Kontaktöffnung zu bilden, wobei die Kontaktöffnung, die Gate-Durchkontaktierungsöffnung und die Kontakt-Durchkontaktierungsöffnung verschmelzen, um eine Verbundöffnung zu bilden. Danach wird in einigen Ausführungsformen eine zweite Metallschicht innerhalb der Verbundöffnung gebildet, um durch einen Gate-Durchkontaktierungsabschnitt und einen Kontakt-Durchkontaktierungsabschnitt der zweiten Metallschicht hindurch das Metall-Gate der Gate-Struktur elektrisch mit der ersten Metallschicht zu verbinden.
  • In einer weiteren der Ausführungsformen wird eine Halbleitervorrichtung besprochen, die ein Substrat enthält, das eine Gate-Struktur aufweist, die ein Metall-Gate enthält. In einigen Beispielen grenzt eine erste Metallschicht an einen Seitenwandabstandshalter, der an einer Seitenwand der Gate-Struktur angeordnet ist, wobei die erste Metallschicht eine Region eines Substrats unter der ersten Metallschicht berührt. In einigen Ausführungsformen wird eine dielektrische Schicht über dem Substrat bereitgestellt, wobei die dielektrische Schicht eine Verbundöffnung enthält, die mit einer zweiten Metallschicht ausgefüllt ist. In verschiedenen Fällen enthält die zweite Metallschicht eine Gate-Durchkontaktierung, die innerhalb eines Gate-Durchkontaktierungsabschnitts der Verbundöffnung definiert ist, wobei die Gate-Durchkontaktierung das Metall-Gate berührt, und wobei die Gate-Durchkontaktierung im Wesentlichen auf das Metall-Gate ausgerichtet ist. In einigen Ausführungsformen berührt die zweite Metallschicht die erste Metallschicht innerhalb eines Kontaktabschnitts der Verbundöffnung.
  • Das oben Dargelegte umreißt Merkmale verschiedener Ausführungsformen, so dass der Fachmann die Aspekte der vorliegenden Offenbarung besser verstehen kann. Dem Fachmann ist klar, dass er die vorliegende Offenbarung ohne Weiteres als Basis für das Entwerfen oder Modifizieren anderer Prozesse und Strukturen verwenden kann, um die gleichen Zwecke und/oder die gleichen Vorteile wie bei den im vorliegenden Text vorgestellten Ausführungsformen zu erreichen. Dem Fachmann sollte auch klar sein, dass solche äquivalenten Bauformen nicht das Wesen und den Schutzumfang der vorliegenden Offenbarung verlassen, und dass er verschiedene Änderungen, Substituierungen und Modifizierungen an der vorliegenden Erfindung vornehmen kann, ohne vom Wesen und Schutzumfang der vorliegenden Offenbarung abzuweichen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62592763 [0001]

Claims (20)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, die Folgendes umfasst: Abscheiden einer ersten dielektrischen Schicht über einem Substrat, wobei das Substrat eine Gate-Struktur enthält, die eine Metall-Gate-Schicht aufweist; Ausbilden einer Öffnung innerhalb der ersten dielektrischen Schicht, um einen Abschnitt des Substrats neben der Gate-Struktur freizulegen, und Abscheiden einer ersten Metallschicht innerhalb der Öffnung; Abscheiden einer zweiten dielektrischen Schicht über der ersten dielektrischen Schicht und über der ersten Metallschicht; Ätzen der ersten dielektrischen Schicht und der zweiten dielektrischen Schicht, um eine Gate-Durchkontaktierungsöffnung zu bilden, wobei die Gate-Durchkontaktierungsöffnung die Metall-Gate-Schicht der Gate-Struktur frei legt; Entfernen eines Abschnitts der zweiten dielektrischen Schicht, um eine Kontaktöffnung zu bilden, welche die erste Metallschicht frei legt, wobei die Gate-Durchkontaktierungsöffnung und die Kontaktöffnung verschmelzen, um eine Verbundöffnung zu bilden; und Abscheiden einer zweiten Metallschicht innerhalb der Verbundöffnung, wobei die zweite Metallschicht durch einen Gate-Durchkontaktierungsabschnitt der zweiten Metallschicht hindurch die Metall-Gate-Schicht der Gate-Struktur elektrisch mit der ersten Metallschicht verbindet.
  2. Verfahren nach Anspruch 1, das des Weiteren Folgendes umfasst: nach dem Abscheiden der ersten Metallschicht und vor dem Abscheiden der zweiten dielektrischen Schicht, Abscheiden einer Kontakt-Ätzstoppschicht über dem Substrat und Abscheiden der zweiten dielektrischen Schicht über der Kontakt-Ätzstoppschicht.
  3. Verfahren nach Anspruch 2, das des Weiteren Folgendes umfasst: Ätzen der ersten dielektrischen Schicht, der Kontakt-Ätzstoppschicht und der zweiten dielektrischen Schicht, um die Gate-Durchkontaktierungsöffnung zu bilden.
  4. Verfahren nach Anspruch 2 oder 3, das des Weiteren Folgendes umfasst: Entfernen des Abschnitts der zweiten dielektrischen Schicht und eines Abschnitts der Kontakt-Ätzstoppschicht, um die Kontaktöffnung zu bilden, welche die erste Metallschicht frei legt.
  5. Verfahren nach einem der vorangehenden Ansprüche, das des Weiteren Folgendes umfasst: nach dem Bilden der Öffnung innerhalb der ersten dielektrischen Schicht und vor dem Abscheiden der ersten Metallschicht, Ausbilden einer Silicidschicht auf dem freigelegten Abschnitt des Substrats neben der Gate-Struktur; und Abscheiden der ersten Metallschicht über der Silicidschicht.
  6. Verfahren nach einem der vorangehenden Ansprüche, das des Weiteren Folgendes umfasst: nach dem Abscheiden der ersten Metallschicht, Ausführen eines chemisch-mechanischen Polierprozesses, wobei der chemisch-mechanische Polierprozess eine Oberseite der Halbleitervorrichtung planarisiert und wobei ein Abschnitt der ersten dielektrischen Schicht nach dem Ausführen des chemisch-mechanischen Polierprozesses zurückbleibt.
  7. Verfahren nach einem der vorangehenden Ansprüche, wobei die erste dielektrische Schicht und die zweite dielektrische Schicht eine Zwischenschichtdielektrikumschicht enthalten.
  8. Verfahren nach einem der vorangehenden Ansprüche, wobei der freigelegte Abschnitt des Substrats neben der Gate-Struktur eine Source-Region, eine Drain-Region oder eine Bodykontaktregion umfasst.
  9. Verfahren nach einem der vorangehenden Ansprüche, wobei die Gate-Durchkontaktierungsöffnung im Wesentlichen auf die Metall-Gate-Schicht der Gate-Struktur ausgerichtet ist.
  10. Verfahren nach einem der vorangehenden Ansprüche, wobei die zweite Metallschicht die Metall-Gate-Schicht der Gate-Struktur elektrisch mit der ersten Metallschicht verbindet und wobei die erste Metallschicht elektrisch mit der Source-Region, der Drain-Region oder der Bodykontaktregion verbunden ist.
  11. Verfahren zum Herstellen einer Halbleitervorrichtung, die Folgendes umfasst: Bilden einer ersten Metallschicht, die an eine Seitenwand einer Gate-Struktur grenzt, wobei die erste Metallschicht eine Region eines Substrats unter der ersten Metallschicht berührt und wobei die Gate-Struktur ein Metall-Gate enthält; Abscheiden einer ersten dielektrischen Schicht über dem Substrat; Ätzen, in einer Region über der Gate-Struktur, der ersten dielektrischen Schicht, um eine Gate-Durchkontaktierungsöffnung zu bilden, wobei die Gate-Durchkontaktierungsöffnung das Metall-Gate der Gate-Struktur frei legt; Ätzen, in einer Region über der ersten Metallschicht, die erste dielektrische Schicht, um eine Kontakt-Durchkontaktierungsöffnung zu bilden, wobei die Kontakt-Durchkontaktierungsöffnung die erste Metallschicht frei legt; Entfernen, von einer Region zwischen der Gate-Durchkontaktierungsöffnung und der Kontakt-Durchkontaktierungsöffhung, der ersten dielektrischen Schicht, um eine Kontaktöffnung zu bilden, wobei die Kontaktöffnung, die Gate-Durchkontaktierungsöffnung und die Kontakt-Durchkontaktierungsöffnung verschmelzen, um eine Verbundöffnung zu bilden; und Ausbilden einer zweiten Metallschicht innerhalb der Verbundöffnung, um das Metall-Gate der Gate-Struktur durch einen Gate-Durchkontaktierungsabschnitt und einen Kontakt-Durchkontaktierungsabschnitt der zweiten Metallschicht hindurch elektrisch mit der ersten Metallschicht zu verbinden.
  12. Verfahren nach Anspruch 11, das des Weiteren Folgendes umfasst: vor dem Abscheiden der ersten dielektrischen Schicht, Abscheiden einer Kontakt-Ätzstoppschicht über dem Substrat und Abscheiden der ersten dielektrischen Schicht über der Kontakt-Ätzstoppschicht.
  13. Verfahren nach Anspruch 12, das des Weiteren Folgendes umfasst: Ätzen, in der Region über der Gate-Struktur, der Kontakt-Ätzstoppschicht und der ersten dielektrischen Schicht, um die Gate-Durchkontaktierungsöffnung zu bilden.
  14. Verfahren nach Anspruch 12 oder 13, das des Weiteren Folgendes umfasst: Ätzen, in der Region über der ersten Metallschicht, der Kontakt-Ätzstoppschicht und der ersten dielektrischen Schicht, um die Kontakt-Durchkontaktierungsöffnung zu bilden.
  15. Verfahren nach einem der Ansprüche 11 bis 14, das des Weiteren Folgendes umfasst: vor dem Bilden der ersten Metallschicht, Abscheiden einer zweiten dielektrischen Schicht über dem Substrat; Ausbilden einer Öffnung innerhalb der zweiten dielektrischen Schicht, um die Region des Substrats unter der ersten Metallschicht freizulegen; und Bilden der ersten Metallschicht innerhalb der Öffnung.
  16. Verfahren nach Anspruch 15, das des Weiteren Folgendes umfasst: nach dem Bilden der ersten Metallschicht innerhalb der Öffnung und vor dem Abscheiden der ersten dielektrischen Schicht, Ausführen eines chemisch-mechanischen Polierprozesses, um eine Oberseite der Halbleitervorrichtung zu planarisieren, wobei der chemisch-mechanische Polierprozess die zweite dielektrische Schicht entfernt und auf einer Oberseite des Metall-Gates stoppt.
  17. Verfahren nach einem der Ansprüche 11 bis 16, wobei die Region des Substrats unter der ersten Metallschicht eine Source-Region, eine Drain-Region oder eine Bodykontaktregion umfasst.
  18. Verfahren nach einem der Ansprüche 11 bis 17, wobei die Gate-Durchkontaktierungsöffnung im Wesentlichen auf das Metall-Gate der Gate-Struktur ausgerichtet ist und wobei die Kontakt-Durchkontaktierungsöffnung im Wesentlichen auf die erste Metallschicht ausgerichtet ist.
  19. Halbleitervorrichtung, die Folgendes umfasst: ein Substrat, das eine Gate-Struktur enthält, die ein Metall-Gate aufweist; eine erste Metallschicht, die an einen Seitenwandabstandshalter angrenzt, der auf einer Seitenwand der Gate-Struktur angeordnet ist, wobei die erste Metallschicht eine Region eines Substrats unter der ersten Metallschicht berührt; und eine dielektrische Schicht über dem Substrat, wobei die dielektrische Schicht eine Verbundöffnung enthält, die mit einer zweiten Metallschicht ausgefüllt ist; wobei die zweite Metallschicht eine Gate-Durchkontaktierung enthält, die innerhalb eines Gate-Durchkontaktierungsabschnitts der Verbundöffnung definiert ist, wobei die Gate-Durchkontaktierung das Metall-Gate berührt und wobei die Gate-Durchkontaktierung im Wesentlichen auf das Metall-Gate ausgerichtet ist; und wobei die zweite Metallschicht die erste Metallschicht innerhalb eines Kontaktabschnitts der Verbundöffnung berührt.
  20. Halbleitervorrichtung nach Anspruch 19, wobei die Region des Substrats unter der ersten Metallschicht eine Source-Region, eine Drain-Region oder eine Bodykontaktregion umfasst.
DE102018102685.4A 2017-11-30 2018-02-07 Kontaktbildungsverfahren und zugehörige Struktur Pending DE102018102685A1 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762592763P 2017-11-30 2017-11-30
US62/592,763 2017-11-30
US15/884,012 US10636697B2 (en) 2017-11-30 2018-01-30 Contact formation method and related structure
US15/884,012 2018-01-30

Publications (1)

Publication Number Publication Date
DE102018102685A1 true DE102018102685A1 (de) 2019-06-06

Family

ID=66548300

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018102685.4A Pending DE102018102685A1 (de) 2017-11-30 2018-02-07 Kontaktbildungsverfahren und zugehörige Struktur

Country Status (3)

Country Link
US (3) US11322394B2 (de)
CN (1) CN109860293B (de)
DE (1) DE102018102685A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
US11189727B2 (en) * 2019-08-23 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET contacts and method forming same
US11127684B2 (en) * 2019-10-18 2021-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Low-resistance interconnect structures
US11189525B2 (en) * 2020-02-21 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Via-first process for connecting a contact and a gate electrode
US11973120B2 (en) 2020-06-24 2024-04-30 Etron Technology, Inc. Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
US11972983B2 (en) 2020-06-24 2024-04-30 Etron Technology, Inc. Miniaturized transistor structure with controlled dimensions of source/drain and contact-opening and related manufacture method
US11855218B2 (en) * 2020-09-09 2023-12-26 Etron Technology, Inc. Transistor structure with metal interconnection directly connecting gate and drain/source regions
US12002867B2 (en) * 2021-08-27 2024-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Contact structure for semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090014796A1 (en) * 2007-07-09 2009-01-15 Jhon-Jhy Liaw Semiconductor Device with Improved Contact Structure and Method of Forming Same
US20150270176A1 (en) * 2014-03-19 2015-09-24 Globalfoundries Inc. Methods of forming reduced resistance local interconnect structures and the resulting devices
US9379119B1 (en) * 2015-06-09 2016-06-28 United Microelectronics Corp. Static random access memory

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326251B1 (en) * 1999-01-12 2001-12-04 Advanced Micro Devices Method of making salicidation of source and drain regions with metal gate MOSFET
US6413822B2 (en) * 1999-04-22 2002-07-02 Advanced Analogic Technologies, Inc. Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer
US6339029B1 (en) 2000-01-19 2002-01-15 Taiwan Semiconductor Manufacturing Company Method to form copper interconnects
JP4096507B2 (ja) * 2000-09-29 2008-06-04 富士通株式会社 半導体装置の製造方法
US6440847B1 (en) 2001-04-30 2002-08-27 Taiwan Semiconductor Manufacturing Company Method for forming a via and interconnect in dual damascene
JP2003158195A (ja) * 2001-11-20 2003-05-30 Hitachi Ltd 半導体集積回路装置の製造方法
US6940108B2 (en) 2002-12-05 2005-09-06 Taiwan Semiconductor Manufacturing Co., Ltd. Slot design for metal interconnects
GB0419558D0 (en) * 2004-09-03 2004-10-06 Koninkl Philips Electronics Nv Vertical semiconductor devices and methods of manufacturing such devices
US20070048991A1 (en) * 2005-08-23 2007-03-01 Taiwan Semiconductor Manufacturing Co., Ltd. Copper interconnect structures and fabrication method thereof
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US20070210339A1 (en) * 2006-03-09 2007-09-13 Geethakrishnan Narasimhan Shared contact structures for integrated circuits
US20100025852A1 (en) * 2006-12-22 2010-02-04 Makoto Ueki Semiconductor device and method for manufacturing the same
JP4834568B2 (ja) * 2007-02-22 2011-12-14 株式会社東芝 半導体装置及びその製造方法
US8446012B2 (en) 2007-05-11 2013-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structures
US8039381B2 (en) * 2008-09-12 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Photoresist etch back method for gate last process
JP2010171291A (ja) * 2009-01-26 2010-08-05 Renesas Electronics Corp 半導体装置および半導体装置の製造方法
US20100308380A1 (en) 2009-06-05 2010-12-09 International Business Machines Corporation Dual damascene processing for gate conductor and active area to first metal level interconnect structures
US8426310B2 (en) * 2010-05-25 2013-04-23 Freescale Semiconductor, Inc. Method of forming a shared contact in a semiconductor device
CN102487048B (zh) * 2010-12-03 2013-10-09 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
TWI421923B (zh) * 2011-06-20 2014-01-01 Great Power Semiconductor Corp 具有源極溝槽之溝槽式功率半導體元件的製造方法
CN103839808B (zh) * 2012-11-21 2017-11-21 中国科学院微电子研究所 半导体器件制造方法
CN104183639B (zh) * 2013-05-22 2017-06-06 上海华虹宏力半导体制造有限公司 半导体器件及其制造工艺方法
US9640625B2 (en) * 2014-04-25 2017-05-02 Globalfoundries Inc. Self-aligned gate contact formation
US9431297B2 (en) 2014-10-01 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure for a semiconductor device
US9455254B2 (en) * 2014-11-07 2016-09-27 Globalfoundries Inc. Methods of forming a combined gate and source/drain contact structure and the resulting device
US9685340B2 (en) * 2015-06-29 2017-06-20 International Business Machines Corporation Stable contact on one-sided gate tie-down structure
US10427179B2 (en) 2015-09-17 2019-10-01 Cnh Industrial America Llc Low flow metering system
US11088030B2 (en) 2015-12-30 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
DE102016118207B4 (de) * 2015-12-30 2024-08-01 Taiwan Semiconductor Manufacturing Co. Ltd. Halbleitervorrichtung und verfahren zu ihrer herstellung
US9947657B2 (en) 2016-01-29 2018-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and a method for fabricating the same
US9779984B1 (en) * 2016-03-25 2017-10-03 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming trenches with different depths
US9548366B1 (en) * 2016-04-04 2017-01-17 Taiwan Semiconductor Manufacturing Company, Ltd. Self aligned contact scheme
US20180116052A1 (en) 2016-10-20 2018-04-26 Northrop Grumman Systems Corporation Electronic tile packaging

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090014796A1 (en) * 2007-07-09 2009-01-15 Jhon-Jhy Liaw Semiconductor Device with Improved Contact Structure and Method of Forming Same
US20150270176A1 (en) * 2014-03-19 2015-09-24 Globalfoundries Inc. Methods of forming reduced resistance local interconnect structures and the resulting devices
US9379119B1 (en) * 2015-06-09 2016-06-28 United Microelectronics Corp. Static random access memory

Also Published As

Publication number Publication date
US20240194520A1 (en) 2024-06-13
CN109860293B (zh) 2022-01-28
US20220336268A1 (en) 2022-10-20
US11322394B2 (en) 2022-05-03
US11915971B2 (en) 2024-02-27
US20200161173A1 (en) 2020-05-21
CN109860293A (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
DE102018115909B4 (de) Struktur und Verfahren für Finfet-Vorrichtung mit Kontakt über dielektrischem Gate
DE102017117942B4 (de) Herstellungsverfahren für eine Multi-Gate-Vorrichtung
DE102019116606B4 (de) Multi-gate-vorrichtung und zugehörige verfahren
DE102019126565B4 (de) Mehrfachgatevorrichtung und zugehörige verfahren
DE102015113081B4 (de) Feldeffekttransistorstruktur mit mehreren Schwellenspannungen und Herstellungsverfahren dafür
DE102018102685A1 (de) Kontaktbildungsverfahren und zugehörige Struktur
DE102017120846B4 (de) Interconnect-Struktur für Rippen-Feldeffekttransistor und Verfahren zur Herstellung
DE102020111602B4 (de) Mehr-gate-vorrichtungen und gate-strukturierungsprozess dafür
DE102015106608A1 (de) FinFET-Wärmeschutzverfahren und verwandte Strukturen
DE102016100049A1 (de) Verfahren und Struktur für Halbleitermid-End-Of-Line- (MEOL) -Prozess
DE102017123047B4 (de) Herstellungsverfahren für FINFETs mit unterschiedlichen Finnenkanalhöhen
DE102017100394A1 (de) FinFET-Struktur und entsprechende Verfahren
DE102014019360A1 (de) Halbleiterstruktur und ihr herstellungsverfahren
DE102020130964A1 (de) Vertikal ausgerichteter komplementärer transistor
DE102021108885A1 (de) Bilden von esd-bauelementen unter verwendung von multigatekompatiblen prozessen
DE102021102419A1 (de) Verfahren zur herstellung von halbleitervorrichtungen und deren strukturen
DE102017124081A1 (de) Leckstromreduzierungsverfahren und damit verbundene Strukturen
DE102018106266B4 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE102018103075B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und eine Halbleitervorrichtung
DE102017117865A1 (de) Verbindungsstruktur und zugehörige Verfahren
DE102018103989B4 (de) Finnendiodenstruktur und deren Verfahren
DE102021109932B4 (de) Halbleiterstrukturen und verfahren dafür
DE102020105936B4 (de) Halbleitervorrichtung
DE102021116974A1 (de) Multi-gate-vorrichtungen mit variierenden kanalschichten
DE102016116310A1 (de) Atomlagenabscheidungsverfahren und strukturen davon

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication