CN85109426A - 分取滤波器 - Google Patents

Abstract

一分取滤波器利用两个可转换的输入电容器以与第一个取样时钟信号相反的相位对输入信号取样。可转换的输入电容器接到一个对取样信号滤波的集成电路上，该电路的输出又按频率等于第一个取样时钟信号分谐波的第二个取样时钟信号进行取样。通过对相反相位输入信号进行采样，输入信号在第一个取样时钟信号频率的两倍上被取样。故当涉及象数字信号传输这样的高取样频率的应用时，可对输入信号在足够高的频率上取样而无需抑制高输入取样时钟信号频率。

Description

总的来说，本发明是关于一种滤波器;特别是指一种转换电容分取（decimating）滤波器

众所周知，对于象转换电容滤波器这样的取样数据系统所加的输入信号，为防止混淆起见，要求有频带的限制。一般情况下，要将防混（anti-aliasing）前置滤波器接到转换电容滤波器的输入级。对于一个工作在预定取样频率、且具有预定截止频率的低通转换电容滤波器而言，要求防混滤波器对输入信号的频带限制应不大于预定取样频率减去预定截止频率的频率值。

模似防混滤波器先有技术一般采取有源阻容滤波器的形式，并将其和转换电容滤波器一道制造在一个集成电路芯片上。通常，阻容滤波器是在多晶硅或芯片的扩散层实现的，因而制造过程中的不精确性往往导致大的容差，致使滤波器的性能下降。

防混滤波器另一种先有技术采用外部的即杆式调谐阻容滤波器。但这种作法有缺点，即外部阻容滤波器的成本可能要超过转换电容滤波器。而且，由于工艺上的限制给电容器和电阻器的数值造成容差，使单块有源阻容滤波器大都具有相当高的极点频率。

第二种有关昂贵的防混滤波器的先有技术是增加转换电容滤波器的取样频率。于是，防混滤波器的通带显著增大。这样对模似滤波器的要求可以不太严格，从而可采用成本低且易于制造的阻容防混滤波器。但是，增加转换电容滤波器的取样频率通常会加大各种电容器电容值的离散，还会增加滤波器响应对寄生电容与设计容差的敏感性，因而会导致滤波器的灵敏度变坏。

更进一步的方案是增加转换电容滤波器输入级的取样频率，接着再用一个低成本的模似防混滤波器滤波。这一方案在分取技术中已为人知。

通过对一有限频带的输入信号在等于转换电容滤波器取样频率整数倍的第一个频率上进行取样，转换电容滤波器幅度响应的传递函数在第一个频率的分谐波上出现零点。因此，前述模似防混滤波器仅当有限频带输入信号的频率小于第一个频率减去转换电容滤波器的截止频率时才有需要。

一篇题为“转换电容分取与内插电路”的文章曾介绍了这种分取技术。该文作者是罗比克·格里高瑞安（Roubik    Gregorian）和威廉·E·尼科尔松（William·E·Nicholson），发表在“IEEE    Transactions    on    Circuits    and    systems”，vol.CAS-27，No.6，June1980，Pages    509-154。根据格里高瑞安的技术，以转换电容取样频率的两倍对输入信号取样，完成分取。因此，仅当有限频带输入信号的频率等于取样频率减去转换电容截止频率的两倍时，才需要输入模似防混滤波器。

但是，格里高瑞安的电路会因为在集成电路上的互连而产生许多杂散电容。这些杂散电容使得输入信号当频率等于取样频率时，具有有限的衰减。如前所述，要求滤波器的传递函数在取样频率上为零（亦即为无限的衰减），否则一般情况下将发生混淆的现象。

另一种分取技术披露在题为“与防混分取滤波器相结合的低频集成转换电容低通滤波器”的文章中，该文作者是丹尼尔·C·冯格鲁尼金（Daniel    C.Von    Grunigen）等人，发表在“IEEE    Journal    of    Solid-State    Circuits”，vol·SC-17，No.6，December    1982，page    1024。

冯格鲁尼金等人的电路克服了格里高瑞安电路中有杂散电容的缺点，但需要复杂的定时形成电路，以便以几倍于滤波器取样速率的速率对输入信号取样。

再者，还发现冯格鲁尼金等人的电路虽适用于低输入信号频率的系统（例如生物电子学系统），但不适于象数字信号传输系统这样的高输入信号频率的系统。例如，在传输速率为2.56兆赫的典型的数字信号传输系统中，每次取样转接电容器的过程约需200毫微秒以便使电容器充电并使内部运算放大器稳定到最终输出电平。一般来说，内部电容器和运算放大器设计上的限制将禁止对频率高于2.56兆赫的输入信号取样。

按照本发明，加到取样数据系统（例如一个转换电容滤波器）的输入信号先由一个简单的阻容模似防混低通滤波器以众所周知的方法滤波，然后在取样时钟信号的两个相位上被取样。由于输入信号是在取样时钟信号的两个相位上被取样的，故该信号被有效地取样发生在取样时钟信号频率的二倍的频率上，造成分取。输入信号的被取样信号经过积分、滤波，并再次在取样数据系统的频率上被取样。这时，它通常约等于取样时钟信号频率的一半。

因此，根据本发明，提出了一种分取滤波器，它克服了先有防混技术要求高取样频率或高成本模似防混滤波器的缺点，并适用于象数字信号传输系统这样的要求高取样频率的系统。此外，本发明还具有消除杂散电容的设计特点，且不需要如同冯格鲁尼金等人电路中那样的复杂的定时电路。

总的来说，本发明是一个由输入级和一个电路组成的分取滤波器。该输入级用来接受第一个输入信号;而该电路用来产生第一个和第二个时钟信号。这两个时钟信号的频率分别等于第一个和第二个取样频率，且第一个频率为第二个频率的倍数。进一步说，本发明由两个转换电容器电路组成。第一个电路用来接收第一个时钟信号，对收到的输入信号在第一个时钟信号的初相位上取样，并在该响应中产生第一个取样信号;第二个电路用来接收第一个时钟信号，对收到的输入信号在第一个时钟信号的相反相位上取样，并在该响应中产生第二个取样信号。因此，由于输入信号在第一时钟信号相反的相位上被取样的结果，使得该信号在两倍于第一个取样信号的频率上被有效地取样。此外，本发明还包括一个集成电路，它用来接收第二个时钟信号及对第一个和第二个取样信号积分，还对被积分的信号在第二个取样频率上取样，并在该处响应产生一个已滤波的输出信号。

本发明还是一个由两个输入电路和一个电路组成的分取滤波器。第一个输入电路用来接受第一个输入信号;第二个输入电路用来接受第二个输入信号，该信号包含着第一个输入信号的对比型（reduced    version）;而电路则用来产生第一个和第二个时钟信号，这两个信号分别具有第一个和第二个取样频率、且第一个频率是第二个频率的倍数。进一步说，本发明由四个转换电容器组成。第一个转换电容器用来接收第一个时钟信号，对第一个输入信号以第一个时钟信号的初相位取样，并在该处响应产生第一个取样信号;第二个转换电容器用来接收第一个时钟信号，对第一个输入信号以第一个时钟信号相反的相位取样。并在该处响应产生第二个取样信号;第三个转换电容器用来接收第一个时钟信号，对第二个输入信号以第一个时钟信号的初相位取样，并在该处响应产生第三个取样信号;第四个转换电容器用来接收第一个时钟信号，对第二个输入信号以第一个时钟信号相反的相位取样，并在该处响应产生第四个取样信号。此外，本发明还包括一个电路和一个积分器。该电路从第一个和第二个取样信号中减去第三个和第四个取样信号，因而使第一个输入信号的对比型基本上被第二个输入信号所抵消;该积分器则用来接收第二个时钟信号，对相减信号积分，以第二个取样频率对被积分的信号取样，并在该处响应产生一个已分取滤波了的输出信号。

参照下面的详细描述，并结合以下给出的图，可对本发明有一更好的理解。

图1是按本发明的最佳实施例画出的分取滤波器的电路图。

图2是该最佳实施例的取样时钟信号的定时图。

参见图1，所示之转换电容分取滤波器通过线路输入与输出端LlN和LoUT接到变压器T1上，而T1又与均衡线路，例如接点即回路引线对T和R相连。

由虚线1-1所标出的那部分电路图不构成本发明的一部分，而是本发明通常所处的工作环境。发送端Tx与LoUT端相接，并经输出电阻ROUT到变压器T1和L1N端。

如下面更为详细的讨论指出的那样，出现在L1N端的信号主要由远处信号源（即用户装置）所产生的信号及接点与回路引线对T和R所载之信号组成，还可能有一部分来源于Tx端上近端信号的对比型以及通过输出电阻Rout所传送的信号。

在LiN端所接收的输入信号由一个简单的阻容防混滤波器1以众所周知的方法滤波，然后通过晶体管开关2和3分别加到电容器5和7的第一端。与此类似，在Lout端所收到的信号由另一个简单的阻容防混滤波器8滤波，然后经晶体管开关9和11分别加到电容器13和15的第一端。电容器5、13、15和17的第一端又分别通过晶体管开关17、19、21和23接地。

在本发明的成功的样机中，电容器5和7的电容量是电容器13和15的两倍，以便使来自Tx端而出现在L1N端的输出信号的回波信号初步抵消，更详细的情况如下所述。

电容器5和13的第二端接在一起，并通过晶体管开关25到运算放大器27的倒相输入端，还通过晶体管开关29接地。与此类似电容器7和15的第二端也接在一起，并通过晶体管开关31接到运算放大器27的倒相输入端，亦还通过晶体管开关33接地。

积分电容器35接到运算放大器27的输出端及该放大器的相输入端，而运算放大器的正相输入端则接地。反馈电容器37与积分电容器35并联，并通过晶体管开关39和41分别接到运算放大器27的倒相输入端和输出端，还通过晶体管开关43和45接地。

运算放大器27的输出端经晶体管开关47接到转换电容滤波器49上。这个滤波器的设计是众所周知的，它有一个信号输出端Rx和一个用来接收时钟信号φ3的时钟信号输入端。转换电容滤波器49可以用任何一种要求有防混前置滤波器的取样数据系统代替。

前述之每个晶体管开关都有一个控制输入端，以便接受所示之时钟信号φ1、φ2或φ3之一。这些晶体管开关通常采用互补金属氧化物半导体电路（CMOS）传输门电路的形式，由处于时钟信号φ1、φ2或φ3控制之下的n沟道金属氧化物半导体器件（NMOS）和p沟道金属氧化物半导体器件（PMOS）晶体管对所组成。φ1、φ2或φ3信号的逻辑互补即倒相型也被加到与上述传输门对应的控制输入端，但为便于描述起见没有画出来。

现在来考虑一下电路对Lin端上，随后被滤波器1滤波的信号的作用（暂时忽略Lout端的信号）。电容器5将充电到这样一个信号的瞬时电压电平，该信号在Lin端被滤波器1滤波，经过时钟信号φ1的正半周作出响应的晶体管开关2和29而得来，如图2所示。

与此同时，电容器7经开关23对地放电，而一个类似这个放电但极性相反的充电过程经晶体管开关31加到积分电容器35上。

在对φ2时钟信号随后的正半周响应中，电容器7将充电到这样一个信号的电压电平，该信号出现在Lin端上，被滤波器1所滤波再经开关3和33得来。与此同时，电容器5经开关17放电，因而导致一个类似的、但极性相反的充电过程经开关25、39和41，在与反馈电容37并联的积分电容器35上产生。

跨在积分电容器35的两端，因而也在集成电路50的输出端的电压标为“Vout，n”，并可由下列关系式表示：

Vout，n＝〔Vout，n-1/2〕-〔AVout，n〕-〔BVin，n〕

式中“Vout，n-1/2”表示在积分电容器35上时间为“n-1/2”时的电压（如图2所示）;“A”为反馈电容器37与积分电容器35的电容量之比;“B”为电容器5（或7）与积分电容器35的电容量之比;而“Vin，n”项则表示Lin端在“n”时刻的瞬时电压。

在被取样的频域，上述关系可表示如下：

Vout＝VoutZ^-1/2-AVout-BVin

式中“Z-1/2”表示φ1（或φ2）时钟信号的1/2取样时延。

在φ1时钟信号的下一个正半周（亦即图2中的“n+1/2”），电容器5再次充电到在Lin端被滤波器1滤波后的信号的瞬时电压而电容器7则放电，使得在电容器35上产生一类似的、但极性相反的充电过程。电容器37同时由开关39和41在那里断开，并经电容器43和45放电。

跨在积分电容器35两端、因而也在集成电路50的输出端上的电压，在“n+1/2”时刻可表示如下：

Vout，n+1/2＝〔Vout，n〕-〔BVin，n+1/2〕

上式变换到被取样的频域，其关系如下：

VoutZ^-1/2＝VoutZ^-1-BVinZ^-1/2

注意到在和先前的时刻“n”取样的频域关系式相比较后，反馈项“AVout”已被消除。这是因为电容器37正在放电状态、因而从电路中断开的原故。因此可以看出，在时钟信号φ1的正半周没有滤波作用。

对第一个频率关系式作代数变换，可得出传递函数如下：

H（Z）＝ (BZ+BZ1/2)/(（1+A）Z-1) ＝ (（1+Z-1/2）BZ)/(（1+A）Z-1)

式中“1+Z^-1/2”项表示分取传递函数，而 (“BZ+BZ^1/2”)/(（1＋A)Z-1) 项是众所周知的低通滤波器的传递函数。

在φ3时钟信号的正半周，集成电路50的输出经开关47被取样（如图2所示），以便与转换电容滤波器49及可能接到Rx端的附加电路（例如数/模变换器、随机存储器等等）的φ3时钟信号取样频率保持一致。

运算放大器27连同电容器35和37呈现一预定的建立时间，因此当φ3时钟信号处于正半周时，集成电路50的输出在φ2信号正半周的一个预定的瞬时稳定到某一静态电平。当达到这一静态电平时，集成电路50的输出经开关47被有效地取样。

由于按本电路实现了分取和滤波两方面，因而对Lin端上的输入信号在φ1（或φ2）时钟信号的每一半周内，进行了两次有效的取样（即图2中的时刻n-1/2和n），分取数为2。而且，只需要φ1和φ2时钟信号，而不必象先有技术冯格鲁尼金等人的装置那样，要求附加的较高频率的时钟信号。仅当输入信号频率小于φ1（或φ2）时钟信号频率减去转换电容滤波器49的截止频率的数值时，才需要滤波器1和8来限制其带宽。因此，滤波器1和8可采用简单的、低成本的阻容防混滤波器。

考虑一下电容器13和15的工作原理。电容器13经开关19和29放电，而电容器15则充电到这样一个信号的瞬时电压电平，该信号在Lout端被滤波器8所滤波，又在时钟信号φ1正半周期间经晶体管开关11得来。一个类似的同极性充电过程在积分电容器35上经开关31完成。

在对φ2时钟信号的正半周响应中，电容器13充电到这样一个信号的电压电平，该信号先在Lout端被滤波器8所滤波，再经开关9得来。在电容器15经开关21和33放电的同时，电容器35经开关25有一类似的充电过程。

由于各开关晶体管和φ1与φ2时钟信号的相位关系，可以看出在Lin端信号的被取样信号就保存在电容器5和7中，且传送到集成电路50的电荷是负的;而在Lout端信号的被取样信号就保存在电容器13和15中，且送给集成电路50的电荷是正的。因此，电容器5和7有效地起着负电阻的作用，而电容器13和15的作用如同一个正电阻。

在信号沿均衡线路（例如接点和回路引线对T与R）传输时，一个众所周知的问题是混杂传输损耗现象。

这时，在Tx端发送的输出信号的对比型出现在Lin端。特别应当指出，由于在输出电阻Rout上的电压降，出现在Lin端信号的幅度近似等于Tx端原输出信号幅度的一半。

正如以上所讨论的，电容器5和7的容量最好取为电容器13和15的两倍。因此，电容器5和7起着负阻的作用，其有效阻值约等于电容器13和15（它们起着正阻的作用）的有效阻值的一半。这样，在Lin端所出现的输出信号之近端回波或传输混杂损耗将在运算放大器27的倒相输入端被有效地抵消，其作用如同一个合成的结点。

因此，由于显著消除了近端信号，实现了初步的回波抵消，使在接点和回路引线T与R所载信号及在Lin端接收的信号的动态范围有所改善（图1）。

现在，从技术上理解了本发明的技术人员可以利用这里所介绍的原理设想出其它的实施例或变型了。

例如，开关25和39、29和45基本上起着同样的作用，因此开关39与45可略去，而将电容器37的第一端接到连接电容器5和13的第二端的结点上。

再者，本发明已阐述了关于具有不同输入（Lin和Lout）实现回波基本抵消的分取滤波器，它也适用于其它应用。例如，具有单输入端（如Lin）的简单的分取滤波器。该滤波器可由两个电容器及有关的开关组成（例如电容5和13，开关1、9、17、19、25和29）。

根据这里所附的权利要求的规定，本文所讨论的全部内容及其它变型皆在本发明的范围也内。

Claims (15)

1、分取滤波器的组成是：

(a)输入装置LN，用于接受输入信号；

(b)转换电容电路，用于在第一个取样频率上对上述被接收的输入信号取样，并在该响应中产生被取样的信号；

(c)集成电路50，用于对上述被取样的信号积分，在第二个取样频率上对上述积分了的信号取样，并在该响应中产生一个经分取滤波的输出信号，上述第一个频率是第二个频率的倍数。

本发明的特征在于：

转换电容电路由第一个和第二个转换电容电路2、5、17、25、29和3、7、23、31、33组成，它们用于根据上述φ1与φ2时钟信号的相反相位对所接收的信号实行取样，从而产生第一个和第二个取样信号。因此，由于在上述第一个时钟信号的相反相位被取样，上述输入信号在该第一个取样频率两倍的频率上被有效地取样。

2、根据权利要求1所限定的分取滤波器，其特征在于该第一个时钟信号相反相位的φ1和φ2由第一个和第二个不重叠的矩形信号构成。

3、根据权利要求2所限定的分取滤波器，其特征在于该第一个转换电容电路的组成是：

（a）具有第一端和第二端的第一个电容器5;

（b）第一晶体管开关对2与17，用于接收上述不重叠信号φ1和φ2，交替接通电容器5的上述的第一端;并在上述输入装置Lin和地之间分别响应该第一个和第二个不重叠信号φ1和φ2的正半周。

（c）第二晶体管开关对29与25，用于接收上述不重叠信号φ1和φ2，交替接通电容器5的上述的第二端，并在地和上述集成电路50的输入端之间分别响应该第一个和第二个不重叠信号φ1和φ2的正半周。

4、根据权利要求3所限定的分取滤波器，其特征在于该第二个转换电容电路的组成是：

（a）具有第一端和第二端的第二个电容器7;

（b）第三晶体管开关对23与3，用于接收上述不重叠信号φ1和φ2，交替接通第二个电容器7的上述第一端。并在地和上述输入装置Lin之间分别响应该第一个和第二个不重叠信号φ1和φ2的正半周。

（c）第四晶体管开关对31与33，用于接收上述不重叠信号φ1和φ2，交替接通第二个电容器7的上述第二端，并在集成电路50的该输入端和地之间分别响应该第一个和第二个不重叠信号φ1和φ2的正半周。

5、根据权利要求2、3或4，分取滤波器的特征是上述集成电路50由以下部分组成：

（a）运算放大器27，具有一个与上述第一个和第二个转换电容电路相接的输入端，用于接收上述第一个和第二个取样信号;

（b）积分电容器35，它接到运算放大器的输出端和上述的输入端;

（c）转换反馈电容器37，它通过晶体管开关39、41、43、45跨接到上述的积分电容器35上，用于接收上述的不重叠信号，交替地放电和储存上述所接收到的被取样信号;并分别响应上述第一个和第二个不重叠的信号φ1和φ2的正半周。

因而，上述运算放大器产生了一个滤波信号;

（d）输出晶体管开关47，用于接收上述第二个时钟信号φ3，并以第二个取样频率对上述滤波信号取样，在该响应中产生上述的分取滤波输出信号。

6、根据权利要求2、3或4，分取滤波器的特征在于，上述输入信号是具有预定波特率的数字信号;上述第一个取样频率约为该波特率的16倍，而上述第二个取样频率约为该波特率的8倍。

7、根据权利要求1，分取滤波器的特征在于，它的组成还包括：

（a）第二个输入装置Lout，用于接受含有上述第一个输入信号对比型的第二个输入信号;

（b）第三个和第四个转换电容电路11、15、21、31、33和9、13、19、29、25，它们用于接收上述第一个时钟信号，并根据接收的上述第一个时钟信号的相反相位φ1和φ2对上述的第二个输入信号实行取样，从而在该响应中分别产生第三个和第四个取样信号;

（c）在上述集成电路50输入端的一个合成结，用于从上述第一个取样信号中减去第三个和第四个取样信号。

因此该第一个输入信号的对比型基本上为该第二个输入信号所抵消。

8、根据权利要求7，分取滤波器的特征在于上述第一个时钟信号的相反相位φ1和φ2乃是由第一个和第二个不重叠矩形信号所构成。

9、根据权利要求8，分取滤波器的特征在于，该第一个转换电容电路的组成是：

（a）具有第一端和第二端的第一个电容器5;

（b）第一晶体管开关对2和17，用于接收上述不重叠的信号φ1和φ2，交替地接通第一个电容器的上述第一个输入端并在上述第一个输入装置Lin和地之间分别响应该第一个和第二个不重叠信号φ1和φ2的正半周。

（c）第二晶体管开关对29和25，用于接收上述不重叠信号φ1和φ2，并交替通到第一个电容器5的上述第二端，在上述集成电路50的输入端和地之间分别响应接收的上述第一个和第二个不重叠信号φ1和φ2的正半周。

10、根据权利要求9，分取滤波器的特征在于，该第二个转换电容电路的组成是：

（a）具有第一端和第二端的第二个电容器7;

（b）第三晶体管开关对23和3，用于接收上述不重叠信号φ1和φ2，并交替接通第二个电容器7的上述第一端;在地和上述第一个输入装置Lin之间分别响应第一个和第二个不重叠信号φ1和φ2的正半周。

（c）第四个晶体管开关对31和33，用于接收上述不重叠信号φ1和φ2，交替地接通电容器7的上述第二端并在地和集成电路50的该输入端之间响应该第一个和第二个不重叠的时钟信号φ1和φ2的正半周。

11、根据权利要求10，分取滤波器的特征在于，该第三个转换电容电路的组成是：

（a）具有第一端和第二端的第三个电容器15，其第二端连接到上述的第四晶体管开关31和33;

（b）第五晶体管开关对11和21，用于接收上述的不重叠信号φ1和φ2，并交替接通第三个电容器的上述第一端，并在上述的第二个输入工具Lout和地之间分别响应该第一个和第二个不重叠信号的正半周。

12、根据权利要求9，分取滤波器的特征在于，该第四个转换电容电路的组成是：

（a）具有第一端和第二端的第四个电容器，其第二端连接到上述的第二个晶体管开关对29和25;

（b）第六晶体管开关对9和19，用于接收上述的不重叠信号φ1和φ2，交替地接通第四个电容器的上述第一端并在地和上述的第二个输入工具Lout之间分别响应该第一个和第二个不重叠信号的正半周。

13、根据权利要求4或12，分取滤波器的特征是其每一晶体管开关对都由一对CMOS传输门电路组成。

14、根据权利要求12，分取滤波器的特征是其第一个和第二个电容器5和7的电容量数值上近似等于该第三个和第四个电容器13和15的电容量的一半。

15、根据权利要求8、11或12，分取滤波器的特征还在于，其集成电路的组成是：

（a）具有和上述合成结相连的输入端的运算放大器27，用于接收上述的相减的信号;

（b）积分电容器35，与运算放大器的输出端和上述输入端相连接;

（c）转换反馈电容器37，它通过晶体管开关39、41、43、45跨接到上述的积分电容器35上，用于接收上述的不重叠信号，并分别响应该第一个和第二个不重叠信号φ1和φ2的正半周，交替地放电和储存上述接收到的合成信号。

因此，该运算放大器产生一个经滤波的输出信号。

（d）输出晶体管开关47，用于接收上述第二个时钟信号φ3，并以第二个取样频率对上述滤波输出信号取样，在该响应中产生上述的分取滤波输出信号。