CN101861699A - 使用多个时钟的抽样滤波器 - Google Patents
使用多个时钟的抽样滤波器 Download PDFInfo
- Publication number
- CN101861699A CN101861699A CN200880116319A CN200880116319A CN101861699A CN 101861699 A CN101861699 A CN 101861699A CN 200880116319 A CN200880116319 A CN 200880116319A CN 200880116319 A CN200880116319 A CN 200880116319A CN 101861699 A CN101861699 A CN 101861699A
- Authority
- CN
- China
- Prior art keywords
- tap
- current
- electric current
- integrating
- sampling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H15/00—Transversal filters
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
用于形成输入信号滤波形式的一系列样本的方法和设备。多个抽头电流单元分别根据信号生成抽头电流。多个分配装置耦合抽头电流单元与多个积分装置。该分配装置由第一时钟信号控制。多个积分装置积分它们接收的抽头电流,并且这些积分装置形成样本。根据第一时钟信号以预定顺序将所生成的抽头电流分别发送给每个积分装置。该积分装置分别使用由第二时钟信号控制的积分和抽样相位。在积分相位期间,积分装置按顺序接收抽头电流,而在休眠相位期间,不接收抽头电流,并且抽样电路内容和复位积分器装置。
Description
相关申请
本申请要求于2007年11月15日提交的美国申请60/996,408的优先权。
技术领域
本发明一般地涉及信号处理。更具体地,本发明涉及用于通过使用根据信号生成的多个抽头电流并积分该抽头电流以形成输入的滤波形式的一系列样本来滤波信号的方法和设备。
背景技术
在通信系统的设计中,通常需要模拟滤波器用于图像去除/拒绝或反混叠。模拟滤波器是能够提取模拟信号并输出模拟的、连续时间或离散时间的信号的滤波器族。希望将模拟滤波器集成到集成电路上以降低系统的整体成本和尺寸。在集成电路应用中通常使用两种滤波器:开关电容器(SC)滤波器和跨导电容器(gm-C)滤波器。SC滤波器具有非常精确定义的滤波特性,因为与频率响应相关的时间常数仅仅取决于电容器比率和时钟频率。已经知道SC滤波器具有许多缺点。首先,当在无线电系统内在典型中频(IF)上使用时,能够导致干扰信号的混叠。其次,它有噪声问题,这仅可以通过提高功耗为代价予以减轻。另一方面,gm-C滤波器通常提供比SC滤波器更低的噪声和消耗更少的功率,但是在SC滤波器工作良好的领域内表现不佳。因为在gm-C滤波器内的时间常数由gm和C确定,因而频率响应敏感于处理变化、温度漂移和电源变化。需要校准环路来消除这些影响,但是这使设计明显复杂化。因为这些原因,难以构造非常高阶高精度的gm-C型滤波器。这两种滤波器类型都存在生成区域有效的FIR滤波器的困难。
最近,已经尝试另一种模拟滤波器。它涉及根据输入电压信号生成一个电流或多个电流,在预定时间间隔上选择性地将该一个或多个电流积分到一对电容器(如在美国专利6829311中的例子)或者多个电容器上,随后抽样在电容器上积聚的电荷,再为下一个电流积分周期进行复位。该选择性的电流积分操作实现了有限脉冲响应(FIR)滤波器。在一份参考文献中,生成多个电流以选择性地积分在电容器上。以该电流正比于输入信号和期望FIR滤波器的抽头系数的方式生成电流。通过使多个跨导放大器具有与抽头系数对应的增益,实现该电流生成。因为放大器的跨导取决于处理变化、温度漂移和电源变化,所以如同常规模拟滤波器的情况,结果滤波器频率响应敏感于这些变化。在US6829311中,将自输入电压信号转换的单个电流发送给一对电容器。由该参考文献教导的FIR滤波器显著地降低了上述的敏感性问题,因为其频率响应仅取决于电流积分电容器的时钟频率和匹配精确度。然而,其限制于抽头系数包括0和1的滤波器,这阻碍它实现任意的FIR滤波器。通过使用德尔塔-西格玛技术量化任意一组的抽头系数可以逐步地解决该限制。因为仅存在两种量化电平0或1,在滤波器频率响应中的结果量化误差可能非常高,这需要附加滤波器将其降低至可接受的电平。
还应当指出在现有技术中的抽样滤波器存在当应用于现实应用时其有效性降低的缺陷。现有技术的抽样滤波器没有公开脉冲响应长于输出抽样频率周期的滤波器。这不允许需要长脉冲响应的窄带滤波器的高抽样频率。
本抽样滤波器的另一缺点在于当德尔塔-西格玛量化抽头系数时,它们需要额外滤波来消除在抽头系数内的量化误差。它们还非常敏感于在抽头电流内的模拟失配。
最后,在抽样滤波器内,在每个给定的预定间隔上,在任一给定电流积分电路上的抽头电流自零增加至最终值。然而,因为抽头电流切换瞬变,这将失真引入滤波器传输函数或者噪声。
因此,需要一种具有良好控制频率响应但是具有在传输函数中的最小量化误差的模拟滤波器。此外,需要避免或减缓现有技术缺陷的方法和设备。
发明内容
本发明提供用于形成输入信号的滤波形式的一系列样本的方法和设备。多个抽头电流单元分别根据信号生成抽头电流。多个积分装置(或积分器)积分它们接收到的抽头电流,这些积分装置(或积分器)形成样本。以预定顺序将所生成的抽头电流分别发送给每个积分装置。积分器分别使用积分和抽样相位。在积分相位期间,积分装置按顺序接收抽头电流,而在休眠相位期间,不接收抽头电流,并且抽样电路内容和复位积分器装置。
在第一方面,本发明提供一种用于滤波和抽样输入信号的滤波器,该滤波器包括:
-多个抽头电流单元,每个抽头电流单元用于根据所述输入信号生成至少一个抽头电流;
-多个电流积分单元,每个电流积分单元用于接收和积分抽头电流;
-抽样装置,用于执行所述电流积分单元内容的抽样;
-电流分配装置,用于耦合所述抽头电流单元与所述电流积分单元;
其中
所述电流分配装置由至少一个第一时钟信号控制,并且所述抽样装置由至少一个第二时钟信号控制。
在第二方面,本发明提供一种用于滤波信号的方法,该方法由具有多个积分装置的设备使用,该方法包括:
a)接收所述信号;
b)根据所述信号生成多个抽头电流;
c)在所述多个积分装置中的特定一个的积分相位中,以预定顺序将所述多个抽头电流中的每个发送给所述多个积分装置的所述特定一个;
d)在所述多个积分装置中的所述特定一个的抽样相位期间,抽样所述多个积分装置中的所述特定一个;
e)为所述多个积分装置中的每个重复步骤c)和d);
其中所述抽样相位是没有将所述抽头电流发送给所述多个积分装置中的所述特定一个时的相位。
在第三方面,本发明提供一种用于滤波和抽样输入信号的滤波器,该滤波器包括:
-多个抽头电流单元,每个抽头电流单元用于根据所述输入信号生成至少一个抽头电流;
-多个电流积分单元,每个电流积分单元用于接收和积分抽头电流;
-抽样装置,用于抽样所述电流积分单元的内容;
-电流分配装置,用于耦合所述抽头电流单元与所述电流积分单元;
其中
所述电流分配装置由至少一个第一时钟信号控制,所述抽样装置由至少一个第二时钟信号控制,并且至少一个积分装置同时接收多个抽头电流。
在第四方面,本发明提供一种滤波信号的方法,该方法由具有多个积分装置的设备使用,该方法包括:
a)接收所述信号;
b)根据所述信号生成多个抽头电流;
c)在所述多个积分装置中的特定一个的积分相位期间,以预定顺序将所述多个抽头电流中的每个发送给所述多个积分装置中的所述特定一个;
d)在所述多个积分装置中的所述特定一个的抽样相位期间,抽样所述多个积分装置中的所述特定一个内的电荷;
e)为所述多个积分装置中的每个重复步骤c)和d);
其中所述抽样相位是没有将所述抽头电流发送给所述多个积分装置中的所述特定一个时的相位,并且在所述积分相位期间,将多个抽头电流同时发送给所述特定积分装置。
附图说明
通过参考附图,阅读下述详细描述,将更好地理解本发明,在附图中:
图1是使用旋转抽头电流的本发明第一实施例的示意图。
图2是可以由图1所示的实施例使用的3个时钟总线的状态改变的时序图。
图3图示图2所示时序图的三个时钟总线状态的旋转。
图4是在图1的实施例内四个抽头电流的积分和休眠相位的时序图。
图5是使用旋转抽头系数的本发明第二实施例的示意图。
图6是使用旋转抽头系数的本发明第二实施例变型的示意图。
图7是本发明另一实施例的示意图,其中通过以预定顺序旋转抽头电流来卷积抽头电流与第二组抽头系数。
图8图示在图7的实施例中在哪些时间间隔上将哪些抽头电流发送给哪些积分装置的预定顺序。
图9图示在图7的实施例中用于实现抽头电流旋转的时钟总线状态的旋转。
图10图示用于实现图7实施例变型的时钟总线状态的旋转。
图11是本发明另一实施例的示意图,其中一组中间抽头系数生成与第二组抽头系数卷积的抽头电流,其中通过旋转该组中间抽头系数实现该滤波器。
图12示意地图示用于通过电流分离提供由本发明使用的抽头电流的电路和方法。
图13示意地图示用于提供图15的抽头电流的抽头电流单元。
图14示意地图示用于通过电流复制提供由本发明使用的抽头电流的电路和方法。
图15示意地图示可以由本发明使用的积分装置。
具体实施方式
本发明可以通过不同的实施例实现。下文不同的实施例是实现本发明具体实施例的实例。在讨论了不同的实施例之后,将介绍实施本发明原理的通用抽样滤波器。
本发明的一个优点在于它提供脉冲响应长于抽样周期的滤波器。现在描述实现该优点的电路和方法。
参见图1,抽样滤波器包括:电流分离装置(电流分离器)或电流复制装置(电流复制器)100,其生成三个抽头电流,其中每个抽头电流正比于使用某个预定比例常数TC1、TC2和TC3的输入信号;包括四个积分装置CI[3]、CI[2]、CI[1]和CI[0]的积分装置(积分器)阵列300;由电流旋转装置(电流旋转器)200提供的用于将三个抽头电流发送给四个积分装置的电流分配装置(电流分配器);以及抽样和复位装置(抽样器和复位器)400。在本发明这一方面的实施例中,抽头电流对应于最终的一组抽头系数。
以与期望的滤波器响应相对应的顺序提供这些抽头电流,该滤波器传输函数由下式给出:
其中z=ej2nfTi和hk是最终的一组抽头系数,k=0,1,2,...Nt-1。
图1可以用于图示滤波器,其中对于具有三个抽头电流和四个积分装置的滤波器,Nt=3。在这种情况下,可以使用分别对应于h2、h1和h0的三个抽头电流TC1、TC2和TC3实施三抽头FIR滤波器。
每个积分装置包括运算放大器302A、302B、302C、302D和耦合在运算放大器的负输入和输出之间的电容器301A、301B、301C、301D。将运算放大器的正输入设置为恒定参考电压Vref。电流旋转装置包括作为耦合在三个抽头电流TC1、TC2、TC3中的任一个和四个积分装置CI[3]、CI[2]、CI[1]和CI[0]中任一个之间的开关阵列的开关矩阵202和时钟生成器201。举例来说,开关S13、S12、S11和S10将第一抽头电流TC1分别连接至积分装置CI[3]、CI[2]、CI[1]和CI[0]。这些开关由时钟生成器201生成的12个时钟信号(在图1中未图示)控制。抽样和复位装置400包括四个开关Ss0、Ss1、Ss2和Ss3以及抽样器401。每个积分装置周期性地经历两个工作相位:积分相位,当存在积分装置正在接收的至少一个电流时;和休眠相位,当未接收抽头电流时。在休眠相位期间,通过关闭耦合在运算放大器输出和抽样器之间的相应抽样选择开关,使用抽样器401观察在运算放大器输出上的电压,抽样其电荷。随后,通过关闭耦合在相应电容器两个端子之间的复位开关,复位在积分电路上的信号。
尽管已经以抽样运算放大器输出上的电压的方式描述了该实施例,但是也可以使用公知的开关电容器技术,通过将电荷转移到抽样器中的另一运算放大器的输出上来对其抽样。
时钟生成器201提供三个时钟总线CK1[3:0]、CK2[3:0]和CK3[3:0](在图1中未图示),用于控制分别耦合在抽头电流和积分装置之间的12个开关。具体地,CK1[3]、CK1[2]、CK1[1]和CK1[0]分别控制S13、S12、S11和S10。类似地,CK2[3]、CK2[2]、CK2[1]、CK2[0]、CK3[3]、CK3[2]、CK3[1]和CK3[0]分别控制S23、S22、S21、S20、S33、S32、S31和S30。当其相应的时钟总线比特为高时关闭开关,反之则开启。除了当可以将电流瞬间发送给两个积分装置时的电流切换瞬变过程之外,一次仅可以将抽头电流发送给一个积分装置。这意味着对于任一时钟总线在任意时间仅存在为高的一个比特。用数字字描述时钟总线的状态是方便的。例如,数字字[1000]表示诸如CK1[3]的时钟总线的MSB为高和时钟总线的另外三个比特为低的时钟总线状态。举另外一个例子,[0010]描述诸如CK1[1]的时钟总线的第二LSB为高和其余为低的状态。其遵循对于所有的时钟总线仅存在四个可能状态:状态4或[1000]、状态3或[0100]、状态2或[0010]、和状态1或[0001]。时钟总线停留在一个状态上的最小时间间隔用Ti表示。时钟总线可以在诸如[1000]的一个状态上停留一个Ti或多个Ti。现在可以根据时钟总线状态改变或旋转,描述抽头电流切换。例如,CK[3:0]在[1000]上停留2个Ti间隔且随后改变成[0100]描述了在2个Ti间隔上将抽头电流TC 1发送给积分装置CI[3]且随后切换到CI[2]。
在该实施例中,在一个Ti间隔上将抽头电流发送给积分装置。三个时钟总线中的每一个在每个Ti间隔上改变状态,并且周期性地以下述顺序:[0001]→[0010]→[0100]→[1000]→[0001]→……经历四个可能的状态。图2图示对于三个时钟总线之一的这样一种状态改变的时序图。在每个Ti周期,四个时钟的状态是所述四个可能的状态之一,并且时钟状态在每个Ti上改变。在图2中,将状态表示为状态1[0001]、状态2[0010]、状态4[0100]和状态8[1000]。
图3图示查看图2所示的时钟总线的另一种方式。在图3中,每个时间间隔Ti对应于该附图中的一行。可以看出存在每个Ti的状态旋转,其中有效比特向左移位一列。在这三个时钟总线之中状态旋转上的差别在于它们开始于不同的初始状态和以固定量保持异相。例如,在第一Ti周期上,CK1[3:0]=[1000],CK2=[0100]和CK3=[0010]。结合图1参见图3,在第一Ti周期上,即在第一Ti间隔期间,将抽头电流TC1发送给积分装置CI[3]。在第二、第三和第四Ti周期上,TC1分别切换到CI[0]、CI[1]、CI[2]。也就是,每次将抽头电流切换到新的积分装置,它始终是相邻的一个。在这种特定情况下,CI[3]的下一个积分装置是CI[0],并且电流以下述方向:CI[0]→CI[1]→CI[2]→CI[3]→CI[0]→CI[1]→……“旋转”。抽头电流TC2和TC3也以相同的方式旋转,除了它们开始于不同的初始目标之外,即在第一Ti周期上将TC2发送给CI[2]和将TC3发送给CI[1]。
上述电流旋转的结果是:对于每个积分装置,以TC1、随后TC2、最后TC3的预定顺序,在每个Ti上每次将全部的抽头电流发送给一个积分电路。例如,CI[3]在第一、第二和第三Ti周期上分别地接收抽头电流TC1、TC2和TC3。在第四周期上,不将电流发送给CI[3]。在该周期中,CI[3]是休眠周期。在该实施例中每个积分装置周期性地经历三个Ti间隔长度的积分相位和一个Ti的休眠相位。举CI[0]作为另一个例子,它在第二、第三和第四Ti周期上分别地接收抽头电流TC1、TC2和TC3。在该实施例中,对于每个Ti间隔,一个积分装置(积分器)进入休眠相位,在该积分装置上的电荷准备好抽样。图4图示四个积分装置的积分相位和休眠相位的时序图,其中用脉冲表示休眠相位。如前所述,当积分电路处于休眠相位时,抽样在四个积分装置内每个电容器上的电压。开始于第四Ti,图1所示的抽样滤波器在每个Ti生成一有效抽样输出信号。在这种情况下,抽样周期Ts,即提取两个相邻样本之间的时间间隔,等于FIR时钟周期Ti。应当指出当CI[0]、CI[1]和CI[2]处于休眠相位时,在第一、第二和第三Ti周期上分别生成的样本不是有效的样本,因为三个积分装置都尚未积分在进入休眠相位之前的全部抽头电流。
对于数字电路设计领域的技术人员而言,时钟生成器201的设计是公知的。通常,可以轻易地从周期为Ti的时钟获得多个时钟。
用于生成用于复位开关的时钟的电路和方法对于本领域的技术人员来说也是公知的。时钟的有效相位应当出现在抽样选择开关的脉冲之后。这确保了抽样操作发生在复位导致信号消失之前或者在复位电路之前。设置图1所示的抽样器401以紧接在用于切换抽样选择开关的时钟信号下降沿之前在其输入上抽样信号。这给设置电荷积分处理提供了更多的时间。
在该实施例中(图1所示和上文解释的),抽头电流的数量Nt必需小于积分装置的数量Ns。休眠相位的持续时间Trest将是NrTi=(Ns-Nt)Ti,其中Nr是在休眠相位中Ti间隔的数量。通常由在积分电容器和运算放大器内设置任意瞬时信号需要的时间部分地确定Nr。通过增加积分装置数量,可以使Nr增大。由期望的滤波器规范确定Nt。一旦确定Nr,则Ns是Nr和Nt之和。
在上述实施例中,抽样周期等于FIR时钟周期Ti。在本发明范围内的抽样周期Ts并不必需与Ti相同。如果较大的抽样周期是可接受的,则可以使用接地或虚拟接地替换一些积分装置。例如,如果2Ti间隔的抽样周期是可接受的,则可以使用接地或虚拟接地替换积分装置CI[2]和CI[0]。对于使用更少积分装置的实施例,可以去除用于复位CI[2]和CI[0]的开关Sr2、Sr0。类似地,也可以去除它们相应的抽样选择开关Ss2和Ss0。全部其它开关和它们的相应时钟信号保持相同。通过这样的修改,当自其当前积分装置断开时,在发送给下一个积分装置之前在Ti间隔上丢弃每个抽头电流。通过使用更少积分装置的这一修改实施例,由每个其余的积分装置在每三个连续Ti间隔上每次接收三个抽头电流之一。
可以将该修改实施例一般化为包括在任意两个相邻积分装置之间存在多个接地或虚拟接地的情况。接地或虚拟接地的数量应当在整个系统中在任意两个相邻积分装置之间相同。如果将积分装置或电路视为环形配置,则包括在第一积分装置和最后一个积分装置之间,因为这两个是“相邻的”。积分装置和在其之间的接地或虚拟接地构成抽头电流目标阵列。对于这种一般化的实施例,开关矩阵和控制这些开关的时钟将与电流目标阵列仅由积分装置组成的相同。应当指出可以用硬件将全部接地或虚拟接地实施为单个接地/虚拟接地或者多个不同的接地/虚拟接地。
在图5中图示本发明的另一实施例。在该实施例中,通过旋转滤波器抽头系数提供抽头电流分配装置。抽样滤波器包括抽头存储和旋转装置110、可编程或可配置抽头电流单元阵列120、积分装置阵列125、以及抽样和复位装置130。如可以看出的,阵列130和125与图1的积分装置阵列300和复位装置Sr0至Sr3相同。图1的抽样装置Ss0至Ss3和抽样器401在图5中未图示。
抽头存储和旋转装置110包括滤波器抽头系数存储元件阵列110A、110B、110C、110D、110E、……、110n。可以将装置110实施为由级联寄存器构成的移位寄存器,其包含具有通过加电复位设置的适当初始值的D触发器。将右侧上的最后一个元件连接至(在左侧上的)第一元件。因此,以环形配置耦合这些元件。在该实施例中,将每个抽头系数存储元件耦合至可编程抽头电流单元阵列的相应元件。
由每个抽头电流单元生成的抽头电流正比于具有通过在相应存储元件内存储的滤波器抽头系数设置的可编程比例常数的输入信号。随着在存储元件内存储的滤波器抽头系数改变,由抽头电流元件生成的抽头电流也改变。可编程抽头电流元件阵列的输出耦合至积分装置阵列。每个抽头电流元件耦合至一个相应的积分装置。
使抽头电流单元可编程的一种方式是使用量化滤波器抽头系数,并使每个抽头电流单元包括多个相同的单位抽头电流单元。每个单位抽头电流单元提供可使能或禁用的正比于输入信号的电流。例如,一个抽头电流单元包括4个相同的单位抽头电流单元。当控制抽头系数是1时,则仅使能一个单元。
借助于下述实例可以更好地理解本实施例的细节。如果抽头系数a在存储元件110A内,则由抽头电流单元120A生成抽头电流a1,并将其发送给积分装置125A。当将抽头系数a移位至移位寄存器内的存储元件110B内时,则现在由抽头电流单元120B生成抽头电流a1,并由积分装置125B接收。当然,这假设抽头电流单元120A类似于抽头电流单元120B。
滤波器抽头系数的数量Nt应当低于抽头存储元件的数量Ntse。在图5中,Ntse=n和Nt<n。这将允许存储元件存储填充零,从而使相应的抽头电流单元生成零电流。图5实施例中的积分装置还经历积分和休眠或抽样相位。当积分装置接收非零抽头电流时,它处于其积分相位。当积分装置接收零抽头电流时,它处于其抽样相位。抽样相位是当抽样和复位积分装置内的电荷时的相位。
填充零移位通过抽头存储元件的Ti间隔的数量等于Ntse-Nt。如上文指出的,连接至这样一个抽头存储元件的积分装置未接收电流,因此处于休眠或抽样相位。因而,在休眠相位内的Ti间隔数量是Nrest=Ntse-Nt。Nrest需要的值取决于所需要的抽样相位的长度和Ti间隔的长度。例如,如果Ti间隔等于2ns,同时抽样和复位装置需要16ns抽样和复位积分装置,则需要8个Ti间隔用于休眠或抽样相位。对于该例子,Nrest=8。在这种情况下,8个抽头存储元件必需存储填充零,即在移位寄存器内抽头存储元件的最小数量是Nt+8。
填充零占用连续存储元件。存在填充零可以占用存储元件阵列两个“末端”的情况。对于需要8个填充零的上述例子,填充零中的3个可以填充最后三个存储元件(在右侧),而其余的占用前5个存储元件。因为存储元件是环形配置,依然可以将这种情况和其它类似情况视为“占用连续存储元件”,因为最一个存储元件(在右侧)的滤波器抽头系数将移位至第一存储元件内(在左侧)。当将周期为Ti间隔的时钟应用于构成移位寄存器的寄存器的时钟输入时,滤波器抽头系数将在移位寄存器内部旋转,滤波器抽头系数在每个时钟脉冲上移位。因为时钟周期是Ti,将每个抽头系数或填充零存储在用于一个Ti的一个存储元件内。因此,每个抽头电流单元的比例因子(系数)在每个Ti间隔上改变。
对于该实施例,抽样周期Ts等于一个Ti间隔。抽样周期是在一个积分装置进入休眠相位和当相邻积分装置进入休眠相位之间的时间。
对于一些应用,长于单个Ti间隔的抽样周期是可接受的。对于此类应用,可以将固定数量的填充寄存器Npr连接在具有与其连接的抽头电流单元的每两个相邻寄存器之间,如图6所示。存在在具有与其连接的抽头电流单元的最后一个寄存器和具有所连接的抽头电流单元的第一寄存器之间的Npr填充寄存器。这些填充寄存器112A、112B、112C、112D都不连接至抽头电流单元。对于图6,Npr=1。通过使用该配置,与每个存储元件具有一个抽头电流单元和一个积分装置不同,降低了抽头电流单元数量和积分装置数量。对于其中Nt(滤波器抽头系数数量)较大的应用,这将节省大量硅面积。
如果使用填充寄存器,则在移位寄存器内的寄存器总数由M(Npr+1)给出,其中M是整数。因此,存储元件数量是(Npr+1)的倍数。需要记住这个对存储元件总数的限制以及存储元件数量大于滤波器抽头系数数量(Nt)的另一限制。具体而言,M(Npr+1)=Nt+Nrset。
计算M所需要的值开始于计算在休眠相位内Ti间隔的数量Nrest。对于每个存储元件都具有电流生成装置的情况,可以以类似的方式计算Nrest。可以根据所需要的抽样周期Ts计算Npr,因为在这种情况下,Ts=(Npr+1)Ti。通过使用等式M(Npr+1)=Nt+Nrest可以找到M。在M的结果值不是整数的情况下,可以将结果取整为最接近的整数。举例来说,如果Ti=2ns和所需要的抽样周期Ts=10ns,则Npr=4,即在具有与之连接的抽样电流单元的任意两个相邻存储元件之间存在4个填充存储元件。
对于这个例子,存储元件总数是5的倍数。因此,如果假设存在100个滤波器抽头系数和需要8个Ti间隔的休眠相位为最小值,则M等于接近但是大于(100+8)/5的整数。即M=22。因此,Nrest=2Ti。该例子还表明Nrest可以大于该电路绝对需要满足等式M(Npr+1)=Nt+Nrest的值。而且,继续该例子,存在110个存储元件,并且抽样周期是10ns。积分装置数量是22,并且存在22个抽头电流单元。如果不使用“填充存储元件”,则2ns的抽样周期将必需需要108个积分装置。如果提高抽样周期是可接受的,由于更少的积分装置,则降低了硅面积。
根据本发明的另一方面,由积分装置接收的总电流(所接收的抽头电流)可以是同时提供给它的两个或多个抽头电流之和。这可以用于获得其中最后一组抽头系数是中间一组抽头系数与第二组抽头系数的卷积的滤波器。在本发明这一方面的实施例中,抽头电流对应于该中间一组抽头系数。通过将抽头电流提供给积分装置这样的方式确定该第二组抽头系数。
在图7中图示本发明这一方面的实施例,包括:电流分离装置或电流复制装置100,其生成5个抽头电流,其中每个抽头电流以某个预定比例因子正比于输入信号;积分装置和抽样和复位装置350的阵列;和抽头电流分配装置200。抽头电流单元阵列100提供抽头电流TC[1]、TC[2]、……、TC[Nt],其中Nt=5。该预定比例因子对应于中间一组抽头系数。
如图1所示,电流分配装置200包括开关矩阵和时钟生成器,其在每个旋转周期之后返回其初始状态。抽样和复位装置350在结构上类似于图1中的复位装置400和电流积分阵列300。两者之间的一个差别在于在图1中,不将两个抽头电流同时发送至同一积分装置。图7的实施例提供最后一组抽头系数是中间一组抽头系数和第二组抽头系数的卷积的滤波器。
在该实施例中,在每个积分装置内积分所接收的抽头电流。通过同时接收多个抽头电流,所接收抽头电流的比例常数可以是每Ti周期改变的零或更多比例因子的总和。例如,图7的实施例,对于每个Ti周期在积分装置350A上所接收的抽头电流是:
RTC[1]=TC1;
RTC[2]=TC1+TC2;
RTC[3]=TC1+TC2+TC3;
RTC[4]=TC2+TC3+TC4;
RTC[5]=TC3+TC4+TC5;
RTC[6]=TC4+TC5;
RTC[7]=TC5;
RTC[8]=0;
RTC[9]=0;
这个不断改变的比例因子之和对应于该滤波器的最后一组抽头系数。在该例子中,在第二组抽头系数中的元件的数量Nconv是3。第二组抽头系数的值是[111]。
这在图8中进一步图示,其中将积分装置350B的顺序和积分装置350C上的电流图示为在顺序上相同,但是具有用于重复顺序的不同相位。
图8示意地图示如何在三个积分装置350A、350B、350C之间旋转图7中的五个抽头电流。在该实施例中,每三个Ti间隔将每个抽头电流发送给积分装置。在图8中,在10个时隙上,从t=0值t=9跟踪每个抽头电流的状态和目标。第一时隙t=0是在t=0上的快照。每个剩余方框代表在整个Ti时间间隔内由积分装置接收的抽头电流。因此,在t=0,其是前一周期的末尾,电路350A未接收任何抽头电流,而350B接收抽头电流TC5和TC4。每个积分装置具有三个Ti间隔:第一Ti、第二Ti和第三Ti。因此,根据图8,积分装置350A具有最左边的三个Ti间隔,积分装置350B具有中间的Ti间隔,并且积分装置350C具有最后的剩余Ti间隔。随着移动通过积分装置的三个方框,在图8中图示在3个Ti间隔内发送给积分装置的抽头电流的时域处理。一旦中间抽头电流进入积分装置的第一个Ti时隙,则在总共三个Ti间隔内继续将该电流发送给该积分装置。
对于该实施例,积分装置还进入积分和休眠或抽样相位。举350A作为例子,从图8中最左边的Ti间隔可以看出350A的积分周期自时间t=1持续到t=7。对于时间间隔t=8和t=9,因为没有抽头电流向其发送,所以电路350A处于其休眠/抽样相位。如果我们继续该处理,在t=10(未图示但是与t=1行相同),电路CI[2]将接收抽头电流TC1,从而启动电路的下一个积分相位。可以看出落入350A的三个Ti间隔的接收抽头电流是时间t=1至t=7。
RTC[1]=TC1;
RTC[2]=TC1+TC2;
RTC[3]=TC1+TC2+TC3;
RTC[4]=TC2+TC3+TC4;
RTC[5]=TC3+TC4+TC5;
RTC[6]=TC4+TC5;
RTC[7]=TC5;
类似地,350B是自t=4至t=10的积分相位。该电路在t=11和t=12(在图8中同样未图示)处于休眠相位。
在该实施例中,积分相位具有7个Ti间隔的持续时间,而休眠相位具有2个Ti间隔的持续时间。抽样周期(定义为在一个电路进入特定相位和相邻电路进入相同相位之间的时间间隔)是3Ti间隔。这通过观察电路350B在t=2进入其休眠相位而电路350A在t=5进入相同相位可以看出。通常,抽样周期是Nconv x Ti。积分相位具有(Nt+Nconv-1)x Ti间隔,Nt是在生成抽头电流中使用的系数数量。在休眠相位中的Ti间隔数量由下式给出:
Nrest=Nconv(Ns-1)-Nt+1
其中Ns是积分装置的数量。
使用该等式确定Ns,以便Nrest足以允许运算放大器设置和允许输出信号抽样和积分装置随后复位需要的时间。
Nt由期望滤波器响应预先确定。由Ti和所需要的抽样频率预先确定Nconv=fi/fs。由积分装置将在抽头电流内足够百分比的电荷移动到积分电容器需要的时间确定Nrest。一旦获知Nrest、Nconv和Nt,则可以使用上述等式计算Ns。
图9图示实现中间抽头电流的上述旋转的时钟总线状态。每组时钟总线状态对应于中间抽头生成器之一。五个时钟总线中的每个都具有相同的9个循环状态:3个[100]状态、3个[010]状态和3个[001]状态。然而,它们的初始状态可以不同。任一总线时钟在9个时钟总线状态之一上仅停留一个Ti间隔。
时钟生成器201和开关矩阵202提供用于上述抽头电流旋转的信号。时钟生成器提供5个时钟总线,其控制开关矩阵和将5个抽头电流TC1至TC5发送至如图7所示的3个积分装置350A、350B、350C。将五个时钟总线标记为CK1[2:0]、CK2[2:0]、CK3[2:0]、CK4[2:0]、CK5[2:0]。在此,CKi[2:0]控制用于旋转TCi的开关,i=1,2,3,4,5。时钟CKi[2:0]、CKi[2]、CKi[1]和CKi[0]分别开关Si2、Si1和Si0,同样i=1,2,3,4和5。所有的时钟总线比特为高态有效,即当CKi[j]是高时,开关Sij关闭,并且将TCi发送至350j(j=1,2,3,4,5且j=A,B,C)。
作为在图7中图示的实施例的变型。可以在多个Ti间隔上消除(接地或者接虚拟地消除)抽头电流。如此提高Nr(延长可以抽样积分电路内的电压时的休眠周期),也可以提高抽样周期(即抽样周期将长于Nconv x Ti)。在需要较大的Nr和较长的抽样周期是可接受的情况下,这样一种变型变得非常有用。如此,使Nr更大,而不增加积分装置数量,进而提高硬件效率。
对于上述变型,可以以两种略微不同的方式丢弃抽头电流。两种方法涉及在积分装置之间插入一个或多个接地或虚拟接地。为此的一个要求是在任意两个相邻积分装置之间的接地或虚拟接地数量应当相同。而且,因为在环形配置中可以将第一和最后一个积分装置视为彼此相邻的,所以在最后一个和第一积分装置之间应当存在类似数量的接地或虚拟接地。
对于该变型,在电路之间的积分装置和接地或虚拟接地共同构成中间抽头电流目标阵列。为了丢失中间抽头电流,以与积分装置相同的方式处理接地或虚拟接地,即在相同数量的Ti间隔上将中间抽头电流发送给接地或虚拟接地,如同将中间抽头电流发送给积分装置。为此,将以相同的方式设计或生成开关矩阵和控制时钟总线,如同中间抽头电流目标阵列完全由积分装置构成。可替代地,可以在与将电流发送给积分装置的Ti间隔数量不同的Ti间隔数量上,丢失中间抽头电流。对于该变型,开关矩阵是相同的,如同中间抽头电流目标阵列完全由积分装置构成。然而,用于控制开关的时钟总线将不同于没有接地或虚拟接地的变型。同样,可以将全部接地或虚拟接地物理地实施为单个接地或虚拟接地。参见图7,如果我们希望在每次从积分装置断开时在一个Ti间隔上丢弃该图中图示的中间抽头电流,则应当为中间抽头电流TCi添加开关矩阵200内的另一个开关S3i。五个时钟总线将变成4个比特,并且在图10中图示总线状态旋转。在该例子中,抽样周期是4Ti间隔。
应当指出使用卷积中间抽头电流生成的抽头电流存在多个优点。首先,与在切换至下一个积分装置之前丢失抽头电流的实施例相比,使用卷积的实施例并未浪费或丢弃有助于维持更佳SNR的抽头电流。
第二个优点仅当在中间一组抽头系数内存在量化误差时产生。抽头或抽头电流卷积处理有效地增加了使用相同抽头电流单元的量化电平数量。例如,假设在该实施例中,将抽头量化成下列值:-3,-2,-1,0,1,2,3。在卷积抽头电流与[111]之后,可用值变成-9,-8,-7,……,-1,0,1,……,7,8,9。量化电平数量自7增加至19,而不改变抽头电流单元。
参见图11,图示了通过旋转抽头系数旋转中间抽头电流的本发明的实施例。该系统包括:抽头存储和旋转装置110、抽头电流生成装置120(由抽头电流单元阵列120A、120B、……、120L组成)和积分装置与抽样和复位装置阵列130。抽样和复位装置在该图中未图示,并在结构和功能上类似于图5中的抽样和复位装置130。
在该实施例中,存在Ns=4个积分装置,分别可以是在功能和结构上类似于图5的积分装置125A、125B、……、125n的积分装置。耦合每个CI以接收来自3个抽头电流单元的抽头电流。举例来说,CI[1]耦合至抽头电流单元120A、120B、120C。每个抽头电流单元具有与之关联的一个抽头存储元件。举例来说,将生成器120A耦合至存储元件110A。每个抽头电流单元是可配置的,其比例因子由在其相应的抽头存储元件内存储的抽头系数控制。
可以类似于图5所示的实施例来实现抽头存储和旋转装置110。
在任意时间上,抽头系数占用Nt个连续存储元件,将Nt定义为在中间一组抽头系数内的系数数量。类似地,填充零还占用连续相邻存储元件。必需在任意时间上将任意两个相邻抽头系数a(i)和a(i+1)存储在两个相邻存储元件内,由于移位寄存器的环形配置,单元110L和110A是相邻单元。当向其提供时钟信号时,在环形移位寄存器内旋转抽头系数和填充零。当全部抽头系数已经通过与相同积分装置对应的三个存储元件时,其将已经接收作为与[111]卷积的全部抽头电流的电流。在其休眠相位内在每个积分装置内将可以获得有效抽样,其是积分装置在抽头系数的一个旋转周期上积分的接收电流。
在该实施例中,Nconv=3。而且,抽样周期是3个Ti间隔,Ti是移位寄存器时钟周期。如果中间一组抽头系数的系数数量是5,则全部五个系数通过属于同一CI的任意三个存储元件需要经过7个Ti。因为在一个完整旋转内的Ti间隔数量是12(即存储元件数量是12),因此在休眠相位内存在5个Ti间隔。通常,Nr=Nconv Ns-(Nt+Nconv-1),其中Nconv Ns是存储元件数量,N+Nconv-1是中间抽头系数通过与同一CI对应的任意Nconv个存储元件需要的Ti间隔的数量。以与上文在图7所示实施例的相关讨论中公开的相同方式,可以确定所需要的CI的数量Ns。
应当指出该实施例非常类似于图5所示和上文描述的实施例。在这两个实施例之间的主要差别在于构造电流生成器的方式。在图5的实施例中,将每个电流生成器耦合至电流积分器电路和存储元件。在图11的实施例中,将每个电流生成器类似地耦合至存储元件,但是将每个电流积分器电路耦合至三个电流生成器,而非一个电流生成器。
在该实施例中,每个抽头存储元件具有与之关联的抽头电流单元。在需要更长的休眠相位和更长的抽样周期是可接受的情况下,可以在每两个相邻组的存储元件之间插入多个额外的存储元件,其中每组属于一个CI。举例来说,可以将额外的存储元件插入在存储元件110F和110G之间,在存储元件110I和110J之间,最后在存储元件110A和110L之间。将额外存储元件的数量标记为Npr。通常,所插入存储元件的总数等于Npr x Ns。在上述实施例中,Ns=4,所以如果我们希望将一个存储元件插入在每两个相邻组之间,则我们需要4个存储元件。在这种情况下,抽样周期变成持续周期内的4Ti间隔,并且休眠相位在持续周期内从5个Ti间隔增加至9个Ti间隔。
为了为旋转用于卷积的抽头电流的实施例优化电路设计,可以将不同的抽头电流分组成将称作相位的分组。这将降低所需要的电路,而不必需生成用于每个抽头电流的时钟总线,该方法将允许仅仅生成用于第一抽头电流的时钟总线和将该时钟总线的不同形式用于其它抽头电流。举例来说,如果该系统具有抽头电流TC1、……、TCn,我们将生成用于抽头电流TC1的时钟总线,随后,我们可以使用该时钟总线的其它值作为用于其它抽头电流TC2、……、TCn的时钟总线。
在图7中,时钟生成器201提供5个时钟总线CK1[2:0]至CK5[2:0],用于分别控制耦合在抽头电流和积分装置之间的15个开关。具体而言,CK1[2]、CK1[1]和CK1[0]分别控制S12、S11和S10。类似地,其它开关由相应时钟控制,如在图1的实施例中,当其相应时钟总线比特是有效时关闭开关。如图1所示,总线数量通过抽头电流单元的数量设置,并且在每个总线内的比特数量由积分装置的数量设置。
图9图示所需要的时钟总线的概况。每个Ti,时钟总线前进与该表内向下移动一行对应的一个状态。根据该表,可以看出CK4[0]等同于CK1[2],因此不需要独立地生成CK4[2]。类似地,CK1[1:0]和CK5[2:0]可以由CK2[2:0]内的信号提供。
图12图示本发明可以使用的支持非常简单的抽头电流单元的抽头电流生成电路的示意图。这教导了抽头电流单元可以如何通过分离镜像电流提供与输入信号正比例的电流。在该图中,电路输入是差分电流输入Ip和In(p代表正和n代表负),其中Ip=Idc+ip和In=Idc+in,并且两个电流输入包括输入信号。存在两组输出电流:正组抽头电流Ip0、Ip1、……、Ipn-1和负组抽头电流In0、In1、……、Inn-1。每个正半和负半电路构成半个电流镜像,分别通过两个电阻1010A、1010B、1020A、1020B、一个运算放大器1030A、1030B和一组抽头电流生成或抽头电流分离单元1040A、1040B、1040C、1040D、……、1040n-1、1040n实现。
图13示意地图示可以在图12的抽头电流生成电路内使用的抽头电流单元1040的细节。该抽头电流单元1040由两个开关组成:正开关PS和负开关NS,将两者都实施为PMOS晶体管1050A、1050B。对于该电路,抽头电流单元具有通过三个开关晶体管控制的三个电流生成单元1060A、1060B、1060C。每个电流生成单元由一个开关晶体管(1070A、1070B、1070C)、负反馈电阻器(1080A、1080B、1080C)和电流晶体管(1090A、1090B、1090C)组成。通过开启或关闭开关晶体管(1070A、1070B、1070C)可以打开或关闭电流单元。通过其相应的抽头系数编程每个电流生成单元。使用抽头系数符号控制开关PS和NS。在该电路内,当抽头系数是正数时,关闭PS,并开启NS。反之,开启PS,并关闭NS。也就是,对于正抽头系数,选择正输入,对于负系数,选择负输入一这控制抽头电流的符号。抽头电流幅度由抽头系数幅度控制。具体而言,开启的电流单元数量等于抽头系数的绝对值。例如,当抽头系数的绝对值是2时,则存在开启的两个单元。当抽头系数的绝对值是0时,则关闭全部三个开关开关晶体管(因此全部三个单元)。因为抽头电流单元具有三个电流单元,其输出幅度的范围从0至3。这意味着使用该电路的抽头电流单元可以生成范围从-3至3的抽头电流。应当指出也可以使用具有多个电流单元的其它变型。
参见图14,图示本发明的抽头电流单元电路可以使用的另一抽头电流生成电路,其支持在全部CMOS处理中更为简单的抽头电流单元。这教导了抽头电流单元如何可以通过复制电流提供与输入信号成正比的电流。在该例子中,使用电流镜像执行该复制。在该图中,电路输入是差分电压输入Vin-P和Vin-n(p代表正和n代表负),其中使用跨导单元16A1和16A2生成Ip和In以及直流偏置。存在两组输出电流:正组抽头电流Ip0、Ip1和Ip2和负组抽头电流In0、In1和In2。每个正半和负半电路构成差分电流镜像的一半。在电流镜像16Ap输出的正半部分内,图示了三个抽头电流单元16AC0、16AC1和16AC2。通过选择性地关闭PS或NS开关,这些抽头电流单元中的每个根据期望抽头系数的符号反映正或负输入。对于正抽头系数,关闭PS,通过耦合至晶体管16M1在镜像输出内反映正输入电流。对于负抽头系数,关闭NS,和通过耦合至晶体管16M2在镜像输出内反映负输入。通过关闭ZS开关可以在每个抽头电流单元内实现零抽头系数。
通过与在每个单元内排除的正半部分相同的输出电流镜像的负半部分,生成负组输出,不同地耦合PS和NS开关。在每个单元内,为正抽头系数关闭的PS开关将MTC门耦合至16M2,并且NS开关将MTC门耦合至16M1。
参见图15,图示本发明可以使用的积分装置的示意图。如从图中可以看出的,积分装置3000具有两个输入3010A、3010B和两个输出3020A、3020B。电路3000包括运算放大器3030和耦合在每对输入和输出之间的电容器3040A、3040B。当用于积分差分抽头电流时,将正电流耦合至运算放大器3030的p输入,同时将负电流耦合至n输入。
尽管已经公开了本发明的各种示例实施例,对于本领域的技术人员来说,在不脱离本发明的实际范围的情况下,显然可以进行各种改变和修改,这将实现本发明的一些优点。
理解本发明的技术人员现在可以构思替代结构和实施例或者上述变型,其全部将落入如权利要求定义的在本发明的保护范围内。
Claims (25)
1.一种用于滤波和抽样输入信号的滤波器,该滤波器包括:
多个抽头电流单元,每个抽头电流单元用于根据所述输入信号生成至少一个抽头电流;
用于每个电流积分单元的多个积分装置,用于接收和积分抽头电流;
电流抽样装置,用于抽样和复位所述电流积分单元的内容;
电流分配装置,用于耦合所述抽头电流单元与所述电流积分单元;
其中
所述电流分配装置由至少一个第一时钟信号控制,并且所述电流抽样装置由至少一个第二时钟信号控制。
2.根据权利要求1所述的滤波器,其中所述电流分配装置是开关网络,当相关开关被关闭时,所述开关网络耦合至少一个所述抽头电流单元与至少一个所述电流积分单元,所述开关根据基于所述第一时钟信号的预定模式被打开和关闭。
3.根据权利要求1所述的滤波器,其中所述电流分配装置包括导体网络,每个导体耦合抽头电流单元与至少一个电流积分单元,所述电流分配装置还包括具有以环形配置设置的多个元件的移位寄存器,所述元件用于存储系数,其确定哪个抽头电流是有效的,多个所述元件耦合至抽头电流单元,以便将在所述耦合的元件内存储的系数施加给所述抽头电流单元。
4.根据权利要求1所述的滤波器,其中所述电流抽样装置是抽样开关和抽样器网络,特定抽样开关的关闭耦合所述抽样器与所述电流积分单元中的特定一个,所述抽样开关根据基于所述第二时钟信号的预定模式被打开和关闭。
5.根据权利要求1所述的滤波器,其中每个电流积分单元包括运算放大器和耦合在所述运算放大器的输出与所述运算放大器的负输入之间的电容器。
6.根据权利要求1所述的滤波器,其中所述抽样装置还包括耦合至所述电流积分单元的多个复位开关,每个复位开关耦合至相应的电流积分单元,以便关闭所述复位开关复位所述电流积分单元。
7.根据权利要求3所述的滤波器,其中根据预定模式在所述寄存器内移位在所述元件内存储的系数。
8.根据权利要求1所述的滤波器,还包括定位在两个电流积分单元之间的至少一个接地,以类似于所述电流积分单元的方式耦合所述至少一个接地。
9.根据权利要求3所述的滤波器,其中至少一个填充元件未耦合至抽头电流单元,所述填充单元是所述移位寄存器的一部分。
10.一种滤波信号的方法,该方法由具有多个积分装置的设备使用,该方法包括:
a)接收所述信号;
b)根据所述信号生成多个抽头电流;
c)在所述多个积分装置中的特定一个的积分相位期间,以预定顺序将所述多个抽头电流中的每个发送给所述多个积分装置中的特定一个;
d)在所述多个积分装置中的所述特定一个的抽样相位中,抽样所述多个积分装置中的所述特定一个内的电流;
e)为所述多个积分装置中的每个重复步骤c)和d);
其中所述抽样相位是没有将所述抽头电流发送给所述多个积分装置中的所述特定一个时的相位。
11.根据权利要求10所述的方法,其中在用于所述多个积分装置中的所述特定一个的所述积分相位期间,一次仅一个抽头电流发送给所述特定积分装置。
12.根据权利要求10所述的方法,其中在所述积分相位期间,将多个抽头电流同时发送给所述特定积分装置。
13.根据权利要求11所述的方法,其中通过关闭耦合特定抽样电流装置与所述特定电流积分装置的开关,实现步骤c)。
14.根据权利要求12所述的方法,其中通过关闭耦合特定抽样电流装置与所述特定电流积分装置的开关,实现步骤c)。
15.根据权利要求11所述的方法,其中通过将系数提供给耦合至积分装置的抽样电流生成装置,实现步骤c)。
16.根据权利要求10所述的方法,其中对于每个积分装置,仅在所述电流抽样装置已经接收到全部所述抽头电流之后进入所述抽样相位。
17.根据权利要求12所述的方法,其中通过将系数提供给耦合至积分装置的抽头电流生成装置,实现步骤c)。
18.根据权利要求1所述的滤波器,其中在所述滤波器的积分相位期间,一次仅将最多一个抽头电流发送给每个电流积分单元。
19.根据权利要求1所述的滤波器,其中在所述滤波器的积分相位期间,同时将多个抽头电流发送给至少一个电流积分单元。
20.一种用于滤波和抽样输入信号的滤波器,该滤波器包括:
多个抽头电流单元,每个抽头电流单元用于根据所述输入信号生成至少一个抽头电流;
多个电流积分单元,每个电流积分单元用于接收和积分抽头电流;
电流抽样装置,用于抽样和复位所述电流积分单元的内容;
电流分配装置,用于耦合所述抽头电流单元与所述电流积分单元;
其中
所述电流分配装置由至少一个第一时钟信号控制,并且所述电流抽样装置由至少一个第二时钟信号控制,
至少一个电流积分单元同时接收多个抽头电流。
21.一种滤波信号的方法,该方法由具有多个积分装置的设备使用,该方法包括:
a)接收所述信号;
b)根据所述信号生成多个抽头电流;
c)在所述多个积分装置中的特定一个的积分相位期间,以预定顺序将所述多个抽头电流中的每个发送给所述多个积分装置中的所述特定一个;
d)在所述多个积分装置中的所述特定一个的抽样相位期间,抽样所述多个积分装置中的所述特定一个内的电流;
e)为所述多个积分装置中的每个重复步骤c)和d);
其中所述抽样相位是没有将所述抽头电流发送给所述多个积分装置中的所述特定一个时的相位,
并且在所述积分相位中,将多个抽头电流同时发送给所述多个积分装置中的至少一个。
22.根据权利要求1所述的滤波器,其中至少一个抽头电流单元包括跨导装置和加权电流分离装置。
23.根据权利要求1所述的滤波器,其中至少一个抽头电流单元包括跨导装置和加权电流复制装置。
24.根据权利要求1所述的滤波器,其中至少一个抽头电流单元包括电流分离装置。
25.根据权利要求1所述的滤波器,其中至少一个抽头电流单元包括电流复制装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US99640807P | 2007-11-15 | 2007-11-15 | |
US60/996,408 | 2007-11-15 | ||
PCT/CA2008/002004 WO2009062306A1 (en) | 2007-11-15 | 2008-11-14 | Sampling filter using multiple clocks |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101861699A true CN101861699A (zh) | 2010-10-13 |
Family
ID=40638287
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880116319A Pending CN101861699A (zh) | 2007-11-15 | 2008-11-14 | 使用多个时钟的抽样滤波器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8362828B2 (zh) |
EP (1) | EP2225828A1 (zh) |
JP (1) | JP2011504023A (zh) |
CN (1) | CN101861699A (zh) |
CA (1) | CA2705479A1 (zh) |
WO (1) | WO2009062306A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111200420A (zh) * | 2018-11-19 | 2020-05-26 | 英飞凌科技股份有限公司 | 滤波方法和滤波器 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011082481A1 (en) * | 2010-01-08 | 2011-07-14 | Kaben Wireless Silicon Inc. | Frequency channel combiner |
CA2823964A1 (en) * | 2010-01-08 | 2012-07-14 | Kaben Wireless Silicon Inc. | Multi-layer switching in charge-domain or sampling if filters |
WO2012083464A1 (en) * | 2010-12-23 | 2012-06-28 | Kaben Wireless Silicon Inc. | N-path filter with coupling between paths |
EP2589980A1 (de) | 2011-11-04 | 2013-05-08 | Leica Geosystems AG | Entfernungsmesser |
US8937506B2 (en) * | 2012-03-21 | 2015-01-20 | Ess Technology, Inc. | Rotating coefficient filter |
US9323959B2 (en) * | 2012-03-21 | 2016-04-26 | Ess Technology, Inc. | Buffer-less rotating coefficient filter |
KR101338015B1 (ko) * | 2012-07-27 | 2013-12-09 | 숭실대학교산학협력단 | 스택 구조를 가지는 전력 증폭기 |
US10200075B2 (en) * | 2016-03-04 | 2019-02-05 | Raytheon Company | Discrete time analog signal processing for simultaneous transmit and receive |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6181740B1 (en) * | 1996-11-28 | 2001-01-30 | Kabushiki Kaisha Toshiba | Sampling system |
US6771711B2 (en) * | 1999-04-22 | 2004-08-03 | Infineon Technologies Ag | Digital GMSK filter |
US6829311B1 (en) * | 2000-09-19 | 2004-12-07 | Kaben Research Inc. | Complex valued delta sigma phase locked loop demodulator |
WO2007049199A1 (en) * | 2005-10-26 | 2007-05-03 | Nxp B.V. | Electronic device for receiving rf signals and method for rf sampling |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55158725A (en) * | 1979-05-28 | 1980-12-10 | Fujitsu Ltd | Switched capacitor filter |
DE3044724C2 (de) * | 1980-11-27 | 1983-07-07 | Siemens AG, 1000 Berlin und 8000 München | Verlustbehafteter Abtastintegrator, insbesondere zur Realisierung getakteter Filterschaltungen |
CA1233890A (en) * | 1985-05-27 | 1988-03-08 | Peter Gillingham | Decimating filter |
JPS6271335A (ja) * | 1985-09-24 | 1987-04-02 | Sony Corp | A/d又はd/a変換器 |
FR2619973B1 (fr) * | 1987-08-26 | 1990-01-05 | France Etat | Dispositif de filtre echantillonne a capacites commutees |
FR2619974B1 (fr) * | 1987-08-26 | 1991-10-18 | France Etat | Quadripole de filtrage a capacites commutees pour lineariser la reponse phase/frequence dudit filtre |
JPH118531A (ja) * | 1997-06-16 | 1999-01-12 | Oki Electric Ind Co Ltd | オーバサンプルディジタルフィルタ |
FR2876233A1 (fr) * | 2004-10-06 | 2006-04-07 | St Microelectronics Sa | Filtre analogique a composants passifs pour signaux a temps discret |
JP5046622B2 (ja) * | 2005-12-13 | 2012-10-10 | パナソニック株式会社 | サンプリングフィルタ装置 |
CN101490956B (zh) * | 2006-10-23 | 2012-02-08 | 松下电器产业株式会社 | 采样滤波器装置以及无线通信装置 |
-
2008
- 2008-11-14 CN CN200880116319A patent/CN101861699A/zh active Pending
- 2008-11-14 WO PCT/CA2008/002004 patent/WO2009062306A1/en active Application Filing
- 2008-11-14 EP EP08849082A patent/EP2225828A1/en not_active Withdrawn
- 2008-11-14 CA CA2705479A patent/CA2705479A1/en not_active Abandoned
- 2008-11-14 US US12/742,670 patent/US8362828B2/en not_active Expired - Fee Related
- 2008-11-14 JP JP2010533400A patent/JP2011504023A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6181740B1 (en) * | 1996-11-28 | 2001-01-30 | Kabushiki Kaisha Toshiba | Sampling system |
US6771711B2 (en) * | 1999-04-22 | 2004-08-03 | Infineon Technologies Ag | Digital GMSK filter |
US6829311B1 (en) * | 2000-09-19 | 2004-12-07 | Kaben Research Inc. | Complex valued delta sigma phase locked loop demodulator |
WO2007049199A1 (en) * | 2005-10-26 | 2007-05-03 | Nxp B.V. | Electronic device for receiving rf signals and method for rf sampling |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111200420A (zh) * | 2018-11-19 | 2020-05-26 | 英飞凌科技股份有限公司 | 滤波方法和滤波器 |
Also Published As
Publication number | Publication date |
---|---|
US20110043256A1 (en) | 2011-02-24 |
JP2011504023A (ja) | 2011-01-27 |
WO2009062306A1 (en) | 2009-05-22 |
US8362828B2 (en) | 2013-01-29 |
EP2225828A1 (en) | 2010-09-08 |
CA2705479A1 (en) | 2009-05-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101861699A (zh) | 使用多个时钟的抽样滤波器 | |
US4210872A (en) | High pass switched capacitor filter section | |
US4769612A (en) | Integrated switched-capacitor filter with improved frequency characteristics | |
US8710920B2 (en) | Charge domain filter and method thereof | |
US5325322A (en) | High-speed programmable analog transversal filter having a large dynamic range | |
US8487694B2 (en) | Charge domain filter apparatus | |
US8836417B2 (en) | Charge-domain filter and method thereof and clock generator | |
US5736909A (en) | Monolithic continuous-time analog filters | |
Lee et al. | A 125-MHz CMOS mixed-signal equalizer for gigabit ethernet on copper wire | |
US6553398B2 (en) | Analog fir filter with parallel interleaved architecture | |
US8849886B2 (en) | Passive discrete time analog filter | |
US8768998B1 (en) | Compact switched-capacitor FIR filter implementation | |
CA1149479A (en) | Low sensitivity switched-capacitor ladder filter using monolithic mos chip | |
Palmisano et al. | Simplified pseudo-N-path cells for z to-z/sup N/transformed SC active filters | |
Lowenborg et al. | A class of two-channel approximately perfect reconstruction hybrid analog/digital filter banks | |
US20100179977A1 (en) | Sampled filter with finite impulse response | |
Karvonen et al. | Charge-domain FIR sampler with programmable filtering coefficients | |
Pereira et al. | Optimum design and implementation of IIR SC filters using small-order FIR cells | |
Repo et al. | Programmable switched capacitor 4-tap FIR filter | |
JPS6134291B2 (zh) | ||
Guilar et al. | A passive switched-capacitor finite-impulse-response equalizer | |
US12149221B2 (en) | Analog FIR filter | |
Duppils et al. | Realization of fully programmable narrow-band FIR filters with SC technique | |
Diaz-Sanchez et al. | VLSI voltage mode FIR analog adaptive filters | |
EP3940955A1 (en) | Analog fir filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20101013 |