JPS61276411A - 除去フイルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は除去フィルタに関し、特にスイッチト・キャパ
シタ・フィルタを用いた除去フィルタに関する。

［従来の技術とその問題点コ スイッチト・キャパシタ・フィルタのような標本化を行
うデータシステムに印加された人力信号は、エイリアシ
ング（ａｌｉａｓｉｎｇ）を防止するために帯域制限を
必要とされることが知られている。このエイリアシング
とは、最高周波数ｆｍを有する入力信号がその最高周波
数ｆｍの２倍よりも高くない周波数で標本化されるとき
、標本化によって生じた信号と入力信号が周波数領域上
で重なり、いわゆる折り返し雑音が生じる現象である。

典型的には、スイッチト・キャパシタ・フィルタの入力
段に反エイリアシング・ブリフィルタが接続される。

ある予め決められた標本化周波数で動作し、ある予め決
められたカット・オフ周波数を有する低域通過形スイッ
チト・キャパシタ・フィルタに対して、反エイリアシン
グ・フィルタは、上記予め決められた標本化周波数から
上記予め決められたカット・オフ周波数を引いた周波数
よりも大きくない周波数に入力信号を帯域制限すること
が必要とされる。

従来技術のアナログ反エイリアシング・フィルタは典型
的には、ある集積回路チップ上のスイッチト・キャパシ
タ・フィルタと接続して構成される能動形ＲＣフィルタ
の形をとっている。このＲＣフィルタが、チップのポリ
シリコン層又は拡散層に設けられることによって、製造
過程における不正確さにより典型的にフィルタの性能を
低下させる大きな誤差を生じさせる結果となる。

上述の従来の反エイリアシング・フィルタにとって替わ
る第１の従来技術の反エイリアシング・フィルタは、外
部又は後段に設けられる調整形ＲＣフィルタを利用する
。この第１の従来技術の反エイリアシング・フィルタは
、ある外部ＲＣフィルタのコストがスイッチト・キャパ
シタ・フィルタのそれを上回わるとともに、さらに、モ
ノリシック能動形ＲＣフィルタが典型的にはキャパシタ
の静電容景値や抵抗値の誤差に起因する技術的限界によ
って比較的高いポール周波数を有するといった欠点をも
っている。

上述のコストの高い第１の従来技術の反エイリアシング
・フィルタにとって替わる第２の従来技術の反エイリア
シング・フィルタは、スイッチト・キャパシタ・フィル
タの標本化周波数を高くさせる。従って、反エイリアシ
ング・フィルタの通過帯域はかなり広くなり、その結果
として、上記通過票健は一＃掘１ふ−ア突思１．−制浩
六ｈスｐρ形反エイリアシング・フィルタが用いられる
ことが可能であるようなアナログフィルタのあまり厳し
くない必要条件になる。しかしながら、スイッチト・キ
ャパシタ・フィルタの標本化周波数を増加させることに
よって、一般に、寄生容量及び設計誤差に対するフィル
タの応答感度を高くさせるとともに、種々のキャパシタ
におけるキャパシタの容量の広がりを増加させ、その結
果、フィルタ感度の低下をもたらす。

また、上述の従来技術の反エイリアシング・フィルタに
とって替わる別の反エイリアシング・フィルタは、ある
安価なアナログ反エイリアシング・フィルタを介してろ
波した後に接続されるスイッチト・キャパシタ・フィル
タの入力段における標本化周波数を高くさせる。この代
替の反エイリアシング・フィルタは、従来技術の除去フ
ィルタとして知られている。

スイッチト・キャパシタの標本化周波数の整数倍に等し
い第１の周波数で帯域制限された入力信号を標本化する
ことによって、伝達関数のゼロ占は、上記第１の周波数
の低調波の周波数におけるスイッチト・キャパシタ・フ
ィルタの振幅応答において生じる。従って、前述のアナ
ログ反エイリアシング・フィルタは、ただ上記第１の周
波数から上記スイッチト・キャパシタのカット・オフ周
波数を引いた周波数よりも低い周波数帯に入力信号を帯
域制限することだけが必要とされる。

ある１つの除去技術が、ルービック・グレゴリアン（Ｒ
ｏｕｂｉｋ　Ｇｒｅｇｏｒｉａｎ）とウィリアム・イー
・ニコルソン（Ｗｉｌｌｉａｍ　　Ｅ、　Ｎ１ｃｈｏｌ
ｓｏｎ）によって著された［スイッチト・キャパシタ除
去及び補間回路（ＳＷＩＴＣＨＨＤ−ＣＡＰＡＣＩＴＯ
ＲＤＥＣＩＭＡＴＩＯＮ　ＡＮＤＩＮＴＥＲＰＯＬＡＴ
ＩＯＮ　ＣＩＲＣＵＩＴＳ）Ｊと題する論文に記述され
ている。この論文は、回路とシステムの■ＥＥＥトラン
ザクシａ　ン（ｔｈｅ　ＩＥＥＥ　Ｔｒａｎｓａｃｔｉ
ｏｎｓ　ｏｎＣｉｒｃｕｉｔｓ　ａｎｄ　Ｓｙｓｔｅｍ
ｓ）のＶｏｌ、ＣＡＳ−２７゜Ｎｏ、６゜１９８０年６
月、５０９−５１４ページに記載されている。このグレ
ゴリアンの技術によれば、入力信号はスイッチト・キャ
パシタの標本化周波数の２倍の周波数で標本化される。

除去が行なわれることによって、入力アナログ反エイリ
アシング・フィルタは、ただ標本化周波数の２倍からス
イッチト・キャパシタのカット・オフ周波数を引いた周
波数に入力信号を帯域制限することだけが必要とされる
。

しかしながら、上記のグレゴリアンの回路は、集積回路
上で相互接続による多大な漂遊容量を有する。その結果
、これらの漂遊容量は、標本化周波数において、入力信
号周波数の有限な減衰をもたらす。上述されたように、
フィルタの伝達関数は標本化周波数においであるゼロ点
を有する（つまり、無限の減衰を有する）。もしそうで
なければ、典型的にエイリアシングが生じる。

もう一つの除去技術が、ダニエル・シー・７オンφグル
ニゲン（Ｄａｎｉｅｌ　　Ｇ、　ｖｏｎ　　Ｇｒｕｎｉ
ｇｅｎ）ほかによって著わされた「低周波のための結合
された反エイリアシング除去フィルタに接続する集積化
されたスイッチト・キャパシタ低域通過フィルタ（ＩＮ
ＴＥＧＲＡＴＥＤ　５ＷＩＴＣＨＥＤ−ＣＡＰＡＣＩＴ
ＯＲＬｏｔ−ＰＡＳＳＦＩＬＴＥＲＷＩＴＨＣＯＭＢＩ
ＮＥＤ　ＡＮＴＩ−ＡＬＩＡＳＩＮＧＤＥＣＩＭＡＴＩ
ＯＮ　ＦＩＬＴＥＲＦＯＲＬｏｔ　ＦＲＥＱＵＥＮＣＩ
ＥＳ）Ｊと題する論文が開示されている。この論文は、
ソリッド・ステート回路のＩＥＥＥジャーナル、　ｖｏ
ｌ。

５Ｃ−１７，Ｎｏ、６．１９８２年１２月、１０２４ペ
ージに記載されている。

フォノ・グルニゲンほかの回路は、グレゴリアンの回路
における漂遊容量に関する欠点を改善しているが、フィ
ルタの標本化周波数の高調波で入力信号を標本化するた
め、複雑なタイミング信号を発生させる必要がある。

また、フォノ・グルニゲンほかの回路が低い入力信号周
波数（例えば、バイオエレクトロニクスのシステム）を
有するシステムに対して適していルカ、−４、ディジタ
ル信号伝送システムのような高い入力信号周波数を有す
るシステムには適さないということが知られている。

［発明の目的］ 本発明の目的は以上の問題点を解決し、高い標本化周波
数のクロック信号又は高価なアナログ反ジタル信号伝送
システムのような高い標本化周波数を必要とするシステ
ムに対して有用である除去フィルタを提供することにあ
る。

［発明の構成］ 本発明によれば、標本化を行うデータシステム（例えば
、スイッチト・キャパシタ・フィルタ）に印加された入
力信号は、まず公知の方法で、簡単なＲＣアナログ反エ
イリアシング低域通過フィルタでろ波された後、標本化
クロック信号の両位相において標本化される。標本化ク
ロック信号の両位相において入力信号を標本化すること
により、信号が標本化クロック信号の周波数の２倍の周
波数で有効的に標本化され、その結果除去される。

入力信号の標本は積分及びろ波が行なわれた後、標本化
データシステムの周波数で再び標本化される。ここで、
この標本化データシステムの周波数は、典型的にはほぼ
標本化クロック信号の周波数の半分に等しい。例えば、
２．５６ＭＨｚの伝送周波数を有し、スイッチト・キャ
パシタを用いて動ムにおいて、コンデンサを充電し、内
部の演算増幅器をある最終段の出力レベルに設定するた
めに１つの標本に対して約２００ナノ秒が割り当てられ
る。内部のコンデンサと演算増幅器の設計上の拘束条件
によって２．５６ＭＨｚ以上の周波数で入力信号を標本
化することを禁止している。

従って、本発明の除去フィルタは高い標本化周波数もし
くは高価なアナログ反エイリアシング・フィルタを必要
とする従来技術の反エイリアシング技術の欠点を改善し
、さらにディジタル信号伝送システムのような高い標本
化周波数を必要とするシステムに対して有用である。ま
た、本発明は漂遊容量を除去することができる設計上の
特徴を有し、フォノ・グルニゲンほかの回路におけるよ
うな複雑なタイミング回路を必要としない。

一般的に、本発明は第１の人力信号を受信するための入
力と、第１と第２の標本化周波数を各々有する第１と第
２のクロック信号を発生するための回路とを備えた除去
フィルタである。ここで、上記第１の周波数は上記第２
の周波数の倍数である。本発明は、さらに第１のクロッ
ク信号を受信し第！のクロック信号の第１の位相におい
て受信された入力信号を標本化しそれに応答して第１の
標本化信号を発生させるための第１のスイッチト・キャ
パシタ回路と、上記第１のクロック信号を受信し第１の
クロック信号の逆位相において受信された入力信号を標
本化しそれに応答して第２の標本化された信号を発生さ
せるための第２のスイッチト・キャパシタ回路を備えて
いる。これによって、入力信号は、第１のクロック信号
の逆位相において標本化された結果、第１の標本化周波
数の２倍の周波数で有効的に標本化される。さらに、本
発明は第２のクロック信号を受信し第１と第２の標本化
信号を積分し第２の標本化周波数で上記積分された信号
を標本化しそれに応答してろ波された出力信号を発生す
るための積分回路を備えている。

本発明はまた、第１の入力信号を受信するための第１の
入力と、上記第１の入力信号の減衰された信号を含む第
２の入力信号を受信するための第２の入力と、各々第１
と第２の標本化周波数を有しその第１の周波数が第２の
周波数の倍数である第１及び第２のクロック信号を発生
するための回路を備えた除去フィルタである。本発明は
さらに、第１のクロック信号を受信し第１のクロック信
号の第１の位相において第１の入力信号を標本化しそれ
に応答して第１の標本化信号を発生するための第１のス
イッチト・キャパシタと、第１のクロック信号を受信し
第１のクロック信号の逆位相で第１の入力信号を標本化
しそれに応答して第２の標本化された信号を発生するた
めの第２のスイッチト・キャパシタと、第１のクロック
信号を受信し第１のクロック信号の第１の位相で第２の
入力信号を標本化しそれに応答して第３の標本化信号を
発生するための第３のスイッチト・キャパシタと、第１
のクロック信号を受信し第１のクロック信号の逆位相で
第２の入力信号を標本化しそれに応答して第４の標本化
信号を発生するための第４のスイッチト・キャパシタを
備えている。さらに、本を日日は、トスＰ筬１と箪２の
標本化信号から、笛３と第４の標本化信号を減算する回
路を備え、これによって第１の入力信号の減衰された信
号が実質的に第２の入力信号から消去され、さらに、第
２のクロック信号を受信し、減算された信号を積分し、
第２の標本化周波数で積分された信号を標本化しそれに
応答して除去及びろ波された出力信号を発生するための
積分器を備えている。

［実施例］ 第１図は、本発明の一実施例を示す除去フィルタのブロ
ック図である。

第１図において、スイッチト・キャパシタ除去フィルタ
がライン入出力端子ＬＩＮとＬＯＵＴを介して、チップ
・リング線の対Ｔ及びＲのような平衡ラインに接続され
た変圧器Ｔ、に接続されていることが示されている。点
線１−１によって示されたブロック図の部分は本発明に
関する部分ではないが、本発明が典型的に動作する回路
の周囲部分を示している。送信端子ＴＸはＬＯＵＴ端子
に接続されるとともに、出力抵抗ＲＯＵＴを介して変圧
器Ｔ、及びＬＩＮ端子に接続される。

詳細に後述されるように、Ｌ■Ｎ端子に入力される信号
は、主に遠隔信号源（つまり、加入者の・電話器）から
発生されチップ・リング線の対Ｔ及びＲによって伝送さ
れた信号から構成されており、さらに部分的にＴＸ端子
上で生じかつ出力抵抗ＲＯＵＴを介して伝送される近端
信号の減衰された信号から構成されることがある。

ＬＴＮ端子に受信された着信信号は、公知の方法で簡単
なＲＣ反エイリアシング・フィルタによってろ波された
後、トランジスタスイッチ２及び３を介して各々コンデ
ンサ５及び７の一端に印加される。同様に、ＬＯＵＴ端
子に受信された信号は、別の簡単なＲＣ反エイリアシン
グ・フィルタ８によってろ波された後、トランジスタス
イッチ９及び１１を介してコンデンサ１３及び１５の一
端に各々印加される。コンデンサ５，１３．１５及び７
の上記の一端はトランジスタ・スイッチ１７．１９゜２
１及び２３を介してアースへ接続される。

本発明の好ましい実施例においては、詳細に後述される
ように、ＬＩＮ端子上に現われるＴＸ端子からの出力信
号の基本のエコー信号を消去するために、コンデンサ５
及び７は、コンデンサ１３及び１５の容量の２倍の容量
であった。

コンデンサ５及び１３の他端は共に接続され、トランジ
スタ・スイッチ２５を介して演算増幅器２７の反転入力
に接続されるとともに、トランジスタ・スイッチ２９を
介してアースに接続される。

同様に、コンデンサ７及び１５の他端は共に接続され、
トランジスタ・スイッチ３１を介して演算増幅器２７の
反転入力に接続されるとともに、トランジスタ・スイッ
チ３３を介してアースに接続される。

積分コンデンサ３５は、演算増幅器２７の出力及びその
反転入力に接続されるとともに、演算増幅器２７の非反
転入力はアースに接続される。帰還コンデンサ３７は、
トランジスタ・スイッチ３９及び４１を介して積分コン
デンサ３５と並列に接続されるとともに、演算増幅器２
７の反転入力及び出力に接続される。帰還コンデンサ３
７はまた、トランジスタ・スイッチ４３及び４５を介し
てアースに接続される。

演算増幅器２７の出力は、トランジスタ・スイッチ４７
を介して、信号出力端子ＲＸ及びクロック信号φ３を受
信する為のクロック入力を有する公知の設計によるスイ
ッチト・キャパシタ・フィルタ４９に接続される。スイ
ッチト・キャパシタ・フィルタ４９は、反エイリアシン
グの前置ろ波が必要とされる任意の標本化データシステ
ムにおいて代替として用いることが可能である。

前述の各トランジスタ・スイッチは、第１図で示される
ように、クロック信号φ１．φ２又はφ３の１つを受信
するための該トランジスタ・スイッチの制御入力を有す
る。トランジスタ・スイッチは、典型的にクロック信号
φ１．φ２又はφ３のクロック信号の制御のもとで動作
される一対のＮＭＯＳ型及びＰＭＯＳ型のトランジスタ
を備えたＣＭＯＳ型伝送ゲートの形態になっている。φ
ｌ。

φ２及びφ３３倍の論理補数又は反転信号はまた、対応
する前述の伝送ゲートの別の制御入力に入力六れ乙が−
λ−述を卑見１こオるためＭ示六れていなＬＩＮ端子に
人力されフィルタ１によってろ波された信号に関する回
路の動作について考えると、（瞬間的にＬＯＵＴ端子の
信舟を無視して）、コンデンサ５は、第２図で示される
ように、クロック信号φ１の正の半周期に応答してトラ
ンジスタ・スイッチ２と２９を介して、フィルタ１によ
ってろ波されたＬＩＮ端子の信号の瞬時電圧レベルに充
電される。同時にコンデンサ７は、スイッチ２３を介し
てアースに放電され、コンデンサ７から放電された電荷
に相似であるが逆の極性を持つ電荷が、トランジスタ・
スイッチ３１を介して、積分コンデンサ３５の両端に誘
起される。

φ２クロック信号の次の正の半周期に応答して、コンデ
ンサ７は、スイッチ３及び３３を介して、ＬＩＮ端子に
入力されフィルタ１によってろ波された信号の電圧レベ
ルに充電される。コンデンサ５は、同時にスイッチ１７
を介して放電され、従って、相似であるが逆の極性であ
る電荷がスイッチ２５．３９及び４１を介して、帰還コ
ンデンサ３７と並列に接続された積分コンデンサ３５の
両端に誘起される。

積分コンデンサ３５の両端に誘起されコンデンサ５０の
出力に現われる電圧は、“Ｖ　ｏｕｔ　、　ｎ”で示さ
れるとともに、次の関係式によって表わされる。

Ｖｏｕｔ、ｎ＝　　［Ｖｏｕｔ、ｎ−１／２］　−［Ａ
Ｖｏｕｔ、ｎｌ　−［ＢＹＨ，ｎコここで、“Ｖｏｕｔ
、ｎ−１７２”は第２図で示される時刻“ｎ−１７２”
において、積分コンデンサ３５の両端の電圧を示してお
り、“Ａ”は積分コンデンサ３５に対する帰還コンデン
サ３７の容量の比の値を示し、また“Ｂ”は積分コンデ
ンサ３５に対するコンデンサ５（または７）の容量の比
の値を示し、さらに、“Ｖ　Ｉ　Ｎ、ｎ”は、時刻“ｎ
”におけるＬＩＮＩＮ端子時電圧を示している。

上述の関係式は、標本化周波数の領域上で次のように表
わされる。

Ｖｏｕｔ＝　Ｖｏｕｔ　Ｚ−’／″−ＡＶｏｕｔ−ＢＶ
　（Ｎここで、”ｚ−１７！”はφｌ（又はφ２）クロ
ック信号の半分の標本の遅延を示している。

φｌクロック信号の次の正の半周期の間、（すなわち、
第２図における“ｎ＋　ｌ／２”において）コンデンサ
５は、Ｌ−ＩＮ端子に入力されフィルタｌでろ波された
瞬時電圧に再び充電される。また、コンデンサ７は放電
され、相似であるが逆の極性の電荷が積分コンデンサ３
５の両端に誘起される。

このとき、コンデンサ３７はスイッチ３９と４１が断と
なることによりコンデンサ３５との接続がしゃ断され、
スイッチ４３と４５を介して放電される。

積分コンデンサの両端の電圧、すなわちコンデンサ５０
の出力電圧は、時刻“ｎ＋１７２”において、次式のよ
うに示される Ｖｏｕｔ、ｎ＋１／２＝［Ｖｏｕｔ、ｎｌ−［ＢＶ　Ｉ
　Ｎ、ｎ＋　１　／２］上記の式は、下記のように標本
化周波数の領域における関係式に変換されることが可能
である。

ＶｏｕｔＺ　′／”＝ＶｏｕｔＺ　−’　−Ｂ　Ｖ　Ｉ
　Ｎ　Ｚ　−’／”帰還の項“ＡＶｏｕｔ″は、時刻“
ｎ”において標本化された標本に関する前述の標本化周
波数の領域の関係式において除去されていることがわか
る。

これは、コンデンサ３７が放電され、それによって回路
からしゃ断されることによる。このように、φ１クロッ
ク信号の正の半周期の間、ろ波の機能が実行されないこ
とが理解される。

第１の周波数の関係式は、次式のように伝達関数を与え
代数学的に扱うことが可能である。

ここで、項“１　＋　Ｚ　−”／”は除去の伝達関数を
フィルタの伝達関数を表わす。

積分器５０の出力は、スイッチト・キャパシタ・フィル
タ４９及びＲＸ端子に接続される（例えば、Ｄ／Ａ変換
器、ＲＡＭ等である）付加回路のφ３クロック信号の標
本化周波数に一致させるため、第２図に示すように、φ
３クロック信号の正の半周期の間、スイッチ４７を介し
て標本化される。

φ３クロック信号が正の半周期の間であって、φ２信号
の正の半周期内の予め決められたｍ時において、積分器
５０の出力が休止レベルに設定されるように、コンデン
サ３５及び３７と接続される演算増幅器２７はある予め
決められた設定時間において動作する。積分器５０の出
力が休止レベルに達した時、積分器５０の出力がスイッ
チ４７を介して有効的に標本化される。

本発明の回路によって、除去とる波が実行され、これに
よってＬＩＮＩＮ端子力される入力信号が０１（または
０２）クロック信号の各々の半周期に対して、有効的に
２回（すなわち、第２図における時刻ｎ−１／２とｎの
時）標本化され、その結果、２回の除去が行われる。本
発明の回路によれば、ただφ１及びφ２のクロック信号
のみが必要であって、フォノ・グルニゲンほかの従来技
術の装置において必要であった高周波クロック信号を印
加する必要はない。フィルタ１及び８は、φｌ（又はφ
２）クロック信号の周波数からスイッチト・キャパシタ
・フィルタ４９のカット・オフ周波数を引いた周波数よ
りも低い周波数に人力信号を帯域制限することが必要と
される。従って、フィルタｌ及び８は好ましくは簡単で
あって安価なＲＣ反エイリアシング・フィルタである。

コンデンサ１３及び１５の動作について考えると、コン
デンサ１３は、スイッチ１９及び２９を介して放電され
、コンデンサ１５は、φ１クロック信号の正の半周期の
間、トランジスタ・スイッチ１１を介して、フィルタ８
でろ波されたＬＯＵＴ端子における信号の瞬時電圧レベ
ルに充電される。

同一極性であって相似な電荷が、スイッチ３１を介して
積分コンデンサ３５の両端を生じる。

φ２クロック信号の正の半周期に応答して、コンデンサ
１３は、スイッチ９を介して、フィルタ８によってろ波
されたＬＯＵＴ端子の電圧レベルに充電され、相似な電
荷が、スイッチ２５を介して、コンデンサ３５の両端に
生じ、一方、コンデンサ１５がスイッチ２１及び３３を
介して放電される。

上記種々のスイッチングトランジスタとφ１及びφ２ク
ロック信号の位相関係によって、ＬＩＮ端子における信
号の標本がコンデンサ５と７に充電され、その電荷は負
電荷で積分器５０に伝送され、一方、ＬＯＵＴ端子にお
ける信号の標本がコンデンサ１３及び１５において充電
されるとともに、その電荷は積分器５０に正電荷で伝送
される。

このように、コンデンサ５及び７は有効的に負性抵抗と
しての機能を果たしており、一方、コンデンサ１３及び
１５は正の抵抗として機能する。

（例えばチップ・リング線等の対Ｔ及びＲのような）平
衡線における信号伝送の公知の問題点（よ、変換ハイブ
リット損失の現象であり、ＴＸ端子における送信される
出力信号の減衰された信号がＬＩＮ端子に生じる現象で
ある。特に、出力抵抗ＲＯＵＴ両端における電圧降下に
よって、ＬＩＮ端子に現われる出力信号の振幅が、ＴＸ
端子における元の出力信号の振幅の約半分に等しくなる
。

上述されたように、コンデンサ５及び７は好ましくはコ
ンデンサ１３及び１５の静電容量の２倍の静電容量であ
る。それ故、コンデンサ５及び７は、（正抵抗として機
能する）コンデンサ１３及び１５の実効抵抗の約半分に
等しい実効抵抗を有する負性抵抗と゛して機能する。従
って、ＬＩＮ端子に生じる出力信号の近端エコー又は変
換ハイブリッド損失は、加算ノードとして動作する演算
増幅器２７の非反転入力において有効的に消去される。

このように、実質上近端信号を除去することによって、
基本的なエコーの除去が行なわれ、それによって、チッ
プ・リング線Ｔ及びＲによって伝送されＬＩＮ端子（第
１図）に受信された信号のダイナミック・レンジを改善
させることができる。

本発明を理解できる当該技術分野を熟知した技術者はこ
こに記述された原理を用いてその他の実施例又は変形例
を考え出すことができる。

例えば、スイッチ２５と３９．２９と４５は実質上同一
の機能を果たす。このように、スイッチ３９及び４５は
省略されることが可能であり、コンデンサ３７の第１端
子がコンデンサ５及び１３の第２端子に接続する接続点
に接続されることが可能である。

また、本発明は基本的なエコーの除去を行うた仏へ竺乱
１出ｔ！、７角ｒｅｖ、、□４）九右千１睦土フィルタ
に関して述べられているが、（例えばＬＩＮである）１
つの人力を有し、２つの入力コンデンサと関連するスイ
ッチ（例えば、コンデンサ５及び１３、スイッチ１，９
．１７．１９．２５及び２９）を備えたある簡単な除去
フィルタのような池の応用に対しても有用である。

これらすべてと他の変形例は、ここに開示した特許請求
の範囲に記載された本発明の範囲内において考えられる
ことが可能である。

［発明の効果］ 以上詳述したように本発明によれば、従来例に比較し高
い標本化周波数のクロック信号又は高価なアナログ反エ
イリアシング・フィルタを必要とず、また本発明の除去
回路はディジタル信号伝送システムのような高い標本化
周波数を必要とするシステムに対して有用である。さら
に、本発明によれば、集積回路上での相互接続による漂
遊容量を除去することができ、従来例のフォノ・グルニ
ゲンほかの回路におけるような複雑なタイミング回路を
必要としないという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す除去フィルタのブロッ
ク図、 第２図は第１図の除去フィルタの標本化クロック信号の
タイミング・チャートである。 ｌ・・・ＲＣ反エイリアシング・フィルタ、２．３・・
・トランジスタ・スイッチ、５．７・・・コンデンサ、 ８・・・ＲＣ反エイリアシング・フィルタ、９．１１・
・・トランジスタ・スイッチ、１３．１５・・・コンデ
ンサ、 １７．１９，２１．２３・・・トランジスタ・スイッチ
、 ２５・・・トランジスタ・スイッチ、 ２７・・・演算増幅器、 ２９．３１．３３・・・トランジスタ・スイッチ、３５
・・・積分コンデンサ、 ３７・・・帰還コンデンサ、 ３９．４１．４３，４５．４７・・・トランジスタ・ス
イッチ、 ４９・・・スイッヂト・キャパシタ・フィルタ、５０・
・・積分器。

Claims (15)

【特許請求の範囲】
1. （１）入力信号を受信するための入力手段と、第１と第
   ２の標本化周波数を有し第１の標本化周波数が第２の標
   本化周波数の倍数である第１及び第２のクロック信号を
   発生するための手段と、上記第１のクロック信号を受信
   し上記第１のクロック信号の第１の位相で上記受信され
   た入力信号を標本化しそれに応答して第１の標本化信号
   を発生するための第１のスイッチト・キャパシタの手段
   と、 上記第１のクロック信号を受信し上記第１のクロック信
   号の逆位相で上記受信された入力信号を標本化しそれに
   応答して第２の標本化信号を発生するための第２のスイ
   ッチト・キャパシタの手段とを備え、 上記入力信号が上記第１のクロック信号の逆位相で標本
   化される結果上記入力信号が上記第１の標本化周波数の
   ２倍の周波数で有効的に標本化され、 上記第２のクロック信号を受信し上記第１及び第２の標
   本化信号を積分し上記積分された信号を上記第２の標本
   化周波数で標本化しそれに応答して除去及びろ波された
   出力信号を発生するための積分手段とを備えたことを特
   徴とする除去フィルタ。
2. （２）上記第１のクロック信号が重複しない第１と第２
   の矩形波信号を備えたことを特徴とする特許請求の範囲
   第１項記載の除去フィルタ。
3. （３）上記第１のスイッチト・キャパシタの手段が、 第１と第２の端子を有する第１のキャパシタと、上記重
   複しない第１と第２の信号を受信し上記重複しない第１
   と第２の信号の各正の半周期に応答して上記入力手段と
   アース間に上記キャパシタの第１の端子を交互に接続す
   るための第１のトランジスタ・スイッチの手段と、 上記重複しない第１と第２の信号を受信し上記重複しな
   い第１と第２の信号の各正の半周期に応答してアースと
   上記積分手段の入力との間に上記キャパシタの第２の端
   子を交互に接続するための第２のトランジスタ・スイッ
   チの手段とを備えたことを特徴とする特許請求の範囲第
   ２項記載の除去フィルタ。
4. （４）上記第２のスイッチト・キャパシタの手段が、 第１と第２の端子を有する第２のキャパシタと、上記重
   複しない第１と第２の信号を受信し上記重複しない第１
   と第２の信号の各正の半周期に応答してアースと上記入
   力手段との間に上記第２のキャパシタの第１の端子を交
   互に接続するための第３のトランジスタ・スイッチの手
   段と、 上記重複しない第１と第２の信号を受信し上記重複しな
   い第１と第２のクロック信号の各正の半周期に応答して
   上記積分手段の入力とアースとの間に上記第２のキャパ
   シタの第２の端子を交互に接続するための第４のトラン
   ジスタ・スイッチの手段を備えたことを特徴とする特許
   請求の範囲第３項記載の除去フィルタ。
5. （５）上記積分手段が、 上記第１と第２の標本化信号を受信するための上記第１
   と第２のスイッチト・キャパシタの手段に接続される演
   算増幅器の入力を有する演算増幅器と、 上記演算増幅器の出力と上記入力に接続される積分キャ
   パシタと、 上記重複しない第１と第２の信号を受信し上記重複しな
   い第１と第２の信号の各正の半周期に応答して上記積分
   キャパシタの両端に受信された上記標本化信号を放電及
   び充電を交互に行うための上記積分キャパシタの両端に
   接続されるスイッチト帰還キャパシタの手段とを備え、 上記演算増幅器がろ波された信号を発生し、上記積分手
   段がさらに、 上記第２のクロック信号を受信し上記第２の標本化周波
   数で上記ろ波された信号を標本化しこれに応答して除去
   及びろ波された上記出力信号を発生するための出力トラ
   ンジスタ・スイッチの手段とを備えたことを特徴とする
   特許請求の範囲第２項、第３項又は第４項記載の除去フ
   ィルタ。
6. （６）上記入力信号がある予め決められたボー・レート
   を有するディジタル信号であり、上記第１の標本化周波
   数が上記ボー・レートの約１６倍であり、上記第２の標
   本化周波数が上記ボー・レートの約８倍であることを特
   徴とする特許請求の範囲第２項、第３項又は第４項記載
   の除去フィルタ。
7. （７）第１の入力信号を受信するための第１の入力手段
   と、 上記第１の入力信号の減衰された信号を含む第２の入力
   信号を受信するための第２の入力手段と、第１と第２の
   標本化周波数を有し上記第１の周波数が上記第２の周波
   数の倍数である第１と第２のクロック信号を発生するた
   めの手段と、 上記第１のクロック信号を受信し上記第１のクロック信
   号の第１の位相で上記第１の入力信号を標本化しそれに
   応答して第１の標本化信号を発生するための第１のスイ
   ッチト・キャパシタの手段上記第１のクロック信号を受
   信し上記第１のクロック信号の逆位相で上記第１の入力
   信号を標本化しそれに応答して第２の標本化信号を発生
   するための第２のスイッチト・キャパシタの手段と、上
   記第１のクロック信号を受信し上記第１のクロック信号
   の上記第１の位相で上記第２の入力信号を標本化しそれ
   に応答して第３の標本化信号を発生するための第３のス
   イッチト・キャパシタの手段と、 上記第１のクロック信号を受信し上記第１のクロック信
   号の上記逆位相で上記第２の入力信号を標本化しそれに
   応答して第４の標本化信号を発生するための第４のスイ
   ッチト・キャパシタの手段と、 上記第１と第２の標本化信号から上記第３と第４の標本
   化信号を減算するための手段とを備え、上記第１の入力
   信号の上記減衰された信号が上記第２の入力信号から実
   質的に消去され、 上記第２のクロック信号を受信し上記減算された信号を
   積分し上記第２の標本化信号で上記積分された信号を標
   本化しそれに応答して除去及びろ波された出力信号を発
   生するための積分手段とを備えたことを特徴とする除去
   フィルタ。
8. （８）上記第１のクロック信号が重複しない第１及び第
   ２の矩形波信号であることを特徴とする特許請求の範囲
   第７項記載の除去フィルタ。
9. （９）上記第１のスイッチト・キャパシタの手段が、 第１と第２の端子を有する第１のキャパシタと、上記重
   複しない第１と第２の信号を受信し上記重複しない第１
   と第２の信号の正の半周期に応答して上記第１の入力手
   段とアースとの間に上記第１のキャパシタの上記第１の
   端子を交互に接続するための第１のトランジスタ・スイ
   ッチの手段と、上記重複しない第１と第２の信号を受信
   し上記重複しない第１と第２の信号の上記各正の半周期
   に応答して上記積分手段の入力とアースとの間に上記第
   １のキャパシタの上記第２の端子を交互に接続するため
   の第２のトランジスタ・スイッチの手段とを備えたこと
   を特徴とする特許請求の範囲第８項記載の除去フィルタ
   。
10. （１０）上記第２のスイッチト・キャパシタの手段が、 第１と第２の端子を有する第２のキャパシタと、上記重
    複しない第１と第２の信号を受信し上記重複しない第１
    と第２の信号の上記正の半周期に応答してアースと上記
    第１の入力手段との間に上記第２のキャパシタの上記第
    １の端子を交互に接続するための第３のトランジスタ・
    スイッチの手段と、 上記重複しない第１と第２の信号を受信し上記重複しな
    い第１と第２のクロック信号の上記正の半周期に応答し
    てアースと上記積分手段の上記入力との間に上記第２の
    キャパシタの上記第２の端子を交互に接続するための第
    ４のトランジスタ・スイッチの手段とを備えたことを特
    徴とする特許請求の範囲第９項記載の除去フィルタ。
11. （１１）上記第３のスイッチト・キャパシタの手段が、 第１と第２の端子を有し上記第２の端子が上記第４のト
    ランジスタ・スイッチの手段に接続される第３のキャパ
    シタと、 上記重複しない第１と第２の信号を受信し上記重複しな
    い第１と第２の信号の各正の半周期に応答して上記第２
    の入力手段とアースとの間に上記第３のキャパシタの上
    記第１の端子を交互に接続するための第４のトランジス
    タ・スイッチの手段とを備えたことを特徴とする特許請
    求の範囲第１０項記載の除去フィルタ。
12. （１２）上記第４のスイッチト・キャパシタの手段が、 第１と第２の端子を有し上記第２の端子が上記第２のト
    ランジスタ・スイッチの手段に接続される第４のキャパ
    シタと、 上記重複しない第１と第２の信号を受信し上記重複しな
    い第１と第２の信号の上記各正の半周期に応答してアー
    スと上記第２の入力手段との間に上記第４のキャパシタ
    の上記第１の端子に交互に接続するための第６のトラン
    ジスタ・スイッチの手段とを備えたことを特徴とする特
    許請求の範囲第９項記載の除去フィルタ。
13. （１３）上記各トランジスタ・スイッチの手段が一対の
    ＣＭＯＳ型伝送ゲートを備えていることを特徴とする特
    許請求の範囲第４項又は第１２項記載の除去フィルタ。
14. （１４）上記第１と第２のキャパシタが、 上記第３と第４のキャパシタの静電容量の約半分の静電
    容量の値に等しい静電容量を有することを特徴とする特
    許請求の範囲第１２項記載の除去フィルタ。
15. （１５）上記積分手段が、上記減算手段に接続される入
    力を有し上記減算された信号を受信するための演算増幅
    器と、 上記演算増幅器の出力と上記入力に接続される積分キャ
    パシタと、 上記重複しない第１と第２の信号を受信し上記重複しな
    い第１と第２の信号の正の半周期に応答して上記積分キ
    ャパシタに上記受信され加算された信号を交互に放電及
    び充電を行うための上記積分キャパシタの両端に接続さ
    れるスイッチト帰還キャパシタの手段とを備え、 上記演算増幅器がろ波された出力信号を発生し、上記積
    分手段がさらに、上記第２のクロック信号を受信しそれ
    に応答して上記第２の標本化周波数で上記ろ波された出
    力信号を標本化しそれによって上記除去及びろ波された
    出力信号を発生するための出力トランジスタ・スイッチ
    の手段とを備えたことを特徴とする特許請求の範囲第８
    項、第１１項、又は第１２項記載の除去フィルタ。