CN207993860U - 封装器件 - Google Patents
封装器件 Download PDFInfo
- Publication number
- CN207993860U CN207993860U CN201820379758.4U CN201820379758U CN207993860U CN 207993860 U CN207993860 U CN 207993860U CN 201820379758 U CN201820379758 U CN 201820379758U CN 207993860 U CN207993860 U CN 207993860U
- Authority
- CN
- China
- Prior art keywords
- pad
- substrate
- conductive film
- packaging
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
本实用新型提供了一种封装器件，封装器件包括：基板、芯片、导电膜和封装体；基板的一侧设置有第一焊盘；芯片包括第二焊盘；导电膜的一侧与第一焊盘相贴合，导电膜的另一侧与第二焊盘相贴合，第一焊盘与第二焊盘相对设置；封装体至少包覆于芯片与导电膜的外侧。封装器件的封装体内，芯片的第二焊盘与基板的第一焊盘通过导电膜键合，通过压合的方式使芯片、导电膜与基板紧密相结合，在封装体封装固定后位置相互固定。由于不使用引线和焊料，不需要对第一焊盘和第二焊盘使用焊料焊接，所以第一焊盘和第二焊盘的键合处不会出现键合冲丝，也不会产生键合断裂、变形等问题，加工过程中没有异物参与，进而保证键合面清洁。
Description
技术领域
本实用新型涉及封装器件技术领域，具体而言，涉及一种封装器件。
背景技术
目前，在传统的封装技术中，键合的方式主要分为引线键合和倒装焊技术。虽然传统的引线键合以及倒装焊技术已经相当成熟，但依然存在诸多问题。首先成本方面而言，引线键合的工艺需要键合机，极细的金线，倒装焊需要对芯片预置焊点，这些都不可避免的复杂了工艺增加了设备、工序以及材料的成本。其次工艺方面，引线键合的键合间隙受制于契刀的尺寸，无法满足日益缩小的封装器件尺寸要求，特别是无法适用于新型封装技术，如扇出型晶元封装、系统级封装，并且键合丝封装时会产生冲丝，断裂形变等一系列问题。倒装焊技容易出现垂直方向的下坠和水平方向上的摇摆问题，特别对功率器件更是如此。最后可靠性方面而言，引线键合以及倒装焊在长期循环载荷的工作环境下，键合丝和预置焊点都会有相应的损伤，从而影响封装器件的可靠性。因此传统的键合形式无法满足封装器件日益提高的要求。为解决传统工艺技术的瓶颈和现有技术方案的不足，有必要开发一种加工流程简单、成品率高、成本低的工艺方法。
实用新型内容
本实用新型旨在至少解决现有技术或相关技术中存在的技术问题之一。
为此，本实用新型的第一方面提出一种封装器件。
有鉴于此，本实用新型的第一方面提供了一种封装器件，包括：基板、芯片、导电膜和封装体；基板的一侧设置有第一焊盘；芯片包括第二焊盘；导电膜的一侧与第一焊盘相贴合，导电膜的另一侧与第二焊盘相贴合，第一焊盘与第二焊盘相对设置；封装体至少包覆于芯片与导电膜的外侧。
本实用新型所提供的封装器件，芯片的第二焊盘与基板的第一焊盘通过导电膜键合，制造时将导电膜与基板需要安装芯片的一面相贴合，再将芯片与导电膜贴合，对芯片施予一定压力，通过压合的方式使芯片、导电膜与基板紧密相结合后封装，在封装体封装固化后，芯片、导电膜与基板的位置相互固定。该方法生产工艺简单，不需要昂贵的键合设备，减少了生产工序，可应用于微小型封装器件的生产。由于制造过程中不使用引线和焊料，不需要对第一焊盘和第二焊盘使用焊料焊接，所以第一焊盘和第二焊盘的键合处不会出现键合冲丝，也不会产生键合断裂、变形等问题，加工过程中没有异物参与，进而保证键合面清洁。同时通过压合的方式结合还能避免倒装焊技术处理时的高温处理步骤，芯片和基板都不会受热，避免了在热加载中产生大量热应力时芯片位置发生摇摆偏移的情况，并且在封装器件为功率器件时，避免了由于功率器件发热量较大，长时间使用导致封装体内积聚热量导致键合丝、焊点受损发生脱焊的情况。因此封装器件的良品率更高，使用中的可靠性也更好，同时生产工序简单，利于量产。
另外，本实用新型提供的上述技术方案中的封装器件还可以具有如下附加技术特征：
在上述技术方案中，优选地，导电膜包括：绝缘载体和导电体；导电体沿绝缘载体的厚度方向延伸。
在该技术方案中，在绝缘载体中沿绝缘载体的厚度间隔设置导电体来形成导电膜，使导电膜在厚度方向上通过导电体来导通电流，在芯片的第二焊盘与基板的第一焊盘分别贴合于导电膜的两侧时，实现芯片和基板的对应焊盘之间的电连接。
在上述任一技术方案中，优选地，多个导电体呈阵列式分布于绝缘载体上。
在该技术方案中，以阵列的形式将多个导电体分布设置于绝缘载体上，单个导电体可为圆柱体或立方体等形状，保证导电膜在厚度方向上电导通且每个焊盘都至少与一个导电体接触，在同时有多个导电体与同一个焊盘接触的情况下，还可增加接触的总面积，提高电导率。
在上述任一技术方案中，优选地，第一焊盘为多个，第二焊盘的数量与第一焊盘的数量相等；导电体的横截面的任一宽度均小于相邻的第一焊盘之间的距离；和/或导电体的横截面的任一宽度均小于相邻的第二焊盘之间的距离。
在该技术方案中，预制基板的第一焊盘设置为多个，数量与芯片的第二焊盘的数量相等，保证封装后芯片的引脚/触点数量不变；导电体的横截面的任一宽度均小于相邻的第一焊盘之间的距离，即单一导电体不会同时接触任意方向上的任意两个相邻的第一焊盘，确保任意两个相邻的第一焊盘不会被短接；和/或导电体的横截面的任一宽度均小于相邻的第二焊盘之间的距离，即单一导电体同样不会同时接触任意方向上的任意两个相邻的第二焊盘，确保任意两个相邻的第二焊盘不会被短接。
在上述任一技术方案中，优选地，第一焊盘与第二焊盘直接设置有一个或多个导电体。
在该技术方案中，对应的第一焊盘与第二焊盘间通过一个或多个导电体实现电连接，保证电连接可靠性的基础上，更多的导电体能增加第一焊盘与第二焊盘之间导电体的总面积，降低阻抗。
在上述任一技术方案中，优选地，封装器件还包括：第三焊盘；第三焊盘设置在基板的另一侧，与第一焊盘相连接。
在该技术方案中，在基板的另一侧设置与第一焊盘通过内置线路对应导通的第三焊盘，即实现芯片的第二焊盘与第三焊盘的间对应的电连接关系，保证芯片被封装为封装器件后的功能完整。
在上述任一技术方案中，优选地，封装器件还包括：焊料；焊料设置在第三焊盘上。
在该技术方案中，在第三焊盘上设置焊料，使封装器件的安装更加方便快捷。
在上述任一技术方案中，优选地，焊料为锡焊料或钎焊料。
在该技术方案中，焊料为锡焊料或钎焊料，成本低廉且应用简单，方便量产。
在上述任一技术方案中，优选地，第一焊盘嵌于基板中，以使第一焊盘的表面与基板的表面平齐。
在该技术方案中，第一焊盘嵌于基板中，不易脱落；同时第一焊盘的表面与基板的表面平齐，使导电膜与基板压合时更加贴合，不易松动，进而增加可靠性。
在上述任一技术方案中，优选地，基板为陶瓷基板或PCB板。
在该技术方案中，基板选用陶瓷基板或PCB(印刷电路板)板，技术成熟，生产难度低，有利于成本控制。
本实用新型的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本实用新型的实践了解到。
附图说明
本实用新型的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1示出了根据本实用新型的一个实施例的封装器件的结构示意图；
图2示出了根据本实用新型的一个实施例的导电膜的结构示意图；
图3示出了根据本实用新型的另一个实施例的导电膜的结构示意图；
图4示出了根据本实用新型的另一个实施例的封装器件的结构示意图；
图5示出了根据本实用新型的再一个实施例的封装器件的结构示意图；
图6示出了根据本实用新型的再一个实施例的封装器件的结构示意图；
图7示出了根据本实用新型的再一个实施例的封装器件的结构示意图；
其中，图1至图7中的附图标记与部件名称之间的对应关系为：
1基板；2第一焊盘；3芯片；4第二焊盘；5导电膜；51绝缘载体；52导电体；6封装体；7第三焊盘；8焊料。
具体实施方式
为了能够更清楚地理解本实用新型的上述目的、特征和优点，下面结合附图和具体实施方式对本实用新型进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本实用新型，但是，本实用新型还可以采用其他不同于在此描述的其他方式来实施，因此，本实用新型的保护范围并不受下面公开的具体实施例的限制。
下面参照图1至图7描述根据本实用新型一些实施例所述封装器件。
如图1所示，在本实用新型第一方面的实施例中，本实用新型提供了一种封装器件，包括：基板1、芯片3、导电膜5和封装体6；基板1的一侧设置有第一焊盘2；芯片3包括第二焊盘4；导电膜5的一侧与第一焊盘2相贴合，导电膜5的另一侧与第二焊盘4相贴合，第一焊盘2与第二焊盘4相对设置；封装体6至少包覆于芯片3与导电膜5的外侧。
在该实施例中，封装器件的封装体6内，芯片3的第二焊盘4与基板1的第一焊盘2通过导电膜5键合，制造时将导电膜5与基板1需要安装芯片3的一面相贴合，再将芯片3与导电膜5贴合，对芯片3施予一定压力，通过压合的方式使芯片3、导电膜5与基板1紧密相结合后封装，在封装体封装固化后，芯片3、导电膜5与基板1的位置相互固定。该方法生产工艺简单，不需要昂贵的键合设备，减少了生产工序，可应用于微小型封装器件的生产。由于制造过程中不使用引线和焊料，不需要对第一焊盘2和第二焊盘4使用焊料焊接，所以第一焊盘2和第二焊盘4的键合处不会出现键合冲丝，也不会产生键合断裂、变形等问题，加工过程中没有异物参与，进而保证键合面清洁。同时通过压合的方式结合还能避免倒装焊技术处理时的高温处理步骤，芯片3和基板1都不会受热，避免了在热加载中产生大量热应力时芯片3位置发生摇摆偏移的情况，并且在封装器件为功率器件时，避免了由于功率器件发热量较大，长时间使用导致封装体6内积聚热量导致键合丝、焊点受损发生脱焊的情况。因此封装器件的良品率更高，使用中的可靠性也更好，同时生产工序简单，利于量产。
在本实用新型的一个实施例中，优选地，如图2所示，导电膜5包括：绝缘载体51和导电体52；导电体52沿绝缘载体51的厚度方向延伸。
在该实施例中，在绝缘载体51中沿绝缘载体51的厚度间隔设置导电体52来形成导电膜5，使导电膜5在厚度方向上通过导电体52来导通电流，在芯片3的第二焊盘4与基板1的第一焊盘2分别贴合于导电膜5的两侧时，实现芯片3和基板1的对应焊盘之间的电连接。
在本实用新型的一个实施例中，优选地，如图2所示，多个导电体52呈阵列式分布于绝缘载体51上。
在该实施例中，以阵列的形式将多个导电体52分布设置于绝缘载体51上，单个导电体52可为圆柱体或立方体等形状，保证导电膜5在厚度方向上电导通且每个焊盘都至少与一个导电体52接触，在同时有多个导电体52与同一个焊盘接触的情况下，还可增加接触的总面积，提高电导率。
在本实用新型的一个实施例中，优选地，如图3至图6所示，第一焊盘2为多个，第二焊盘4的数量与第一焊盘2的数量相等；导电体52的横截面的任一宽度均小于相邻的第一焊盘2之间的距离；和/或导电体52的横截面的任一宽度均小于相邻的第二焊盘4之间的距离。
在该实施例中，预制基板1的第一焊盘2设置为多个，数量与芯片3的第二焊盘4的数量相等，保证封装后芯片3的引脚/触点数量不变；导电体52的横截面的任一宽度均小于相邻的第一焊盘2之间的距离，即单一导电体52不会同时接触任意方向上的任意两个相邻的第一焊盘2，确保任意两个相邻的第一焊盘2不会被短接；和/或导电体52的横截面的任一宽度均小于相邻的第二焊盘4之间的距离，即单一导电体52同样不会同时接触任意方向上的任意两个相邻的第二焊盘4，确保任意两个相邻的第二焊盘4不会被短接。
在本实用新型的一个实施例中，优选地，如图5和图6所示，第一焊盘2与第二焊盘4直接设置有一个或多个导电体52。
在该实施例中，对应的第一焊盘2与第二焊盘4间通过一个或多个导电体52实现电连接，保证电连接可靠性的基础上，更多的导电体52能增加第一焊盘2与第二焊盘4之间导电体52的总面积，降低阻抗。
在本实用新型的一个实施例中，优选地，如图1至图7所示，封装器件还包括：第三焊盘7；第三焊盘7设置在基板1的另一侧，与第一焊盘2相连接。
在该实施例中，在基板1的另一侧设置与第一焊盘2通过内置线路对应导通的第三焊盘7，即实现芯片3的第二焊盘4与第三焊盘7的间对应的电连接关系，保证芯片3被封装为封装器件后的功能完整。
在本实用新型的一个实施例中，优选地，如图1所示，封装器件还包括：焊料8；焊料8设置在第三焊盘7上。
在该实施例中，在第三焊盘7上设置焊料8，焊料8呈球形或半球形，使封装器件的安装更加方便快捷。
在本实用新型的一个实施例中，优选地，焊料8为锡焊料8或钎焊料8。
在该技术方案中，焊料8为锡焊料或钎焊料，成本低廉且应用简单，方便量产。
在本实用新型的一个实施例中，优选地，如图1、图3至图7所示，第一焊盘2嵌于基板1中，以使第一焊盘2的表面与基板1的表面平齐。
在该实施例中，第一焊盘2嵌于基板1中，不易脱落；同时第一焊盘2的表面与基板1的表面平齐，使导电膜5与基板1压合时更加贴合，不易松动，进而增加可靠性。
在本实用新型的一个实施例中，优选地，基板1为陶瓷基板或PCB板。
在该实施例中，基板1选用陶瓷基板或PCB板，技术成熟，生产难度低，有利于成本控制。
在本实用新型的描述中，术语“多个”则指两个或两个以上，除非另有明确的限定，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制；术语“连接”、“安装”、“固定”等均应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介相连。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型的描述中，术语“一个实施例”、“一些实施例”、“具体实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或特点包含于本实用新型的至少一个实施例或示例中。在本实用新型中，对上述术语的示意性表述不一定指的是相同的实施例或实例。而且，描述的具体特征、结构、材料或特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种封装器件，其特征在于，包括：
基板，所述基板的一侧设置有第一焊盘；
芯片，所述芯片包括第二焊盘；
导电膜，所述导电膜的一侧与所述第一焊盘相贴合，所述导电膜的另一侧与所述第二焊盘相贴合，所述第一焊盘与所述第二焊盘相对设置；
封装体，所述封装体至少包覆于所述芯片与所述导电膜的外侧。
2.根据权利要求1所述的封装器件，其特征在于，所述导电膜包括：
绝缘载体；
导电体，所述导电体沿所述绝缘载体的厚度方向延伸。
3.根据权利要求2所述的封装器件，其特征在于，
多个所述导电体呈阵列式分布于所述绝缘载体上。
4.根据权利要求3所述的封装器件，其特征在于，
所述第一焊盘为多个，所述第二焊盘的数量与所述第一焊盘的数量相等；
所述导电体的横截面的任一宽度均小于相邻的第一焊盘之间的距离；和/或
所述导电体的横截面的任一宽度均小于相邻的第二焊盘之间的距离。
5.根据权利要求3所述的封装器件，其特征在于，
所述第一焊盘与所述第二焊盘直接设置有一个或多个所述导电体。
6.根据权利要求1所述的封装器件，其特征在于，还包括：
第三焊盘，所述第三焊盘设置在所述基板的另一侧，与所述第一焊盘相连接。
7.根据权利要求6所述的封装器件，其特征在于，还包括：
焊料，所述焊料设置在所述第三焊盘上。
8.根据权利要求7所述的封装器件，其特征在于，
所述焊料为锡焊料或钎焊料。
9.根据权利要求1至8中任一项所述的封装器件，其特征在于，
所述第一焊盘嵌于所述基板中，以使所述第一焊盘的表面与所述基板的表面平齐。
10.根据权利要求1至8中任一项所述的封装器件，其特征在于，
所述基板为陶瓷基板或PCB板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820379758.4U CN207993860U (zh) | 2018-03-20 | 2018-03-20 | 封装器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201820379758.4U CN207993860U (zh) | 2018-03-20 | 2018-03-20 | 封装器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN207993860U true CN207993860U (zh) | 2018-10-19 |
Family
ID=63827533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201820379758.4U Active CN207993860U (zh) | 2018-03-20 | 2018-03-20 | 封装器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN207993860U (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108336053A (zh) * | 2018-03-20 | 2018-07-27 | 桂林电子科技大学 | 封装器件和封装器件的制造方法 |
| CN109999343A (zh) * | 2019-03-30 | 2019-07-12 | 深圳硅基仿生科技有限公司 | 植入式器件的电子封装体及视网膜刺激器 |
| CN110823960A (zh) * | 2019-11-26 | 2020-02-21 | 桂林电子科技大学 | 表面损伤检测装置 |
| CN111009750A (zh) * | 2019-12-30 | 2020-04-14 | 歌尔科技有限公司 | 连接块、连接组件及电子产品 |
| CN113764357A (zh) * | 2021-08-03 | 2021-12-07 | 桂林电子科技大学 | 导电模块的封装结构 |
-
2018
- 2018-03-20 CN CN201820379758.4U patent/CN207993860U/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108336053A (zh) * | 2018-03-20 | 2018-07-27 | 桂林电子科技大学 | 封装器件和封装器件的制造方法 |
| CN108336053B (zh) * | 2018-03-20 | 2024-08-09 | 桂林电子科技大学 | 封装器件和封装器件的制造方法 |
| CN109999343A (zh) * | 2019-03-30 | 2019-07-12 | 深圳硅基仿生科技有限公司 | 植入式器件的电子封装体及视网膜刺激器 |
| CN110823960A (zh) * | 2019-11-26 | 2020-02-21 | 桂林电子科技大学 | 表面损伤检测装置 |
| CN111009750A (zh) * | 2019-12-30 | 2020-04-14 | 歌尔科技有限公司 | 连接块、连接组件及电子产品 |
| CN113764357A (zh) * | 2021-08-03 | 2021-12-07 | 桂林电子科技大学 | 导电模块的封装结构 |
| CN113764357B (zh) * | 2021-08-03 | 2024-02-09 | 桂林电子科技大学 | 导电模块的封装结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN207993860U (zh) | 封装器件 | |
| CN101714545A (zh) | 半导体装置 | |
| JP2001015679A (ja) | 半導体装置及びその製造方法 | |
| JPH06224246A (ja) | 半導体素子用高多端子化パッケージ | |
| KR20160036584A (ko) | 발광다이오드 스크린 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| CN108336053A (zh) | 封装器件和封装器件的制造方法 | |
| US20040007782A1 (en) | Connecting circuit devices and assemblies thereof | |
| CN101625986B (zh) | 芯片封装结构制程 | |
| CN105390477B (zh) | 一种多芯片3d二次封装半导体器件及其封装方法 | |
| CN206422059U (zh) | 封装结构 | |
| CN100433320C (zh) | 芯片封装结构及凸块制程 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JP2004186629A (ja) | 半導体装置およびその製造方法 | |
| CN206789535U (zh) | 一种电力电子器件的扇出型封装结构 | |
| CN101615607A (zh) | 芯片封装结构 | |
| CN106408070B (zh) | 接触式智能卡及制造方法 | |
| JP2885202B2 (ja) | 半導体パッケージ用検査治具 | |
| KR100720408B1 (ko) | 이방성 도전필름을 이용한 플립칩 본딩장치 및 플립칩본딩방법 | |
| CN209561400U (zh) | 一种smt兼容替代sot563的封装 | |
| CN218299820U (zh) | 一种封装结构及应用其的半导体产品 | |
| JPH10125720A (ja) | 半導体集積回路装置およびその製造方法 | |
| CN212482727U (zh) | 半导体封装结构 | |
| CN201576670U (zh) | 一种半导体封装结构 | |
| JPS61279139A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |