[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1694227A - 包括半导体存储器元件的半导体器件及其制造方法 - Google Patents

包括半导体存储器元件的半导体器件及其制造方法 Download PDF

Info

Publication number
CN1694227A
CN1694227A CNA2005100696235A CN200510069623A CN1694227A CN 1694227 A CN1694227 A CN 1694227A CN A2005100696235 A CNA2005100696235 A CN A2005100696235A CN 200510069623 A CN200510069623 A CN 200510069623A CN 1694227 A CN1694227 A CN 1694227A
Authority
CN
China
Prior art keywords
semiconductor device
wafer
strained layer
back side
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100696235A
Other languages
English (en)
Other versions
CN100550313C (zh
Inventor
南条雅俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN1694227A publication Critical patent/CN1694227A/zh
Application granted granted Critical
Publication of CN100550313C publication Critical patent/CN100550313C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • A—HUMAN NECESSITIES
    • A62—LIFE-SAVING; FIRE-FIGHTING
    • A62C—FIRE-FIGHTING
    • A62C13/00—Portable extinguishers which are permanently pressurised or pressurised immediately before use
    • A62C13/62—Portable extinguishers which are permanently pressurised or pressurised immediately before use with a single permanently pressurised container
    • A62C13/64—Portable extinguishers which are permanently pressurised or pressurised immediately before use with a single permanently pressurised container the extinguishing material being released by means of a valve
    • A—HUMAN NECESSITIES
    • A62—LIFE-SAVING; FIRE-FIGHTING
    • A62C—FIRE-FIGHTING
    • A62C13/00—Portable extinguishers which are permanently pressurised or pressurised immediately before use
    • A62C13/76—Details or accessories
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K27/00—Construction of housing; Use of materials therefor
    • F16K27/06—Construction of housing; Use of materials therefor of taps or cocks
    • F16K27/067—Construction of housing; Use of materials therefor of taps or cocks with spherical plugs
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K31/00—Actuating devices; Operating means; Releasing devices
    • F16K31/44—Mechanical actuating means
    • F16K31/60—Handles
    • F16K31/602—Pivoting levers, e.g. single-sided
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
    • F16K—VALVES; TAPS; COCKS; ACTUATING-FLOATS; DEVICES FOR VENTING OR AERATING
    • F16K5/00—Plug valves; Taps or cocks comprising only cut-off apparatus having at least one of the sealing faces shaped as a more or less complete surface of a solid of revolution, the opening and closing movement being predominantly rotary
    • F16K5/06—Plug valves; Taps or cocks comprising only cut-off apparatus having at least one of the sealing faces shaped as a more or less complete surface of a solid of revolution, the opening and closing movement being predominantly rotary with plugs having spherical surfaces; Packings therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/928—Front and rear surface processing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Business, Economics & Management (AREA)
  • Emergency Management (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Semiconductor Memories (AREA)
  • Dicing (AREA)

Abstract

一种晶片，在该晶片中通过以格状图案排列的渠道在晶片的面上限定了多个矩形区域，且在各个矩形区域中设置半导体存储器元件，沿着渠道切割该晶片，以将矩形区域分割成单个的区域，由此形成多个半导体器件。在沿着渠道分割晶片之前，在晶片的背面形成具有0.20μm或更小的、尤其是0.05至0.20μm厚度的应变层。通过研磨部件研磨半导体器件的背面来形成该应变层，通过用粘接材料粘接具有4μm或更小粒径的金刚石磨粒形成所述研磨部件。

Description

包括半导体存储器元件的半导体器件及其制造方法
技术领域
本发明涉及一种包括半导体存储器元件如DRAM(动态随机存取存储器)或快闪存储器的半导体器件以及制造该半导体器件的方法。
现有技术
在半导体器件的制造中，如本领域技术人员中众所周知的，通过以半导体晶片表面上的格状图案排列的渠道(street)来限定多个矩形区域，并在所述多个矩形区域的每一个中设置了半导体元件。然后，研磨晶片的背面以降低晶片的厚度。接着，沿着所述渠道切割晶片，从而将所述多个矩形区域分成单个的区域，由此形成半导体器件。在研磨之前称为划片的方式中，沿着渠道没有将晶片完全切割开，但在晶片中沿着渠道形成了所需深度的沟槽，并接着研磨晶片的背面以使晶片的厚度与沟槽的深度一致，从而将矩形区域单独地分隔开以制造半导体器件。
近来，半导体器件已变得紧凑且轻便。因此，往往需要使半导体器件的厚度为100μm或更小，并且更进一步为50μm或更小。当研磨半导体晶片的背面时，由于研磨而在半导体器件的背面产生了应变层。这种应变层降低了半导体器件的横向破裂抵抗力(transverserupture resistance)。如果半导体器件达到这样小的厚度，则如果留下未改变的上述应变层，则将使半导体器件的横向破裂抵抗力不够大。因此，如果要使半导体器件的厚度那样薄，则通常对研磨了的半导体晶片的背面进行抛光或刻蚀，由此在将半导体晶片分成单个的矩形区域之前去除应变层。通过以上操作，避免了半导体器件过低的横向破裂抵抗力。
发明人的研究已经显示出，在包括存储元件如DRAM或快闪存储器的半导体器件的情况下，如果在研磨了半导体晶片的背面之后，通过抛光或刻蚀去除该应变层，则会使存储器元件的功能变差。该原因还不完全清楚，但发明人认为，一旦去除了该应变层，则消除了由该应变层引起的吸沉效应(gettering sink effect)，结果诸如重金属等的杂质将返回到半导体晶片表面附近。
发明内容
因此，本发明的第一个目的在于改进包括存储器元件的半导体器件，由此，即使半导体器件的厚度足够小，也会有足够的横向破裂抵抗力，而没有使存储器功能恶化。
本发明的第二个目的在于提供一种包括存储器元件的半导体器件的制造方法，即使半导体器件的厚度足够小，该半导体器件也具有足够的横向破裂抵抗力，而没有使存储器功能恶化。
发明人坚持不懈地进行研究和实验，且发现如果有意在半导体器件的背面中提供比常规应变层薄很多的应变层，则会获得足够的横向破裂抵抗力，而不使存储器元件的功能恶化。
即，根据本发明的第一方面，作为实现了上述第一目的的包括半导体存储器元件的半导体器件，提供了一种包括半导体存储器元件的半导体器件，其中在半导体器件的背面上形成具有0.20μm或更小厚度的应变层。
应变层的厚度优选为0.05μm或更厚。优选通过研磨部件研磨半导体器件的背面来产生应变层，通过用粘接材料粘接具有4μm或更小粒径的金刚石磨粒形成所述研磨部件。
根据本发明的第二方面，作为实现了上述第二目的的半导体器件的制造方法，提供了一种半导体器件的制造方法，包括分割晶片，其中通过以格状图案排列的渠道在晶片的表面上限定多个矩形区域，且在各个矩形区域中设置一个半导体存储器元件，沿着渠道来将所述矩形区域分隔成单个的区域，由此形成多个半导体器件，该方法还包括沿着渠道分割晶片之前，在晶片的背面上形成具有0.20μm或更小厚度的应变层。
应变层的厚度优选为0.05μm或更厚。优选通过研磨部件研磨半导体器件的背面来形成该应变层，通过用粘接材料粘接具有4μm或更小粒径的金刚石磨粒形成所述研磨部件。
附图简述
图1是示出应用了根据本发明制造方法的一个优选实施例的晶片的典型实例的透视图；
图2是示出在本发明制造方法的优选实施例中研磨了晶片背面的状态的示意图；
图3是示出根据本发明的半导体器件的一个优选实施例的局部剖面图。
优选实施例
图1示出应用了根据本发明制造方法的优选实施例的晶片。整个用数字2表示的晶片由硅形成，且除了定向平面4之外都是圆形的。在晶片2的面6上，通过以格状图案排列的渠道8来限定多个矩形区域10。在各个矩形区域10中形成包括存储器元件如DRAM或快闪存储器的半导体元件。由于这种晶片2就其本质来说在本领域技术人员中是公知的，所以在此省略了其详细说明。
在本发明中，重要的是研磨晶片2的背面12，由此在晶片2的背面上形成所需厚度的应变层。为了说明的需要参考图2，其示出了研磨晶片2的背面12的方式。在研磨晶片2的背面12之前，将合适的保护板14粘贴到晶片2的面6上。使晶片2面朝下，并放置在卡盘装置16上，晶片2具有粘贴到其面6的合适的保护板14。卡盘装置16具有基本水平的上表面，且在该上表面中形成了许多吸力孔(未示出)，该卡盘装置16绕着其基本上垂直延伸的中心轴旋转。将晶片2放置在卡盘装置16的上表面上，并使吸力孔与真空源(未示出)相通，由此将晶片2吸引到卡盘装置16的上表面上。使研磨装置18作用在晶片2的背面12上。研磨装置18包括支撑盘22，支撑盘22固定到基本上垂直延伸的旋转轴20上。在圆周方向上将多个弓形研磨部件24间隔地固定到支撑盘22下表面的外围边缘部分。代替所述多个弓形研磨部件24，可以将以螺旋管形(toroidal)形式连续延伸的单个研磨部件固定到支撑盘22上。在研磨晶片2的背面12时，旋转卡盘装置16，并且同时旋转研磨装置18。将研磨装置18的研磨部件24压在晶片2的背面12上，并在水平方向上相对卡盘装置16来移动研磨装置18。当以这种方式研磨晶片2的背面12，从而将晶片2的厚度减小到所需值时，由于研磨而在晶片2的背面12中形成了微裂纹，且这种微裂纹构成应变层26(图3)。在图3中，以直立的状态绘出了从其表面6剥离了保护板14的晶片2，且用交叉影线表示在背面12中形成的由微裂纹构成的应变层26。
在本发明中，重要的是在晶片2的背面12上形成具有0.20μm或更小厚度t的应变层26，优选其厚度为0.05至0.20μm。为了形成这种非常薄的应变层26，根据发明人的经验，可推荐使用通过合适的粘接材料如陶瓷粘合剂(vitrified bond)或树脂粘合剂粘接具有4μm或更小粒径的金刚石颗粒所形成的研磨部件24。通过在透射电镜下观察晶片2的背面12，可以测量由微裂纹构成的应变层26的厚度t。
通过上述方式研磨晶片2的背面12，从而形成所需厚度的应变层26。然后，沿着渠道8分隔晶片2，由此完成由各个矩形区域10构成的半导体器件。为了沿着渠道8分隔开晶片2，通过其本身众所周知的划片机沿着渠道8足以切割晶片2。
如果需要的话，在研磨晶片2的背面12之前，能够从晶片2的面6沿着渠道8将晶片2切割到预定深度，由此沿着渠道8在晶片2的面6中形成沟槽，且接着研磨晶片2的背面12，由此将晶片2的厚度减小到沟槽的深度。通过该工序，可以单独地分隔开矩形区域10。
实例
提供如图1所示形状的硅晶片准备使用。晶片的直径为8英寸，且其厚度为725μm。在晶片的表面上，限定了750个矩形区域。每个矩形区域测量为5×8mm，且在每个矩形区域中形成DRAM。以如图2所示的方式研磨这种晶片2的背面，以使晶片2的厚度减小到150μm。使用的研磨部件是由通过陶瓷粘合剂粘接的、具有4μm或更小粒径的金刚石颗粒形成的。接着，沿着渠道切割晶片，以制造包括单独分隔开的矩形区域的半导体器件。通过透射电镜观察半导体器件的背面显示出，在半导体器件的背面中形成了具有0.15μm至0.19μm厚度且由微裂纹构成的应变层。测量了半导体器件的横向破裂抵抗力。将结果示于表1中。通过球横向破裂方法(ball transverserupture method)测量了半导体器件的横向破裂抵抗力，该方法包括在圆柱形夹具上放置半导体器件，并将球压在该半导体器件的中心。此外，要求DRAM的制造商来测试半导体器件的存储功能。将测试的结果示于表1中。
比较例1
除了所述研磨部件由具有4至6μm粒径的金刚石颗粒形成之外，以与上述实例相同的方式制造了半导体器件。通过透射电镜观察该半导体器件的背面。发现，在半导体器件的背面中形成了具有接近0.50至1.00μm厚度且由微裂纹构成的应变层。测量了半导体器件的横向破裂抵抗力。将结果示于表1中。此外，要求DRAM的制造商来测试半导体器件的存储功能。将测试的结果示于表1中。
比较例2
除了在研磨了晶片的背面之后，利用由DISCO公司出售的商品名称为“DRY POLISH”的抛光工具将晶片的背面抛光超过1.20μm的厚度外，以与比较例1相同的方式制造半导体器件。当通过透射电镜观察半导体器件的背面时，发现在半导体器件的背面中基本上不存在应变层。测量了半导体器件的横向破裂抵抗力。将结果示于表1中。此外，要求DRAM制造商来测试半导体器件的存储功能。将测试的结果示于表1中。
                             表1
应变层的厚度(μm)   横向破裂抵抗力(MPa) 存储功能下降
  实例   0.15-0.19   910   否
  比较例1   0.50-1.00   620   否
  比较例2   零   920   是

Claims (6)

1、一种包括半导体存储器元件的半导体器件，其中在该半导体器件的背面上已经形成了具有0.20μm或更小厚度的应变层。
2、根据权利要求1所述的包括半导体存储器元件的半导体器件，其中所述应变层的厚度为0.05μm或更厚。
3、根据权利要求1所述的包括半导体存储器元件的半导体器件，其中通过研磨部件研磨该半导体器件的背面已经产生了所述应变层，通过用粘接材料粘接具有4μm或更小粒径的金刚石磨粒形成所述研磨部件。
4、一种半导体器件的制造方法，包括分割晶片，其中通过以格状图案排列的渠道在该晶片的表面上限定多个矩形区域，且在每个矩形区域中设置一个半导体存储器元件，沿着所述渠道来将所述矩形区域分成单个的区域，由此形成多个半导体器件，
还包括在沿着所述渠道分割该晶片之前，在该晶片的背面上形成具有0.20μm或更小厚度的应变层。
5、根据权利要求4所述的半导体器件的制造方法，其中所述应变层的厚度为0.05μm或更厚。
6、根据权利要求4所述的半导体器件的制造方法，还包括通过研磨部件研磨该半导体器件的背面来形成所述应变层，通过用粘接材料粘接具有4μm或更小粒径的金刚石磨粒形成所述研磨部件。
CNB2005100696235A 2004-04-30 2005-04-30 包括半导体存储器元件的半导体器件及其制造方法 Active CN100550313C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004135714A JP4878738B2 (ja) 2004-04-30 2004-04-30 半導体デバイスの加工方法
JP135714/2004 2004-04-30

Publications (2)

Publication Number Publication Date
CN1694227A true CN1694227A (zh) 2005-11-09
CN100550313C CN100550313C (zh) 2009-10-14

Family

ID=35267562

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100696235A Active CN100550313C (zh) 2004-04-30 2005-04-30 包括半导体存储器元件的半导体器件及其制造方法

Country Status (7)

Country Link
US (2) US7592235B2 (zh)
JP (1) JP4878738B2 (zh)
KR (1) KR101126651B1 (zh)
CN (1) CN100550313C (zh)
DE (1) DE102005019357A1 (zh)
SG (1) SG116654A1 (zh)
TW (1) TWI398915B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123913A (zh) * 2012-07-03 2013-05-29 上海华力微电子有限公司 一种打薄晶圆降低分裂闪存单元失败率的工艺方法
CN111487260A (zh) * 2019-01-25 2020-08-04 株式会社迪思科 检查装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4647228B2 (ja) * 2004-04-01 2011-03-09 株式会社ディスコ ウェーハの加工方法
JP4759948B2 (ja) * 2004-07-28 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2007012810A (ja) * 2005-06-29 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2007234788A (ja) * 2006-02-28 2007-09-13 Disco Abrasive Syst Ltd ウエーハへのゲッタリング層付与方法およびゲッタリング層付与装置
JP4871617B2 (ja) * 2006-03-09 2012-02-08 株式会社ディスコ ウエーハの加工方法
JP4961183B2 (ja) * 2006-09-26 2012-06-27 株式会社ディスコ 半導体ウェーハの加工方法
US7670931B2 (en) * 2007-05-15 2010-03-02 Novellus Systems, Inc. Methods for fabricating semiconductor structures with backside stress layers
US8048775B2 (en) * 2007-07-20 2011-11-01 Alpha And Omega Semiconductor Incorporated Process of forming ultra thin wafers having an edge support ring
JP2009238853A (ja) * 2008-03-26 2009-10-15 Tokyo Seimitsu Co Ltd ウェーハ処理方法およびウェーハ処理装置
JP2010021330A (ja) * 2008-07-10 2010-01-28 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2010021398A (ja) 2008-07-11 2010-01-28 Disco Abrasive Syst Ltd ウェーハの処理方法
JP6068074B2 (ja) 2012-09-20 2017-01-25 株式会社ディスコ ゲッタリング層形成方法
CN105359258B (zh) 2013-07-02 2018-09-25 富士纺控股株式会社 研磨垫及其制造方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3923567A (en) * 1974-08-09 1975-12-02 Silicon Materials Inc Method of reclaiming a semiconductor wafer
US4144099A (en) * 1977-10-31 1979-03-13 International Business Machines Corporation High performance silicon wafer and fabrication process
JPS54110783A (en) * 1978-02-20 1979-08-30 Hitachi Ltd Semiconductor substrate and its manufacture
EP0251280A3 (en) * 1986-06-30 1989-11-23 Nec Corporation Method of gettering semiconductor wafers with a laser beam
JP2513055B2 (ja) * 1990-02-14 1996-07-03 日本電装株式会社 半導体装置の製造方法
JP2575545B2 (ja) * 1990-07-05 1997-01-29 株式会社東芝 半導体装置の製造方法
JP2763204B2 (ja) * 1991-02-21 1998-06-11 株式会社東芝 半導体基板及びその製造方法
JP3524141B2 (ja) * 1994-03-25 2004-05-10 株式会社東芝 半導体装置及びその製造方法
US5622875A (en) * 1994-05-06 1997-04-22 Kobe Precision, Inc. Method for reclaiming substrate from semiconductor wafers
JP3441259B2 (ja) * 1994-09-16 2003-08-25 株式会社東芝 半導体装置
JPH08335562A (ja) * 1995-01-20 1996-12-17 Seiko Instr Inc 半導体装置およびその製造方法
JP2792464B2 (ja) * 1995-05-25 1998-09-03 住友電気工業株式会社 マイクロデバイス基板およびマイクロデバイス基板の製造方法
US6146980A (en) * 1997-06-04 2000-11-14 United Microelectronics Corp. Method for manufacturing silicon substrate having gettering capability
US6184109B1 (en) * 1997-07-23 2001-02-06 Kabushiki Kaisha Toshiba Method of dividing a wafer and method of manufacturing a semiconductor device
US6624505B2 (en) * 1998-02-06 2003-09-23 Shellcase, Ltd. Packaged integrated circuits and methods of producing thereof
US5888838A (en) * 1998-06-04 1999-03-30 International Business Machines Corporation Method and apparatus for preventing chip breakage during semiconductor manufacturing using wafer grinding striation information
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
US6214704B1 (en) * 1998-12-16 2001-04-10 Memc Electronic Materials, Inc. Method of processing semiconductor wafers to build in back surface damage
JP3368876B2 (ja) * 1999-11-05 2003-01-20 株式会社東京精密 半導体チップ製造方法
JP2002100589A (ja) * 2000-09-21 2002-04-05 Hitachi Ltd 半導体装置製造方法
US6465353B1 (en) * 2000-09-29 2002-10-15 International Rectifier Corporation Process of thinning and blunting semiconductor wafer edge and resulting wafer
JP2002141253A (ja) * 2000-10-31 2002-05-17 Disco Abrasive Syst Ltd 半導体装置
JP2002307286A (ja) * 2001-04-10 2002-10-23 Disco Abrasive Syst Ltd 研削装置
JP2002334854A (ja) * 2001-05-10 2002-11-22 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2003023138A (ja) * 2001-07-10 2003-01-24 Toshiba Corp メモリチップ及びこれを用いたｃｏｃデバイス、並びに、これらの製造方法
JP2003173987A (ja) * 2001-12-04 2003-06-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP4034560B2 (ja) * 2001-12-14 2008-01-16 株式会社ディスコ 半導体ウエーハの研磨方法
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
JP3874255B2 (ja) * 2002-02-28 2007-01-31 信越半導体株式会社 シリコンウェーハ中のｂｍｄサイズの評価方法
US20040224469A1 (en) * 2003-05-08 2004-11-11 The Board Of Trustees Of The University Of Illinois Method for forming a strained semiconductor substrate
JP4943636B2 (ja) * 2004-03-25 2012-05-30 エルピーダメモリ株式会社 半導体装置及びその製造方法
US8450806B2 (en) * 2004-03-31 2013-05-28 International Business Machines Corporation Method for fabricating strained silicon-on-insulator structures and strained silicon-on insulator structures formed thereby
JP2005317805A (ja) * 2004-04-28 2005-11-10 Sharp Corp 薄型半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103123913A (zh) * 2012-07-03 2013-05-29 上海华力微电子有限公司 一种打薄晶圆降低分裂闪存单元失败率的工艺方法
CN111487260A (zh) * 2019-01-25 2020-08-04 株式会社迪思科 检查装置

Also Published As

Publication number Publication date
TWI398915B (zh) 2013-06-11
CN100550313C (zh) 2009-10-14
DE102005019357A1 (de) 2005-12-01
US7459767B2 (en) 2008-12-02
JP2005317846A (ja) 2005-11-10
KR101126651B1 (ko) 2012-03-26
US7592235B2 (en) 2009-09-22
SG116654A1 (en) 2005-11-28
US20050255674A1 (en) 2005-11-17
TW200539339A (en) 2005-12-01
JP4878738B2 (ja) 2012-02-15
KR20060047521A (ko) 2006-05-18
US20060208329A1 (en) 2006-09-21

Similar Documents

Publication Publication Date Title
CN100550313C (zh) 包括半导体存储器元件的半导体器件及其制造方法
US9969054B2 (en) Grinding tool and method of manufacturing the same
US7705430B2 (en) Semiconductor wafer and processing method for same
TWI521580B (zh) 薄型半導體片和減薄半導體片的方法
US20080220702A1 (en) Polishing pad having surface texture
TWI327100B (en) Verfahren zur herstellung einer halbleiterscheibe mit einer profilierten kante
CN106505012A (zh) 磨削磨轮以及被加工物的磨削方法
US20090325471A1 (en) Diamond polishing disk and manufacturing method thereof
TW201637782A (zh) 磨削輪
US7731567B2 (en) Semiconductor wafer processing method
US20080003935A1 (en) Polishing pad having surface texture
JP6803169B2 (ja) 研削方法
TW201838769A (zh) 研磨輪
KR101459607B1 (ko) 웨이퍼 그라인딩 장치
JP2001105330A (ja) マルチ砥石およびこれに使用する砥石単板
JP7427327B2 (ja) ワークピースの研削方法
KR20080113682A (ko) 웨이퍼용 연마 휠 및 이를 갖는 웨이퍼 이면 연마 장치
JP2010173016A (ja) 半導体研磨布用コンディショナー、半導体研磨布用コンディショナーの製造方法及び半導体研磨装置
JP5215773B2 (ja) 加工方法
KR20020073085A (ko) 실리콘웨이퍼 외주부 가공용 베벨링휠
JP7321649B2 (ja) 研削方法
CN110871407A (zh) 抛光垫修整器及化学机械平坦化的方法
US20230234183A1 (en) Method of processing workpiece
KR20030043233A (ko) 시편 연마 장치
US20230051072A1 (en) Dressing ring

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant