[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN103123913A - 一种打薄晶圆降低分裂闪存单元失败率的工艺方法 - Google Patents

一种打薄晶圆降低分裂闪存单元失败率的工艺方法 Download PDF

Info

Publication number
CN103123913A
CN103123913A CN2012102258004A CN201210225800A CN103123913A CN 103123913 A CN103123913 A CN 103123913A CN 2012102258004 A CN2012102258004 A CN 2012102258004A CN 201210225800 A CN201210225800 A CN 201210225800A CN 103123913 A CN103123913 A CN 103123913A
Authority
CN
China
Prior art keywords
grinding
wafer
grinding wheel
chuck
disk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012102258004A
Other languages
English (en)
Inventor
魏文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN2012102258004A priority Critical patent/CN103123913A/zh
Priority to US13/731,628 priority patent/US20140011430A1/en
Publication of CN103123913A publication Critical patent/CN103123913A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B7/00—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor
    • B24B7/20—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground
    • B24B7/22—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain
    • B24B7/228—Machines or devices designed for grinding plane surfaces on work, including polishing plane glass surfaces; Accessories therefor characterised by a special design with respect to properties of the material of non-metallic articles to be ground for grinding inorganic material, e.g. stone, ceramics, porcelain for grinding thin, brittle parts, e.g. semiconductors, wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明一种打薄晶圆降低分裂闪存单元失败率的工艺方法，其中，包括以下工艺步骤：步骤一，将圆片放置于卡盘上，并将所需研磨的一面朝上放置；步骤二，固定圆片在卡盘中的位置；步骤三，利用研磨砂轮对所述圆片所需研磨的一面进行研磨，在研磨时所述研磨砂轮与所述卡盘同时旋转；步骤四，研磨结束，清理所述圆片表面；步骤五，不对研磨结束的圆片进行抛光，直接进入下一工序。通过发明一种打薄晶圆降低分裂闪存单元失败率的工艺方法，有效地优化了圆片的减薄工艺条件，并使用8000目的研磨砂轮研磨且不抛光，同时能使圆片减薄后的成品闪存编程串扰失效率将为0%。

Description

一种打薄晶圆降低分裂闪存单元失败率的工艺方法
技术领域
本发明涉及一种半导体晶片的减薄工艺，尤其涉及一种打薄晶圆降低分裂闪存单元失败率的工艺方法。 
背景技术
分裂栅闪存单元广泛地被用作编码存储应用于嵌入式内存产品中，由于编码区域不允许有任何一个很小的失效，所以对闪存的良率有更高的要求。 
分裂栅闪存单元的特别结构：4根字线（WL）并行共享1根源线（SL），会造成闪存在按页做编程时，被4根字线（WL）所共用的源线（SL）一直处在高电位（10.5V），这容易引起不需编程的后台传输服务被编程干扰。(如图1所示) 
实验研究表明，每个页面里最不牢靠的字节遭受到的编程串扰主要来源于不共享WL的那些字节，编程干扰机理主要是反向隧穿编程串扰。
晶片在CP阶段虽然通过了每个细小的编程操作，但由于芯片在后段减薄封装时会受到外界机械力和电场方面的影响，会使得闪存的局部抗编程串扰的有限余量部分消耗，从而导致成品闪存编程串扰的失效。 
尤其是现今很多产品应用都要求芯片封装更加短小精薄，对芯片的厚度甚至要求小于150微米的厚度，传统的晶片减薄加抛光工艺对分裂栅闪存单元芯片抗编程串扰能力会有很大程度的削弱。2000目或者5000目的研磨砂轮，搭配抛光工艺不能满足芯片成品良率的要求。从而寻求优化的晶片减薄工艺条件，对闪存成品的最终良率至关重要。 
发明内容    
发明公开了一种打薄晶圆降低分裂闪存单元失败率的工艺方法。用以解决现有技术中对于芯片在后段减薄封装时会受到外界机械力和电场方面的影响，会使得闪存的局部抗编程串扰的有限余量部分消耗，从而导致成品闪存编程串扰的失效的问题。
为实现上述目的，发明采用的技术方案是： 
一种打薄晶圆降低分裂闪存单元失败率的工艺方法，其中，包括以下工艺步骤：
步骤一，将圆片放置于卡盘上，并将所需研磨的一面朝上放置；
步骤二，固定圆片在卡盘中的位置；
步骤三，利用研磨砂轮对所述圆片所需研磨的一面进行研磨，在研磨时所述研磨砂轮与所述卡盘同时旋转；
步骤四，研磨结束，清理所述圆片表面；
步骤五，不对研磨结束的圆片进行抛光，直接进入下一工序。
上述的工艺方法，其中，所述研磨砂轮的直径大于所述圆片的直径，且所述研磨砂轮覆盖于所述圆片表面。 
上述的工艺方法，其中，所述研磨砂轮与所述卡盘平行。 
上述的工艺方法，其中，所述研磨砂轮与所述卡盘旋转的方向不一致。 
上述的工艺方法，其中，所述研磨砂轮至少为8000目。 
上述的工艺方法，其中，在所述步骤三中，在研磨时使用冷却液带走研磨下来的杂质。 
上述的工艺方法，其中，所述步骤四中，研磨结束后所述圆片减薄后的厚度为150UM。 
本发明中一种打薄晶圆降低分裂闪存单元失败率的工艺方法，采用了如上方案具有以下效果： 
1、有效地优化了圆片的减薄工艺条件，并使用8000目的研磨砂轮研磨且不抛光；
2、同时能使圆片减薄后的成品闪存编程串扰失效率将为0%。
附图说明
通过阅读参照如下附图对非限制性实施例所作的详细描述，发明的其它特征，目的和优点将会变得更明显。 
图1为分裂栅闪存单元的特别结构的示意图； 
图2为一种打薄晶圆降低分裂闪存单元失败率的工艺方法的流程示意图；
图3为一种打薄晶圆降低分裂闪存单元失败率的工艺方法的设备结构示意图；
图4为一种打薄晶圆降低分裂闪存单元失败率的工艺方法的研磨圆片的示意图。
参考图序：圆片1、卡盘2、研磨砂轮3。 
具体实施方式
为了使发明实现的技术手段、创造特征、达成目的和功效易于明白了解，下结合具体图示，进一步阐述本发明。 
如图2-4所示，在本发明的具体实施例中，一种打薄晶圆降低分裂闪存单元失败率的工艺方法，其中，包括以下工艺步骤： 
步骤一，将圆片1放置于卡盘2上，并将所需研磨的一面朝上放置； 
步骤二，固定圆片1在卡盘2中的位置； 
步骤三，利用研磨砂轮3对圆片1所需研磨的一面进行研磨，在研磨时研磨砂轮3与卡盘2同时旋转； 
步骤四，研磨结束，清理圆片1表面； 
步骤五，不对研磨结束的圆片1进行抛光，直接进入下一工序。 
在本发明的具体实施例中，研磨砂轮3的直径大于圆片1的直径，且研磨砂轮3覆盖于圆片1表面。 
在本发明的具体实施例中，研磨砂轮3与卡盘2平行，使圆片1需研磨面被研磨后保持平整。 
在本发明的具体实施例中，研磨砂轮3与卡盘2旋转的方向不一致。 
在本发明的具体实施例中，研磨砂轮3至少为8000目的研磨砂轮。 
在本发明的具体实施例中，在步骤三中，在研磨时使用冷却液带走研磨下来的杂质。 
在本发明的具体实施例中，研磨结束后圆片1减薄后的厚度为150UM，使其成品闪存编程串扰失效率为0%，进一步的，研磨结束后圆片1减薄后的厚度为90UM，使其成品闪存编程串扰失效率为0.38%。 
在本发明的具体实施方式中，首先将圆盘1固定在卡盘2上，选用8000目的研磨砂轮对圆片1进行研磨，在研磨的同时使用冷却液进行降温冲洗，在研磨结束后，使用热吹风机对圆片表面的水渍进行烘干，并且不对圆片1进行抛光直接将圆片1送入下一工序中。 
综上所述，发明一种打薄晶圆降低分裂闪存单元失败率的工艺方法，有效地优化了圆片的减薄工艺条件，并使用8000目的研磨砂轮研磨且不抛光，同时能使圆片减薄后的成品闪存编程串扰失效率将为0%。 
以上对发明的具体实施例了描述。需要理解的是，发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响发明的实质内容。 

Claims (7)

1.一种打薄晶圆降低分裂闪存单元失败率的工艺方法，其特征在于，包括以下工艺步骤：
步骤一，将圆片放置于卡盘上，并将所需研磨的一面朝上放置；
步骤二，固定圆片在卡盘中的位置；
步骤三，利用研磨砂轮对所述圆片所需研磨的一面进行研磨，在研磨时所述研磨砂轮与所述卡盘同时旋转；
步骤四，研磨结束，清理所述圆片表面；
步骤五，不对研磨结束的圆片进行抛光，直接进入下一工序。
2.根据权利要求1所述的工艺方法，其特征在于，所述研磨砂轮的直径大于所述圆片的直径，且所述研磨砂轮覆盖于所述圆片表面。
3.根据权利要求1所述的工艺方法，其特征在于，所述研磨砂轮与所述卡盘平行。
4.根据权利要求1所述的工艺方法，其特征在于，所述研磨砂轮与所述卡盘旋转的方向不一致。
5.根据权利要求1所述的工艺方法，其特征在于，所述研磨砂轮至少为8000目。
6.根据权利要求1所述的工艺方法，其特征在于，在所述步骤三中，在研磨时使用冷却液带走研磨下来的杂质。
7.根据权利要求1所述的工艺方法，其特征在于，所述步骤四中，研磨结束后所述圆片减薄后的厚度为150UM。
CN2012102258004A 2012-07-03 2012-07-03 一种打薄晶圆降低分裂闪存单元失败率的工艺方法 Pending CN103123913A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2012102258004A CN103123913A (zh) 2012-07-03 2012-07-03 一种打薄晶圆降低分裂闪存单元失败率的工艺方法
US13/731,628 US20140011430A1 (en) 2012-07-03 2012-12-31 Method For Wafer Thinning Process to Decrease the Failure Rate on Split Gate NOR Flash Product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2012102258004A CN103123913A (zh) 2012-07-03 2012-07-03 一种打薄晶圆降低分裂闪存单元失败率的工艺方法

Publications (1)

Publication Number Publication Date
CN103123913A true CN103123913A (zh) 2013-05-29

Family

ID=48454852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012102258004A Pending CN103123913A (zh) 2012-07-03 2012-07-03 一种打薄晶圆降低分裂闪存单元失败率的工艺方法

Country Status (2)

Country Link
US (1) US20140011430A1 (zh)
CN (1) CN103123913A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110405546A (zh) * 2018-04-27 2019-11-05 半导体元件工业有限责任公司 晶圆减薄系统和相关方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684800A (zh) * 2002-09-27 2005-10-19 小松电子金属股份有限公司 研磨装置、研磨头及研磨方法
CN1694227A (zh) * 2004-04-30 2005-11-09 株式会社迪斯科 包括半导体存储器元件的半导体器件及其制造方法
CN1713353A (zh) * 2004-06-22 2005-12-28 株式会社迪斯科 晶片加工方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5256599A (en) * 1992-06-01 1993-10-26 Motorola, Inc. Semiconductor wafer wax mounting and thinning process
US6520844B2 (en) * 2000-08-04 2003-02-18 Sharp Kabushiki Kaisha Method of thinning semiconductor wafer capable of preventing its front from being contaminated and back grinding device for semiconductor wafers
US7018268B2 (en) * 2002-04-09 2006-03-28 Strasbaugh Protection of work piece during surface processing
US7875501B2 (en) * 2006-03-15 2011-01-25 Shin-Etsu Polymer Co., Ltd. Holding jig, semiconductor wafer grinding method, semiconductor wafer protecting structure and semiconductor wafer grinding method and semiconductor chip fabrication method using the structure
KR100839657B1 (ko) * 2006-12-28 2008-06-19 주식회사 실트론 에피텍셜 웨이퍼의 제작 방법
US8048775B2 (en) * 2007-07-20 2011-11-01 Alpha And Omega Semiconductor Incorporated Process of forming ultra thin wafers having an edge support ring
JP2009043931A (ja) * 2007-08-08 2009-02-26 Disco Abrasive Syst Ltd ウェーハの裏面研削方法
WO2013059705A1 (en) * 2011-10-21 2013-04-25 Strasbaugh Systems and methods of wafer grinding
US9393669B2 (en) * 2011-10-21 2016-07-19 Strasbaugh Systems and methods of processing substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1684800A (zh) * 2002-09-27 2005-10-19 小松电子金属股份有限公司 研磨装置、研磨头及研磨方法
CN1694227A (zh) * 2004-04-30 2005-11-09 株式会社迪斯科 包括半导体存储器元件的半导体器件及其制造方法
CN1713353A (zh) * 2004-06-22 2005-12-28 株式会社迪斯科 晶片加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110405546A (zh) * 2018-04-27 2019-11-05 半导体元件工业有限责任公司 晶圆减薄系统和相关方法

Also Published As

Publication number Publication date
US20140011430A1 (en) 2014-01-09

Similar Documents

Publication Publication Date Title
US9221149B2 (en) Method for polishing semiconductor wafers by means of simultaneous double-side polishing
CN105058223B (zh) 一种锗单晶片的单面研磨方法
CN101656195A (zh) 大直径硅片的制造方法
CN104802071A (zh) 化学机械抛光方法
CN102990503A (zh) 用于CdS晶片的抛光方法
CN108262678A (zh) 一种硅片研磨装置及其研磨方法
CN102725823A (zh) 贴合晶片的制造方法
CN103123913A (zh) 一种打薄晶圆降低分裂闪存单元失败率的工艺方法
CN108942709B (zh) 一种晶圆减薄砂轮及其制备方法
JP4961183B2 (ja) 半導体ウェーハの加工方法
Gurnett et al. Ultra-thin semiconductor wafer applications and processes
US20140220863A1 (en) High throughput cmp platform
CN103273414A (zh) 化学机械研磨装置及其方法
CN102172878B (zh) 一种硅片的抛光方法
CN108214110A (zh) 一种硅抛光片边缘加工工艺
CN101439492B (zh) 一种可提高抛光性能的多晶硅抛光方法
CN107598777B (zh) 半导体晶圆的化学机械研磨方法及设备
CN101491885B (zh) 一种晶圆控片的研磨方法
CN201872031U (zh) 一种旋转式自动磨平机
CN102485420A (zh) 一种降低硅片表面粗糙度和表面损伤的加工方法
CN201900521U (zh) 一种用于版辊表面处理的研磨机
CN108735590A (zh) 晶圆表面平坦化方法
CN204295531U (zh) 一种立式砂布轮
CN201960464U (zh) 一种化学机械研磨垫及化学机械研磨设备
CN107914213A (zh) 一种化学机械研磨方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130529