[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1531070A - 电子元件装置及其制造方法 - Google Patents

电子元件装置及其制造方法 Download PDF

Info

Publication number
CN1531070A
CN1531070A CNA2004100399107A CN200410039910A CN1531070A CN 1531070 A CN1531070 A CN 1531070A CN A2004100399107 A CNA2004100399107 A CN A2004100399107A CN 200410039910 A CN200410039910 A CN 200410039910A CN 1531070 A CN1531070 A CN 1531070A
Authority
CN
China
Prior art keywords
distribution
electronic component
base plate
inhibiting layer
ultrasonic vibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100399107A
Other languages
English (en)
Other versions
CN1312764C (zh
Inventor
ǰ�����
前田刚伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN1531070A publication Critical patent/CN1531070A/zh
Application granted granted Critical
Publication of CN1312764C publication Critical patent/CN1312764C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
    • F04B—POSITIVE-DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS
    • F04B39/00—Component parts, details, or accessories, of pumps or pumping systems specially adapted for elastic fluids, not otherwise provided for in, or of interest apart from, groups F04B25/00 - F04B37/00
    • F04B39/10—Adaptations or arrangements of distribution members
    • F04B39/1066—Valve plates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F04—POSITIVE - DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS FOR LIQUIDS OR ELASTIC FLUIDS
    • F04B—POSITIVE-DISPLACEMENT MACHINES FOR LIQUIDS; PUMPS
    • F04B39/00—Component parts, details, or accessories, of pumps or pumping systems specially adapted for elastic fluids, not otherwise provided for in, or of interest apart from, groups F04B25/00 - F04B37/00
    • F04B39/0027—Pulsation and noise damping means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10416—Metallic blocks or heatsinks completely inserted in a PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2045—Protection against vibrations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

在一种电子元件装置中，底板上电子元件的电极和各配线通过凸起用超声波振动集体结合在一起。所述配线包括与超声波振动方向基本平行的配线和与超声波振动方向基本垂直的配线。位移抑制层设置在与超声波振动方向基本垂直的配线下的部分中的底板内。

Description

电子元件装置及其制造方法
发明背景
发明领域
本发明涉及通过凸起将电子元件置于底板上的电子元件装置，尤其涉及通过使用倒装芯片结合方法实现的电子元件装置。
相关技术描述
迄今，对于用于将凸起和在底板上各配线图案结合在一起的倒装芯片结合方法，日本未审查的特许公开No.63-288031揭示了一种倒装芯片结合方法，其中使半导体芯片上的各电极上形成的凸起与置于加热级上的底板上各配线图案对准，并通过工具将压力和超声波振动施加到芯片的后表面上，从而使凸起和各配线图案结合在一起。
图1示出电子元件装置的实例。图2示出这种电子元件装置的结合方法。图3示出电子元件装置的底板。这里，标号1表示底板，2a和2b分别表示配线，3表示凸起，而4表示电子元件。
配线2a和2b纵向地和横向地排列在底板1上，而凸起3预先形成于电子元件4的各电极(未示出)上。电子元件4的上表面由结合工具5按压并通过结合工具5沿水平方向经受超声波振动U，由此凸起3集合到各配线2a和2b。
这样，电子元件4和底板1上的配线图案以集体的形式结合在一起。这必然导致垂直于超声波振动U的方向延伸的配线2a(以下称作“垂直配线”)和平行于超声波振动U的方向延伸的配线2b(以下称作“平行配线”)呈现混合状态。当超声波振动作用于底板1时，底板1倾向变形。但是，刚度大于底板1的配线2a和2b倾向抑制该变形。但是，与平行配线2b相比，垂直配线2a呈现较小的变形抑制效果，其中平行配线沿相对于超声波振动的纵向排列，从而垂直配线2a比平行配线2b移动得更多，如图4A和4B所示(这里，标号6表示电子元件4的电极，而符号δ表示位移)。
结果，足够的超声波振动不行进到垂直配线2a和各凸起3之间的结合界面，由此使得与平行配线2b相比，垂直配线2a的结合不充分。在一个电子元件中，如果由于配线的方向而产生结合能力的这种变化，则较早结合的配线和较晚结合的配线会变得彼此混合。这引起一问题，即当花费大量时间应用超声波直到所有配线都充分地结合，则较早结合的配线会开始破裂。
表1示出采用有限元方法的分析结果，这是针对当静态地将1μm的强制位移施加到芯片表面作为超声波振动时配线的位移和底板表面的位移。
表1
平行配线 垂直配线
A 配线的位移[μm] 0.66  0.75
B 底板表面的位移[μm] 0.48  0.55
配线的变形量(A-B) 0.18  0.20
底板的变形量(等于B) 0.48  0.55
如表1所示，垂直配线呈现大于平行配线的位移。在施加超声波振动时，位移重复出现，由此引起垂直配线和水平配线之间结合能力上的不同。作为示出位移和结合能力之间关系的实例，图5示出配线的位移和结合强度之间的关系。从图5可以看出，位移越大，结合强度越小。
当花费大量时间地施加超声波结合具有这种结合能力不同的电子元件时，芯片电极内的破裂出现于百分之10到50的电子元件中。
为了解决上述问题，日本未审查的特许公开No.2002-184812提出，为了使得由超声波振动引起的配线位移基本一致，相对于超声波振动方向的角度θ较大的每个配线的连接部分形成得比相对于超声波振动方向的角度θ较小的每个配线的连接部分更宽，由此使所有配线达到基本一致的结合状态。更特别地，每个垂直配线的宽度作得比每个水平配线的宽度更宽。
但是，在这种情况中，每个垂直配线的连接部分必须形成得更宽，由此如果以高密度排列配线时，就很难保证足够的形成宽度。这就很难使所有配线达到一致的结合状态。
发明概述
因此，为了克服上述问题，本发明的较佳实施例提供了一种电子元件装置，它能使由于超声波振动引起的配线位移基本一致还能使所有配线达到基本一致的结合状态，即使在以高密度排列配线时，并且还提供了制作其的方法。
根据本发明的较佳实施例，电子元件装置包括沿彼此不同的方向排列在底板上的多个配线，且其中电子元件的多个电极通过各凸起采用超声波振动集体地结合到各个配线。该电子元件装置包括具有比底板材料刚度高的位移抑制层，该位移抑制层设置在底板内每个配线下的部分中，且其下具有位移抑制层的配线和超声波振动方向之间的角度大于其下没有形成位移抑制层的配线和超声波振动方向之间的角度。
在本发明的另一个实施例中，用于制作电子元件装置的一种方法包括制备在不同方向上有多个配线形成于上表面的底板的步骤，其中刚度大于底板材料的位移抑制层设置在沿第一方向排列的每个配线下的部分中的底板内；制备电子元件的步骤，在所述电子元件中凸起形成于其一个主表面上设置的其各电极上；以及使电子元件上的凸起相对于底板上的各配线并用超声波振动集体地使凸起和配线结合在一起的步骤，其中在一种状态中施加超声波振动，在所述状态中超声波振动方向和每个都有位移抑制层的配线方向之间形成的角度θ大于超声波振动方向和其它没有位移抑制层的配线的方向之间形成的角度θ。
例如，凸起预先形成于电子元件的电极上，且这些凸起用超声波振动结合到朝向各凸起的底板上的各配线，在这种情况中，相对于超声波振动方向的角度θ较大的配线和相对于超声波振动方向的角度θ较小的配线变得彼此混合。但是，在本发明的较佳实施例中，由于将刚度大于底板材料的位移抑制层设置在相对于超声波振动方向的角度θ较大的每个配线之下的部分中的底板内，就可以使得由于超声波振动引起的配线位移基本一致，并使所有配线达到基本一致的结合状态，而不管角度θ的大小关系。这抑制了不良结合和破裂的产生。
此外，由于不必增加配线的宽度，则即使在以高密度排列配线时也不存在问题。
较佳地，底板材料包括树脂和陶瓷材料。高强度的陶瓷材料由超声波振动引起的位移较小。相反，树脂制成的底板会有结合能力的变化，其中树脂底板经受由超声波振动引起的大位移。因此，在使用树脂底板时，本发明的较佳实施例发挥最大效果。
在根据本发明的电子元件装置中，较佳地，基本平行于超声波振动方向延伸的第一配线和基本垂直于超声波振动方向延伸的第二配线沿彼此基本垂直的方向排列在底板上，且位移抑制层设置在每个第二配线下的部分中的底板内。
可以任意设置超声波振动方向和配线方向。当设置了基本平行于超声波振动方向延伸的第一配线和基本垂直于超声波振动方向延伸的第二配线时，在第二配线层下的部分中形成位移抑制层使得本发明较佳实施例的优点最大化。
在根据本发明各种较佳实施例的电子元件装置中，当多个上述第二配线彼此邻近排列时，位移抑制层较佳地连续设置于多个第二配线下的部分中。
用于设置位移抑制层的可选方法是以独立方式在各个第二配线下的部分中形成每个位移抑制层。但是，与该可选方法相比，上述将位移抑制层连续地设置在多个第二配线下的部分中，这甚至允许由位移抑制层抑制位于第二配线之间的底板部分的位移，由此增加了对第二配线的位移抑制效果。
但是，位移抑制层对于第二配线不必是连续的。位移抑制层仅对于至少两个邻近的配线是连续的。
在根据本发明的各种较佳实施例的电子元件装置中，较佳地，位移抑制层设置在例如约1mm的底板表面内的区域中。
为了有效地阻止由超声波振动引起的配线位移，需要将位移抑制层设置得尽可能靠近其上具有配线的底板表面。例如，当底板是树脂底板时，位移抑制层优选设置在例如约1mm的底板表面内的区域中。越靠近底板表面，位移抑制层就越有效。因此，优选使位移抑制层设置在例如约10μm到约150μm的底板表面内的区域中。
在根据本发明的各种较佳实施例的电子元件装置中，底板可以是多层印刷配线板，而位移抑制层可以是设置在多层印刷配线板的内层中的导体图案。
当底板是多层印刷配线板时，导体图案设置底板两侧的外层上的配线图案旁在其内层中，由此，通过将这些导体图案中的一个用作位移抑制层，就可以方便地形成位移抑制层而不用使用特别的技术，还能提供能用作接地或屏蔽体的位移抑制层。
通过以下本发明较佳实施例的详细描述，本发明的其它特点、元件、特征和优点将变得更加明显。
附图概述
图1是示出普通电子元件装置的结构的透视图；
图2是示出图1所示电子元件装置的结合方法的透视图；
图3是用于图1所示的电子元件装置的底板的透视图；
图4A和4B分别表示在受到超声波振动时基本垂直配线和基本平行配线各自的位移；
图5是示出配线位移和结合强度之间关系的图表；
图6是根据本发明第一较佳实施例的电子元件装置的平面图；
图7是在经受结合时图6所示的电子元件装置的侧视图；
图8A和8B是图7所示底板的部分放大的剖视图；
图9是根据本发明第二较佳实施例的底板的平面图；
图10是图9所示电子元件装置的侧视图；以及
图11是根据本发明第三较佳实施例的底板的平面图。
具体实施方式
将参考图6到8描述根据本发明第一较佳实施例的电子元件装置。图6是该电子元件装置的平面图。图7是电子元件装置的侧视图。图8A和8B分别是结合部分的放大的剖视图。
底板10A优选包括由诸如透明环氧树脂或双马来酰亚胺三嗪(BT)树脂、诸如氧化铝的陶瓷底板制成的有机底板或由硅或其它合适的材料制成的晶体底板。沿基本彼此垂直相交的方向延伸的多个配线11和12形成于底板10A上。如图6所示，排列每个配线11以便相对于超声波振动U(以下描述)的方向形成角度θ1，它大于约45°(θ1＞45°)，并排列每个配线12以便相对于超声波振动U的方向形成小于45°的θ2(θ2＜45°)。因此，角度θ1大于角度θ2。
以下的描述由配线11的实例和配线12的实例构成，其中每个配线11与超声波振动U的方向形成角度θ1＝90°，即每个配线沿基本垂直于超声波振动U的方向的方向排列(即基本垂直的配线)；而每个配线12与超声波振动U的方向形成角度θ2＝0°，即每个配线沿基本平行于超声波振动U的方向的方向排列(即基本平行的配线)。
对于基本垂直的配线11，刚度大于底板材料的位移抑制层13设置在基本垂直的配线11下的部分中的底板10A内。在该较佳实施例中，每个单独的位移抑制层13设置在各一个基本垂直的配线11下的部分中。位移抑制层13设置在对应于基本垂直的配线11的电子元件安装部分(由图6中的一串双虚线表示)的区域中，即在包括接合区(1and)部分11a和12a的区域中。这里，“配线下的部分”表示诸如”约1mm的底板表面内的区域“。但是，需要使位移抑制层排列得尽可能靠近底板表面。较佳地，位移抑制层设置在诸如约10μm到约150μm的底板表面内。位移抑制层13的材料优选诸如铜的金属材料，或陶瓷材料，具有高刚度的材料，诸如氧化铝或其它合适的材料。虽然刚度随温度而变化，但有机底板优选具有约10GPa到约60GPa范围的刚度，而铜材料具有约120GPa或更高的刚度。因此，在将有机底板用作底板10A时，铜材料可以有效地用作位移抑制层13。
底板10A的形状没有特别限制。底板10A的厚度也可以任意设置，例如设在约0.2mm到约2mm的范围内。优选通过电镀法、薄膜形成法或厚膜形成法或其它合适的方法形成配线11和12。配线的厚度较佳地在几微米到几十微米的范围内，但不限于该范围。在该较佳实施例中，通过将Ni(约3μm厚)或Au(约0.03μm或更厚)的电解电镀或化学镀到厚度范围从约5μm到约35μm的铜箔来形成所用的配线11和12。
这里较佳地，配线11和12的宽度是基本相同的。但是，配线11和12的宽度和形状可以彼此不同。同样，对应于配线11和12的电子元件安装部分(即由图6中一串双虚线表示的部分)的区域，即包括接合区部分11a和12a的区域，排他地暴露给外部，且其它区域由诸如保护层的绝缘材料覆盖。
电子元件20优选诸如半导体芯片或表面声波(SAW)装置。在电子元件20的下表面上，较佳地由诸如约100μm正方的Al或AU材料制成的电极垫21(参见图8A和8B)形成于对应于接合区部分11a和12a的位置中。凸起22形成于各电极垫21上，较佳地采用电镀方法、引线结合法或气相沉积法或其它合适的方法。Au、Ag、Pd、Cu、Al或焊料或其它合适的材料可用于凸起22。
如以下将描述的，通过对电子元件20施加超声波振动、负荷、或如必要而进一步加热使得凸起22集体地结合到配线11和12的各接合区部分11a和12a。
接着，将描述将将电子元件20倒装芯片结合到底板10A上的方法。
首先，凸起22形成于电子元件20的各电极垫21上。通过结合工具(未示出)，可以吸引电子元件20的上表面(后表面)，和拾取电子元件20。随后，以高精度使凸起22和底板10A的配线11和12的各接合区部分11a和12a对准。此后，使电子元件的凸起22与底板10A的配线11和12的各接合区部分11a和12a实现接触。在这种状态中，可以以诸如约20kHz到约150kHz范围内的频率在基本平行于底板10A表面的方向上同时在基本垂直于基本垂直的配线11的方向上(即，在基本平行于配线配线12的方向上)通过结合工具将超声波振动U施加到电子元件20的上表面，由此将凸起22与各接合区部分11a和12a结合在一起。在结合期间，必须将一负载应用于底板10A和电子元件20之间，并可以加热底板10A和电子元件20中的任一个。
在完成前述结合之后，为了保证结合的可靠性，电子元件20和底板10A之间的间隙可以由树脂密封来减少电子元件20和底板10A之间线性膨胀的差，并保护结合部分。可以通过在电子元件20和底板10A之间的结合之后涂覆树脂来进行树脂密封。可供选择地，可以进行树脂密封，从而预先将树脂涂覆到底板上的配线并将凸起结合到底板上的各配线同时穿过树脂层。在这种情况中，可以同时实现结合和树脂密封。
在施加超声波振动U时，与基本平行的配线12相比，基本垂直的配线11呈现对于振动方向的较低刚度。但是，由于每个基本垂直的配线11都具有位移抑制层13形成于其下，所以缩小了基本垂直的配线11和基本平行的配线12之间的位移差，如图8A和8B所示。结果，降低了基本垂直的配线11和基本平行的配线12之间对于凸起13的结合能力变化，由此可以实现基本一致的结合强度。这阻止了不良结合的产生和电极中的破裂。
图9和10示出根据本发明第二较佳实施例的电子元件装置。在图9和10中，与图6和7所示相同的元件由相同的标号表示。
如在第一较佳实施例的情况中，底板10B上具有沿彼此基本垂直相交的方向形成的多个配线11和12。刚度大于底板材料的位移抑制层13设置在基本垂直的配线11下的部分中的底板10B内。排列该较佳实施例中的位移抑制层13以便对于多个基本垂直的配线11(在这种情况中是三个)是连续的。更特别地，甚至位于邻近的基本垂直配线11之间的部分也具有位移抑制层13。
在该较佳实施例中，由于位移抑制层13使得位于基本垂直配线11之间的部分底板10B也被阻止位移，所以可靠地阻止了由于超声波振动引起的基本垂直配线11和其周边的位移。这进一步降低了与基本平行的配线的位移差，从而导致更加一致的结合强度。
使用图9和10所示的实现模型，在具有诸如70μm厚度的铜制成的位移抑制层设置在基本垂直的配线下的部分，即底板表面下约30μm距离的位置的情况中，用有限元方法进行分析。根据分析的结果，基本垂直的配线和基本平行的配线之间的位移差约为0.03μm。相反，不使用位移抑制层所获得的位移差约为0.09μm。即，位移抑制层的使用减小了位移差约3倍。因此，所有结合部分的结合能力变得基本一致，由此阻止了损坏的产生。
图11示出根据本发明第三较佳实施例的电子元件装置。在图11中，与图6和7所示元件相同的元件由相同的标号表示。
排列该较佳实施例中的底板10C，从而没有位移抑制层13的部分限于基本平行的配线12下的部分。换句话说，位移抑制层13设置在底板10C内基本整个区域上。此外，窗孔13a设置在部分位移抑制层13中，对应于基本平行的配线12下的部分。
因此，可以更有效地抑制由超声波振动引起的基本垂直的配线11和其周边的位移，还可以设置具有接地或屏蔽体功能的位移抑制层13。
通常，具有三层或更多的导体图案的印刷配线板称作“多层印刷配线板”。特别是，这表示一种底板，除了设置在底板两个表面的外层上的电路图案之外，其中导体图案(通常是Cu)设置在其内层中。在这种多层印刷配线板中，在内层中设置刚度大于树脂层的导体图案作为位移抑制层，这允许方便地获得本发明较佳实施例的优点而不用特殊的技术。此外，将本发明较佳实施例应用到包括多层印刷配线板的物品上允许实现本发明较佳实施例的优点而不引起成本的增加。
本发明不限于以上的较佳实施例。在上述较佳实施例中，凸起较佳地形成在电子元件上。但是，通过预先在底板上的各配线上形成凸起并随后将这些凸起结合到电子元件的各电极垫片上，也可以获得类似的优点。
在上述较佳实施例中，示出一实例，其中沿与超声波振动方向基本垂直和平行的方向的配线设置在底板表面上。但是，配线可以沿与超声波振动方向倾斜的方向设置。
同样，在上述较佳实施例中，较佳地，基本垂直的配线和基本平行的配线的宽度基本相等。但是，具有位移抑制层的基本垂直配线的宽度可以比基本平行的配线的宽度更宽。这提供了增加位移抑制层和基本垂直的配线的宽度设计的柔性的优点。
底板材料没有特别限制。但是，在使用树脂底板且通过热压结合和超声波振动的结合使用进行结合时，本发明的较佳实施例提供了更多的有利效果。这是因为，使用树脂底板时，通过热压结合和超声波振动的结合使用进行结合使得底板变形，由此增加了配线的位移。
根据本发明较佳实施例的电子元件装置可应用于通过凸起的任何芯片元件作为电子元件部件的安装，包括电阻元件、电容器和压电元件，除了半导体芯片，以及任何合适的元件和部件。
如由上述内容而显而易见的，根据本发明的各种较佳实施例，在用超声波振动通过各凸起将电子元件的多个电极集体结合到底板上沿彼此不同的方向设置的各多个配线上，刚度大于底板材料的位移抑制层设置于每个配线下的部分中的底板内，其对于超声波振动方向的角度θ较大。由此，超声波振动的传输效率变得基本一致，且所有配线可以达到基本一致的结合状态。这抑制了不良集合和破裂的产生，由此提供了高可靠性的电子元件装置。
本发明不限于每个上述较佳实施例，且各种修改都可以在权利要求书所述的范围内。通过每个不同较佳实施例中揭示的适当结合的技术特点所获得的实施例都包含在本发明的技术范围中。

Claims (10)

1.一种电子元件装置，其特征在于，包括：
底板；
多个配线，沿不同方向排列在底板上；
电子元件的多个电极，通过底板上的各凸起集体结合到各个配线；其中
底板具有刚度大于底板材料的位移抑制层，所述位移抑制层设置在至少某些配线之下的一部分的底板内。
2.如权利要求1所述的电子元件装置，其特征在于，所述多个配线包括在底板上基本相互垂直地延伸的第一配线和第二配线。
3.如权利要求2所述的电子元件装置，其特征在于，所述位移抑制层设置在每个第二配线之下的部分底板内。
4.如权利要求2所述的电子元件装置，其特征在于，多个所述第二配线彼此邻近地排列，且所述位移抑制层设置在多个所述第二配线之下的部分中以便是连续的。
5.如权利要求1所述的电子元件装置，其特征在于，所示位移抑制层设置在底板外表面约1mm内的区域中。
6.如权利要求1所述的电子元件装置，其特征在于，所述底板包括多层印刷配线板，且所述位移抑制层包括设置在多层印刷配线板的内层中的导体图案。
7.如权利要求1所述的电子元件装置，其特征在于，多个位移抑制层设置在对应于电子元件安装部分的区域中。
8.如权利要求2所述的电子元件装置，其特征在于，所述位移抑制层不设置在基本平行的配线之下的位置处。
9.如权利要求1所述的电子元件装置，其特征在于，电子元件的电极通过超声波振动超声地经由各凸起结合到各个配线，且超声波振动方向和每个都有位移抑制层置于其下的配线的方向之间形成的角度θ大于超声波振动方向和其它没有位移抑制层置于其下的配线的方向之间形成的角度θ。
10.一种用于制作电子元件装置的方法，其特征在于，所述方法包括：
制备在不同方向上有多个配线形成于上表面的底板的步骤，其中刚度大于底板材料的位移抑制层设置在沿第一方向排列的每个配线下的部分底板内；
制备电子元件的步骤，凸起形成于所述电子元件一个主表面上所设置的其各电极上；以及
使电子元件上的凸起与底板上的各配线相对并用超声波振动使凸起集体和配线结合在一起的步骤，其中在一种状态中施加超声波振动，在所述状态中超声波振动方向和沿第一方向排列且每个都有位移抑制层置于其下的配线方向之间形成的角度θ大于超声波振动方向和其它不沿第一方向排列且没有位移抑制层置于其下的配线的方向之间形成的角度θ。
CNB2004100399107A 2003-03-10 2004-03-10 电子元件装置及其制造方法 Expired - Fee Related CN1312764C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003062721 2003-03-10
JP2003062721A JP3855947B2 (ja) 2003-03-10 2003-03-10 電子部品装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN1531070A true CN1531070A (zh) 2004-09-22
CN1312764C CN1312764C (zh) 2007-04-25

Family

ID=32767884

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100399107A Expired - Fee Related CN1312764C (zh) 2003-03-10 2004-03-10 电子元件装置及其制造方法

Country Status (7)

Country Link
US (1) US6933615B2 (zh)
EP (1) EP1458018B1 (zh)
JP (1) JP3855947B2 (zh)
KR (1) KR100571723B1 (zh)
CN (1) CN1312764C (zh)
AT (1) ATE323949T1 (zh)
DE (1) DE602004000657T2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108713351A (zh) * 2016-03-11 2018-10-26 本田技研工业株式会社 电子电路基板及超声波接合方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005332872A (ja) * 2004-05-18 2005-12-02 Alps Electric Co Ltd 配線基板への電子部品の取付構造
DE102004047753B4 (de) * 2004-09-30 2009-01-02 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Chip-Kontaktierungsanordnung für Chip-Träger für Flip-Chip-Anwendungen
US20060091184A1 (en) * 2004-10-28 2006-05-04 Art Bayot Method of mitigating voids during solder reflow
JP4728782B2 (ja) * 2005-11-15 2011-07-20 パナソニック株式会社 半導体装置およびその製造方法
JP2008060210A (ja) * 2006-08-30 2008-03-13 Fujitsu Ltd ワイヤボンディング方法およびワイヤボンディング装置
US8680932B2 (en) * 2011-02-07 2014-03-25 Nihon Dempa Kogyo Co., Ltd Oscillator
JP6112113B2 (ja) * 2012-08-03 2017-04-12 株式会社村田製作所 電子デバイスの製造方法
WO2014156353A1 (ja) * 2013-03-27 2014-10-02 株式会社村田製作所 カメラモジュール
WO2014174931A1 (ja) * 2013-04-26 2014-10-30 株式会社村田製作所 電子部品、電子部品の製造方法、および、回路基板
CN208128619U (zh) 2015-09-01 2018-11-20 株式会社村田制作所 树脂基板以及部件安装树脂基板
WO2017065027A1 (ja) 2015-10-13 2017-04-20 株式会社村田製作所 樹脂基板、部品実装樹脂基板、樹脂基板の製造方法、部品実装樹脂基板の製造方法
CN208227405U (zh) 2015-10-15 2018-12-11 株式会社村田制作所 树脂基板及部件安装树脂基板
JP2018125394A (ja) * 2017-01-31 2018-08-09 ソニーセミコンダクタソリューションズ株式会社 電子部品及びカメラモジュール
KR102059478B1 (ko) * 2017-09-15 2019-12-26 스템코 주식회사 회로 기판 및 그 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63288031A (ja) 1987-05-20 1988-11-25 Matsushita Electric Ind Co Ltd フリップチップボンディング方法
JPH04169002A (ja) * 1990-11-01 1992-06-17 Matsushita Electric Ind Co Ltd 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
US5567981A (en) * 1993-03-31 1996-10-22 Intel Corporation Bonding pad structure having an interposed rigid layer
KR100261793B1 (ko) * 1995-09-29 2000-07-15 니시무로 타이죠 고강도 고신뢰성 회로기판 및 그 제조방법
JPH1174403A (ja) * 1997-08-28 1999-03-16 Mitsubishi Electric Corp 半導体装置
JP3882500B2 (ja) * 2000-03-02 2007-02-14 株式会社村田製作所 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置
JP3609692B2 (ja) * 2000-05-24 2005-01-12 松下電器産業株式会社 高周波信号増幅装置およびその製造方法
JP3407716B2 (ja) * 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
JP2002164643A (ja) 2000-11-24 2002-06-07 Hitachi Ltd 電子部品の実装構造体
JP4572465B2 (ja) 2000-12-15 2010-11-04 株式会社村田製作所 電子部品装置の製造方法
JP2003014819A (ja) * 2001-07-03 2003-01-15 Matsushita Electric Ind Co Ltd 半導体配線基板，半導体デバイス，半導体デバイスのテスト方法及びその実装方法
JP2003100803A (ja) * 2001-09-27 2003-04-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6657311B1 (en) * 2002-05-16 2003-12-02 Texas Instruments Incorporated Heat dissipating flip-chip ball grid array

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108713351A (zh) * 2016-03-11 2018-10-26 本田技研工业株式会社 电子电路基板及超声波接合方法

Also Published As

Publication number Publication date
ATE323949T1 (de) 2006-05-15
JP2004273777A (ja) 2004-09-30
CN1312764C (zh) 2007-04-25
KR100571723B1 (ko) 2006-04-18
KR20040081307A (ko) 2004-09-21
EP1458018B1 (en) 2006-04-19
US20040178486A1 (en) 2004-09-16
DE602004000657D1 (de) 2006-05-24
DE602004000657T2 (de) 2006-09-07
US6933615B2 (en) 2005-08-23
EP1458018A1 (en) 2004-09-15
JP3855947B2 (ja) 2006-12-13

Similar Documents

Publication Publication Date Title
CN1531070A (zh) 电子元件装置及其制造方法
CN1047470C (zh) 半导体器件
CN1577813A (zh) 电路模块及其制造方法
CN1411045A (zh) 半导体装置
CN1722931A (zh) 电路基板的连接结构体及其制造方法
CN1946271A (zh) 印刷电路板及其制造方法
CN1491439A (zh) 多芯片电路模块及其制造方法
CN1520611A (zh) 制造无引线的多模具承载体用的结构和方法
CN1638120A (zh) 半导体组装体及其制造方法
CN1771767A (zh) 制造电子模块的方法以及电子模块
CN1790651A (zh) 芯片集成基板的制造方法
CN101048863A (zh) 电子部件模块以及无线通信设备
CN1529544A (zh) 倒装芯片连接用电路板及其制造方法
CN1459855A (zh) 半导体器件及其制造方法
CN1197292A (zh) 一种半导体器件引线框架及引线接合法
CN1815733A (zh) 半导体装置及其制造方法
CN101079407A (zh) 布线基板及其制造方法以及半导体器件
CN1763942A (zh) 半导体器件及半导体器件的组装方法
CN1489202A (zh) 电子器件模块
CN1294652C (zh) 半导体器件及其制造方法
CN1296640A (zh) 各向异性导电膜、半导体芯片的安装方法和半导体装置
CN1645602A (zh) 半导体器件及其制造方法以及半导体芯片和电子设备
CN1747630A (zh) 基板制造方法和电路板
CN1674242A (zh) 半导体芯片、半导体装置、半导体装置的制造方法
CN1627513A (zh) 半导体装置和电子设备及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070425

Termination date: 20130310