JP3609692B2 - 高周波信号増幅装置およびその製造方法 - Google Patents
高周波信号増幅装置およびその製造方法 Download PDFInfo
- Publication number
- JP3609692B2 JP3609692B2 JP2000153611A JP2000153611A JP3609692B2 JP 3609692 B2 JP3609692 B2 JP 3609692B2 JP 2000153611 A JP2000153611 A JP 2000153611A JP 2000153611 A JP2000153611 A JP 2000153611A JP 3609692 B2 JP3609692 B2 JP 3609692B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency signal
- metal
- semiconductor element
- dielectric
- metal patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F11/00—Dielectric amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
- Waveguides (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高周波信号増幅装置およびその製造方法に関するものである。本発明は、特に、高周波帯域（８００ＭＨｚ以上、特に８００ＭＨｚ〜２ＧＨｚ）の信号を増幅する装置への適用に適している。
【０００２】
【従来の技術】
携帯電話などの移動体通信に用いられる高周波信号を増幅する半導体素子（高周波増幅器）は、小型化および軽量化のために、多層配線を内蔵した誘電体多層基板に搭載されることが多い。小型化のため、誘電体多層基板の表面の一部に凹部（キャビティ）を形成し、このキャビティに半導体素子が装着されることもある。
【０００３】
キャビティに半導体素子を装着した従来の高周波信号増幅装置を図１４、図１５（図１４のＶ−Ｖ断面図）、図１６（図１４のＶＩ−ＶＩ断面図）に例示する。この高周波信号増幅器には、４層の誘電体層１１１，１１２，１１３，１１４を積層した誘電体多層基板１０１が用いられている。誘電体層には、積層したときにキャビティ１０４が形成されるように予め穴あけ加工が施されている。また、キャビティ１０４からは、同じく予め誘電体層１１２，１１３に形成された金属パターン１０２，１０３（１３１，１３２，・・・・１３７・・）が露出している。この高周波信号増幅装置では、半導体素子１０５は金属パターン１０２上にダイスボンディングされ、この金属パターン１０２よりも高い位置（表面に近い位置）に形成された金属パターン１３１，１３２・・・・１３７・・に金属線１０６を用いてワイヤボンディングされている。
【０００４】
しかし、さらなる小型化の要求に応えるべく、半導体素子１０５を小型化し、これに伴って金属パターン１３１，１３２・・・・１３７・・の間隔を狭小化すると、いわゆるアイソレーション不足による問題が顕著となってくる。このアイソレーション不足は、金属パターン間の距離Ｌ’（図１５）の短縮により、これらパターンが高周波帯域において容量結合しやすくなって生じる。アイソレーション不足は、素子動作を不安定とし、動作条件によっては発振を引き起こす。
【０００５】
アイソレーション不足を解消するために、特開平７−１７００９０号公報には、ＦＥＴキャリアを搭載したベースメタル付き誘電体基板において、回路間に存在する誘電体基板に分離溝を設けることが提案されている。図１７に示したように、この分離溝２０１は、例えば出力回路２０２と、複数のＦＥＴによる増幅の段間に存在する段間回路２０３との間の誘電体基板２０４に形成される。分離溝を形成すると、誘電体基板の比誘電率よりも分離溝における空気の比誘電率（１）が小さいため、回路間の電界による容量結合を抑制することができる。同公報には、分離溝を、誘電体基板の焼成前に、ＦＥＴキャリアを収容する開口とともに型抜きにより形成する方法が記載されている。
【０００６】
【発明が解決しようとする課題】
特開平７−１７００９０号公報に記載の装置は、ＦＥＴをキャリアに搭載し、さらにこれを装着する構成を採用しているため、キャリアにダイスボンディング領域、ワイヤボンディングパッド領域などを準備する必要があり、さらに基板の開口部にキャリアを装着する際のマージンを見込む必要がある。このため、誘電体多層基板（図１４〜図１６）を用いた装置よりも小型化には不利である。また、同公報に記載されている分離溝は、回路の端部と分離溝の端部との間に製造上のマージン（図１７：Ｍ’）を要求するため、このマージンが回路間の距離の短縮には支障となる。実際の製造工程における精度を考慮すると、マージンＭ’としては２００μｍ程度が必要とされる。マージンを確保しないと、分離溝によりパターンが削られ細くなってインピーダンスが変動し、高周波特性が劣化するおそれがある。
【０００７】
したがって、仮に、特開平７−１７００９０号公報に開示されている分離溝を、図１４〜図１６に示した誘電体多層基板を用いた高周波信号増幅装置に適用しようとしても、マージンＭ’を確保する必要があるために金属パターン間の間隔が広くなり、却って装置の小型化が阻害されることとなる。
【０００８】
このように、装置の小型化とアイソレーションの確保とは、従来の高周波信号増幅装置においては両立が困難となっていた。そこで、本発明は、アイソレーション不足を補いながらも小型化を実現できる高周波信号増幅装置とその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の高周波信号増幅装置は、複数の誘電体層が積層された誘電体多層基板と、この誘電体多層基板に搭載された高周波信号増幅機能を有する半導体素子とを備えた高周波信号増幅装置であって、
前記誘電体多層基板は、前記複数の誘電体層の層間または前記基板の表面に複数の金属パターンが配置され、前記複数の金属パターンよりも深い位置に金属面が配置され、
前記誘電体多層基板の表面部に、一部の前記誘電体層が除去された凹部が形成され、
前記凹部内において、前記複数の金属パターン、及び前記複数の金属パターンを除く領域の前記金属面が露出して、前記凹部の開口側に面している前記誘電体層の表面は、前記複数の金属パターンまたは前記金属面ですべて覆われており、
前記半導体素子が、前記凹部の前記金属面に搭載されており、
前記半導体素子に前記複数の金属パターンの一部を介して高周波信号が入力され、前記半導体素子から前記複数の金属パターンの別の一部を介して増幅された高周波信号が出力されることを特徴とする。
【００１０】
本発明の高周波信号増幅装置によれば、複数の金属パターンが配置された領域を除いて、半導体素子を装着するために設定された所定領域から誘電体が除去されているため、小型化を図りながらもアイソレーション不足を補うことができる。
【００１１】
上記高周波信号増幅装置では、高周波信号が入力または出力される金属パターンの間隔が、１０μｍ以上３００μｍ以下であることが好ましい。装置の小型化とアイソレーションの確保とに好適だからである。
【００１２】
また、上記高周波信号増幅装置では、半導体素子が、複数の金属パターンよりも深い位置に配置された金属面上に接合され、前記半導体素子と前記複数の金属パターンとが金属線により電気的に接続されている形態が好適である。さらに、半導体素子が、複数の金属パターン上にフェースダウンボンディングにより接合されていてもよい。
【００１３】
また、上記高周波信号増幅装置では、誘電体多層基板の表面よりも上方に半導体素子が突出しないように、前記半導体素子が搭載されていることが好ましい。装置小型化に有利だからである。
【００１４】
また、上記高周波信号増幅装置では、複数の金属パターンよりも深い位置に配置された金属面が、前記複数の誘電体層の一層の表面に配置された金属パターンの表面であり、この金属パターンが前記所定領域の周端部を５０μｍ以上拡張した領域に配置されていることが好ましい。誘電体の積層時に誤差が生じても、下記製造方法により、安定して上記装置を製造できるからである。
【００１５】
また、上記高周波信号増幅装置では、半導体素子が樹脂により封止されていてもよい。半導体素子を保護するためである。
【００１６】
上記目的を達成するために、本発明の高周波信号増幅装置の製造方法は、複数の誘電体層が積層された誘電体多層基板と、この誘電体多層基板に実装された高周波信号増幅機能を有する半導体素子とを備えた高周波信号増幅装置の製造方法であって、
前記複数の誘電体層の少なくとも１層として、複数の金属パターンを表面に形成した誘電体層を用い、かつ前記誘電体多層基板の一方の基板表面の所定領域内のいずれの範囲においても、この基板表面から前記基板の深さ方向に沿って進行していくと前記誘電体多層基板の他方の基板表面に到達する前に前記複数の金属パターンまたはこの複数の金属パターンよりも深い位置に配置された金属面に到達するように、前記誘電体多層基板を構成し、
前記誘電体多層基板の前記所定領域内において、レーザ光を照射することにより、前記一方の基板表面から深さ方向に沿って前記複数の金属パターンまたは前記金属面に到達するまでに存在する誘電体層を除去し、前記所定領域から前記複数の金属パターンおよび前記金属面を露出させ、
前記半導体素子に前記複数の金属パターンの一部を介して高周波信号が入力され、前記半導体素子から前記複数の金属パターンの別の一部を介して増幅された高周波信号が出力されるように、前記半導体素子を前記所定領域に搭載することを特徴とする。
【００１７】
本発明の高周波信号増幅装置の製造方法によれば、レーザ光を用いて誘電体を選択的に除去することとしているため、予め分離溝を形成する場合のように製造上のマージンを見込む必要はない。この製造方法により、金属パターンが形成された領域を除いて誘電体層を選択的に除去した上記高周波信号増幅装置を提供できる。
【００１８】
【発明の実施の形態】
本発明の好ましい実施形態を図面を参照しながら説明する。
（第１の実施形態）
図１〜図２に本実施形態の高周波信号増幅装置に用いる誘電体多層基板の平面図および断面図（図１のＩ−Ｉ断面図）を示す。この誘電体多層基板１は、４層の誘電体層（図示上方から順に、第１誘電体層１１，第２誘電体層１２，第３誘電体層１３，第４誘電体層１４）が積層されて構成されている。ここでは、第２誘電体層１２の表面には金属パターン３（３１，３２，・・・・３７・・）が、第３誘電体層１３の表面には金属パターン２がそれぞれ形成されている。また、誘電体多層基板１の表面に凹部（キャビティ）４が形成されるように、第１誘電体層１１および第２誘電体層１２には、予め穴あけ加工が施されている。
【００１９】
キャビティ４の外周端は、誘電体多層基板１を平面視すれば矩形の枠となっている。この多層基板は、この矩形の枠内を半導体素子の実装領域としている。キャビティが形成された表面を垂直方向から観察すると、実装領域内には、複数の金属パターン３（３１，３２・・・・３７・・）およびこの複数の金属パターン間から露出している金属パターン２のみが観察される。このように、この誘電体多層基板１は、平面視すれば、実質的に金属面のみが露出しているキャビティ４が形成されている点に特徴を有している。換言すれば、キャビティ４内において、開口側に面している誘電体層の表面は、すべて金属で覆われている。
【００２０】
キャビティ４内では、金属パターンが複数の層間（ここでは２つの層間）に配置されている。こうして、キャビティ４には段差が形成されている。段差を形成する誘電体層の端部において、各金属パターン３１，３２・・・・３７・・の端部と、各パターンを支持している第２誘電体層１２の端部とは実質的に一致している。
【００２１】
この誘電体多層基板に高周波信号増幅機能を有する半導体素子を装着した高周波信号増幅装置を、図３および図４（図３のＩＩ−ＩＩ断面図）に示す。半導体素子５は、下層の金属パターン２をダイアタッチ面としてダイスボンディングされている。さらに、この素子５と上層の金属パターン３１，３２・・・・３７・・とが金属線６により接続されている（ワイヤボンディング）。こうして、誘電体多層基板の多層構造を利用して形成された回路と半導体素子とが接続され、高周波信号の増幅回路が構成される。この回路には、図示を省略するが、各種の受動素子が含まれている。また、誘電体層の層間の接続は、ビアホールなどを利用して適宜行われる。なお、本実施形態では、キャビティ内の段差を利用して半導体素子をワイヤボンディングの対象とする金属パターンよりも低い位置に装着し、金属線６の長さを短縮している。金属線６の長さは、短いほうがインダクタンス成分を低減できる。
【００２２】
図５に高周波信号増幅回路の一例を示す。この回路では、２つの電界効果トランジスタ（ＦＥＴ）５４，５６により、入力端子５１から入力された高周波信号が増幅されて出力端子５９から出力される。各ＦＥＴには、入力および／または出力整合回路５２，５５，５８が接続され、さらにゲートバイアス回路６１，６３、およびドレインバイアス回路６２，６４が接続されている。
【００２３】
このような高周波信号の増幅回路では、各端子間のアイソレーションを十分に確保することが安定した動作を実現するためには重要である。図１４〜図１６に示した従来の装置では、各端子が接続する金属パターン間に比誘電率が高い誘電体が存在していたため、図６に示すように、端子間、例えば初段増幅素子となるＦＥＴ５４の入力端子５３と、後段増幅素子となるＦＥＴ５６の出力端子５７との間で容量結合６０が発生しやすい状態となっていた。このような高周波結合が発生すると、出力側から入力側への信号の漏洩レベルが大きくなってしまう。
【００２４】
しかし、本実施形態で示したように、半導体素子への接続を行うために金属パターンが素子近傍では互いに近接せざるを得ない場合であっても、金属パターン間の誘電体層を除去すれば、金属パターン間における電界の集中が緩和され、各端子間のアイソレーション不足を補うことができる。しかも、本実施形態では、金属パターン間に存在する誘電体層が、金属パターンの支持に利用されている領域を除いて取り除かれている。したがって、金属パターン間における誘電体層による電界の集中を大きく緩和し、出力側から入力側への信号の漏洩も効果的に抑制できる。
【００２５】
図７に、本実施形態の高周波信号増幅装置（誘電体層除去）と、金属パターン間に誘電体が存在する従来型の高周波信号増幅装置（誘電体層残存：図１４〜図１６）とにおけるパターン（図２における金属パターン３１，３２）間のアイソレーションの影響を比較して示す。特に８００ＭＨｚ程度以上の高周波領域において、本実施形態では、信号漏洩レベルを１０ｄＢ程度以上改善できている。なお、この比較では、パターン間の間隔を２００μｍとした。
【００２６】
各金属パターン間の間隔（図２：Ｌ）は、１０μｍ以上３００μｍ以下が好適である。この間隔が、狭すぎると電界の集中を十分に緩和できないことがあり、逆に広すぎると装置の小型化に不利となる。かかる観点から、上記間隔は、５０μｍ以上がより好ましく、１５０μｍ以下がさらに好適である。
【００２７】
以下、上記高周波信号増幅装置の製造方法について説明する。
まず、図８（ａ）に示す誘電体多層基板を作製する。この誘電体多層基板は、従来から行われてきた方法により作製可能である。具体的には、例えば、表面に所定の金属パターンを印刷した誘電体シートを準備し、この誘電体シートを貼り合わせて作製される。
【００２８】
次いで、この誘電体多層基板の表面の所定領域にレーザ光を照射する（図８（ｂ））。レーザ光は、多層基板の表面に垂直な方向から、所定領域内を走査させるとよい。レーザ光を照射すると、レーザ光のエネルギーを吸収した誘電体が消失するため、多層基板の表面から誘電体を研削することができる。また、金属はレーザ光のエネルギーを誘電体ほどには吸収しないため、金属面に達した段階で研削の進行を止めることができる。こうして、レーザ光による研削深さを規定する面として金属面を利用しながら、多層基板の表面に凹部を形成することができる。その結果、図１および図２に示したような凹部（キャビティ）４を有する誘電体多層基板が得られる（図８（ｃ））。
【００２９】
上記に示した凹部の形成に用いるレーザ光としては、特に制限されないが、例えば、ＹＡＧレーザを用いればよい。また、誘電体の材料、金属パターンを形成するための金属材料についても、従来から用いられてきた材料を特に制限することなく使用できる。例えば、代表的な誘電体材料としては、エポキシ樹脂が挙げられる。また、金属材料としては、銅が挙げられる。レーザ光の照射パワーは、誘電体材料を消失可能であり、金属材料を走査時間内において消失させない範囲から適宜選択すればよい。
【００３０】
以上のように、レーザ光を照射してキャビティを形成すると、金属パターンの端部と、その金属パターンの下方の誘電体層の端部とを一致させることができる。そして、金属パターン間からは、下方に配置した別の金属パターンが露出し、キャビティを形成した領域（レーザ光照射領域）を上方から観察すると、金属面のみが観察される状態となる。このような精度が高い加工は、型抜きなどでは実現できない。
【００３１】
レーザ光による加工の別の利点は、金属パターン間の間隔を狭くしても、金属パターンを分離する溝を形成できることにある。従来のような未焼成誘電体シートの型抜きによる方法では、１００μｍ以下の幅の溝を形成することは困難であった。しかし、レーザ光を用いれば、印刷による金属パターン形成の精度に十分追随できるから、３０μｍ程度、あるいはそれ以下の幅の溝であっても形成できる。
【００３２】
さらに、この誘電体多層基板のキャビティ、すなわちレーザ光を照射して形成した素子の実装領域、に半導体素子が装着される。この装着は、例えば露出している金属面に半導体素子をダイボンディングし、さらにワイヤボンディングすることにより行われる。もっとも、半導体素子の装着は、後述するように、フリップチップボンディングなどのフェースダウン方式により行ってもよく、図示した形態に制限されない。
【００３３】
上記で説明したように、下層の金属パターン２は、レーザ光のストップ面として機能するが、同時に半導体素子のダイアタッチ面として利用できる。さらに、動作中は、実装領域を周囲のノイズからシールドする面としても機能する。
【００３４】
なお、図４に示したように、本実施形態の高周波信号増幅装置では、半導体素子５、さらにはワイヤボンディングに用いた金属線６が、誘電体多層基板の表面から上方に突出しないように配置されている。このような形態は、装置小型化の観点から好ましく、キャビティ４を形成した多層基板の表面を、この装置の実装面とすることもできる。あるいは、他方の表面を実装面として、キャビティ４を形成した多層基板の表面上にさらに他の部品を実装することもできる。
【００３５】
図２に示したように、本実施形態では、金属パターン２が、キャビティ４（レーザ光を照射する所定領域）の周端部よりも、長さＭだけ拡張された領域に形成されている。これは、誘電体層を積層するときの積層方向の誤差（積層ズレ）を見込んだマージンである。このマージンＭは、具体的には、５０μｍ以上２００μｍ以下が好適である。マージンが小さすぎると、大きな積層ズレの発生によりレーザ光による研削がさらに下方の誘電体層にまで及ぶおそれがある。マージンが大きすぎると、小型化に適さない。
【００３６】
キャビティ４は樹脂により封止してもよい。樹脂としては、誘電体層に用いられる誘電体の比誘電率（４以上であることが多い）よりも、低い比誘電率を有する材料が好適である。したがって、樹脂の比誘電率は、具体的には、１〜３が好ましい。このような樹脂としては、例えば、シリコーン系樹脂を挙げることができる。
【００３７】
本実施形態では、２つの異なる高さに金属面を形成したが、３以上の高さに金属面を形成し、キャビティに３以上の段差を設けてもよい。また、このキャビティを利用して、さらに層間の配線など他の構成を付加しても構わない。
【００３８】
（第２の実施形態）
図９〜図１１に本実施形態の高周波信号増幅装置に用いる誘電体多層基板の平面図および断面図（図９のＩＩＩ−ＩＩＩ断面図およびＩＶ−ＩＶ断面図）を示す。この誘電体多層基板１０は、第２誘電体層１２の表面に金属パターン７が形成されている点を除いては、第１の実施形態で説明した多層基板１と同様の構造を備えている。ここでも、金属パターン３（３１，３２・・・・３７・・）間からは誘電体が除去され、パターン間の電界集中が抑制されている。
【００３９】
ここでも、第１の実施形態と同様、金属パターン３の間から、さらに深い位置にある金属面（金属パターン２）が露出している。また、金属パターン３，７の間からも金属パターン２が露出している。こうして、金属パターン３，７が形成された領域を除く実装領域のすべてから、これら金属パターン３，７よりも深い位置に配置された金属面（金属パターン２）が露出している。
【００４０】
なお、誘電体多層基板１０では、金属パターン３，７の間隔Ｗを３０μｍ以上３００μｍ以下とすることが好ましい。この間隔Ｗが狭すぎるとショートしやすくなり、逆に広すぎると小型化に適さない。
【００４１】
（第３の実施形態）
図１２に本実施形態の高周波信号増幅装置の断面図を示す。本実施形態では、半導体素子５が、はんだバンプ８を用いて誘電体多層基板２０にフリップチップボンディングされている点で、上記実施形態における高周波信号増幅装置と相違する。多層基板の詳細については、説明を省略するが、上記実施形態の多層基板と基本的には同様の構造を有する。ここでも、金属パターン３１，３２・・・・３４・・間からは誘電体が除去され、パターン間の電界集中が抑制されている。本実施形態でも、半導体素子が多層基板の表面から上方に突出しないように配置され、装置の小型化が図られている。
【００４２】
このように、半導体素子をフェースダウン方式により装着する形態にも、本発明は適用が可能である。
【００４３】
なお、上記各実施形態では、４層の誘電体層を用いて誘電体多層基板を構成したが、これに限ることなく、誘電体層の積層数は３以下でも５以上であってもよい。例えば、３層の誘電体層を用いた多層基板を用いて、図１２と同様の高周波信号増幅装置を作製した例を、図１３に示す。
【００４４】
さらに、上記で説明した製造方法において、レーザ光の照射方向から見て、誘電体層の裏側となる表面に金属パターンを形成しても構わない。
【００４５】
【発明の効果】
以上詳細に説明したように、本発明によれば、アイソレーション不足を補いながらも小型化を実現できる高周波信号増幅装置を提供できる。
【図面の簡単な説明】
【図１】本発明の高周波信号増幅装置に用いる誘電体多層基板の一形態を示す平面図である。
【図２】図１のＩ−Ｉ断面図である。
【図３】本発明の高周波信号増幅装置の一形態を示す平面図である。
【図４】図３のＩＩ−ＩＩ断面図である。
【図５】本発明の高周波信号増幅装置に用いる信号増幅回路の一形態を示す図である。
【図６】図５の回路における高周波結合を説明するための図である。
【図７】本発明の高周波信号増幅装置と従来の装置との間の信号漏洩の相違の程度を比較して例示する図である。
【図８】本発明の高周波信号増幅装置の製造方法の一形態を示す図である。
【図９】本発明の高周波信号増幅装置に用いる誘電体多層基板の別の一形態を示す平面図である。
【図１０】図９のＩＩＩ−ＩＩＩ断面図である。
【図１１】図９のＩＶ−ＩＶ断面図である。
【図１２】本発明の高周波信号増幅装置の別の一形態を示す断面図である。
【図１３】本発明の高周波信号増幅装置のまた別の一形態を示す断面図である。
【図１４】従来の高周波信号増幅装置の一例を示す平面図である。
【図１５】図１４のＶ−Ｖ断面図である。
【図１６】図１４のＶＩ−ＶＩ断面図である。
【図１７】従来の高周波信号増幅装置に用いられていた分離溝を説明するための断面図である。
【符号の説明】
１，１０，２０ 誘電体多層基板
２，３，７，３１，３２，３３，３４，３５，３７ 金属パターン
４ キャビティ
５ 半導体素子
６ 金属線
８ はんだバンプ
５４，５６ ＦＥＴ
６０ 高周波結合
【発明の属する技術分野】
本発明は、高周波信号増幅装置およびその製造方法に関するものである。本発明は、特に、高周波帯域（８００ＭＨｚ以上、特に８００ＭＨｚ〜２ＧＨｚ）の信号を増幅する装置への適用に適している。
【０００２】
【従来の技術】
携帯電話などの移動体通信に用いられる高周波信号を増幅する半導体素子（高周波増幅器）は、小型化および軽量化のために、多層配線を内蔵した誘電体多層基板に搭載されることが多い。小型化のため、誘電体多層基板の表面の一部に凹部（キャビティ）を形成し、このキャビティに半導体素子が装着されることもある。
【０００３】
キャビティに半導体素子を装着した従来の高周波信号増幅装置を図１４、図１５（図１４のＶ−Ｖ断面図）、図１６（図１４のＶＩ−ＶＩ断面図）に例示する。この高周波信号増幅器には、４層の誘電体層１１１，１１２，１１３，１１４を積層した誘電体多層基板１０１が用いられている。誘電体層には、積層したときにキャビティ１０４が形成されるように予め穴あけ加工が施されている。また、キャビティ１０４からは、同じく予め誘電体層１１２，１１３に形成された金属パターン１０２，１０３（１３１，１３２，・・・・１３７・・）が露出している。この高周波信号増幅装置では、半導体素子１０５は金属パターン１０２上にダイスボンディングされ、この金属パターン１０２よりも高い位置（表面に近い位置）に形成された金属パターン１３１，１３２・・・・１３７・・に金属線１０６を用いてワイヤボンディングされている。
【０００４】
しかし、さらなる小型化の要求に応えるべく、半導体素子１０５を小型化し、これに伴って金属パターン１３１，１３２・・・・１３７・・の間隔を狭小化すると、いわゆるアイソレーション不足による問題が顕著となってくる。このアイソレーション不足は、金属パターン間の距離Ｌ’（図１５）の短縮により、これらパターンが高周波帯域において容量結合しやすくなって生じる。アイソレーション不足は、素子動作を不安定とし、動作条件によっては発振を引き起こす。
【０００５】
アイソレーション不足を解消するために、特開平７−１７００９０号公報には、ＦＥＴキャリアを搭載したベースメタル付き誘電体基板において、回路間に存在する誘電体基板に分離溝を設けることが提案されている。図１７に示したように、この分離溝２０１は、例えば出力回路２０２と、複数のＦＥＴによる増幅の段間に存在する段間回路２０３との間の誘電体基板２０４に形成される。分離溝を形成すると、誘電体基板の比誘電率よりも分離溝における空気の比誘電率（１）が小さいため、回路間の電界による容量結合を抑制することができる。同公報には、分離溝を、誘電体基板の焼成前に、ＦＥＴキャリアを収容する開口とともに型抜きにより形成する方法が記載されている。
【０００６】
【発明が解決しようとする課題】
特開平７−１７００９０号公報に記載の装置は、ＦＥＴをキャリアに搭載し、さらにこれを装着する構成を採用しているため、キャリアにダイスボンディング領域、ワイヤボンディングパッド領域などを準備する必要があり、さらに基板の開口部にキャリアを装着する際のマージンを見込む必要がある。このため、誘電体多層基板（図１４〜図１６）を用いた装置よりも小型化には不利である。また、同公報に記載されている分離溝は、回路の端部と分離溝の端部との間に製造上のマージン（図１７：Ｍ’）を要求するため、このマージンが回路間の距離の短縮には支障となる。実際の製造工程における精度を考慮すると、マージンＭ’としては２００μｍ程度が必要とされる。マージンを確保しないと、分離溝によりパターンが削られ細くなってインピーダンスが変動し、高周波特性が劣化するおそれがある。
【０００７】
したがって、仮に、特開平７−１７００９０号公報に開示されている分離溝を、図１４〜図１６に示した誘電体多層基板を用いた高周波信号増幅装置に適用しようとしても、マージンＭ’を確保する必要があるために金属パターン間の間隔が広くなり、却って装置の小型化が阻害されることとなる。
【０００８】
このように、装置の小型化とアイソレーションの確保とは、従来の高周波信号増幅装置においては両立が困難となっていた。そこで、本発明は、アイソレーション不足を補いながらも小型化を実現できる高周波信号増幅装置とその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明の高周波信号増幅装置は、複数の誘電体層が積層された誘電体多層基板と、この誘電体多層基板に搭載された高周波信号増幅機能を有する半導体素子とを備えた高周波信号増幅装置であって、
前記誘電体多層基板は、前記複数の誘電体層の層間または前記基板の表面に複数の金属パターンが配置され、前記複数の金属パターンよりも深い位置に金属面が配置され、
前記誘電体多層基板の表面部に、一部の前記誘電体層が除去された凹部が形成され、
前記凹部内において、前記複数の金属パターン、及び前記複数の金属パターンを除く領域の前記金属面が露出して、前記凹部の開口側に面している前記誘電体層の表面は、前記複数の金属パターンまたは前記金属面ですべて覆われており、
前記半導体素子が、前記凹部の前記金属面に搭載されており、
前記半導体素子に前記複数の金属パターンの一部を介して高周波信号が入力され、前記半導体素子から前記複数の金属パターンの別の一部を介して増幅された高周波信号が出力されることを特徴とする。
【００１０】
本発明の高周波信号増幅装置によれば、複数の金属パターンが配置された領域を除いて、半導体素子を装着するために設定された所定領域から誘電体が除去されているため、小型化を図りながらもアイソレーション不足を補うことができる。
【００１１】
上記高周波信号増幅装置では、高周波信号が入力または出力される金属パターンの間隔が、１０μｍ以上３００μｍ以下であることが好ましい。装置の小型化とアイソレーションの確保とに好適だからである。
【００１２】
また、上記高周波信号増幅装置では、半導体素子が、複数の金属パターンよりも深い位置に配置された金属面上に接合され、前記半導体素子と前記複数の金属パターンとが金属線により電気的に接続されている形態が好適である。さらに、半導体素子が、複数の金属パターン上にフェースダウンボンディングにより接合されていてもよい。
【００１３】
また、上記高周波信号増幅装置では、誘電体多層基板の表面よりも上方に半導体素子が突出しないように、前記半導体素子が搭載されていることが好ましい。装置小型化に有利だからである。
【００１４】
また、上記高周波信号増幅装置では、複数の金属パターンよりも深い位置に配置された金属面が、前記複数の誘電体層の一層の表面に配置された金属パターンの表面であり、この金属パターンが前記所定領域の周端部を５０μｍ以上拡張した領域に配置されていることが好ましい。誘電体の積層時に誤差が生じても、下記製造方法により、安定して上記装置を製造できるからである。
【００１５】
また、上記高周波信号増幅装置では、半導体素子が樹脂により封止されていてもよい。半導体素子を保護するためである。
【００１６】
上記目的を達成するために、本発明の高周波信号増幅装置の製造方法は、複数の誘電体層が積層された誘電体多層基板と、この誘電体多層基板に実装された高周波信号増幅機能を有する半導体素子とを備えた高周波信号増幅装置の製造方法であって、
前記複数の誘電体層の少なくとも１層として、複数の金属パターンを表面に形成した誘電体層を用い、かつ前記誘電体多層基板の一方の基板表面の所定領域内のいずれの範囲においても、この基板表面から前記基板の深さ方向に沿って進行していくと前記誘電体多層基板の他方の基板表面に到達する前に前記複数の金属パターンまたはこの複数の金属パターンよりも深い位置に配置された金属面に到達するように、前記誘電体多層基板を構成し、
前記誘電体多層基板の前記所定領域内において、レーザ光を照射することにより、前記一方の基板表面から深さ方向に沿って前記複数の金属パターンまたは前記金属面に到達するまでに存在する誘電体層を除去し、前記所定領域から前記複数の金属パターンおよび前記金属面を露出させ、
前記半導体素子に前記複数の金属パターンの一部を介して高周波信号が入力され、前記半導体素子から前記複数の金属パターンの別の一部を介して増幅された高周波信号が出力されるように、前記半導体素子を前記所定領域に搭載することを特徴とする。
【００１７】
本発明の高周波信号増幅装置の製造方法によれば、レーザ光を用いて誘電体を選択的に除去することとしているため、予め分離溝を形成する場合のように製造上のマージンを見込む必要はない。この製造方法により、金属パターンが形成された領域を除いて誘電体層を選択的に除去した上記高周波信号増幅装置を提供できる。
【００１８】
【発明の実施の形態】
本発明の好ましい実施形態を図面を参照しながら説明する。
（第１の実施形態）
図１〜図２に本実施形態の高周波信号増幅装置に用いる誘電体多層基板の平面図および断面図（図１のＩ−Ｉ断面図）を示す。この誘電体多層基板１は、４層の誘電体層（図示上方から順に、第１誘電体層１１，第２誘電体層１２，第３誘電体層１３，第４誘電体層１４）が積層されて構成されている。ここでは、第２誘電体層１２の表面には金属パターン３（３１，３２，・・・・３７・・）が、第３誘電体層１３の表面には金属パターン２がそれぞれ形成されている。また、誘電体多層基板１の表面に凹部（キャビティ）４が形成されるように、第１誘電体層１１および第２誘電体層１２には、予め穴あけ加工が施されている。
【００１９】
キャビティ４の外周端は、誘電体多層基板１を平面視すれば矩形の枠となっている。この多層基板は、この矩形の枠内を半導体素子の実装領域としている。キャビティが形成された表面を垂直方向から観察すると、実装領域内には、複数の金属パターン３（３１，３２・・・・３７・・）およびこの複数の金属パターン間から露出している金属パターン２のみが観察される。このように、この誘電体多層基板１は、平面視すれば、実質的に金属面のみが露出しているキャビティ４が形成されている点に特徴を有している。換言すれば、キャビティ４内において、開口側に面している誘電体層の表面は、すべて金属で覆われている。
【００２０】
キャビティ４内では、金属パターンが複数の層間（ここでは２つの層間）に配置されている。こうして、キャビティ４には段差が形成されている。段差を形成する誘電体層の端部において、各金属パターン３１，３２・・・・３７・・の端部と、各パターンを支持している第２誘電体層１２の端部とは実質的に一致している。
【００２１】
この誘電体多層基板に高周波信号増幅機能を有する半導体素子を装着した高周波信号増幅装置を、図３および図４（図３のＩＩ−ＩＩ断面図）に示す。半導体素子５は、下層の金属パターン２をダイアタッチ面としてダイスボンディングされている。さらに、この素子５と上層の金属パターン３１，３２・・・・３７・・とが金属線６により接続されている（ワイヤボンディング）。こうして、誘電体多層基板の多層構造を利用して形成された回路と半導体素子とが接続され、高周波信号の増幅回路が構成される。この回路には、図示を省略するが、各種の受動素子が含まれている。また、誘電体層の層間の接続は、ビアホールなどを利用して適宜行われる。なお、本実施形態では、キャビティ内の段差を利用して半導体素子をワイヤボンディングの対象とする金属パターンよりも低い位置に装着し、金属線６の長さを短縮している。金属線６の長さは、短いほうがインダクタンス成分を低減できる。
【００２２】
図５に高周波信号増幅回路の一例を示す。この回路では、２つの電界効果トランジスタ（ＦＥＴ）５４，５６により、入力端子５１から入力された高周波信号が増幅されて出力端子５９から出力される。各ＦＥＴには、入力および／または出力整合回路５２，５５，５８が接続され、さらにゲートバイアス回路６１，６３、およびドレインバイアス回路６２，６４が接続されている。
【００２３】
このような高周波信号の増幅回路では、各端子間のアイソレーションを十分に確保することが安定した動作を実現するためには重要である。図１４〜図１６に示した従来の装置では、各端子が接続する金属パターン間に比誘電率が高い誘電体が存在していたため、図６に示すように、端子間、例えば初段増幅素子となるＦＥＴ５４の入力端子５３と、後段増幅素子となるＦＥＴ５６の出力端子５７との間で容量結合６０が発生しやすい状態となっていた。このような高周波結合が発生すると、出力側から入力側への信号の漏洩レベルが大きくなってしまう。
【００２４】
しかし、本実施形態で示したように、半導体素子への接続を行うために金属パターンが素子近傍では互いに近接せざるを得ない場合であっても、金属パターン間の誘電体層を除去すれば、金属パターン間における電界の集中が緩和され、各端子間のアイソレーション不足を補うことができる。しかも、本実施形態では、金属パターン間に存在する誘電体層が、金属パターンの支持に利用されている領域を除いて取り除かれている。したがって、金属パターン間における誘電体層による電界の集中を大きく緩和し、出力側から入力側への信号の漏洩も効果的に抑制できる。
【００２５】
図７に、本実施形態の高周波信号増幅装置（誘電体層除去）と、金属パターン間に誘電体が存在する従来型の高周波信号増幅装置（誘電体層残存：図１４〜図１６）とにおけるパターン（図２における金属パターン３１，３２）間のアイソレーションの影響を比較して示す。特に８００ＭＨｚ程度以上の高周波領域において、本実施形態では、信号漏洩レベルを１０ｄＢ程度以上改善できている。なお、この比較では、パターン間の間隔を２００μｍとした。
【００２６】
各金属パターン間の間隔（図２：Ｌ）は、１０μｍ以上３００μｍ以下が好適である。この間隔が、狭すぎると電界の集中を十分に緩和できないことがあり、逆に広すぎると装置の小型化に不利となる。かかる観点から、上記間隔は、５０μｍ以上がより好ましく、１５０μｍ以下がさらに好適である。
【００２７】
以下、上記高周波信号増幅装置の製造方法について説明する。
まず、図８（ａ）に示す誘電体多層基板を作製する。この誘電体多層基板は、従来から行われてきた方法により作製可能である。具体的には、例えば、表面に所定の金属パターンを印刷した誘電体シートを準備し、この誘電体シートを貼り合わせて作製される。
【００２８】
次いで、この誘電体多層基板の表面の所定領域にレーザ光を照射する（図８（ｂ））。レーザ光は、多層基板の表面に垂直な方向から、所定領域内を走査させるとよい。レーザ光を照射すると、レーザ光のエネルギーを吸収した誘電体が消失するため、多層基板の表面から誘電体を研削することができる。また、金属はレーザ光のエネルギーを誘電体ほどには吸収しないため、金属面に達した段階で研削の進行を止めることができる。こうして、レーザ光による研削深さを規定する面として金属面を利用しながら、多層基板の表面に凹部を形成することができる。その結果、図１および図２に示したような凹部（キャビティ）４を有する誘電体多層基板が得られる（図８（ｃ））。
【００２９】
上記に示した凹部の形成に用いるレーザ光としては、特に制限されないが、例えば、ＹＡＧレーザを用いればよい。また、誘電体の材料、金属パターンを形成するための金属材料についても、従来から用いられてきた材料を特に制限することなく使用できる。例えば、代表的な誘電体材料としては、エポキシ樹脂が挙げられる。また、金属材料としては、銅が挙げられる。レーザ光の照射パワーは、誘電体材料を消失可能であり、金属材料を走査時間内において消失させない範囲から適宜選択すればよい。
【００３０】
以上のように、レーザ光を照射してキャビティを形成すると、金属パターンの端部と、その金属パターンの下方の誘電体層の端部とを一致させることができる。そして、金属パターン間からは、下方に配置した別の金属パターンが露出し、キャビティを形成した領域（レーザ光照射領域）を上方から観察すると、金属面のみが観察される状態となる。このような精度が高い加工は、型抜きなどでは実現できない。
【００３１】
レーザ光による加工の別の利点は、金属パターン間の間隔を狭くしても、金属パターンを分離する溝を形成できることにある。従来のような未焼成誘電体シートの型抜きによる方法では、１００μｍ以下の幅の溝を形成することは困難であった。しかし、レーザ光を用いれば、印刷による金属パターン形成の精度に十分追随できるから、３０μｍ程度、あるいはそれ以下の幅の溝であっても形成できる。
【００３２】
さらに、この誘電体多層基板のキャビティ、すなわちレーザ光を照射して形成した素子の実装領域、に半導体素子が装着される。この装着は、例えば露出している金属面に半導体素子をダイボンディングし、さらにワイヤボンディングすることにより行われる。もっとも、半導体素子の装着は、後述するように、フリップチップボンディングなどのフェースダウン方式により行ってもよく、図示した形態に制限されない。
【００３３】
上記で説明したように、下層の金属パターン２は、レーザ光のストップ面として機能するが、同時に半導体素子のダイアタッチ面として利用できる。さらに、動作中は、実装領域を周囲のノイズからシールドする面としても機能する。
【００３４】
なお、図４に示したように、本実施形態の高周波信号増幅装置では、半導体素子５、さらにはワイヤボンディングに用いた金属線６が、誘電体多層基板の表面から上方に突出しないように配置されている。このような形態は、装置小型化の観点から好ましく、キャビティ４を形成した多層基板の表面を、この装置の実装面とすることもできる。あるいは、他方の表面を実装面として、キャビティ４を形成した多層基板の表面上にさらに他の部品を実装することもできる。
【００３５】
図２に示したように、本実施形態では、金属パターン２が、キャビティ４（レーザ光を照射する所定領域）の周端部よりも、長さＭだけ拡張された領域に形成されている。これは、誘電体層を積層するときの積層方向の誤差（積層ズレ）を見込んだマージンである。このマージンＭは、具体的には、５０μｍ以上２００μｍ以下が好適である。マージンが小さすぎると、大きな積層ズレの発生によりレーザ光による研削がさらに下方の誘電体層にまで及ぶおそれがある。マージンが大きすぎると、小型化に適さない。
【００３６】
キャビティ４は樹脂により封止してもよい。樹脂としては、誘電体層に用いられる誘電体の比誘電率（４以上であることが多い）よりも、低い比誘電率を有する材料が好適である。したがって、樹脂の比誘電率は、具体的には、１〜３が好ましい。このような樹脂としては、例えば、シリコーン系樹脂を挙げることができる。
【００３７】
本実施形態では、２つの異なる高さに金属面を形成したが、３以上の高さに金属面を形成し、キャビティに３以上の段差を設けてもよい。また、このキャビティを利用して、さらに層間の配線など他の構成を付加しても構わない。
【００３８】
（第２の実施形態）
図９〜図１１に本実施形態の高周波信号増幅装置に用いる誘電体多層基板の平面図および断面図（図９のＩＩＩ−ＩＩＩ断面図およびＩＶ−ＩＶ断面図）を示す。この誘電体多層基板１０は、第２誘電体層１２の表面に金属パターン７が形成されている点を除いては、第１の実施形態で説明した多層基板１と同様の構造を備えている。ここでも、金属パターン３（３１，３２・・・・３７・・）間からは誘電体が除去され、パターン間の電界集中が抑制されている。
【００３９】
ここでも、第１の実施形態と同様、金属パターン３の間から、さらに深い位置にある金属面（金属パターン２）が露出している。また、金属パターン３，７の間からも金属パターン２が露出している。こうして、金属パターン３，７が形成された領域を除く実装領域のすべてから、これら金属パターン３，７よりも深い位置に配置された金属面（金属パターン２）が露出している。
【００４０】
なお、誘電体多層基板１０では、金属パターン３，７の間隔Ｗを３０μｍ以上３００μｍ以下とすることが好ましい。この間隔Ｗが狭すぎるとショートしやすくなり、逆に広すぎると小型化に適さない。
【００４１】
（第３の実施形態）
図１２に本実施形態の高周波信号増幅装置の断面図を示す。本実施形態では、半導体素子５が、はんだバンプ８を用いて誘電体多層基板２０にフリップチップボンディングされている点で、上記実施形態における高周波信号増幅装置と相違する。多層基板の詳細については、説明を省略するが、上記実施形態の多層基板と基本的には同様の構造を有する。ここでも、金属パターン３１，３２・・・・３４・・間からは誘電体が除去され、パターン間の電界集中が抑制されている。本実施形態でも、半導体素子が多層基板の表面から上方に突出しないように配置され、装置の小型化が図られている。
【００４２】
このように、半導体素子をフェースダウン方式により装着する形態にも、本発明は適用が可能である。
【００４３】
なお、上記各実施形態では、４層の誘電体層を用いて誘電体多層基板を構成したが、これに限ることなく、誘電体層の積層数は３以下でも５以上であってもよい。例えば、３層の誘電体層を用いた多層基板を用いて、図１２と同様の高周波信号増幅装置を作製した例を、図１３に示す。
【００４４】
さらに、上記で説明した製造方法において、レーザ光の照射方向から見て、誘電体層の裏側となる表面に金属パターンを形成しても構わない。
【００４５】
【発明の効果】
以上詳細に説明したように、本発明によれば、アイソレーション不足を補いながらも小型化を実現できる高周波信号増幅装置を提供できる。
【図面の簡単な説明】
【図１】本発明の高周波信号増幅装置に用いる誘電体多層基板の一形態を示す平面図である。
【図２】図１のＩ−Ｉ断面図である。
【図３】本発明の高周波信号増幅装置の一形態を示す平面図である。
【図４】図３のＩＩ−ＩＩ断面図である。
【図５】本発明の高周波信号増幅装置に用いる信号増幅回路の一形態を示す図である。
【図６】図５の回路における高周波結合を説明するための図である。
【図７】本発明の高周波信号増幅装置と従来の装置との間の信号漏洩の相違の程度を比較して例示する図である。
【図８】本発明の高周波信号増幅装置の製造方法の一形態を示す図である。
【図９】本発明の高周波信号増幅装置に用いる誘電体多層基板の別の一形態を示す平面図である。
【図１０】図９のＩＩＩ−ＩＩＩ断面図である。
【図１１】図９のＩＶ−ＩＶ断面図である。
【図１２】本発明の高周波信号増幅装置の別の一形態を示す断面図である。
【図１３】本発明の高周波信号増幅装置のまた別の一形態を示す断面図である。
【図１４】従来の高周波信号増幅装置の一例を示す平面図である。
【図１５】図１４のＶ−Ｖ断面図である。
【図１６】図１４のＶＩ−ＶＩ断面図である。
【図１７】従来の高周波信号増幅装置に用いられていた分離溝を説明するための断面図である。
【符号の説明】
１，１０，２０ 誘電体多層基板
２，３，７，３１，３２，３３，３４，３５，３７ 金属パターン
４ キャビティ
５ 半導体素子
６ 金属線
８ はんだバンプ
５４，５６ ＦＥＴ
６０ 高周波結合
Claims (8)
- 複数の誘電体層が積層された誘電体多層基板と、この誘電体多層基板に搭載された高周波信号増幅機能を有する半導体素子とを備えた高周波信号増幅装置であって、
前記誘電体多層基板は、前記複数の誘電体層の層間または前記基板の表面に複数の金属パターンが配置され、前記複数の金属パターンよりも深い位置に金属面が配置され、
前記誘電体多層基板の表面部に、一部の前記誘電体層が除去された凹部が形成され、
前記凹部内において、前記複数の金属パターン及び前記複数の金属パターンを除く領域の前記金属面が露出して、前記凹部の開口側に面している前記誘電体層の表面は、前記複数の金属パターンまたは前記金属面ですべて覆われており、
前記半導体素子が、前記凹部の前記金属面に搭載されており、
前記半導体素子に前記複数の金属パターンの一部を介して高周波信号が入力され、前記半導体素子から前記複数の金属パターンの別の一部を介して増幅された高周波信号が出力されることを特徴とする高周波信号増幅装置。 - 高周波信号が入力または出力される金属パターンの間隔が、１０μｍ以上３００μｍ以下である請求項１に記載の高周波信号増幅装置。
- 半導体素子が、複数の金属パターンよりも深い位置に配置された金属面上に接合され、前記半導体素子と前記複数の金属パターンとが金属線により電気的に接続されている請求項１または２に記載の高周波信号増幅装置。
- 半導体素子が、複数の金属パターン上にフェースダウン方式により接合されている請求項１または２に記載の高周波信号増幅装置。
- 誘電体多層基板の表面よりも上方に半導体素子が突出しないように、前記半導体素子が搭載された請求項１〜４のいずれかに記載の高周波信号増幅装置。
- 複数の金属パターンよりも深い位置に配置された金属面が、前記複数の誘電体層の一層の表面に配置された金属パターンの表面であり、この金属パターンが前記所定領域の周端部を５０μｍ以上拡張した領域に配置されている請求項１〜５のいずれかに記載の高周波信号増幅装置。
- 半導体素子が樹脂により封止されている請求項１〜６のいずれかに記載の高周波信号増幅装置。
- 複数の誘電体層が積層された誘電体多層基板と、この誘電体多層基板に実装された高周波信号増幅機能を有する半導体素子とを備えた高周波信号増幅装置の製造方法であって、
前記複数の誘電体層の少なくとも１層として、複数の金属パターンを表面に形成した誘電体層を用い、かつ前記誘電体多層基板の一方の基板表面の所定領域内のいずれの範囲においても、この基板表面から前記基板の深さ方向に沿って進行していくと前記誘電体多層基板の他方の基板表面に到達する前に前記複数の金属パターンまたはこの複数の金属パターンよりも深い位置に配置された金属面に到達するように、前記誘電体多層基板を構成し、
前記誘電体多層基板の前記所定領域内にレーザ光を照射することにより、前記一方の基板表面から深さ方向に沿って前記複数の金属パターンまたは前記金属面に到達するまでに存在する誘電体層を除去し、前記所定領域から前記複数の金属パターンおよび前記金属面を露出させ、
前記半導体素子に前記複数の金属パターンの一部を介して高周波信号が入力され、前記半導体素子から前記複数の金属パターンの別の一部を介して増幅された高周波信号が出力されるように、前記半導体素子を前記所定領域に搭載することを特徴とする高周波信号増幅装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000153611A JP3609692B2 (ja) | 2000-05-24 | 2000-05-24 | 高周波信号増幅装置およびその製造方法 |
| US09/864,709 US6509641B2 (en) | 2000-05-24 | 2001-05-23 | High-frequency signal amplification device |
| KR10-2001-0028635A KR100400588B1 (ko) | 2000-05-24 | 2001-05-24 | 고주파 신호 증폭 장치 및 그 제조 방법 |
| US10/309,595 US6787398B2 (en) | 2000-05-24 | 2002-12-03 | Method of fabricating a high frequency signal amplification device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000153611A JP3609692B2 (ja) | 2000-05-24 | 2000-05-24 | 高周波信号増幅装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001332656A JP2001332656A (ja) | 2001-11-30 |
| JP3609692B2 true JP3609692B2 (ja) | 2005-01-12 |
Family
ID=18658832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000153611A Expired - Fee Related JP3609692B2 (ja) | 2000-05-24 | 2000-05-24 | 高周波信号増幅装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6509641B2 (ja) |
| JP (1) | JP3609692B2 (ja) |
| KR (1) | KR100400588B1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3609692B2 (ja) * | 2000-05-24 | 2005-01-12 | 松下電器産業株式会社 | 高周波信号増幅装置およびその製造方法 |
| EP1402572B1 (en) * | 2001-06-16 | 2013-12-18 | Oticon A/S | Method for producing miniature amplifier and signal processing unit |
| JP3767518B2 (ja) * | 2002-05-24 | 2006-04-19 | 三菱電機株式会社 | 高周波回路 |
| US6907178B2 (en) * | 2002-06-13 | 2005-06-14 | Steve Lerner | Optoelectronic assembly with embedded optical and electrical components |
| US20040061232A1 (en) * | 2002-09-27 | 2004-04-01 | Medtronic Minimed, Inc. | Multilayer substrate |
| JP3855947B2 (ja) * | 2003-03-10 | 2006-12-13 | 株式会社村田製作所 | 電子部品装置およびその製造方法 |
| JP2006019441A (ja) * | 2004-06-30 | 2006-01-19 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板の製造方法 |
| KR20060106891A (ko) | 2005-04-04 | 2006-10-12 | 마츠시타 덴끼 산교 가부시키가이샤 | 광학 디바이스용 캐비티 구조체, 광학 디바이스 및 광학디바이스용 캐비티 구조체의 제조방법 |
| DE102006038499A1 (de) * | 2006-08-16 | 2008-02-21 | Grob-Werke Gmbh & Co. Kg | Bearbeitungsmaschine |
| TWI392404B (zh) * | 2009-04-02 | 2013-04-01 | Unimicron Technology Corp | 線路板及其製作方法 |
| CN102860144B (zh) * | 2010-02-12 | 2016-03-02 | Lg伊诺特有限公司 | 具有腔的pcb及其制造方法 |
| TWI473552B (zh) * | 2012-11-21 | 2015-02-11 | Unimicron Technology Corp | 具有元件設置區之基板結構及其製程 |
| JP6294024B2 (ja) * | 2013-07-30 | 2018-03-14 | 京セラ株式会社 | 配線基板およびこれを用いた実装構造体 |
| JP6800125B2 (ja) * | 2017-09-29 | 2020-12-16 | 太陽誘電株式会社 | 回路基板及び回路モジュール |
| KR102019568B1 (ko) * | 2017-12-19 | 2019-11-04 | 현대자동차주식회사 | 자율주행차량의 스티어링 휠 파지 감지 시스템 및 방법 |
| US10321555B1 (en) * | 2018-09-04 | 2019-06-11 | Raytheon Company | Printed circuit board based RF circuit module |
| NL2022062B1 (en) * | 2018-11-23 | 2020-06-05 | Ampleon Netherlands Bv | Rf power amplifier pallet |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4714516A (en) * | 1986-09-26 | 1987-12-22 | General Electric Company | Method to produce via holes in polymer dielectrics for multiple electronic circuit chip packaging |
| JPH02198158A (ja) * | 1989-01-27 | 1990-08-06 | Hitachi Ltd | 半導体装置 |
| JPH04256203A (ja) * | 1991-02-07 | 1992-09-10 | Mitsubishi Electric Corp | マイクロ波帯ｉｃ用パッケージ |
| EP0563873B1 (en) * | 1992-04-03 | 1998-06-03 | Matsushita Electric Industrial Co., Ltd. | High frequency ceramic multi-layer substrate |
| EP0614221A1 (en) | 1993-03-05 | 1994-09-07 | Fujitsu Limited | Integrated transmission line structure |
| JPH06314754A (ja) | 1993-03-05 | 1994-11-08 | Fujitsu Ltd | 集積化伝送線路及びそれを有するチップキャリア，集積化半導体モジュール |
| US5510758A (en) * | 1993-04-07 | 1996-04-23 | Matsushita Electric Industrial Co., Ltd. | Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps |
| JPH06334449A (ja) | 1993-05-25 | 1994-12-02 | Matsushita Electric Ind Co Ltd | 高周波増幅器回路多層基板 |
| JP2586817B2 (ja) | 1993-12-15 | 1997-03-05 | 日本電気株式会社 | 混成集積回路装置 |
| JPH07307416A (ja) * | 1994-05-12 | 1995-11-21 | Toshiba Corp | 半導体チップの実装方法及び半導体デバイス |
| JP3247544B2 (ja) * | 1994-05-19 | 2002-01-15 | 株式会社東芝 | 半導体装置 |
| US5717249A (en) * | 1995-04-05 | 1998-02-10 | Matsushita Electronics Corporation | RF power amplifying circuit device |
| JPH09246425A (ja) | 1996-03-04 | 1997-09-19 | Sumitomo Metal Ind Ltd | 半導体パッケージおよび半導体装置 |
| US5796165A (en) * | 1996-03-19 | 1998-08-18 | Matsushita Electronics Corporation | High-frequency integrated circuit device having a multilayer structure |
| JPH09321176A (ja) | 1996-03-27 | 1997-12-12 | Toshiba Corp | 半導体用パッケージ |
| JP3426842B2 (ja) | 1996-04-16 | 2003-07-14 | 京セラ株式会社 | 高周波用電力増幅器 |
| JP2000068625A (ja) | 1998-08-26 | 2000-03-03 | Murata Mfg Co Ltd | 回路基板の加工方法 |
| JP3609692B2 (ja) * | 2000-05-24 | 2005-01-12 | 松下電器産業株式会社 | 高周波信号増幅装置およびその製造方法 |
-
2000
- 2000-05-24 JP JP2000153611A patent/JP3609692B2/ja not_active Expired - Fee Related
-
2001
- 2001-05-23 US US09/864,709 patent/US6509641B2/en not_active Expired - Lifetime
- 2001-05-24 KR KR10-2001-0028635A patent/KR100400588B1/ko not_active IP Right Cessation
-
2002
- 2002-12-03 US US10/309,595 patent/US6787398B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6509641B2 (en) | 2003-01-21 |
| KR100400588B1 (ko) | 2003-10-08 |
| US20030116844A1 (en) | 2003-06-26 |
| KR20010107718A (ko) | 2001-12-07 |
| US20010048164A1 (en) | 2001-12-06 |
| US6787398B2 (en) | 2004-09-07 |
| JP2001332656A (ja) | 2001-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3609692B2 (ja) | 高周波信号増幅装置およびその製造方法 | |
| KR100993277B1 (ko) | 반도체장치 및 전자 장치 | |
| JP4593075B2 (ja) | 混成集積回路装置及びその製造方法並びに電子装置 | |
| US7998796B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7962105B2 (en) | RF power module | |
| US7453147B2 (en) | Semiconductor device, its manufacturing method, and radio communication device | |
| EP1094538A2 (en) | Multilayered ceramic RF device | |
| KR100993579B1 (ko) | 반도체장치 및 전자 장치 | |
| JP2574510B2 (ja) | 高周波半導体装置 | |
| JP7281061B2 (ja) | 半導体装置 | |
| JPH09148373A (ja) | 無線通信モジュール | |
| JP2000106386A (ja) | 高周波増幅器 | |
| EP4350754A1 (en) | Power amplifier packages containing electrically-routed lids and methods for the fabrication thereof | |
| CN116759401A (zh) | 半导体装置及其制造方法 | |
| JPH08116021A (ja) | 混成集積回路装置 | |
| WO2004073064A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041007 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041014 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071022 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081022 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091022 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101022 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111022 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121022 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |