[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN1419286A - 引线架、树脂密封模型及使用它们的半导体 - Google Patents

引线架、树脂密封模型及使用它们的半导体 Download PDF

Info

Publication number
CN1419286A
CN1419286A CN02150453A CN02150453A CN1419286A CN 1419286 A CN1419286 A CN 1419286A CN 02150453 A CN02150453 A CN 02150453A CN 02150453 A CN02150453 A CN 02150453A CN 1419286 A CN1419286 A CN 1419286A
Authority
CN
China
Prior art keywords
steam vent
resin
lead frame
die cavity
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02150453A
Other languages
English (en)
Other versions
CN1312768C (zh
Inventor
落合公
恩田和美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1419286A publication Critical patent/CN1419286A/zh
Application granted granted Critical
Publication of CN1312768C publication Critical patent/CN1312768C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

一种引线架、树脂密封模型及使用它们的半导体装置的制造方法。现有引线架由于在离开型腔区域的位置配置有一个排气孔，故在树脂模装时，型腔内的空气不能排尽，会在组件上产生未充填区域及中空。本发明的引线架的特征在于，在排气孔形成区域32形成第一排气孔29及第二排气孔30。而且，在进行树脂模装时，将该第一排气孔29的一端配置在型腔内。这样，进行树脂模装时，型腔内的空气可完全排出到型腔外部。其结果，树脂模装后的组件不会产生未充填区域或中空，可提供制品品质优良的半导体装置。

Description

引线架、树脂密封模型及使用它们的半导体
技术领域
本发明涉及提高树脂密封形成的半导体装置的生产效率、产品品质的引线架、树脂密封模型及使用它们的半导体装置的制造方法。
背景技术
半导体装置正在逐年加大容量，随之，各种信号线的引线端子的数量也在增加。而且，伴随着这一倾向，引线端子由四个方向导出的QFP(Quad FlatPackage)型的半导体装置已开始使用。作为其一实施例，例如在特开平8-181160号公报中已公开。
下面，参照附图说明现有实施例。图16是引线架平面图，图17是模型立体图，图18是树脂密封后的引线架平面图。
图16所示的引线架1是由冲压加工或蚀刻形成的，这里设有6个单元，分别安装了半导体元件。各单元具有搭载半导体元件的大致正方形的载物台(岛)2和向载物台2的外周四向延伸的引线端子3。另外，考虑到模型，在密封区域的角部具有作为树脂通路的浇口4和进行树脂密封时排气的孔5。
如图17所示，与该引线架1对应的模型6由上模7及下模8构成。在该上模7和下模8具有与引线架的载物台2相对的多个型腔9、作为树脂压入口的浇铸部10及连结型腔9和浇铸部10并将树脂充填到型腔9内的流路即横浇口11。
在本实施例的情况下，四个型腔具有一处浇铸部10，横浇口11自浇铸部10呈放射状向各型腔延伸。另外，上模的浇铸部10为了自上方注入树脂而贯通。另外虽然在图17中看不到，但上模7也具有型腔等。
下面说明半导体装置的制造方法。首先，通过作为粘接剂的银糊等将半导体元件搭载在图16所示的引线架1的载物台2上。虽然未图示，但半导体元件的表面具有多个电极部，半导体元件搭载并固定在载物台上。然后，用引线接合将该电极部和引线端子3电连接。
如上所述，在搭载半导体元件后，将引线架1设置在图17所示的上模7和下模8之间。然后，合模形成作为注入区域的型腔。
然后，自上模7的浇铸部10’以规定压力注入熔融的树脂。树脂流入上模7的型腔及下模8，经横浇口11充填型腔9，密封半导体元件。虽然在注入树脂前，型腔9内有空气，但是，在树脂侵入型腔内的阶段，通过由树脂推压空气，将其向设于上模7的排气孔排出。另外，排气孔是不会使树脂通过的间隙。
充填后，在树脂冷却固化后，打开模型取出引线架1。图18是表示该时刻的引线架的图。其中，为了容易分辨树脂的流路，用虚线表示树脂密封时存在浇铸部及横浇口的部分。由图18可知，自位于四个密封区域中央部分的浇铸部10通过浇口4流入树脂。由此，用树脂覆盖搭载于载物台的半导体元件及处于其周围部分的引线端子3的一部分，构成一个组件12。
接着，切断引线端子3的连结部分，根据需要对分离后的各个引线端子3进行弯曲加工，完成QFP型半导体装置。
发明内容
如上所述，在现有半导体装置的制造方法中，如图17所示，型腔9内的空气是被挤压到型腔9的端部并通过设于模型上的排气孔排出到型腔9的外部。但是，在通过该排气孔压出空气时，在引线架1和上模7、或引线架1和下模8之间树脂会形成毛边。而该树脂毛边的厚度很薄为30um左右，故在将组件12自模型6脱模时，该树脂毛边有时不会和组件12一体脱模，而留在模型内。该树脂毛边留在模型内，就会在下次树脂模装时堵塞型腔9内的空气的通路。其结果，空气就不会排出到外部，而是被压缩而留在型腔9内，从而在组件中就会产生中空及未充填区域。
反过来考虑设于模型的排气孔。在与该排气孔对应的部位具有本来非引线端子的引线架的一部分13，其上与上述情况相同会产生30um左右的树脂毛边。有时也会在脱模时留在引线材料上而脱模。于是，在下一工序即引线弯曲加工工序时，留在引线架12上的树脂毛边就会破碎，并在引线弯曲加工中残留在弯曲加工模型上。该弯曲加工模型在其后的弯曲加工中由于模型上有毛边，故在进行引线的弯曲加工时，引线上就会因破碎的树脂毛边而产生硬伤或引线变形等缺陷。
另外，在QFN(Quad Flat Non-leaded Package)型半导体装置中，背面是安装面，用该背面上露出的引线和安装基板上的导电图形电连接。但是，在现有的制造方法中，至少在与组件连续构成的引线架13上会产生树脂毛边。因此，在将上述半导体装置安装在安装基板上时，会由组件端部产生的树脂毛边等产生安装缺陷等问题。
本发明是鉴于上述现有技术的问题而开发的，本发明的引线架包括：至少一个岛；包围所述岛配置的一对第一连结条件及第二连结条件；自所述第一及第二连结条件向所述岛附近延伸的多个引线；将所述引线形成一体、包围所述岛而配置的连结杆；在所述第一及第二连结条件交叉的区域附近形成的排气孔配置区域，在所述排气孔配置区域具有与该排气孔配置区域和所述岛之间的引线形成区域贯通的第一排气孔和在该第一排气孔附近独立形成的第二排气孔。
另外，在本发明的引线架中，最好所述排气孔配置区域与两个所述连结杆形成一体，并形成在所述两个连结杆的角部。
本发明的树脂密封模型是鉴于上述现有技术的问题而开发的，其包括由上模和下模构成，至少容纳引线架和半导体元件的实质上呈六面体的型腔和自所述六面体的角部至少至所述上模或所述下模的接触面的排气槽。
另外，在本发明的树脂密封模型中，在所述角部，在所述上模及下模按压的所述引线架上形成有分别独立构成的第一排气孔及第二排气孔，在所述角部的至少一处具有树脂注入浇口，位于所述型腔侧的所述树脂浇口的一端形成于离开所述型腔的所述接触面上，所述树脂浇口的一端和所述第一排气孔连续形成。
本发明的半导体装置的制造方法是鉴于上述现有技术的问题而开发的，其要准备引线架，所述引线架至少具有将多个引线支承为一体的连结杆，形成有第一排气孔及第二排气孔，搭载有半导体元件，所述引线架收纳在树脂密封模型中，该树脂密封模型具有由上模及下模构成、实质上呈六面体的型腔和通过该引线架形成于所述上模和所述下模接触的面上的所述六面体的四个角部以及自所述角部至少在所述上模或所述下模的接触面上的排气槽，使所述型腔内的空气通过所述第一排气孔、所述排气槽及所述第二排气孔，将树脂充填到所述型腔内，形成树脂密封体。
另外，在本发明的半导体装置的制造方法中，最好在将所述引线架自所述模型脱模后，所述第一排气孔内的树脂留在该第一排气孔内，在切断所述连结杆的工序中，同时除去所述第一及第二排气孔。
附图说明
图1是说明本发明的引线架的平面图；
图2是说明本发明的引线架的平面图；
图3是说明本发明的引线架的平面图；
图4是说明本发明实施例1的树脂密封模型的图；
图5是说明使用本发明实施例1的树脂密封模型形成的组件的图；
图6是说明使用本发明实施例1的树脂密封模型形成的组件的图；
图7是说明本发明实施例2的树脂密封模型的图；
图8是用于本发明实施例2的树脂密封模型的引线架的图；
图9是说明使用本发明实施例2的树脂密封模型形成的组件的图；
图10是说明本发明半导体装置的制造方法的图；
图11是说明本发明半导体装置的制造方法的图；
图12是说明本发明半导体装置的制造方法的图；
图13是说明本发明半导体装置的制造方法的图；
图14是说明本发明半导体装置的制造方法的图；
图15是说明本发明半导体装置的制造方法的图；
图16是说明现有半导体装置的制造方法的图；
图17是说明现有半导体装置的制造方法的图；
图18是说明现有半导体装置的制造方法的图；
具体实施方式
下面参照图1～图15详细说明本发明的引线架、树脂密封模型及使用它们的半导体装置的制造方法。
首先，参照图1～图3说明引线架。图1是本发明一实施例的引线架的平面图。图2是图1所示的引线架的一个单元的放大平面图。图3是本发明的引线架的特征部的放大图。
如图1所示，引线架21上形成有多个搭载部24，该搭载部24表示对应点划线所示的一个半导体装置的单元。图1中仅显示了四个搭载部24，但只要至少配置一个即可。该搭载部24由相对于纸面左右方向延伸的一对第一连结条件22和相对于纸面上下方向延伸的一对第二连结条件23包围。利用该第一及第二连结条件22、23在一个引线架21上配置多个搭载部24。另外，引线架21由例如厚度为约100～250um的铜为主原料的框架构成。但是，也可以以Fe-Ni为主原料，也可以是其他金属材料。
如图2所示，一个搭载部24主要包括：岛26和支承岛26的吊线31；位于岛26的四侧边附近并包围该四侧边向第一及第二连结条件22、23延伸设置的多个引线27；位于吊线31的延伸方向分成两股的吊线31和第一及第二连结条件22、23包围的区域32或位于吊线31两侧的两根引线27和第一及第二连结条件22、23包围的区域32上设置的第一排气孔29及第二排气孔30。在本实施例中，在三个排气孔形成区域32分别形成第一排气孔29及第二排气孔30，但至少在一处设置即可。树脂注入口至少需要一处，这里，设在有○标志33的右下角，故此处未设排气孔。另外，树脂注入口并非一定要设在四个角部，在四个角部的所有的排气孔形成区域32分别形成第一排气孔29及第二排气孔30也可以。
图3A、图3B、图3C放大显示两个排气孔29、30。图3A是吊线31形成于第一排气孔29两侧的情况下的图。图3B是吊线31形成于第一排气孔29单侧的情况下的图。图3C是吊线31形成于第一排气孔29内的情况下的图。在该排气孔形成区域32作为分别独立的孔形成有第一排气孔29及第二排气孔30。双点划线所示的线34是树脂组件的外侧的线，但是第一排气孔29的一部分包括在该组件内，这一点是有特征的。也就是说，在本发明中，在排气孔形成区域32形成两个第一及第二排气孔29、30，第一排气孔29与型腔46(参照图4)相连。另外，在本实施例中，将设置在引线架的排气孔形成区域的两个孔分别定义为第一排气孔29、第二排气孔30。
具体地说，例如，将第一排气孔29形成“T”字形，并使其一端的一部分包括在型腔46内。也就是说，形成有第一排气孔29的部分的型腔46配置有使型腔46内的空气及树脂向外部流出的孔(间隙)。在图4B中为左侧的两个箭头的尖所示的部分29A。引线架21的厚度是100～250um左右，故该孔29A按引线架21的厚度的量上下开启。而在第一排气孔29的延长线上，与第一排气孔29独立形成有第二排气孔30。两者通过后述的设于树脂密封模型的排气槽44连结。
也就是说，第二排气孔30具有现有例所示的孔5(参照图13)的功能，基本上第二排气孔30的目的在于仅使型腔46内的空气流入，并将空气排出到外部。但是，在本发明的引线架21中，其目的还在于，使树脂也流入第二排气孔30。此时，虽然第二排气孔30也可以象第一排气孔29那样被整体充填，但只要至少充填包括与排气槽44连结的连结部的区域即可。这是为了解决以下问题。
构成组件的密封材料是以环氧树脂和填充物为主原料并包含蜡、阻燃材料等微量成分。而且，与现有引线架的一部分13(参照图13)一样，排气槽44由于较狭窄，故填充物难于充填，该部分硬化后的树脂强度低。而且，由于排气槽44处于第二排气孔30附近，故模装时不承受足够的压力，将形成低粘度、多孔质且环氧树脂与蜡分离状态的树脂毛边。因此，该部分的树脂毛边与引线架21的密接性低，在自模型脱模时易于粘附在模型上，且容易自引线架21剥落。
因此，本发明的引线架21是将树脂充填到第一及第二排气孔29、30，将在排气槽44内硬化的树脂与在第一及第二排气孔29、30内硬化的树脂形成一体。仅在排气槽44内硬化的树脂是容易剥落的非常不稳定的树脂。但是，通过使上述三种树脂形成一体，可以可靠地防止自引线架21剥落。其结果，在自模型脱模时，尤其是可以防止在排气槽44内硬化的树脂留在模型内。
另外，由于具有上述结构，故引线架21可得到如下特征。
如图3所示，第一特征是设于引线架21的第一排气孔29的一部分(HL1)包含在组件内，故在进行树脂密封时可可靠地将型腔46内的空气排出到型腔46外部。也就是说，引线架21的厚度29A为例如100～200um，故型腔46内的空气及树脂自具有该厚度的第一排气孔29被排出到外部。从而可消除组件角部的树脂未充填区域。即使残存有空气，未充填区域也会集中在第一排气孔29的HL2侧。
第二特征是使树脂自型腔46直接流出到第一排气孔29内，故第一排气孔29内的硬化树脂以引线架21的厚度与组件47形成一体。也就是说，在使组件47自模型脱模时，第一排气孔29内的树脂也以数倍于现有树脂毛边的厚度与组件47、引线架21一体脱模，不会残留在模型内。其结果，可实现不会由型腔46流出的树脂使模型内污损的引线架。
第三特征在于，使第一排气孔29和第二排气孔30各自独立形成，使第二排气孔30承担现有排气孔的功能。也就是说，在后述树脂密封模型设置连结第一排气孔29和第二排气孔30的排气槽44(参照图4)，并将型腔46内的空气自第二排气孔30排出。而使该第一排气孔29如图3A所示尽可能远离型腔46的端部，使L＞W。从而，即使树脂留在排气槽44中并堵塞第一排气孔29及第二排气孔30，型腔46内的空气也会留在第一排气孔29的端部HL2。其结果，组件不存在树脂的未充填区域。其中，W为第一排气孔29的宽度，L为第一排气孔29的延伸方向的长度。
另外，虽然在本实施例中，第一排气孔29显示为T字形，但并不需要特别限定，圆形、方形均可以，只要一部分进入图3的点划线所示的型腔46内，就可得到同样的效果。只要在不脱离本发明的要旨的范围内，就可进行其他各种变更。
下面，参照图4～图10说明树脂密封模型。
首先，参照图4～图6说明实施例1。图4A是上模内部的平面图，图4B是树脂模装时排气孔形成区域部的剖面图。
如图4A所示，在上模41的型腔46的角部，与图2所示的排气孔形成区域32相对，形成三处接触面43。该接触面43与下模42配合将引线架21支承在型腔46内。具有通过排气槽44连结形成于引线架21的第一及第二排气孔29、30的作用。在本发明中，为了连结第一及第二排气孔29、30，在该上模41的接触面43上形成排气槽44，这是其特征所在。如图4B所示，该排气槽44位于覆盖分离第一排气孔29及第二排气孔30的引线架21的一部分35的位置。具体地说，排气槽44的深度例如为自接触面43起10～50um的程度。而排气槽44的长度为了连结第一排气孔29和第二排气孔30，为与两者稍微重叠的长度。另外，如图所示，在下模42也可以与上模41同样，形成连结第一及第二排气孔29、30的排气槽。另外，如图所示，在上模41排气槽44可以全部覆盖第二排气孔30而形成，也可以如虚线所示，自型腔46连续形成。这种情况下，如虚线所示，排气槽44和第一排气孔29的宽度大致相同，并且，排气槽44位于第一排气孔29上下部的接触面43。从而，如上所述，排气槽44产生的毛边与第一及第二排气孔29、30内的树脂一体硬化。其结果，排气槽44产生的毛边不会如现有技术那样形成30～50um左右的树脂毛边。
下面参照图4B说明型腔46内的空气流，尤其是具有形成第一及第二排气孔29、30的接触面43的型腔46的角部的空气流。如图所示，在进行树脂模装时，被挤压到型腔46内的角部的空气及树脂流入第一排气孔29内。此时，引线架21的厚度例如有100～250um，故第一排气孔29的宽度也同样有例如100～250um。因此，不仅型腔46内的空气而且树脂也一起流向第一排气孔29内。而在第一排气孔29内，空气集中在HL2附近，通过设于上模41或下模42的排气槽44流入第二排气孔30。此时，排气槽44例如形成30～50um左右的宽度。因此，虽然会出现引线架21处说明的问题，但是可以如上所述而解决，故在此不再说明。另外，如图所示，在模型41、42的侧面，考虑到脱模而设有斜度，型腔46实质上由六面体构成。
如图5及图6所示，通过采用上述树脂密封模型，组件47覆盖引线架21而在各搭载部24形成。图5是引线架21上的一个搭载部24的放大平面图，图6是图5所示的搭载部24的第一及第二排气孔29、30部的平面图。也就是说，如图6所示，通过采用本发明的树脂密封模型，自型腔46流出的树脂在第一排气孔29、排气槽44及第二排气孔30的至少一部分硬化。即如上所述，在组件脱模时，引线架21与树脂组件47一体脱模。型腔46内的空气如图4B的箭头所示，可通过排气槽44由第二排气孔30排出到外部。本发明中，通过在引线架21设置两个排气孔29、30，可将型腔46内的空气排出到原来的组件区域外部，并且，可实现不会由树脂污损与排气孔对应的部位的模型的树脂密封模型。
下面，参照图7～图9说明实施例2。图7A是上模内部的平面图，图7B是树脂模装时排气孔形成区域部的剖面图。另外，与实施例1相同的结构要素赋予同一符号。
首先，如图8所示，在实施例2中采用如下引线架49，该引线架49在与树脂注入浇口45对应的排气孔形成区域32也形成有第一及第二排气孔29、30。如图7A所示，在上模41的型腔46的角部与图8所示的排气孔形成区域32相对，在四个部位全部形成接触面43。该接触面43与下模42配合将引线架49支承在型腔46内。具有通过排气槽44连结形成于引线架49的第一及第二排气孔29、30的作用。该结构是与实施例1相同的结构，故请参照实施例1的说明，在此省略其说明。
实施例2的特征在于，树脂注入浇口部45的前端不是与型腔46连续形成，而是位于与型腔46隔开的接触面43而形成。具体地说，如图7B所示，设于上模45的浇口部45不是直接与型腔46连续形成，而是使前端部位于第一排气孔29的HL2侧。因此，如箭头所示，自浇口部45流入的树脂通过第一排气孔29流入型腔46内。而且，与其他角部同样，即使在浇口部45，第一排气孔29的上面也位于上模41的接触面43。其结果，如图9所示，即使在浇口部45，也可形成第一及第二排气孔29、30的区域32上不产生树脂毛边的结构。
也就是说，在本实施例中，不仅将第一排气孔29用于排气，在浇口部45也使用第一排气孔29注入树脂，由此可防止在与组件47连续的区域产生树脂毛边。尤其可防止在组件47的四个角部产生树脂毛边。因此，可带来对QFN型半导体装置那样多少有些树脂毛边等垃圾就容易引起安装缺陷的背面安装型的情况非常有利的效果。另外，在本实施例中是就形成第一及第二排气孔的情况进行说明的，但在该实施例2中不必特别限定。只要至少具有第一排气孔就可得到同样的效果。
另外可知，在上述实施例1及2中，例如图10A、图10B所示，在采用预先形成镀膜50的引线架21的情况下，尤其是在20～30um厚的镀膜50的情况下，会发生如下问题。
在进行树脂模装时，由模型41按压引线架213，此时，由于模型41的压力，与模型41接触的接触面的镀膜50被压坏，排气槽44内的镀膜50会隆起。这样，例如30～50um的槽会形成更窄的槽，存在型腔46内的未充填区域容易形成的问题。但是，本发明的树脂密封模型，通过与上述引线架一起使用，可确保至少引线架21厚度的空气通过。由此，不会在组件47端部形成未充填区域。
最后，参照图1～图15说明采用上述引线架、树脂密封模型的半导体装置的制造方法。
另外，上述引线架及树脂密封模型的说明中使用的附图及各结构要素的符号相同的部分也用于本实施例的说明。
如图11所示，本发明的半导体装置的制造方法包括如图11A所示的制造方法及如图11B所示的制造方法，其中，如图11A所示的制造方法包括准备引线架的工序、装片及引线焊接工序、树脂模装工序、切断连结杆及切断排气孔工序、镀敷工序和引线弯曲工序，如图11B所示的制造方法包括准备引线架的工序、装片及引线焊接工序、树脂模装工序、镀敷工序、切断连结杆及切断排气孔工序和引线弯曲工序。如后所详述的，本发明的制造方法中，最大的特征在于同时进行切断连结杆工序及切断排气孔工序。下面说明利用该特征可实现的图11B所示的制造方法。
如图1所示，第一工序是准备引线架的工序。
本发明的半导体装置的制造方法中采用参照图1～图3所述的引线架21。因此，该工序参照上述引线架21的说明，在此不再赘述。
如图12所示，第二工序是将半导体元件51装在引线架21的岛26上，用金属细线52引线焊接并连接该半导体元件51的接合点和引线架21的引线27的工序。
在本工序中，按照引线架21的各搭载部24，利用Ag糊等导电糊将半导体元件51装片并固定在岛26上。所述细线例如由Au线构成。此时，金属细线52通过超声波热压装引线焊接球形接合在接合点部，引线27侧采用针脚式接合法连接。另外，随未图示，但在岛26上考虑到导电糊的粘接性，有时也进行镀银或镀金。在引线27上考虑到与金属细线52的粘接性，要进行镀银或镀镍。另外，根据用途，作为半导体元件51的粘接构件也采用Au-Si箔、焊锡等钎焊材料、绝缘材料构成的粘接材料或薄膜等。
第三工序是采用树脂密封模型用树脂模装引线架的工序。
本工序的特征在于，采用图1～图3所述的引线架21，并采用图4～图6所述的树脂密封模型进行树脂模装。在将引线架21自模型脱模后，如图13所示，在引线架21上树脂在组件47、横浇口48部硬化。本工序的详细说明参照上述图1～图6的说明，在此不再赘述。
另外，在本实施例的半导体装置的制造方法的说明中，说明了QFP型半导体装置的引线安装型。但是，在QFN型的半导体装置的背面安装型的情况下，图7～图9所述的树脂模装工序很好。这种情况下的说明也参照上述图7～图9的说明，在此不再赘述。
第四工序是对自组件47露出的引线27进行镀敷的工序。
在本工序中，考虑防止引线氧化、焊锡润湿性等而对引线27进行镀敷。此时，要对形成多个搭载部24的引线架21整体进行镀敷。例如，将引线架21或放置引线架的镀敷辅助台侧准备阴极，在电镀液槽侧准备阳极，一次对多个引线架21进行电镀。此时，在电镀液槽中准备Pd、Sn、Ni、Sn-Pb、Sn-Bi、Sn-Ag、Sn-Cu、Au-Ag、Sn-Ag-Cu等电镀液，利用这些电镀液的组合对引线27至少施加一层镀膜。另外，在对引线架21采用Pb电镀时，采用在树脂模装工序前预先进行镀Pb的引线架21。其他采用预先进行镀敷的引线架21也同样。
如图14所示，第五工序是切断将引线27支承为一体的连结杆，同时除去第一及第二排气孔29、30的工序。
在本工序中，冲切将引线27支承为一体的连结杆28，使引线27一个个独立。此时，作为本发明的特征在于，同时冲切第一及第二排气孔29、30。如上所述，在本发明的半导体装置的制造方法中，自型腔46流出的树脂在第一排气孔29内硬化。因此，在引线架21上不产生树脂毛边。引线架21具有例如100～250um的厚度，故树脂在第一排气孔29、排气槽44及第二排气孔30内成一体硬化。也就是说，可在规定的位置形成树脂毛边。其结果在冲切第一及第二排气孔29、30时，树脂毛边也可与引线架21一起全部除去，故可不将树脂毛边带入下一工序的引线弯曲加工。另外，在冲切连结杆28时，形成于引线27间的树脂毛边也可除去。此时，如图所示，可以按具有曲线的形状53冲切第一及第二排气孔29、30，也可是圆形或方形等形状。但是，通过留下引线架21的一部分54并预先和第一及第二连结条件22、23连结，搭载部24不会自引线架21离开。
如图15所示，第五工序是在进行引线弯曲加工的同时，自引线架21分离一个个半导体装置的工序。
在本工序中，首先将进行了镀敷的引线27设置在台座56、57上，并用台座56及引线支承装置58固定半导体装置的组件47及引线27。此时，将引线27的前端设置在台座57上。用冲头55切断引线27，其他部分进行弯曲加工。但是，在本工序中，由于在前工序组件47外部的树脂毛边被全部除去，故由该作业的冲击等破碎的树脂毛边不会散布在台座56上。因此，在该引线的弯曲加工中，由破碎的树脂在引线27上产生硬伤或成型缺陷的现象几乎被抑制。其结果，如图15B所示，完成组件47没有未充填区域、引线27上没有硬伤或成型缺陷、产品质量优良的半导体装置。尤其是在例如100um以下的薄引线架或例如500um以下的精细间距引线的情况下，可得到上述效果。
如上所述，在本发明的半导体装置的制造方法中，其特征在于同时进行连结杆切断工序和排气孔切断工序。由此，可将切断连结杆工序和引线弯曲加工工序作为连贯工序进行。其结果可缩短作业时间并消减设备投资等。
另外，在本实施例中，说明了图11B所示的半导体装置的制造方法，但是图11A所示的半导体装置的制造方法也可以得到同样的效果。在该图11A的情况下，镀敷工序是在切断连结杆及切断排气孔工序和引线弯曲工序之间进行，故可更可靠地在除去树脂毛边的状态下进行引线弯曲工序。另外，只要在不脱离本发明要旨的范围内，可进行各种变更。
第一，根据本发明的引线架，在第一连结条件和第二连结条件的交叉部附近的排气孔形成区域形成分别独立构成的第一排气孔及第二排气孔。其特征在于，第一排气孔的一端在树脂模装时与型腔连续构成。因此，型腔内存在的空气通过该第一排气孔可靠地流出到型腔外部。其结果，可实现下述引线架，其可形成型腔内无空气、树脂充填在全部型腔内且无未充填区域的组件。
第二，根据本发明的引线架，第一及第二排气孔具有和引线架大致相等的厚度。而且，在树脂模装时，在排出型腔内存在的空气的同时，树脂也流出，但是，该树脂可可靠地存留在第一及第二排气孔及排气槽内。由此，使流出的树脂硬化形成组件外部的树脂毛边，该树脂毛边通过第一及第二排气孔及排气槽与引线架形成一体。其结果，在半导体装置的制造工序中，可实现如下引线架，其不会使树脂破碎导致制品品质恶化或在脱模时留在模型内。
第三，根据本发明的引线架，分别独立形成第一及第二排气孔。其特征在于，将第一排气孔形成在组件形成区域的外侧，在其前端形成第二排气孔。由此，可尽可能地将型腔内的空气排出到组件外部。其结果，即使第一排气孔及第二排气孔之间的连结部被树脂等堵塞，也可可靠地将空气排出到型腔外部。可实现引线架。
第四，本发明的树脂密封模型具有下述特征，将连结形成于上述引线架上的第一及第二排气孔的排气槽形成于离开型腔端部的位置。由此，可消除在组件外侧面产生薄的树脂毛边的现象。排气槽内硬化的树脂可与第一及第二排气孔内硬化的树脂成一体地处理。其结果，在组件脱模时，树脂毛边不会破碎残存在模型内，故可实现不会使制品品质恶化的树脂密封模型。
第五，在本发明的树脂密封模型中，具有下述特征，其使树脂注入浇口部的前端位于自型腔离开的上模和下模的接触面上。也就是说，即使在浇口部也具有用上述第一排气孔注入树脂的结构。由此，即使在浇口部也可消除在组件外侧面产生薄的树脂毛边的现象。其结果，尤其可实现降低无引线型半导体装置的安装缺陷的树脂密封模型。
第六，根据本发明的半导体装置的制造方法，其特征在于，使用上述引线架及树脂密封模型进行树脂模装。由此，可一体处理组件外部的树脂毛边和引线，故可同时进行切断连结杆工序和切断第一及第二排气孔形成区域的工序。其结果，在进行下一工序的引线弯曲加工工序时，由于组件外部的树脂毛边被全部除去，故不会由引线弯曲加工时破碎的树脂毛边在引线上产生硬伤及成型缺陷。
第七，根据本发明的半导体装置的制造方法，其特征在于，如第五效果所述，同时进行切断连结杆工序和切断排气孔工序。由此，可将后工序即引线弯曲加工工序作为综合工序进行。其结果，可实现缩短作业时间及消减设备投资等。

Claims (23)

1、一种引线架，其特征在于，包括：至少一个岛；包围所述岛配置的一对第一连结条件及第二连结条件；自所述第一及第二连结条件向所述岛附近延伸的多个引线；将所述引线形成一体、包围所述岛而配置的连结杆；在所述第一及第二连结条件交叉的区域附近形成的排气孔配置区域，在所述排气孔配置区域具有与该排气孔配置区域和所述岛之间的引线形成区域贯通的第一排气孔和在该第一排气孔附近独立形成的第二排气孔。
2、如权利要求1所述的引线架，其特征在于，所述排气孔配置区域与两个所述连结杆形成一体，并形成在所述两个连结杆的交叉附近。
3、如权利要求1所述的引线架，其特征在于，所述第一排气孔为树脂毛边发生区域，其延伸方向的长度L大于其宽度W。
4、如权利要求1或3所述的引线架，其特征在于，所述第一排气孔的一部分包含在树脂密封体形成区域内。
5、如权利要求1所述的引线架，其特征在于，所述第二排气孔相对于所述岛，形成于比所述第一排气孔更靠外侧，所述第一排气孔和所述第二排气孔通过形成于模型的排气槽而贯通。
6、如权利要求1、4或5任一项所述的引线架，其特征在于，所述第二排气孔是将空气排出到外部的孔。
7、一种树脂密封模型，其特征在于，具有由上模和下模构成，至少容纳引线架和半导体元件的实质上呈六面体的型腔，自所述六面体的角部至少在所述上模或所述下模的接触面上具有排气槽。
8、如权利要求7所述的树脂密封模型，其特征在于，在所述角部的至少一处形成有所述排气槽。
9、如权利要求7或8所述的树脂密封模型，其特征在于，在所述角部，在所述上模及下模按压的所述引线架上形成有分别独立构成的第一排气孔及第二排气孔，所述第一排气孔和所述第二排气孔通过所述排气槽连结。
10、如权利要求9所述的树脂密封模型，其特征在于，所述排气槽自所述型腔连续形成，位于所述第一排气孔的大致上面或下面。
11、如权利要求9所述的树脂密封模型，其特征在于，所述第一排气孔的一部分包含在所述上模和下模构成的型腔中。
12、如权利要求8所述的树脂密封模型，其特征在于，位于所述型腔侧的所述排气槽的一端形成于离开所述型腔区域的所述接触面上。
13、如权利要求7所述的树脂密封模型，其特征在于，在所述角部，在所述上模及下模按压的所述引线架上形成有分别独立构成的第一排气孔及第二排气孔，在所述角部的至少一处具有树脂注入浇口，位于所述型腔侧的所述树脂浇口的一端形成于离开所述型腔区域的所述接触面上，所述树脂浇口的一端和所述第一排气孔连续形成。
14、如权利要求7所述的树脂密封模型，其特征在于，与所述型腔连续设置的所述接触面的边界周边将几乎整个面作为所述引线架支承区域使用。
15、一种半导体装置的制造方法，其特征在于，准备引线架，所述引线架至少具有将多个引线支承为一体的连结杆，形成有第一排气孔及第二排气孔，搭载有半导体元件，所述引线架收纳在树脂密封模型中，该树脂密封模型具有由上模及下模构成、实质上呈六面体的型腔和通过该引线架形成于所述上模和所述下模接触的面上的所述六面体的四个角部以及自所述角部至少在所述上模或所述下模的接触面上的排气槽，所述型腔内的空气通过所述第一排气孔、所述排气槽及所述第二排气孔，将树脂充填到所述型腔内，形成树脂密封体。
16、如权利要求15所述的半导体装置的制造方法，其特征在于，所述第一及第二排气孔形成于所述四个角部附近的所述引线架上，所述第一排气孔和所述第二排气孔通过所述排气槽连结。
17、如权利要求15或16所述的半导体装置的制造方法，其特征在于，所述第一排气孔的另一端与所述型腔内连续，至少所述第一排气孔内由树脂充填。
18、如权利要求15～17任一项所述的半导体装置的制造方法，其特征在于，在将所述引线架自所述模型脱模后，至少所述第一排气孔内的树脂留在该第一排气孔内，在切断所述连结杆的工序中，同时除去所述第一及第二排气孔。
19、如权利要求15或18所述的半导体装置的制造方法，其特征在于，在将所述引线架自所述模型脱模后，连续进行切断所述连结杆的工序和将所述引线弯曲加工成所需形状的工序。
20、如权利要求19所述的半导体装置的制造方法，其特征在于，所述引线上至少形成一层镀敷层。
21、如权利要求20所述的半导体装置的制造方法，其特征在于，所述镀敷层是由Pd、Sn、Ni、Sn-Pb、Sn-Bi、Sn-Ag、Sn-Cu、Au-Ag、Sn-Ag-Cu中选择的组合涂敷的。
22、如权利要求15所述的半导体装置的制造方法，其特征在于，在所述角部的至少一处具有树脂注入浇口，位于所述型腔侧的所述树脂注入浇口的一端位于离开所述型腔的所述接触面上，所述树脂注入浇口的一端和所述第一排气孔连续，所述树脂自所述第一排气孔充填到所述型腔内。
23、如权利要求15所述的半导体装置的制造方法，其特征在于，在所述角部的至少一处具有树脂注入浇口，位于所述型腔侧的所述树脂注入浇口及所述排气槽的一端位于离开所述型腔的所述接触面上，所述树脂注入浇口的一端和所述第一排气孔连续，所述树脂通过所述第一排气孔充填到所述型腔，且自所述型腔通过所述第一排气孔排出所述空气。
CNB021504539A 2001-11-12 2002-11-12 引线架、树脂密封模型及使用它们的半导体 Expired - Fee Related CN1312768C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2001346408 2001-11-12
JP346408/01 2001-11-12
JP346408/2001 2001-11-12
JP020296/02 2002-01-29
JP2002020296A JP3773855B2 (ja) 2001-11-12 2002-01-29 リードフレーム
JP020296/2002 2002-01-29

Publications (2)

Publication Number Publication Date
CN1419286A true CN1419286A (zh) 2003-05-21
CN1312768C CN1312768C (zh) 2007-04-25

Family

ID=26624484

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021504539A Expired - Fee Related CN1312768C (zh) 2001-11-12 2002-11-12 引线架、树脂密封模型及使用它们的半导体

Country Status (5)

Country Link
US (2) US6724072B2 (zh)
JP (1) JP3773855B2 (zh)
KR (1) KR100702080B1 (zh)
CN (1) CN1312768C (zh)
TW (1) TWI284972B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236935B (zh) * 2008-03-07 2010-06-02 日月光半导体制造股份有限公司 具嵌入元件的承载器及其制作方法
CN102626975A (zh) * 2011-02-03 2012-08-08 宝理塑料株式会社 模具、热塑性树脂密封电子基板及其制造方法
CN103050469A (zh) * 2012-12-18 2013-04-17 苏州日月新半导体有限公司 无外引脚半导体封装构造的导线架条
CN104867839A (zh) * 2014-02-21 2015-08-26 三垦电气株式会社 半导体装置的制造方法和半导体装置
US9585287B2 (en) 2013-10-25 2017-02-28 Canon Kabushiki Kaisha Electronic component, electronic apparatus, and method for manufacturing the electronic component

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6969918B1 (en) * 2001-08-30 2005-11-29 Micron Technology, Inc. System for fabricating semiconductor components using mold cavities having runners configured to minimize venting
JP2005159103A (ja) 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置およびその製造方法
JP4654670B2 (ja) * 2003-12-16 2011-03-23 日亜化学工業株式会社 発光装置及びその製造方法
JP3786946B1 (ja) * 2005-01-24 2006-06-21 株式会社三井ハイテック 永久磁石の樹脂封止方法
US7525180B2 (en) * 2005-10-24 2009-04-28 Panasonic Corporation Semiconductor mount substrate, semiconductor device and method of manufacturing semiconductor package
JPWO2007077909A1 (ja) * 2005-12-28 2009-06-11 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4857791B2 (ja) * 2006-02-01 2012-01-18 日亜化学工業株式会社 半導体装置の製造方法
MY158822A (en) 2006-05-12 2016-11-15 Denka Company Ltd Ceramic powder and use thereof
US7618249B2 (en) * 2006-09-22 2009-11-17 Asm Technology Singapore Pte Ltd. Memory card molding apparatus and process
US7927923B2 (en) 2006-09-25 2011-04-19 Micron Technology, Inc. Method and apparatus for directing molding compound flow and resulting semiconductor device packages
US7863738B2 (en) 2007-05-16 2011-01-04 Texas Instruments Incorporated Apparatus for connecting integrated circuit chip to power and ground circuits
JP4971243B2 (ja) * 2008-05-15 2012-07-11 新光電気工業株式会社 配線基板
US20110237633A1 (en) * 2008-12-11 2011-09-29 Bijoy Panicker Small molecule modulators of hepatocyte growth factor (scatter factor) activity
JP2010010715A (ja) * 2009-10-13 2010-01-14 Renesas Technology Corp 半導体装置の製造方法
JP5507344B2 (ja) * 2010-06-08 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5865038B2 (ja) * 2011-11-30 2016-02-17 日東電工株式会社 素子接続用基板、その製造方法および発光ダイオード装置
JP5755186B2 (ja) * 2012-06-25 2015-07-29 三菱電機株式会社 半導体装置の製造方法および半導体装置
US8884414B2 (en) * 2013-01-09 2014-11-11 Texas Instruments Incorporated Integrated circuit module with dual leadframe
CN103996684B (zh) * 2014-05-20 2017-06-20 格科微电子（上海）有限公司 图像传感器结构及其封装方法
JP6526463B2 (ja) * 2015-03-31 2019-06-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11342260B2 (en) * 2019-10-15 2022-05-24 Win Semiconductors Corp. Power flat no-lead package

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100199261B1 (ko) * 1990-04-27 1999-06-15 가나이 쓰도무 반도체장치 및 그 제조방법 그리고 그것에 사용되는 성형장치
JPH0637231A (ja) 1992-07-17 1994-02-10 Hitachi Ltd リードフレームおよびそれを用いたレジンモールド形半導体装置
US5293065A (en) * 1992-08-27 1994-03-08 Texas Instruments, Incorporated Lead frame having an outlet with a larger cross sectional area than the inlet
JPH06310642A (ja) * 1993-04-21 1994-11-04 Fujitsu Miyagi Electron:Kk リードフレーム
US5441684A (en) * 1993-09-24 1995-08-15 Vlsi Technology, Inc. Method of forming molded plastic packages with integrated heat sinks
JPH07111305A (ja) 1993-10-12 1995-04-25 Fujitsu Miyagi Electron:Kk 半導体装置の製造方法及びこれに使用する金属支持枠及びモールド金型
JPH07183317A (ja) * 1993-12-22 1995-07-21 Matsushita Electric Ind Co Ltd 電子部品の製造装置及び製造方法
KR0121112B1 (ko) * 1994-03-31 1997-11-10 황인길 반도체의 패키지 몰드 금형구조
JPH08181160A (ja) 1994-12-26 1996-07-12 Fujitsu Ltd 半導体装置の製造方法
JP2704128B2 (ja) 1995-02-21 1998-01-26 九州日本電気株式会社 半導体装置用リードフレームおよびその製造方法
JPH08236683A (ja) * 1995-02-28 1996-09-13 Nec Corp リードフレーム
JPH09121014A (ja) 1995-08-23 1997-05-06 Shinko Electric Ind Co Ltd リードフレーム
JPH0964079A (ja) * 1995-08-25 1997-03-07 Hitachi Ltd 樹脂製品の成形方法およびそれに用いるリードフレーム
CA2180807C (en) * 1996-07-09 2002-11-05 Lynda Boutin Integrated circuit chip package and encapsulation process
KR980012363A (ko) * 1996-07-22 1998-04-30 김광호 성형성을 향상시키기 위한 에어벤트 홀이 형성된 리드 프레임
JPH10217286A (ja) * 1997-02-03 1998-08-18 Apic Yamada Kk 樹脂モールド金型
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
JP3956335B2 (ja) * 2000-03-06 2007-08-08 シャープ株式会社 樹脂注型用金型を用いた半導体装置の製造方法
JP3660861B2 (ja) * 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
US6534859B1 (en) * 2002-04-05 2003-03-18 St. Assembly Test Services Ltd. Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package
US6969640B1 (en) * 2004-09-02 2005-11-29 Stats Chippac Ltd. Air pocket resistant semiconductor package system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101236935B (zh) * 2008-03-07 2010-06-02 日月光半导体制造股份有限公司 具嵌入元件的承载器及其制作方法
CN102626975A (zh) * 2011-02-03 2012-08-08 宝理塑料株式会社 模具、热塑性树脂密封电子基板及其制造方法
CN103050469A (zh) * 2012-12-18 2013-04-17 苏州日月新半导体有限公司 无外引脚半导体封装构造的导线架条
US9585287B2 (en) 2013-10-25 2017-02-28 Canon Kabushiki Kaisha Electronic component, electronic apparatus, and method for manufacturing the electronic component
CN104576570B (zh) * 2013-10-25 2017-09-12 佳能株式会社 电子部件、电子装置以及用于制造电子部件的方法
CN104867839A (zh) * 2014-02-21 2015-08-26 三垦电气株式会社 半导体装置的制造方法和半导体装置

Also Published As

Publication number Publication date
TWI284972B (en) 2007-08-01
KR100702080B1 (ko) 2007-04-02
US7326041B2 (en) 2008-02-05
US20030090877A1 (en) 2003-05-15
JP2003209216A (ja) 2003-07-25
KR20030039314A (ko) 2003-05-17
US20040155365A1 (en) 2004-08-12
JP3773855B2 (ja) 2006-05-10
CN1312768C (zh) 2007-04-25
US6724072B2 (en) 2004-04-20

Similar Documents

Publication Publication Date Title
CN1419286A (zh) 引线架、树脂密封模型及使用它们的半导体
CN1512574A (zh) 半导体器件及其制造方法
US6670220B2 (en) Semiconductor device and manufacture method of that
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
US20040058478A1 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
CN1412842A (zh) 引线框架以及利用该引线框架制造半导体装置的方法
KR20010062373A (ko) 반도체장치 및 그 제조방법
CN1735963A (zh) 具有局部预制图形化引线框架的半导体封装及其制造方法
CN1204622C (zh) 半导体器件及其制造方法
CN1457094A (zh) 半导体器件及其制造方法
CN1435882A (zh) 半导体装置及其制造方法
JP3751496B2 (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP4421934B2 (ja) 半導体装置の製造方法
JP2006156437A (ja) リードフレーム及び半導体装置
JP2004087883A (ja) リードフレームおよびそれを用いた半導体装置の製造方法
JP4128088B2 (ja) 半導体装置の製造方法
JP4286242B2 (ja) 半導体装置の製造方法
CN1143371C (zh) 模制塑料型半导体器件及其制造工艺
JP4225990B2 (ja) 半導体装置の製造方法
JP4067386B2 (ja) 樹脂封止金型およびそれを用いた半導体装置の製造方法
JP2002026192A (ja) リードフレーム
JP2018056358A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20070425

Termination date: 20121112