[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

JP6526463B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6526463B2
JP6526463B2 JP2015073049A JP2015073049A JP6526463B2 JP 6526463 B2 JP6526463 B2 JP 6526463B2 JP 2015073049 A JP2015073049 A JP 2015073049A JP 2015073049 A JP2015073049 A JP 2015073049A JP 6526463 B2 JP6526463 B2 JP 6526463B2
Authority
JP
Japan
Prior art keywords
hole
length
resin
cavity
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015073049A
Other languages
English (en)
Other versions
JP2016192523A (ja
Inventor
潤司 居倉
潤司 居倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2015073049A priority Critical patent/JP6526463B2/ja
Priority to US15/063,026 priority patent/US9589843B2/en
Publication of JP2016192523A publication Critical patent/JP2016192523A/ja
Application granted granted Critical
Publication of JP6526463B2 publication Critical patent/JP6526463B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、例えば、リードフレームに搭載した半導体チップを樹脂で封止する、半導体装置の製造技術に関する。
特開平６−３７２３１号公報（特許文献１）や、特開２００５−３４７７６９号公報（特許文献２）には、リードフレームのうち、封止体を形成する金型に設けられたエアベント用の溝と重なる位置に、貫通孔を形成することが記載されている。
また、特開平４−９６２６１号公報（特許文献３）には、リードフレームのうち、パッケージのコーナ部に設けられた開口部において、モールド金型のエアベント部と重なる位置に、エアベントのための広幅部を設けて開口部への樹脂の漏れを防止することが記載されている。
特開平１１−２２００８７号公報（特許文献４）や、特開２０１１−２５８６８０号公報（特許文献５）には、エアベント用の溝がリードフレームに形成された構造が記載されている。
特開平６−３７２３１号公報 特開２００５−３４７７６９号公報 特開平４−９６２６１号公報 特開平１１−２２００８７号公報 特開２０１１−２５８６８０号公報
本願発明者は、半導体装置の製造技術として、リードフレームに搭載した半導体チップを、成形金型を用いて樹脂で封止する技術がある。成形金型は、半導体チップを配置するキャビティ、キャビティ内に樹脂を供給するゲート部、およびキャビティ内の気体等を外部に排出するベント部、を有する。
ところが、封止工程において、キャビティから溢れた樹脂がベント部に漏れる場合がある。この時、成形金型のベント部内に漏れた樹脂が硬化すると、成形金型から残留樹脂を取出し難くなり、半導体装置の製造効率が低下する原因になる。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態による半導体装置の製造方法は、封止工程でキャビティ、上記キャビティに連通するゲート部、および上記キャビティを介して上記ゲート部の反対側に設けられ、第１方向に延びるベント部、を有する成形金型を用いて半導体チップを封止する工程を有する。また、上記半導体チップが搭載されるリードフレームは、上記封止工程で上記キャビティと重なる位置に設けられる第１貫通孔、および上記第１貫通孔よりも外側に設けられ、上記封止工程で上記ベント部と重なる位置に設けられる第２貫通孔を有する。また、上記第１方向に交差する第２方向において、上記第２貫通孔の長さは、上記ベント部の長さよりも大きいものである。
上記一実施の形態によれば、半導体装置の製造効率を向上させることができる。
一実施の形態である半導体装置の上面図である。 図１のＡ−Ａ線に沿った断面図である。 図１に示す封止体を透視した状態で半導体装置の内部構造を示す透視平面図である。 図２に示す半導体装置を実装基板上に実装した状態を示す拡大断面図である。 図１〜図４を用いて説明した半導体装置の組立工程のフローを示す説明図である。 図５に示す基材準備工程で準備するリードフレームを示す平面図である。 図６に示すデバイス領域の一個分を拡大して示す拡大平面図である。 図７に示すリードフレームのダイパッド上に半導体チップを搭載した状態を示す拡大平面図である。 図８に示す半導体チップと複数のリードとを、ワイヤを介して電気的に接続した状態を示す拡大平面図である。 図９に示す複数のデバイス領域のそれぞれに半導体チップを封止する封止体を形成した状態を示す拡大平面図である。 図１０に示す複数のリードの露出面に金属膜を形成し、それぞれ切断した後、成形した状態を示す拡大平面図である。 図１１に示す吊りリードを切断して、デバイス領域毎に個片化した状態を示す拡大平面図である。 図５に示す封止工程で使用する成形金型の内側面（成形面）の例を示す拡大平面図である。 図１３のＡ−Ａ線に沿った拡大断面図である。 図１３のＢ−Ｂ線に沿った拡大断面図である。 図１４に示す成形金型の内側にリードフレームを配置してクランプした状態を示す拡大断面図である。 図１５に示す成形金型の内側にリードフレームを配置してクランプした後、樹脂を供給している状態を示す拡大断面図である。 図１７に示すキャビティ内への樹脂の供給が終了した時の状態を示す拡大断面図である。 図１８に示す樹脂を硬化させた後、成形金型の上型と下型を離してリードフレームを取り出した状態を示す拡大断面図である。 図１３のＣ−Ｃ線に沿った断面において、ベント部の溝深さの例を示す拡大断面図である。 図１３のＤ−Ｄ線に沿った断面において、ゲート部とリードフレームとの関係を示す拡大断面図である。 図９に示すＡ部の拡大平面において図１３に示す成形金型を重ねた状態を示す透視平面図である。 図１８に示すベント部周辺をさらに拡大した拡大断面図である。 図２２に示す複数の貫通孔のうち、貫通孔ＶＴｈ２の幅方向（方向ＤＲＣ２）における拡大断面図である。 図２２に対する変形例を示す拡大平面図である。 図２２に対する他の変形例を示す拡大平面図である。 図２４に対する比較例を示す拡大断面図である。 図２２に対する検討例を示す拡大平面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
また、本願では、平面や側面という用語を用いるが、半導体チップの半導体素子形成面を基準面として、その基準面に平行な面を平面として記載する。また、平面に対して交差する面を側面として記載する。また、側面視において、離間して配置される二つの平面間を結ぶ方向を厚さ方向として記載する。
また、本願では、上面、あるいは下面という用語を用いる場合があるが、半導体パッケージの実装態様には、種々の態様が存在するので、半導体パッケージを実装した後、例えば上面が下面よりも下方に配置される場合もある。本願では、半導体チップの素子形成面側の平面、またはリードフレームのチップ搭載面側の平面を上面、上面とは反対側に位置する面を下面として記載する。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
（実施の形態）
以下の実施の形態で説明する技術は、半導体チップを封止する封止体から、複数のリードが突出する、半導体装置に広く適用することができる。本実施の形態では、一例として、平面視において四角形を成す封止体が有する四辺のそれぞれからリードが突出する、ＱＦＰ（Quad Flat Package）型の半導体装置に適用した実施態様について説明する。
＜半導体装置＞
まず、本実施の形態の半導体装置ＰＫＧ１の構成の概要について、図１〜図４を用いて説明する。図１は本実施の形態の半導体装置の上面図である。また、図２は、図１のＡ−Ａ線に沿った断面図である。また、図３は、図１に示す封止体を透視した状態で半導体装置の内部構造を示す透視平面図である。また、図４は、図２に示す半導体装置を実装基板上に実装した状態を示す拡大断面図である。
図１〜図３に示すように、半導体装置ＰＫＧ１は、半導体チップＣＰ（図２、図３参照）と、半導体チップＣＰの周囲に配置される外部端子である複数のリードＬＤと、半導体チップＣＰと複数のリードＬＤを電気的に接続する導電性部材である複数のワイヤＢＷ（図２、図３参照）と、を有している。また、半導体チップＣＰおよび複数のワイヤＢＷは、封止体（樹脂体）ＭＲに封止されている。また、複数のリードＬＤのそれぞれのインナリード部ＩＬＤ（図２、図３参照）は封止体ＭＲに封止され、かつ複数のリードＬＤのそれぞれのアウタリード部ＯＬＤは、封止体ＭＲから露出している。
図１に示すように、半導体装置ＰＫＧ１が備える封止体ＭＲの平面形状は四角形から成る。封止体ＭＲは上面ＭＲｔと、この上面ＭＲｔとは反対側の下面（裏面、被実装面）ＭＲｂ（図２参照）と、この上面ＭＲｔと下面ＭＲｂとの間に位置する複数の（４つの）側面ＭＲｓとを有している。
封止体ＭＲは、平面視において、Ｘ方向に延びる辺（主辺）Ｓ１、辺Ｓ１の反対側に位置する辺（主辺）Ｓ２、Ｘ方向とは交差（直交）するＹ方向に沿って延びる辺（主辺）Ｓ３、および辺Ｓ３の反対側に位置する辺（主辺）Ｓ４を備えている。そして、封止体ＭＲが備える４つの側面ＭＲｓは封止体ＭＲの各辺に沿って配置されている。また、図１に示す例では、封止体ＭＲの各辺が交わる角部ＭＲｃが面取り加工されている。
ここで、封止体ＭＲの角部ＭＲｃとは、封止体ＭＲの四辺（四つの主辺）のうち、交差する任意の二辺（二つの主辺）の交点である角の周辺領域を含んでいる。なお、厳密には、図１および図３に示すように、封止体ＭＲの角部ＭＲｃは、面取り加工されている（図１に示す例では、テーパ加工であるが、Ｒ加工でも良い）ので、主辺の交点は封止体ＭＲの角部ＭＲｃよりも外側に配置される。しかし、面取り加工部は、主辺の長さと比較して十分に小さいため、本願では、面取り加工部の中心を封止体ＭＲの角と見做して説明する。
また、本実施の形態のように、平面形状が四角形である封止体ＭＲの四辺にそれぞれ複数のリードＬＤが設けられた半導体装置ＰＫＧ１の場合、角部ＭＲｃの範囲は以下のように定義することができる。すなわち、図１に示すように半導体装置ＰＫＧ１は、辺Ｓ１、辺Ｓ２、辺Ｓ３、および辺Ｓ４のそれぞれに沿って、複数のリードＬＤが配列されている。角部ＭＲｃは、この複数のリードＬＤのうち、各辺に沿ったリードＬＤの配列の最も外側に設けられたリードＬＤの間の領域として定義される。以下、本願において、封止体ＭＲの角部ＭＲｃと説明するときは、特に異なる意味、内容で用いている旨を明記した場合を除き、上記と同様の意味、内容として用いる。
また、半導体装置ＰＫＧ１では、平面形状が四角形からなる封止体ＭＲの各辺（各主辺）に沿って、それぞれ複数のリードＬＤが配置されている。複数のリードＬＤは、それぞれ金属材料からなり、本実施の形態では、例えば銅（Ｃｕ）を主成分とする金属部材である。
複数のリードＬＤのアウタリード部ＯＬＤは、封止体ＭＲの側面ＭＲｓにおいて、封止体ＭＲの外側に向かって突出している。また、複数のリードＬＤのアウタリード部ＯＬＤの露出面には、例えば、銅を主成分とする基材の表面に、金属膜（外装めっき膜）ＭＣが形成されている。金属膜ＭＣは、例えば、半田など、基材である銅よりも半田に対する濡れ性が良好な金属材料から成り、基材である銅部材の表面を被覆する金属皮膜である。半導体装置ＰＫＧ１の外部端子である複数のリードＬＤのアウタリード部ＯＬＤのそれぞれに、半田などから成る、金属膜ＭＣを形成することにより、図４に示すように、半導体装置ＰＫＧ１を実装基板ＭＢ１に実装する際に、導電性の接続材である半田材ＳＤの濡れ性を向上させることができる。これにより、複数のリードＬＤと半田材ＳＤとの接合面積が増大するので、複数のリードＬＤと実装基板ＭＢ１側の端子ＴＭとの接合強度を向上させることができる。
なお、図２に示す例では、リードＬＤのアウタリード部ＯＬＤの露出面に半田膜である金属膜ＭＣをめっき法により形成する例を示しているが、金属膜ＭＣには種々の変形例がある。例えば、金属膜ＭＣは、ニッケル（Ｎｉ）を主成分とする金属膜と、パラジウム（Ｐｄ）を主成分とする金属膜の積層膜であっても良い。あるいは、例えば、パラジウムを主成分とする金属膜の表面にさらに金（Ａｕ）を主成分とする金属膜を積層しても良い。また、金属膜ＭＣが半田以外の材料で構成される場合には、複数のリードＬＤのインナリード部ＩＬＤおよびアウタリード部ＯＬＤの表面を覆うように金属膜ＭＣを形成しても良い。
また、図２および図３に示すように、封止体ＭＲの内部には半導体チップＣＰが封止されている。図３に示すように、半導体チップＣＰは、平面視において四角形を成し、表面ＣＰｔには、表面ＣＰｔの外縁を構成する４つの辺のそれぞれに沿って複数のパッド（ボンディングパッド）ＰＤが設けられている。また、半導体チップＣＰ（詳しくは、半導体基板）は、例えばシリコン（Ｓｉ）から成る。図示は省略するが、半導体チップＣＰの主面（詳しくは、半導体チップＣＰの半導体基板の上面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されている。そして、複数のパッドＰＤは、半導体チップＣＰの内部（詳しくは、表面ＣＰｔと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この半導体素子と電気的に接続されている。つまり、複数のパッドＰＤは、半導体チップＣＰに形成された回路と、電気的に接続されている。
また、半導体チップＣＰの表面ＣＰｔには、半導体チップＣＰの基板および配線を覆う絶縁膜が形成されており、複数のパッドＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、このパッドＰＤは金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。
また、半導体チップＣＰの周囲（言い換えれば、ダイパッドＤＰの周囲）には、例えば、複数のリードＬＤが配置されている。そして、半導体チップＣＰの表面ＣＰｔにおいて露出する複数のパッド（ボンディングパッド）ＰＤは、封止体ＭＲの内部に位置する複数のリードＬＤのインナリード部ＩＬＤと、複数のワイヤ（導電性部材）ＢＷを介してそれぞれ電気的に接続されている。ワイヤＢＷは、例えば、金（Ａｕ）や銅（Ｃｕ）から成り、ワイヤＢＷの一部（例えば一方の端部）がパッドＰＤに接合され、他部（例えば他方の端部）がインナリード部ＩＬＤのボンディング部ＷＢＲ（図２参照）に接合されている。なお、インナリード部ＩＬＤのボンディング部ＷＢＲの表面には、金属膜（めっき膜、めっき金属膜）ＢＭ（図２参照）が形成されている。金属膜ＢＭは例えば、銀（Ａｇ）、金、あるいはパラジウムを主成分とする材料（例えば、パラジウム膜上に薄い金膜が形成された積層構造）から成る。インナリード部ＩＬＤのボンディング部ＷＢＲの表面に、銀、金、あるいはパラジウムを主成分とする材料から成る金属膜ＢＭを形成することにより、金からなるワイヤＢＷとの接合強度を向上させることができる。
また、半導体チップＣＰはチップ搭載部であるダイパッドＤＰに搭載されている。図３に示す例では、ダイパッドＤＰの上面（チップ搭載面）ＤＰｔは、平面積が半導体チップＣＰの表面積よりも大きい四角形から成る。ただし、ダイパッドＤＰは、半導体チップＣＰを支持する支持部材であって、形状および大きさは、図３に示す例の他、種々の変形例を適用することができる。例えば、ダイパッドＤＰの平面形状を円形としても良い。また、例えば、ダイパッドＤＰの平面積を半導体チップＣＰの表面ＣＰｔよりも小さくしても良い。
また、図３に示すようにダイパッドＤＰの周囲には複数の吊りリードＨＬが配置される。吊りリードＨＬは、半導体装置ＰＫＧ１の製造工程において、リードフレームの支持部（枠部）にダイパッドＤＰを支持するための部材であって、図３に示す例では、ダイパッドＤＰの角部から封止体ＭＲの角部ＭＲｃに向かって４本の吊りリードＨＬが配置されている。詳しくは、複数の吊りリードＨＬが有する一方の端部は、ダイパッドＤＰの角部（角）に接続されている。また複数の吊りリードＨＬが有する他方の端部は、封止体ＭＲの角部ＭＲｃに向かって延び、角部ＭＲｃの近傍において二股に分岐して、封止体ＭＲの側面ＭＲｓにおいて封止体ＭＲから露出する。吊りリードＨＬを封止体ＭＲの角部ＭＲｃに向かって、延ばすことにより、封止体ＭＲの各辺（各主辺）に沿って配置される複数のリードＬＤの配列は吊りリードＨＬにより阻害され難くなる。
また、本実施の形態では、ダイパッドＤＰの上面ＤＰｔと、リードＬＤのインナリード部ＩＬＤの上面が異なる高さに配置されている。図２に示す例では、インナリード部ＩＬＤの上面ＬＤｔの位置よりもダイパッドＤＰの上面ＤＰｔの方が低い位置に配置されている。このため、図３に示す複数の吊りリードＨＬには、ダイパッドＤＰの上面ＤＰｔの高さがリードＬＤのインナリード部ＩＬＤの上面ＬＤｔ（図２参照）とは異なる高さに位置するように折り曲げられた、オフセット部（本実施の形態の例ではダウンセット部）ＯＳＰがそれぞれ設けられている。
また、半導体チップＣＰはダイパッドＤＰの中央に搭載されている。図２に示すように半導体チップＣＰは、裏面ＣＰｂをダイパッドＤＰの上面ＤＰｔと対向させた状態で、ダイボンド材（接着材）ＤＢを介してダイパッドＤＰ上に搭載されている。つまり、複数のパッドＰＤが形成された表面（主面）ＣＰｔの反対面（裏面ＣＰｂ）をチップ搭載面（上面ＤＰｔ）と対向させる、所謂、フェイスアップ実装方式により搭載されている。このダイボンド材ＤＢは、半導体チップＣＰをダイボンディングする際の接着材であって、例えば、エポキシ系の熱硬化性樹脂に、銀などから成る金属粒子を含有させた樹脂接着剤、または半田材などの金属接合材を用いている。
＜半導体装置の製造方法＞
次に、図１〜図４を用いて説明した半導体装置ＰＫＧ１の製造方法について、図５に示すフロー図を用いて説明する。図５は、図１〜図４を用いて説明した半導体装置の組立工程のフローを示す説明図である。
また、図５には、半導体装置ＰＫＧ１の製造工程のうちの主要な工程について示しているが、図５に示す組立フローの他、種々の変形例を適用することができる。例えば、図５では、封止体ＭＲに製品識別マークを形成する、マーキング工程は図示していないが、これを封止工程とめっき工程の間に追加することもできる。また、例えば、図５では、検査工程を図示していないが、例えば、個片化工程の後などに検査工程を追加しても良い。
＜基材準備工程＞
図５に示す基材準備工程では、図６に示すリードフレームＬＦを準備する。図６は、図５に示す基材準備工程で準備するリードフレームを示す平面図である。また、図７は、図６に示すデバイス領域の一個分を拡大して示す拡大平面図である。
図６に示すように、本工程で準備するリードフレームＬＦは、枠部ＬＦｆの内側に複数のデバイス領域ＬＦａを備えている。リードフレームＬＦは、金属から成り、本実施の形態では、例えば銅（Ｃｕ）を主成分とする金属から成る。
なお、本実施の形態では、図５に示すように、封止工程の後でめっき工程を行い、図２に示す金属膜ＭＣをアウタリード部ＯＬＤに形成する例を取り上げて説明する。ただし、変形例として、基材準備工程の段階で、予め銅を主成分とする基材の表面が金属膜ＭＣで覆われていても良い。この場合、リードフレームＬＦの露出面の全体が金属膜ＭＣで覆われる。
また、図７に示すように、各デバイス領域ＬＦａの中央部には、チップ搭載部であるダイパッドＤＰが形成されている。ダイパッドＤＰには、それぞれ複数の吊りリードＨＬが接続され、デバイス領域ＬＦａの角部に向かって延びるように配置されている。ダイパッドＤＰは吊りリードＨＬを介してリードフレームＬＦの枠部ＬＦｆに支持されている。
また、ダイパッドＤＰの周囲には、複数の吊りリードＨＬの間に、それぞれ複数のリードＬＤが形成されている。複数のリードＬＤは、枠部ＬＦｆにそれぞれ接続されている。本実施の形態の例では、複数のリードＬＤはダイパッドＤＰの周囲に設けられ、四方に向かって延びるように形成されている。つまり、複数のリードＬＤには、Ｘ方向に沿って延びる複数のリードＬＤ１および複数のリードＬＤ２と、Ｘ方向に対して交差するＹ方向に沿って延びる複数のリードＬＤ３および複数のＬＤ４が含まれる。また、複数のリードＬＤ１と複数のリードＬＤ２は、ダイパッドＤＰを挟んで互いに反対側の位置に設けられている。また、複数のリードＬＤ３と複数のリードＬＤ４は、ダイパッドＤＰを挟んで互いに反対側の位置に設けられている。
また、複数のリードＬＤは、タイバーＴＢを介して互いに連結されている。タイバーＴＢは、複数のリードＬＤを連結する連結部材としての機能の他、図５に示す封止工程において、樹脂の漏れ出しを抑制するダム部材としての機能を有する。
タイバーＴＢは、ダイパッドＤＰの周囲を囲むように設けられている。また、本実施の形態の半導体装置は、上記したようにＱＦＰ型の半導体装置なので、ダイパッドＤＰを基準として、タイバーＴＢの外側に、それぞれ複数のアウタリード部ＯＬＤが突出している。図７に示す例では、ダイパッドＤＰを中心として、四方向にそれぞれ複数のアウタリード部ＯＬＤが突出する四つのリード群が設けられている。そして、各リード群の両隣には、ダイパッドＤＰおよび複数のリードＬＤを支持する枠部ＬＦｆが設けられている。
詳細は後述するが、図７に示すデバイス形成領域ＬＦａの周囲に設けられた枠部ＬＦｆのうちの一箇所に、図５に示す封止工程で樹脂の供給口となるゲート部と重なる位置にディゲートホール（貫通孔、開口部）ＤＧＨが形成されている。また、図７に示す四つの枠部ＬＦｆのうち、ディゲートホールＤＧＨが形成された枠部ＬＦｆ以外の三つの枠部ＬＦｆのそれぞれには、図５に示す封止工程でキャビティ内の気体の排出口となるベント部と重なる位置に複数の貫通孔ＶＴｈが設けられている。
＜ダイボンド工程＞
次に、図５に示すダイボンド工程（半導体チップ搭載工程）では、図８に示すように、ダイパッドＤＰに半導体チップＣＰを搭載する。図８は、図７に示すリードフレームのダイパッド上に半導体チップを搭載した状態を示す拡大平面図である。
図２を用いて説明したように、半導体チップＣＰは、複数のパッドＰＤが形成された表面ＣＰｔおよび表面ＣＰｔの反対側に位置する裏面ＣＰｂ（図２参照）を有している。本工程では、例えばエポキシ樹脂などの熱硬化性樹脂からなる接着材であるダイボンド材ＤＢ（図２参照）を介して、半導体チップＣＰとダイパッドＤＰとを接着固定する。図８に示す例では、平面視において、ダイパッドＤＰの上面ＤＰｔの一部が半導体チップＣＰにより覆われるように半導体チップＣＰを搭載する。
また、図２を用いて説明したように、本実施の形態の例では、半導体チップＣＰは、裏面ＣＰｂがダイパッドＤＰのチップ搭載面である上面ＤＰｔと対向するように、所謂、フェイスアップ実装方式によりダイパッドＤＰ上に搭載される。
＜ワイヤボンド工程＞
次に、図５に示すワイヤボンド工程では、図９に示すように、半導体チップＣＰの表面ＣＰｔに形成された複数のパッドＰＤと、半導体チップＣＰの周囲に配置された複数のリードＬＤとを、複数のワイヤ（導電性部材）ＢＷを介して、それぞれ電気的に接続する。図９は、図８に示す半導体チップと複数のリードとを、ワイヤを介して電気的に接続した状態を示す拡大平面図である。
本工程では、図示しないワイヤボンディングツールを用いて、例えば金（Ａｕ）、あるいは銅（Ｃｕ）などの金属材料から成るワイヤＢＷの一端部を半導体チップＣＰのパッドＰＤに接合し、他端部をリードＬＤのインナリード部ＩＬＤに接合する。接合方式としては、例えば、接合部に超音波を印加して金属結合を形成する方式、熱圧着させる方式、あるいは、超音波と熱圧着を併用する方式、などを用いることができる。
＜封止工程＞
次に、図５に示す封止工程では、図９に示す半導体チップＣＰ、複数のワイヤＢＷ、および複数のリードＬＤのそれぞれのインナリード部ＩＬＤを樹脂により封止し、図１０に示す封止体ＭＲを形成する。図１０は、図９に示す複数のデバイス領域のそれぞれに半導体チップを封止する封止体を形成した状態を示す拡大平面図である。
本工程では、後述する複数のキャビティを備える成形金型内にリードフレームＬＦを配置した状態で、キャビティにより形成される空間内に樹脂を供給した後、上記樹脂を硬化させることにより封止体（封止部）ＭＲを形成する。このような封止体ＭＲの形成方法は、トランスファモールド方式と呼ばれる。
図１０に示す例では、成形金型のキャビティは、平面視において、各デバイス領域ＬＦａのタイバーＴＢで囲まれた領域内に配置される。このため、封止体ＭＲの本体部分は、図１０に示すように、各デバイス領域ＬＦａのタイバーＴＢで囲まれた領域内に、それぞれ形成される。また、キャビティから漏れた樹脂の一部は、タイバーＴＢにより堰き止められる。このため、複数のリードＬＤの各アウタリード部ＯＬＤは、封止体ＭＲから露出している。
複数のリードＬＤのうち、Ｘ方向に沿って延びるリードＬＤのアウタリード部ＯＬＤは、封止体ＭＲの側面ＭＲｓにより構成される辺Ｓ１において、封止体ＭＲから突出する。また、複数のリードＬＤのうち、Ｘ方向に沿って延びるリードＬＤのアウタリード部ＯＬＤは、封止体ＭＲの側面ＭＲｓにより構成される辺Ｓ２において、封止体ＭＲから突出する。また、複数のリードＬＤのうち、Ｘ方向と直交するＹ方向に沿って延びるリードＬＤ３のアウタリード部ＯＬＤは、封止体ＭＲの側面ＭＲｓにより構成される辺Ｓ３において、封止体ＭＲから突出する。また、複数のリードＬＤのうち、Ｙ方向に沿って延びるリードＬＤ４のアウタリード部ＯＬＤは、封止体ＭＲの側面ＭＲｓにより構成される辺Ｓ４において、封止体ＭＲから突出する。
また、図１０では、封止工程において用いる成形金型の樹脂の供給口であるゲート部によって形成されたゲート樹脂ＭＲｇを示している。ただし、ゲート樹脂ＭＲｇは、本工程の後、次の工程（例えばめっき工程）を行う前に、除去される（ゲートブレイク工程）。ゲート樹脂ＭＲｇの除去方法は、例えば、図９に示すディゲートホール（貫通孔、開口部）ＤＧＨに図示しないピンを挿入して、図１０に示すゲート樹脂ＭＲｇを持ち上げることで、ゲート樹脂ＭＲｇと封止体ＭＲの本体部との境界を破断させる。封止工程の上記以外の詳細については、後述する。
＜めっき工程＞
次に、図５に示すめっき工程では、図１０に示す複数のリードＬＤの露出面に金属膜ＭＣ（図２参照）をめっき法により形成する。本工程で形成する金属膜ＭＣは、図４に例示するように、半導体装置ＰＫＧ１を実装基板ＭＢ１に実装する際に、複数のリードＬＤのそれぞれと、実装基板側の複数の端子ＴＭとを、それぞれ電気的に接続する半田材ＳＤが、リードＬＤに濡れ易くするために形成される。
本工程では、リードＬＤの露出面に半田から成る金属膜ＭＣを形成することが好ましい。また、金属膜ＭＣの形成方法としては、電離した金属イオンをリードＬＤの露出面に析出させる、電気めっき法を適用することができる。電気めっき法の場合、金属膜ＭＣ形成時の電流を制御することで金属膜ＭＣの膜質を容易に制御できる点で好ましい。また、電解めっき法は、金属膜ＭＣの形成時間が短くできる点で好ましい。
＜リードカット工程＞
次に、図５に示すリードカット工程では、図１１に示すように、複数のリードＬＤのそれぞれのアウタリード部ＯＬＤを切断し、リードフレームＬＦから複数のリードＬＤのそれぞれを切り離す。また、本実施の形態では、リードＬＤを切断した後、複数のリードＬＤを成形し、図２に示すような曲げ加工を施す。図１１は、図１０に示す複数のリードの露出面に金属膜を形成し、それぞれ切断した後、成形した状態を示す拡大平面図である。
本工程では、複数のリードＬＤを連結しているタイバーＴＢを切断する。また、複数のリードＬＤのそれぞれを枠部ＬＦｆ（図６参照）から切り離す。これにより、複数のリードＬＤは、それぞれが互いに分離した部材（独立部材）になる。また、複数のリードＬＤが切り離された後は、封止体ＭＲおよび複数のリードＬＤは、吊りリードＨＬを介して枠部ＬＦｆに支持された状態になる。
なお、本実施の形態では、上記めっき工程の後にタイバーＴＢを切断することについて説明したが、タイバーＴＢのみを先に切断してから、めっき工程を行い、さらに、複数のリードＬＤのそれぞれを枠部ＬＦｆから切り離す手順でもよい。これにより、タイバーＴＢの切断面にも金属膜ＭＣを形成することができ、タイバーＴＢの切断面が酸化により変色するのを抑制できる。また、リードＬＤが枠部ＬＦｆから切り離される前にめっき工程を行うため、めっき液によるリードＬＤの変形も抑制できる。
複数のリードＬＤやタイバーＴＢは、後述する、切断用の金型を用いて、プレス加工により切断する。また、切断後の複数のリードＬＤは、例えば、図示しない成形用の金型を用いたプレス加工を用いて複数のリードＬＤのアウタリード部ＯＬＤに曲げ加工を施すことにより、例えば図２に示すように成形することができる。
＜個片化工程＞
次に、図５に示す個片化工程では、図１２に示すように、複数の吊りリードＨＬをそれぞれ切断して、複数のデバイス領域ＬＦａのそれぞれにおいて半導体パッケージを分離する。図１２は、図１１に示す吊りリードを切断して、デバイス領域毎に個片化した状態を示す拡大平面図である。
本工程では複数の吊りリードＨＬ、および封止体ＭＲの角部に残った樹脂を切断して、半導体パッケージである半導体装置ＰＫＧ１（詳しくは、検査工程前の検査体）を取得する。切断方法は、例えば、上記リード成形工程と同様に、図示しない切断金型を用いて、プレス加工により切断することができる。
本工程の後、外観検査、電気的試験など、必要な検査、試験を行い、合格したものが、図１〜図４に示す完成品の半導体装置ＰＫＧ１となる。そして、半導体装置ＰＫＧ１は出荷され、あるいは図４に示す実装基板ＭＢ１に実装される。
＜封止工程の詳細＞
次に、図５に示す封止工程の詳細について説明する。上記したように、本実施の形態の封止工程では、キャビティＣＢＴ（図１３参照）により形成される空間内に樹脂ＭＲｐ（図１７参照）を供給した後、樹脂ＭＲｐを硬化させることにより封止体ＭＲ（図１０参照）を形成する、トランスファモールド方式を採用する。そこで、本実施の形態の封止工程では、まず、図１３および図１４に示す成形金型を準備する（成形金型準備工程）。図１３は、図５に示す封止工程で使用する成形金型の内側面（成形面）の例を示す拡大平面図である。また、図１４は、図１３のＡ−Ａ線に沿った拡大断面図、図１５は、図１３のＢ−Ｂ線に沿った拡大断面図である。
なお、本実施の形態では、成形金型ＭＤの上型ＭＤ１と下型ＭＤ２とは、対称な構造になっている。したがって、図１３は、図１４に示す上型ＭＤ１および下型ＭＤ２のうち、いずれか一方の拡大平面図になっている。ただし、成形金型ＭＤの構造は、図１３〜図１５に示す構造の他、種々の変形例がある。例えば、ゲート部ＭＤｇおよびベント部ＭＤｖは、上型ＭＤ１および下型ＭＤ２のうち、少なくともいずれか一方に形成されていれば良い。
図１４に示すように、成形金型ＭＤは、相対的に上方に設けられる上型（第１金型）ＭＤ１と、上型ＭＤ１よりも下方に設けられる下型（第２金型）ＭＤ２と、を備える。また、上型ＭＤ１は、リードフレームＬＦ（図１０参照）を押さえるクランプ面（金型面、押し付け面、面）ＭＤｃ１を持つクランプ部ＭＤｃと、クランプ面ＭＤｃ１の内側に形成されたキャビティ（凹部）ＣＢＴとを備える。また、下型ＭＤ２は、クランプ面ＭＤｃ１と対向するように配置されてリードフレームＬＦを押さえるクランプ面（金型面、押し付け面、面）ＭＤｃ２を持つクランプ部ＭＤｃと、クランプ面ＭＤｃ２の内側に形成されたキャビティ（凹部）ＣＢＴとを備える。
また、図１３に示すように、成形金型ＭＤは、キャビティＣＢＴに連通するゲート部ＭＤｇ、およびキャビティＣＢＴを介してゲート部ＭＤｇの反対側に設けられ、方向（第１方向）ＤＲＣ１に延びるベント部ＭＤｖ、を有する。ゲート部ＭＤｇおよびベント部ＭＤｖは、成形金型ＭＤに形成された溝であって、図１５に示す例では、上型ＭＤ１および下型ＭＤ２のそれぞれに形成されている。ゲート部ＭＤｇは、封止工程において、樹脂をキャビティＣＢＴ内に供給する供給口である。また、ベント部ＭＤｖは、封止工程において、キャビティＣＢＴ内の気体（例えば空気）や、余剰な樹脂をキャビティＣＢＴの外部に排出する排出口である。
図１に示すように封止体ＭＲの四辺のそれぞれにおいて、複数のリードが露出するタイプの半導体パッケージを製造する場合、図１３に示すようにゲート部ＭＤｇおよびベント部ＭＤｖのそれぞれは、平面視において四角形を成すキャビティＣＢＴの角部（図１に示す封止体ＭＲの角部ＭＲｃに対応する部分）に設けられている。これにより、封止工程におけてキャビティＣＢＴに供給された樹脂は、ゲート部ＭＤｇが設けられた角部から、その対角の角部に向かって流れるので、樹脂の充填不良が発生し難くなる。
また、図１３に示す例では、キャビティＣＢＴが有する四つの角部のうちの一つにゲート部ＭＤｇが設けられ、他の三つにそれぞれベント部ＭＤｖが設けられている。この場合、三つの角部のそれぞれに樹脂が充填され易くなる。ただし、キャビティＣＢＴの気体を排出する観点からは、ベント部ＭＤｖは、少なくとも一箇所に設けられていれば良い。したがって、図１３に対する変形例としては、ゲート部ＭＤｇが設けられた角部の対角の角部にのみ、ベント部ＭＤｖが形成されていても良い。言い換えれば、変形例としては、ゲート部ＭＤｇが設けられた角部の対角の角部以外には、ベント部ＭＤｖが形成されていなくても良い。
次に、図１６に示すように、成形金型ＭＤのキャビティＣＢＴ内に半導体チップＣＰが位置するように、成形金型ＭＤを構成する上型ＭＤ１と下型ＭＤ２の間にリードフレームＬＦを配置し、リードフレームＬＦを上型ＭＤ１と下型ＭＤ２とでクランプする（クランプ工程）。図１６は、図１４に示す成形金型の内側にリードフレームを配置してクランプした状態を示す拡大断面図である。
クランプ工程では、図１６に示すように、成形金型ＭＤのキャビティＣＢＴ内に半導体チップＣＰが位置するように、成形金型ＭＤを構成する上型ＭＤ１と下型ＭＤ２の間に上記リードフレームＬＦを配置する。また、上型ＭＤ１のクランプ面ＭＤｃ１をリードフレームＬＦの上面に当接させ、下型ＭＤ２のクランプ面ＭＤｃ２をリードフレームＬＦの下面に当接させることにより、リードフレームＬＦを上型ＭＤ１と下型ＭＤ２とで挟んでクランプする。図１３に示すように、クランプ面ＭＤｃ１またはクランプ面ＭＤｃ２を有するクランプ部ＭＤｃは、キャビティＣＢＴの周囲を囲むように設けられている。このため、クランプ工程では、図９に示すリードフレームＬＦの各デバイス領域うち、図１３に示すキャビティＣＢＴ、ゲート部ＭＤｇ、および複数のベント部ＭＤｖと重なる領域以外は、クランプされる。言い換えれば、クランプ工程から基材取出し工程までの間は、図１６に示すキャビティＣＢＴ内の空間は、図１３に示すゲート部ＭＤｇ、および複数のベント部ＭＤｖを除いて気密な空間になる。これにより、図５に示す樹脂供給工程において、クランプされた領域の外側に樹脂が漏れることを抑制できる。
次に、図１７に示すように、キャビティＣＢＴで囲まれた空間内に樹脂ＭＲｐを供給する（樹脂供給工程）。図１７は、図１５に示す成形金型の内側にリードフレームを配置してクランプした後、樹脂を供給している状態を示す拡大断面図である。また、図１８は、図１７に示すキャビティ内への樹脂の供給が終了した時の状態を示す拡大断面図である。
樹脂供給工程では、カルと呼ばれる樹脂投入部（図示は省略）で加熱されることにより軟化した樹脂ＭＲｐがゲート部ＭＤｇからキャビティＣＢＴで囲まれた空間内に圧入される。キャビティＣＢＴに圧入された樹脂は、キャビティＣＢＴ内に配置された半導体チップＣＰや複数のワイヤＢＷ（図９参照）を封止しながらベント部ＭＤｖに向かって進む。この時、キャビティＣＢＴで囲まれた空間内の気体（例えば空気）は、ベント部ＭＤｖから排出される。そして、図１８に示すように、樹脂ＭＲｐの一部がベント部ＭＤｖ内に漏れ出る程度まで樹脂ＭＲｐの供給を継続すれば、キャビティＣＢＴ内の気体をキャビティＣＢＴの外部に排出することができる。これにより、図２に示す封止体ＭＲ内に気泡が残留することを抑制できる。
次に、キャビティＣＢＴに充填された樹脂を硬化させる（樹脂硬化工程）。封止工程は、成形金型ＭＤを加熱した状態で行われ、樹脂硬化工程では、キャビティＣＢＴ内に供給された樹脂ＭＲｐが熱により硬化する。
次に、図１９に示すように、上型ＭＤ１と下型ＭＤ２とを引き離し、リードフレームＬＦを成形金型ＭＤから取り出す（基材取出し工程）。図１９は、図１８に示す樹脂を硬化させた後、成形金型の上型と下型を離してリードフレームを取り出した状態を示す拡大断面図である。
基材取出し工程では、上型ＭＤ１および下型ＭＤ２のそれぞれを封止体ＭＲから引き剥がす。この時、図１９に示すように、ゲート部ＭＤｇに形成されたゲート樹脂ＭＲｇ、およびベント部ＭＤｖに形成されたベント樹脂ＭＲｖがリードフレームＬＦに固着した状態で残っていれば、成形金型ＭＤには樹脂ＭＲｐ（図１８参照）の残留物は付着しない。
ところが、本願発明者の検討によれば、ベント部ＭＤｖの構造およびリードフレームＬＦのうち、ベント部ＭＤｖと重なる部分の構造によっては、ベント樹脂ＭＲｖの一部が欠けて、成形金型ＭＤのベント部ＭＤｖに残留樹脂として残ってしまうことが判った。そして、ベント部ＭＤｖの溝内に残留樹脂が残ると、次のリードフレームＬＦを封止する工程で、キャビティＣＢＴ内の気体を適切に排出することが出来なくなる懸念がある。また、封止工程の度にベント部ＭＤｖ内の残留樹脂を取り除く残留樹脂除去工程を行うと、半導体装置の製造効率が低下する。特に、図６に示すように、リードフレームＬＦが備える多数のデバイス領域ＬＦａに対して一括して封止体ＭＲを形成する場合、一つの成形金型ＭＤに形成されるベント部ＭＤｖの数が多く、多数のベント部ＭＤｖのそれぞれの残留樹脂を除去するためには相当の時間を要する。そこで、本願発明者は、ベント部ＭＤｖ内に残留樹脂が残ってしまう原因、および残留樹脂の発生を抑制する技術について検討を行った。
図２０は、図１３のＣ−Ｃ線に沿った断面において、ベント部の溝深さの例を示す拡大断面図である。また、図２１は、図１３のＤ−Ｄ線に沿った断面において、ゲート部とリードフレームとの関係を示す拡大断面図である。なお、図２１は、図１７に示すゲート部ＭＤｇにおいて、ゲート部ＭＤｇからリードフレームＬＦまでの距離が最も小さくなっている部分（突出部の先端部分）での断面を示している。また、図２１に示すリードフレームＬＦのうち、ゲート部ＭＤｇと重なる位置に設けられた貫通孔に二点鎖線を付して示している。
図２０と図２１とを比較して判るように、図２０に示すベント部ＭＤｖの溝深さＤＰＴｖは、図２１に示すゲート部ＭＤｇの溝深さＤＰＴｇよりも浅い。また、図２０に示すベント部ＭＤｖの溝深さＤＰＴｖは、リードフレームＬＦの厚さＴ１よりも浅い。図２０に示す例では、上型ＭＤ１のベント部ＭＤｖの底面からクランプ面ＭＤｃ１までの距離、または、下型ＭＤ２のベント部ＭＤｖの底面からクランプ面ＭＤｃ２までの距離として定義される溝深さＤＰＴｖは、３０μｍ〜５０μｍ程度である。また、リードフレームＬＦの厚さは、１２５μｍ〜２５０μｍ程度である。また、図２１に示す例では、上型ＭＤ１のゲート部ＭＤｇの先端からクランプ面ＭＤｃ１までの距離、または、下型ＭＤ２のゲート部ＭＤｇの先端からクランプ面ＭＤｃ２までの距離として定義される溝深さＤＰＴｇは、１５０μｍ〜２５０μｍ程度である。また、図２０に示す方向ＤＲＣ２におけるベント部ＭＤｖの溝幅ＷＤＴｖは、溝深さＤＰＴｖよりも大きく、例えば０．４ｍｍ〜１ｍｍ程度である。
ゲート部ＭＤｇは、樹脂ＭＲｐ（図１７参照）の供給口なのでキャビティＣＢＴ（図１７参照）内に樹脂ＭＲｐが供給されやすくなるように、ある程度広い開口面積が必要になる。一方、ベント部ＭＤｖは、キャビティＣＢＴ内の気体を排出するための開口部である。このため、ベント部ＭＤｖの開口面積を広くしてしまうと、樹脂供給工程におけるキャビティＣＢＴで囲まれた空間の内圧（静圧）を高めることが困難になり、キャビティＣＢＴ内の一部に樹脂ＭＲｐが供給されない原因になる。また、ベント部ＭＤｖの開口面積を広くしてしまうと、樹脂ＭＲｐがベント部ＭＤｖから漏れ出し易くなる。そこで、ベント部ＭＤｖの開口面積を小さくするため、ベント部ＭＤｖの溝深さＤＰＴｖは、ゲート部ＭＤｇの溝深さＤＰＴｇよりも浅い。
上記のように、ベント部ＭＤｖの溝深さＤＰＴｖは浅い場合、ベント樹脂ＭＲｖ（図１９参照）の厚さ（図１９のＺ方向の高さ）は薄くなる。このように、ベント樹脂ＭＲｖの厚さが薄い場合、基材取出し工程において、ベント樹脂ＭＲｖの一部が欠けて残留樹脂になり易いことが判った。特に、リードフレームＬＦのうち、ベント部ＭＤｖと重なる位置に貫通孔などが形成されていない場合には、残留樹脂が発生し易いことが判った。
そこで、本願発明者は、図２２および図２３に示すように、クランプ工程において、ベント部ＭＤｖと厚さ方向に重なる位置に貫通孔（開口部）ＶＴｈを設け、ベント樹脂ＭＲｖの厚さを厚くすることで、ベント樹脂ＭＲｖが欠けることを抑制する方法について検討した。図２２は、図９に示すＡ部の拡大平面において図１３に示す成形金型を重ねた状態を示す透視平面図である。また、図２３は、図１８に示すベント部周辺をさらに拡大した拡大断面図である。また、図２４は、図２２に示す複数の貫通孔のうち、貫通孔ＶＴｈ２の幅方向（方向ＤＲＣ２）における拡大断面図である。また、図２７は、図２４に対する比較例を示す拡大断面図である。
図２２に示すように、本実施の形態のリードフレームＬＦは、図５に示すクランプ工程において、成形金型ＭＤのベント部ＭＤｖと重なる位置に設けられた複数の貫通孔ＶＴｈを有する。このように、成形金型ＭＤのベント部ＭＤｖと重なる位置に貫通孔ＶＴｈを設けることにより、図２３および図２４に示すように、ベント部ＭＤｖに形成されるベント樹脂ＭＲｖの厚さを厚くすることができる。
ただし、本願発明者の検討によれば、成形金型ＭＤのベント部ＭＤｖと重なる位置に設ける貫通孔ＶＴｈの形状やレイアウトによっては、上記した残留樹脂が発生する場合がある。例えば、図２７に示すリードフレームＬＦｈが有する貫通孔ＶＴｈのように、方向ＤＲＣ２において、貫通孔ＶＴｈの長さ（開口幅）がベント部ＭＤｖの溝幅ＷＤＴｖよりも小さい場合、図５に示す基材取出し工程において、残留樹脂が発生し易い。詳しくは、基材取出し工程において、成形金型ＭＤからリードフレームＬＦを取り出す際に、ベント部ＭＤｖ内と重なる位置に形成されたベント樹脂ＭＲｖに対して応力が印加される。この応力が、ベント樹脂の一部に集中すると、応力に起因してベント樹脂ＭＲｖの一部が損傷する場合がある。例えば、図２７に示すベント部ＭＤｖに形成されたベント樹脂ＭＲｖのうち、リードフレームＬＦとベント部ＭＤｖとに挟まれた部分を起点としてベント樹脂ＭＲｖが損傷すると、ベント樹脂ＭＲｖの一部が割れて、ベント部ＭＤｖ内に残留し易くなる。
また図示は省略するが、クランプ工程において、キャビティＣＢＴと重なる位置に設けられる貫通孔ＶＴｈ１のみを設け、図２２に示す貫通孔ＶＴｈ２、貫通孔ＶＴｈ３、貫通孔ＶＴｈ４、貫通孔ＶＴｈ５および貫通孔ＶＴｈ６のそれぞれを設けない場合にも残留樹脂が発生し易い。詳しくは、ベント部ＭＤｖに形成されたベント樹脂ＭＲｖのうち、貫通孔ＶＴｈ１の外側の先端部分に応力が集中し易い。そして、応力が集中した先端部分の近傍を起点としてベント樹脂ＭＲｖが損傷すると、ベント樹脂ＭＲｖを成形金型ＭＤから引き剥がすことが難しく、ベント部ＭＤｖ内に残留し易くなる。
本実施の形態のリードフレームＬＦは、図２２に示すように、クランプ工程において、キャビティＣＢＴと重なる位置に設けられる貫通孔ＶＴｈ１、およびダイパッドＤＰ（図９参照）を基準にして貫通孔ＶＴｈ１よりも外側に設けられ、クランプ工程でベント部ＭＤｖと重なる位置に設けられる貫通孔ＶＴｈ２、を有する。
貫通孔ＶＴｈ１は、キャビティＣＢＴ内の気体を効率的にベント部ＭＤｖに排出するための流路であって、キャビティＣＢＴに囲まれた空間と、キャビティＣＢＴの外側に設けられたベント部ＭＤｖに囲まれた空間とを跨ぐように延びる。図２２に示す例では、貫通孔ＶＴｈ１は吊りリードＨＬに囲まれている。詳しくは、図７に示すように吊りリードＨＬの一方の端部は、ダイパッドＤＰに接続される。また、吊りリードＨＬの他方の端部は、複数のリードＬＤが連結される枠部ＬＦｆに連結される。また、吊りリードＨＬは、リードフレームＬＦの枠部ＬＦｆとダイパッドＤＰとの間で二股に分岐しており、分岐したそれぞれの端部が枠部ＬＦｆに連結されている。図２２に示す貫通孔ＶＴｈ１は、二股に分岐した吊りリードＨＬと、枠部ＬＦｆに囲まれている。
また、貫通孔ＶＴｈ１は、上記した残留樹脂の発生を抑制する観点、あるいは後述するように樹脂ＭＲｐ（図１７参照）のベント部ＭＤｖへの漏れ出し量を低減する観点から形成される貫通孔ＶＴｈであって、キャビティＣＢＴとは重ならならず、かつ、ベント部ＭＤｖと重なる位置に設けられている。
このように、クランプ工程でベント部ＭＤｖと重なる位置に貫通孔ＶＴｈ１の他に貫通孔ＶＴｈ２を設けると、図２３に示すようにベント樹脂ＭＲｖは、リードフレームＬＦの一部（図２３に示す複数の貫通孔ＶＴｈの間の部分）を包むように形成される。このため、基材取出し工程において、成形金型ＭＤとベント樹脂ＭＲｖとを引き剥がす際に、ベント樹脂ＭＲｖがリードフレームＬＦ側に残り易くなる。言い換えれば、ベント樹脂ＭＲｖを成形金型から剥離させ易くなる。
また、本実施の形態のリードフレームＬＦは、図２２に示すように、ベント部ＭＤｖが延在する方向ＤＲＣ１に交差する（図２２の例では直交する）方向ＤＲＣ２において、貫通孔ＶＴｈ２の長さＷＤＴｈ２は、ベント部ＶＤｖの溝幅（長さ）ＷＤＴｖよりも長い。また、図２４に示すように、樹脂供給工程では、樹脂ＭＲｐは、ベント部ＭＤｖから貫通孔ＶＴｈ２の全体に広がって、貫通孔ＶＴｈ２には樹脂ＭＲｐが埋め込まれる。このため、例えば図２４に示す断面において、貫通孔ＶＴｈ２に樹脂ＭＲｐが埋め込まれて硬化することにより形成されるベント樹脂ＭＲｖの形状は、リードフレームＬＦと成形金型ＭＤとの間に挟まれた部分を有していない。
したがって、図２７に示すリードフレームＬＦｈに対して封止工程を行う場合と比較して、ベント樹脂ＭＲｖの損傷を抑制できる。言い換えれば、基材取出し工程において、ベント樹脂ＭＲｖの一部に対する応力集中を抑制できる。
上記の通り、本実施の形態によれば、基材取出し工程において、成形金型ＭＤのベント部ＭＤｖに残留する残留樹脂が発生することを抑制できる。そして、残留樹脂の発生を抑制することにより、樹脂供給工程を行う度に、成形金型ＭＤの残留樹脂を除去する工程を行わなくても良いので、半導体装置の製造効率を向上させることができる。また、成形金型ＭＤの残留樹脂の発生を抑制することで、複数のリードフレームＬＦに対して連続的に封止工程を施す場合に、キャビティＣＢＴ内の気体を適切に排出することが出来る。
なお、ベント樹脂ＭＲｖの厚さを厚くする観点のみに着目すれば、貫通孔ＶＴｈ２に代えてリードフレームＬＦを貫通しない溝のような開口部をリードフレームＬＦに設けても良い。ただし、上記したように、ベント樹脂ＭＲｖによって、リードフレームＬＦの一部を包むためには、図２３に示すように、リードフレームＬＦの上面ＬＦｔおよび下面ＬＦｂのうち、一方の面から他方の面までを貫通する貫通孔ＶＴｈ２を設けることが好ましい。
また、図２８に示す検討例のリードフレームＬＦｈ２のように、図２２に示す貫通孔ＶＴｈ１をベント部ＭＤｖの延在方向に沿ってさらに延在させて、例えば貫通孔ＶＴｈ３（図２２参照）および貫通孔ＶＴｈ２と連結する方法も考えられる。この場合、成形金型ＭＤのベント部ＭＤｖはキャビティＣＢＴに連通せず、キャビティＣＢＴに囲まれた空間とベント部ＭＤｖとを貫通孔ＶＴｈ１を介して接続される。しかし、リードフレームＬＦｈ２の構造の場合、貫通孔ＶＴｈ１と貫通孔ＶＴｈ２とが連結されているので、樹脂ＭＲｐ（図１７参照）が貫通孔ＶＴｈ２に到達するまでの間に樹脂ＭＲｐの流れを堰き止める部材が無い。また、リードフレームＬＦｈ２の厚さは、例えば１５０μｍ〜２５０μｍであり、図２０に示すベント部ＭＤｖの溝深さＤＰＴ１に対して３倍以上になっている。このため、貫通孔ＶＴｈ１に流入する樹脂ＭＲｐの流速は速くなり、樹脂ＭＲｐの漏れ出しを貫通孔ＶＴｈ２や貫通孔ＶＴｈ４の位置で堰き止めることが難しい。
また、図２８に示す検討例の場合、ベント部ＭＤｖとキャビティＣＢＴとが連通していないので貫通孔ＶＴｈ２と貫通孔ＶＴｈ４との間で、ベント樹脂ＭＲｖ（図１８参照）に応力集中が生じ、ベント樹脂ＭＲｖが割れてしまう懸念がある。
一方、本実施の形態のリードフレームＬＦは、図２２に示すように、貫通孔ＶＴｈ２と貫通孔ＶＴｈ１との間（図２２に示す例では、貫通孔ＶＴｈ３と貫通孔ＶＴｈ１との間）に樹脂ＭＲｐ（図１７参照）の流れを堰き止めるダム部ＤＭ１を有している。このようにダム部ＤＭ１をキャビティＣＢＴの近傍に設けた場合、キャビティＣＢＴの出口近辺で樹脂ＭＲｐの流速を低下させることができるので、樹脂ＭＲｐの漏れ出しを貫通孔ＶＴｈ２や貫通孔ＶＴｈ４の位置で堰き止めることができる。また、本実施の形態のように、ダム部ＤＭ１をキャビティＣＢＴの近傍に設けた場合、キャビティＣＢＴとベント部ＭＤｖとを連通させることで、キャビティＣＢＴ内の気体を外部に排出する流路を確実に確保することができる。
ところで、上記した構成、すなわちクランプ工程においてキャビティＣＢＴと重なる位置に設けられる貫通孔ＶＴｈ１の外側に、ベント部ＭＤｖと重なる貫通孔ＶＴｈ２を設ける点、および、方向ＤＲＣ２において貫通孔ＶＴｈ２の長さＷＤＴｈ２は、ベント部ＭＤｖの溝幅ＷＤＴｖよりも大きい点、を単純化すると図２５に示す変形例でも良い。図２５は、図２２に対する変形例を示す拡大平面図である。
図２５に示すリードフレームＬＦ２は、図２２に示すＶＴｈ２、貫通孔ＶＴｈ４、貫通孔ＶＴｈ５および貫通孔ＶＴｈ６が連結され、開口面積が大きい貫通孔ＶＴｈ２が形成されている点で図２２に示すリードフレームＬＦと相違する。また、リードフレームＬＦ２は、図２２に示す貫通孔ＶＴｈ３が形成されていない点で図２２に示すリードフレームＬＦと相違する。
リードフレームＬＦ２を用いて図５に示す封止工程を行った場合、図２７に示すリードフレームＬＦｈの場合と比較すると、残留樹脂の発生は抑制できる。ただし、リードフレームＬＦ２のように、開口面積が大きい貫通孔ＶＴｈ２を一つ設けた場合、ベント樹脂ＭＲｖ（図２４参照）のうち、貫通孔ＶＴｈ２内に埋め込まれる部分の剛性が高くなる。このため、基材取出し工程において、ベント樹脂ＭＲｖのうち、図２５に示す貫通孔ＶＴｈ１と貫通孔ＶＴｈ２との間の部分に応力が集中すると、この部分が損傷の起点になる場合がある。
そこで、基材取出し工程における応力集中を抑制する観点からは、図２２に示すリードフレームＬＦのように、貫通孔ＶＴｈ１の外側に、互いに分離した複数の貫通孔ＶＴｈが設けられていることが好ましい。このように、貫通孔ＶＴｈ１の外側に、互いに分離した複数の貫通孔ＶＴｈが設けられている場合、ベント樹脂ＭＲｖ（図２４参照）のうち、貫通孔ＶＴｈのそれぞれに埋め込まれる部分の体積が小さくなる。これにより、基材取出し工程において、ベント樹脂ＭＲｖに印加される応力が分散するので、ベント樹脂ＭＲｖの損傷を抑制できる。
また、貫通孔ＶＴｈ１の外側に、互いに分離した複数の貫通孔ＶＴｈが設けられている場合、図２３に示すように、リードフレームＬＦの複数の部分がそれぞれベント樹脂ＭＲｖにより包まれる。この場合、ベント樹脂ＭＲｖとリードフレームＬＦとの密着界面において、ベント樹脂ＭＲｖのどこか一箇所が割れた場合でも、他の部分が割れなければ、ベント樹脂ＭＲｖの割れた部分は成形金型ＭＤには残留しない。
また、図２２に示すように、貫通孔ＶＴｈ１の外側に設けられた複数の貫通孔ＶＴｈのそれぞれの方向ＤＲＣ１の長さは、複数の貫通孔ＶＴｈのそれぞれの方向ＤＲＣ２の長さよりも小さい。例えば、貫通孔ＶＴｈ２の方向ＤＲＣ１の長さは、貫通孔ＶＴｈ２の方向ＤＲＣ２の長さＷＤＴｈ２よりも小さい。また、貫通孔ＶＴｈ３の方向ＤＲＣ１の長さは、貫通孔ＶＴｈ３の方向ＤＲＣ２の長さＷＤＴｈ３よりも小さい。また、貫通孔ＶＴｈ４の方向ＤＲＣ１の長さは、貫通孔ＶＴｈ４の方向ＤＲＣ２の長さＷＤＴｈ４よりも小さい。このように、複数の貫通孔ＶＴｈのそれぞれの方向ＤＲＣ１の長さを短くすることにより、限られたスペースに多数の貫通孔ＶＴｈを設けることができる。この場合、ベント樹脂ＭＲｖ（図２４参照）のうち、貫通孔ＶＴｈのそれぞれに埋め込まれる部分の体積を確実に小さくすることができる。
また、上記した残留樹脂の発生を抑制するためには、図５に示す樹脂供給工程において、図１７に示すベント部ＭＤｖ内に漏れ出す樹脂ＭＲｐの量を低減させて、ベント樹脂ＭＲｖの量を低減することが好ましい。ベント部ＭＤｖ内に漏れ出す樹脂ＭＲｐの量を低減させる観点から、図２２に示す貫通孔ＶＴｈ２の方向ＤＲＣ２における長さＷＤＴｈ２を長くすることが好ましい。以下、その理由について説明する。
上記したように、封止工程は、成形金型ＭＤを加熱した状態で行われ、樹脂硬化工程では、キャビティＣＢＴ内に供給された樹脂ＭＲｐが熱により硬化する。図５では、樹脂供給工程と樹脂硬化工程とを分けて説明したが、樹脂供給工程の間も成形金型ＭＤは加熱されているので、図１７に示す樹脂ＭＲｐは徐々に硬化しながら移動する。樹脂ＭＲｐを加熱する熱は、成形金型ＭＤを介して伝達されるので、成形金型ＭＤと樹脂ＭＲｐとの密着面積を増加させれば、樹脂ＭＲｐの硬化速度は促進される。
ここで、図２４に示すようにベント部ＭＤｖと重なる位置に貫通孔ＶＴｈを設けた場合、樹脂ＭＲｐは貫通孔ＶＴｈに埋め込まれるように流れるので、方向ＤＲＣ１（図２２参照）に沿った樹脂ＭＲｐの進行速度は低下する。また、貫通孔ＶＴｈ２の方向ＤＲＣ２における長さＷＤＴｈ２が長くなれば、樹脂ＭＲｐと成形金型ＭＤとの密着面積が増加する。このため、ベント部ＭＤｖでは樹脂ＭＲｐの硬化速度が促進され、樹脂ＭＲｐが硬化すると、樹脂ＭＲｐの粘度が上昇し、樹脂ＭＲｐの供給方向の反対方向に作用する抵抗力が増加する。この結果、樹脂ＭＲｐの漏れ出し量を低減することができる。
図２２に示す例では、方向ＤＲＣ２において、貫通孔ＶＴｈ２の長さＷＤＴｈ２は、貫通孔ＶＴｈ１の長さＷＤＴｈ１よりも大きく、かつ、貫通孔ＶＴｈ２の方向ＤＲＣ２の長さＷＤＴｈ２は、貫通孔ＶＴｈ２の方向ＤＲＣ１の長さよりも大きい。このため、貫通孔ＶＴｈ２に到達した樹脂ＭＲｐ（図１７参照）は、貫通孔ＶＴｈ２の長手方向、すなわち、方向ＤＲＣ２の方向に流れ易い。そして、貫通孔ＶＴｈ２の全体が成形金型ＭＤのクランプ部ＭＤｃまたはベント部ＭＤｖに覆われているので、樹脂ＭＲｐは成形金型ＭＤと接触して硬化し易い。
また、図２２に示す例では、貫通孔ＶＴｈ２と分離して設けられた貫通孔ＶＴｈ４の長さＷＤＴｈ４は、貫通孔ＶＴｈ１の長さＷＤＴｈ１よりも大きく、かつ、貫通孔ＶＴｈ４の方向ＤＲＣ２の長さＷＤＴｈ４は、貫通孔ＶＴｈ４の方向ＤＲＣ１の長さよりも大きい。したがって、貫通孔ＶＴｈ４においても、樹脂ＭＲｐの流速を低下させることができる。
また、上記した樹脂ＭＲｐの漏れ出し量を低減する効果に着目すれば、以下の場合に特に有効である。すなわち、樹脂ＭＲｐの粘度が低くなると、樹脂ＭＲｐはベント部ＭＤｖにおいて漏れ出し易くなる。このため、樹脂ＭＲｐの漏れ出し量を低減するためには、樹脂ＭＲｐの粘度を高くすることが好ましいが、他の要因により、樹脂ＭＲｐの粘度を低下させざるを得ない場合がある。
例えば、図９に示す複数のワイヤＢＷのそれぞれの線形が細くなると、ワイヤＢＷが外力（樹脂供給工程で樹脂ＭＲｐに押される力）により曲がり易くなる。また、ワイヤＢＷの曲がり易さは、ワイヤＢＷの材料によっても異なり、例えば金（Ａｕ）製のワイヤＢＷは、銅（Ｃｕ）製のワイヤＢＷと比較して曲がり易い。このようにワイヤＢＷが樹脂ＭＲｐの押圧力により曲がり易い場合、樹脂ＭＲｐの構成材料を調整して粘度を低下させる必要がある。
本願発明者がワイヤＢＷの材料、線径、およびベント部ＭＤｖにおける樹脂ＭＲｐの漏れやすさの関係について検討した所、複数のワイヤＢＷのそれぞれが金製で、かつワイヤＢＷの線径（直径）が２０μｍ以下の場合には、樹脂ＭＲｐが漏れ易くなる現象が顕在化することが判った。
そこで、複数のワイヤＢＷのそれぞれが金製で、かつワイヤＢＷの線径（直径）が２０μｍ以下の場合には、上記したように、樹脂の漏れ出し量を低減する対策を施すことが好ましい。すなわち、図２２に示すように、リードフレームＬＦは、貫通孔ＶＴｈ２と貫通孔ＶＴｈ１との間（図２２に示す例では、貫通孔ＶＴｈ３と貫通孔ＶＴｈ１との間）に樹脂供給工程において、樹脂ＭＲｐ（図１７参照）の流れを堰き止めるダム部ＤＭ１を有していることが好ましい。
また、方向ＤＲＣ２において、貫通孔ＶＴｈ２の長さＷＤＴｈ２は、貫通孔ＶＴｈ１の長さＷＤＴｈ１よりも大きく、かつ、貫通孔ＶＴｈ２の方向ＤＲＣ２の長さＷＤＴｈ２は、貫通孔ＶＴｈ２の方向ＤＲＣ１の長さよりも大きいことが好ましい。これにより、貫通孔ＶＴｈ２に到達した樹脂ＭＲｐは、方向ＤＲＣ２に沿って広がるので、貫通孔ＶＴｈ２に流れ込んだ樹脂ＭＲｐの硬化を促進させることができる。
また、方向ＤＲＣ２において、貫通孔ＶＴｈ４の長さＷＤＴｈ４は、貫通孔ＶＴｈ１の長さＷＤＴｈ１よりも大きく、かつ、貫通孔ＶＴｈ４の方向ＤＲＣ２の長さＷＤＴｈ４は、貫通孔ＶＴｈ４の方向ＤＲＣ１の長さよりも大きいことが好ましい。これにより、貫通孔ＶＴｈ４に到達した樹脂ＭＲｐは、方向ＤＲＣ２に沿って広がるので、貫通孔ＶＴｈ４に流れ込んだ樹脂ＭＲｐの硬化を促進させることができる。
本実施の形態では、図２２に示すように、貫通孔ＶＴｈ２の方向ＤＲＣ２における長さＷＤＴｈ２は貫通孔ＶＴｈ２の方向ＤＲＣ１における長さよりも大きい。したがって、樹脂ＭＲｐの熱硬化を促進して、樹脂ＭＲｐの漏れ出し量を低減することができる。また、樹脂ＭＲｐの漏れ出し量を低減することで、ベント樹脂ＭＲｖのうち、成形金型ＭＤのベント部ＭＤｖに埋め込まれた部分の体積を小さくできる。この結果、基材取出し工程において発生する応力を低減することができる。そして、基材取出し工程において発生する応力を低減すれば、上記した残留樹脂の発生を抑制することができる。
ただし、図２２に示す貫通孔ＶＴｈ２の方向ＤＲＣ２における長さＷＤＴｈ２を極端に長くすると、枠部ＬＦｆの面積が大きくなるので、リードＬＤの配置スペースが小さくなる。特に、本実施の形態のように、タイバーＴＢの外側に向かって複数のアウタリード部ＯＬＤが突出するタイプの半導体装置の場合、リードＬＤの本数が増加すると、枠部ＬＦｆの面積は小さくなる。このため、枠部ＬＦｆに形成される貫通孔ＶＴｈ２の方向ＤＲＣ２における長さＷＤＴｈ２は限られる。また、長さＷＤＴｈ２が長くなると、貫通孔ＶＴｈ２の方向ＤＲＣ２における先端部分には、空気が溜まり、樹脂ＭＲｐが先端部分まで到達し難くなる。また、枠部ＬＦｆにおいて、複数の貫通孔ＶＴｈの隣には、吊りリードＨＬを支持する引出部分ＨＬ２が設けられている。吊りリードＨＬの支持強度を確保する観点からは、この引出部分ＨＬ２の幅（図２２に示すＸ方向の長さ）は、リードＬＤのアウタリード部ＯＬＤの幅と同程度以上であることが好ましい。
したがって、図２２に示す貫通孔ＶＴｈ２の方向ＤＲＣ２における長さＷＤＴｈ２は、ベント部ＭＤｖの溝幅ＷＤＴｖの３倍以下であることが好ましい。長さＷＤＴｈ２が、ベント部ＭＤｖの溝幅ＷＤＴｖの３倍以下の範囲であれば、長さＷＤＴｈ２を長くする程、樹脂ＭＲｐの漏れ出し量を低減することができる。
また、本実施の形態のように、樹脂ＭＲｐの漏れ出し量を低減する対策を施した場合図１８に示すように、複数の貫通孔ＶＴｈのうち、キャビティＣＢＴに近い一部の貫通孔ＶＴｈまでしか樹脂ＭＲｐが到達しない場合が多い。したがって、相対的にキャビティＣＢＴまでの距離が近い一部の貫通孔ＶＴｈについて、方向ＤＲＣ２（図２２参照）における長さを長くすれば良い。例えば、図２２に示す例では、貫通孔ＶＴｈ３の方向ＤＲＣ２における長さＷＤＴｈ３は貫通孔ＶＴｈ３の方向ＤＲＣ１における長さよりも大きいことが好ましい。また、貫通孔ＶＴｈ４の方向ＤＲＣ２における長さＷＤＴｈ４は貫通孔ＶＴｈ４の方向ＤＲＣ１における長さよりも大きいことが好ましい。
ただし、複数の貫通孔ＶＴｈのうち、キャビティＣＢＴに近い貫通孔ＶＴｈであっても、他の制約により、方向ＤＲＣ２における長さを十分に長くすることができない場合もある。例えば、本実施の形態では、図２２に示すように、貫通孔ＶＴｈ２と貫通孔ＶＴｈ１との間に設けられた貫通孔ＶＴｈ３を有する。方向ＤＲＣ２において、貫通孔ＶＴｈ３の長さＷＤＴｈ３は、貫通孔ＶＴｈ２の長さＷＤＴｈ２よりも小さい。
上記したように、図２２に示す吊りリードＨＬの支持強度を確保する観点から、複数の貫通孔ＶＴｈの隣には、吊りリードＨＬを支持する引出部分ＨＬ２の幅（図２２に示すＸ方向の長さ）は、リードＬＤのアウタリード部ＯＬＤの幅と同程度以上であることが好ましい。また、半導体装置の外部端子の数、すなわち、リードＬＤの本数の増加に対応し、かつ、パッケージの平面サイズの増加を抑制するためには、キャビティＣＢＴに近い領域では、貫通孔ＶＴｈの方向ＤＲＣ２における長さを十分に長くすることが難しい。しかし、方向ＤＲＣ１において、貫通孔ＶＴｈ１と貫通孔ＶＴｈ１の隣に設けられた貫通孔ＶＴｈとの離間距離が遠くなると、基材取出し工程において応力集中が発生し易くなる。そこで、本実施の形態では、貫通孔ＶＴｈ２と貫通孔ＶＴｈ１との間に、方向ＤＲＣ２における長さＷＤＴｈ３が長さＷＤＴｈ２よりも短い貫通孔ＶＴｈ３を設けている。なお、貫通孔ＶＴｈ３の長さＷＤＴｈ３は、ベント部ＭＤｖの溝幅ＷＤＴｖ以上であることが好ましい。このため、図２２に示す例では、貫通孔ＶＴｈ３は貫通孔ＶＴｈ１よりも貫通孔ＶＴｈ２に近い位置に設けられている。言い換えれば、貫通孔ＶＴｈ３から貫通孔ＶＴｈ２までの距離は、貫通孔ＶＴｈ３から貫通孔ＶＴｈ１までの距離よりも短い。
一方、貫通孔ＶＴｈ１の外側に設けられた複数の貫通孔ＶＴｈのうち、キャビティＣＢＴから遠い位置に設けられた貫通孔ＶＴｈは、方向ＤＲＣ２における長さを長くするスペースを確保できる。しかし、本実施の形態では、別の理由により、キャビティＣＢＴから遠い位置に方向ＤＲＣ２における長さが短い貫通孔ＶＴｈを設けている。例えば、図２２に示す例では、貫通孔ＶＴｈ４よりも外側に設けられた貫通孔ＶＴｈ６の方向ＤＲＣ２における長さＷＤＴｈ６は、貫通孔ＶＴｈ２の長さＷＤＴｈ２よりも小さい。
複数の貫通孔ＶＴｈのうち、キャビティＣＢＴから遠い位置に設けられた貫通孔ＶＴｈ６には、樹脂供給工程において、樹脂ＭＲｐ（図１７参照）が到達し難い。また、仮に貫通孔ＶＴｈ６に樹脂ＭＲｐが到達する場合でも、貫通孔ＶＴｈ６に到達する頃には樹脂ＭＲｐの硬化が進行している。したがって、方向ＤＲＣ２における長さを長くしなくても良い。
また、図２２に示すように、キャビティＣＢＴの周囲に貫通孔ＶＴｈを設ける場合、貫通孔ＶＴｈの周囲を押さえるように、クランプ部ＭＤｃを配置する必要がある。しかし、クランプ部ＭＤｃの平面積、すなわち、図１３に示すクランプ面ＭＤｃ１、ＭＤｃ２の面積が大きくなると、クランプ力が分散するので、クランプ部ＭＤｃの面積はできる限り小さくすることが好ましい。
そこで、本実施の形態では、貫通孔ＶＴｈ４よりも外側に設けられた貫通孔ＶＴｈ６の方向ＤＲＣ２における長さＷＤＴｈ６は、貫通孔ＶＴｈ２の長さＷＤＴｈ２よりも小さい。これにより、貫通孔ＶＴｈ６の近傍において、クランプ部ＭＤｃの平面積を低減することができる。したがって、クランプ部ＭＤｃ全体としてクランプ力の分散を抑制することができる。
＜変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。なお、上記実施の形態中でもいくつかの変形例について説明したが、以下では、上記実施の形態で説明した変形例以外の代表的な変形例について説明する。
例えば、図２２では、複数の貫通孔ＶＴｈのそれぞれが、方向ＤＲＣ１に対して直交する方向ＤＲＣ２に沿って直線的に延びる実施態様について説明した。しかし、図２６に示す変形例のリードフレームＬＦ３のように、複数の貫通孔ＶＴｈの一部または全部が、曲がった形状であっても良い。図２６に示す例の場合、複数の貫通孔ＶＴｈのうちの、貫通孔ＶＴｈ２、貫通孔ＶＴｈ４、および貫通孔ＶＴｈ５のそれぞれが、湾曲した形状になっている。図２６に示す例の場合、方向ＤＲＣ２は、方向ＤＲＣ１に対して交差する湾曲した方向として定義することができる。
また、図２６に対する更なる変形例として、複数の貫通孔ＶＴｈのうちの一部または全部が、屈曲していても良い。
図２６に示すように、貫通孔ＶＴｈの平面形状が曲がった形状になっている場合、貫通孔ＶＴｈの方向ＤＲＣ２における長さを図２２に示す例と比較して長くすることができる。例えば、図２６に示す例では、貫通孔ＶＴｈ２の方向ＤＲＣ２における長さＷＤＴｈ２、貫通孔ＶＴｈ４の方向ＤＲＣ２における長さＷＤＴｈ４のそれぞれは、図２２に示す長さＷＤＴｈ２および長さＷＤＴｈ４よりも長い。
また例えば、上記実施の形態では、見易さのため、例えば、図１に示すように、封止体ＭＲの四辺のそれぞれから、９本ずつ、合計３６本のリードが突出する半導体装置を例示的に取り上げた。しかし、リードの本数はこれに限定されず、種々の変形例がある。例えば、リードの本数が、１４４本、あるいはそれ以上であっても良い。このようにリードの本数が増加すると、複数の貫通孔ＶＴｈを形成する枠部ＬＦｆの面積が小さくなるので、限られたスペースで、樹脂漏れを確実に抑制する必要がある。
また例えば、上記実施の形態では、半導体装置の例として、ＱＦＰ型の半導体装置に適用した実施態様を例示的に取り上げて説明したが、上記した技術は、ＱＦＰ型の他種々の変形例の半導体装置に適用できる。例えば、平面視において、封止体が長方形の形状を成し、対向する長辺のそれぞれから複数のリードが突出し、かつ対向する短辺からはリードが突出しない、ＳＯＰ型と呼ばれる半導体装置に適用することもできる。この場合、平面視において長方形を成すキャビティの短辺側にベント部を設ける場合、短辺の任意の位置にベント部を設けることができる。この場合、上記した実施態様と比較して、ベント部と重なる位置に設けられる貫通孔の長さに対する制約は小さくなる。
一方、平面視において長方形を成すキャビティの長辺側にベント部を設ける場合、上記実施の形態の例と同様に、複数のリードが突出するリード群の端部にベント部を設けることが好ましい。この場合、上記した実施形態と同様に、リードの本数を増加させるためには、ベント部と重なる位置に設けられる貫通孔の長さに対する制約が生じる。
また、例えば、上記の通り種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。
ＢＭ 金属膜（めっき膜、めっき金属膜）
ＢＷ ワイヤ（導電性部材）
ＣＢＴ キャビティ（凹部）
ＣＰ 半導体チップ
ＣＰｂ 裏面
ＣＰｔ 表面（主面）
ＤＢ ダイボンド材（接着材）
ＤＧＨ ディゲートホール（貫通孔、開口部）
ＤＭ１ ダム部
ＤＰ ダイパッド
ＤＰｔ 上面（チップ搭載面）
ＤＲＣ１ 方向（第１方向）
ＤＲＣ２ 方向（第２方向）
ＨＬ 吊りリード
ＨＬ２ 引出部分
ＩＬＤ インナリード部
ＬＤ、ＬＤ１、ＬＤ２、ＬＤ３、ＬＤ４ リード
ＬＤｔ 上面
ＬＦ、ＬＦ２、ＬＦ３、ＬＦｈ、ＬＦｈ２ リードフレーム
ＬＦａ デバイス領域
ＬＦｂ 下面
ＬＦｆ 枠部
ＬＦｔ 上面
ＭＢ１ 実装基板
ＭＣ 金属膜（外装めっき膜）
ＭＤ 成形金型
ＭＤ１ 上型（第１金型）
ＭＤ２ 下型（第２金型）
ＭＤｃ クランプ部
ＭＤｃ１、ＭＤｃ２ クランプ面（金型面、押し付け面、面）
ＭＤｇ ゲート部
ＭＤｖ ベント部
ＭＲ 封止体（樹脂体、封止部）
ＭＲｂ 下面（裏面、被実装面）
ＭＲｃ 角部
ＭＲｇ ゲート樹脂
ＭＲｐ 樹脂
ＭＲｓ 側面
ＭＲｔ 上面
ＭＲｖ ベント樹脂
ＯＬＤ アウタリード部
ＯＳＰ オフセット部
Ｐｄ パラジウム
ＰＤ パッド（ボンディングパッド）
ＰＫＧ１ 半導体装置
Ｓ１、Ｓ２、Ｓ３、Ｓ４ 辺（主辺）
ＳＤ 半田材
ＴＢ タイバー
ＴＭ 端子
ＶＤｖ ベント部
ＶＴｈ、ＶＴｈ１、ＶＴｈ２、ＶＴｈ３、ＶＴｈ４、ＶＴｈ５、ＶＴｈ６ 貫通孔（開口部）
ＷＢＲ ボンディング部
ＷＤＴｈ （開口幅）
ＷＤＴｖ 溝幅（長さ）
ＷＤＴｈ１、ＷＤＴｈ２、ＷＤＴｈ３、ＷＤＴｈ４、ＷＤＴｈ６ 長さ（開口幅）

Claims (14)

  1. （ａ）半導体チップが搭載されたチップ搭載部と、前記半導体チップの主面に形成された複数の電極パッドと複数のワイヤを介して電気的に接続された複数のリードと、を備えるリードフレームを準備する工程と、
    （ｂ）前記半導体チップを樹脂により封止し、封止体を形成する工程と、を有し、
    前記（ｂ）工程は、
    （ｂ１）キャビティ、前記キャビティに連通するゲート部、および前記キャビティを介して前記ゲート部の反対側に前記キャビティに連通するように設けられ、第１方向に延びるベント部、を有する成形金型を準備する工程と、
    （ｂ２）前記成形金型の前記キャビティ内に前記半導体チップが位置するように、前記成形金型を構成する第１金型と第２金型の間に前記リードフレームを配置し、前記リードフレームを前記第１金型と前記第２金型とでクランプする工程と、
    （ｂ３）前記（ｂ２）工程の後、前記キャビティ内に前記樹脂を供給する工程と、
    （ｂ４）前記（ｂ３）工程の後、前記第１金型と前記第２金型とを引き離し、前記リードフレームを前記成形金型から取り出す工程と、を有し、
    前記リードフレームは、前記（ｂ２）工程で前記キャビティと重なる位置に設けられる第１貫通孔、および前記チップ搭載部を基準にして前記第１貫通孔よりも外側に、前記第１貫通孔と分離して設けられ、前記（ｂ２）工程で前記ベント部と重なる位置に設けられる第２貫通孔、を有し、
    前記第１方向に交差する第２方向において、前記第２貫通孔の長さは、前記ベント部の長さよりも大きい、半導体装置の製造方法。
  2. 請求項１において、
    前記リードフレームは、前記（ｂ２）工程で前記ベント部と重なる位置で、かつ、前記チップ搭載部を基準にして前記第１貫通孔よりも外側に、互いに分離した複数の前記第２貫通孔を有する、半導体装置の製造方法。
  3. 請求項２において、
    前記複数の第２貫通孔のそれぞれの前記第１方向の長さは、前記複数の第２貫通孔のそれぞれの前記第２方向の長さよりも小さい、半導体装置の製造方法。
  4. 請求項１において、
    前記第２貫通孔の前記第２方向の長さは、前記第２貫通孔の前記第１方向の長さよりも大きい、半導体装置の製造方法。
  5. 請求項４において、
    前記第２方向において、前記第２貫通孔の長さは、前記ベント部の長さの３倍以下である、半導体装置の製造方法。
  6. 請求項１において、
    前記リードフレームは、前記第１貫通孔と前記第２貫通孔との間に設けられた第３貫通孔を有し、
    前記第２方向において、前記第３貫通孔の長さは、前記第２貫通孔の長さよりも小さい、半導体装置の製造方法。
  7. 請求項６において、
    前記リードフレームは、前記チップ搭載部を基準にして前記第２貫通孔よりも外側に設けられた第４貫通孔を有し、
    前記第２方向において、前記第４貫通孔の長さは、前記ベント部の長さよりも大きい、半導体装置の製造方法。
  8. 請求項７において、
    前記第２貫通孔の前記第１方向の長さは、前記第２貫通孔の前記第２方向の長さよりも小さく、
    前記第４貫通孔の前記第１方向の長さは、前記第４貫通孔の前記第２方向の長さよりも小さい、半導体装置の製造方法。
  9. 請求項７において、
    前記リードフレームは、前記チップ搭載部を基準にして前記第４貫通孔よりも外側に設けられた第５貫通孔を有し、
    前記第２方向において、前記第５貫通孔の長さは、前記第２貫通孔の長さよりも小さい、半導体装置の製造方法。
  10. 請求項１において、
    前記キャビティは、平面視において四角形を成し、
    前記ゲート部は、前記キャビティが有する四つの角部のうちの、第１角部に接続され、
    前記ベント部は、前記第１角部の対角に位置する第２角部に接続される、半導体装置の製造方法。
  11. 請求項１において、
    前記キャビティは、平面視において四角形を成し、
    前記ゲート部は、前記キャビティが有する四つの角部のうちの、第１角部に接続され、
    前記キャビティが有する四つの角部のうちの、前記第１角部以外の第２角部、第３角部、および第４角部のそれぞれに前記ベント部が接続される、半導体装置の製造方法。
  12. （ａ）半導体チップが搭載されたチップ搭載部と、前記半導体チップの主面に形成された複数の電極パッドと複数のワイヤを介して電気的に接続された複数のリードと、を備えるリードフレームを準備する工程と、
    （ｂ）前記半導体チップを樹脂により封止し、封止体を形成する工程と、を有し、
    前記（ｂ）工程は、
    （ｂ１）キャビティ、前記キャビティに連通するゲート部、および前記キャビティを介して前記ゲート部の反対側に前記キャビティに連通するように設けられ、第１方向に延びるベント部、を有する成形金型を準備する工程と、
    （ｂ２）前記成形金型の前記キャビティ内に前記半導体チップが位置するように、前記成形金型を構成する第１金型と第２金型の間に前記リードフレームを配置し、前記リードフレームを前記第１金型と前記第２金型とでクランプする工程と、
    （ｂ３）前記（ｂ２）工程の後、前記キャビティ内に前記樹脂を供給する工程と、
    （ｂ４）前記（ｂ３）工程の後、前記第１金型と前記第２金型とを引き離し、前記リードフレームを前記成形金型から取り出す工程と、を有し、
    前記リードフレームは、
    前記（ｂ２）工程で前記キャビティと重なる位置に設けられる第１貫通孔と、
    前記チップ搭載部を基準にして前記第１貫通孔よりも外側に前記第１貫通孔と分離して設けられ、前記（ｂ２）工程で前記ベント部と重なる位置に設けられる第２貫通孔と、
    前記第１貫通孔と前記第２貫通孔との間に設けられ、前記（ｂ３）工程で樹脂の流れを堰き止めるダム部と、
    を有し、
    前記第１方向に交差する第２方向において、前記第２貫通孔の長さは、前記第１貫通孔の長さよりも大きく、
    前記第２貫通孔の前記第２方向の長さは、前記第２貫通孔の前記第１方向の長さよりも大きい、半導体装置の製造方法。
  13. 請求項１２において、
    前記リードフレームは、前記チップ搭載部を基準にして前記第２貫通孔よりも外側に前記第２貫通孔と分離して設けられた第３貫通孔を有し、
    前記第１方向に交差する第２方向において、前記第３貫通孔の長さは、前記第１貫通孔の長さよりも大きく、
    前記第３貫通孔の前記第２方向の長さは、前記第３貫通孔の前記第１方向の長さよりも大きい、半導体装置の製造方法。
  14. 請求項１２において、前記複数のワイヤは、金製であり、かつ、線径が２０μｍ以下である、半導体装置の製造方法。
JP2015073049A 2015-03-31 2015-03-31 半導体装置の製造方法 Active JP6526463B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015073049A JP6526463B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法
US15/063,026 US9589843B2 (en) 2015-03-31 2016-03-07 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015073049A JP6526463B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016192523A JP2016192523A (ja) 2016-11-10
JP6526463B2 true JP6526463B2 (ja) 2019-06-05

Family

ID=57017738

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015073049A Active JP6526463B2 (ja) 2015-03-31 2015-03-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9589843B2 (ja)
JP (1) JP6526463B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI674708B (zh) * 2018-08-31 2019-10-11 唐虞企業股份有限公司 晶片封裝結構半成品、晶片封裝結構模組與晶片封裝結構的製造方法
US11569152B2 (en) * 2019-01-23 2023-01-31 Texas Instruments Incorporated Electronic device with lead pitch gap
US20230187225A1 (en) * 2020-07-14 2023-06-15 Mitsubishi Electric Corporation Method for manufacturing semiconductor device
JP2024029785A (ja) * 2022-08-23 2024-03-07 Ｔｏｗａ株式会社 半導体部品の製造方法及び半導体部品の製造装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3399302A (en) * 1964-06-19 1968-08-27 North American Rockwell Gamma radiation sensor and detection system
JPH0225057A (ja) * 1988-07-13 1990-01-26 Mitsubishi Electric Corp 半導体装置の製造方法
US5334872A (en) * 1990-01-29 1994-08-02 Mitsubishi Denki Kabushiki Kaisha Encapsulated semiconductor device having a hanging heat spreading plate electrically insulated from the die pad
JP2858904B2 (ja) 1990-08-03 1999-02-17 アピックヤマダ株式会社 リードフレーム及びモールド金型
JPH0637231A (ja) 1992-07-17 1994-02-10 Hitachi Ltd リードフレームおよびそれを用いたレジンモールド形半導体装置
JPH06310642A (ja) * 1993-04-21 1994-11-04 Fujitsu Miyagi Electron:Kk リードフレーム
JPH0878596A (ja) * 1994-08-31 1996-03-22 Mitsubishi Electric Corp リードフレーム用樹脂封止装置及び半導体装置用リードフレーム
JP3483994B2 (ja) * 1995-08-31 2004-01-06 ローム株式会社 樹脂パッケージ型半導体装置の成形用金型装置、および半導体装置の樹脂パッケージング方法
JPH10116940A (ja) * 1996-10-09 1998-05-06 Toshiba Corp 樹脂封止型半導体装置及びその製造方法
JPH11220087A (ja) 1998-02-03 1999-08-10 Hitachi Ltd リードフレームおよびそれを用いた半導体装置ならびにその製造方法
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
US6498099B1 (en) * 1998-06-10 2002-12-24 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
JP3773855B2 (ja) * 2001-11-12 2006-05-10 三洋電機株式会社 リードフレーム
JP4286242B2 (ja) * 2001-11-12 2009-06-24 三洋電機株式会社 半導体装置の製造方法
US7323767B2 (en) * 2002-04-25 2008-01-29 Micron Technology, Inc. Standoffs for centralizing internals in packaging process
US6979594B1 (en) * 2002-07-19 2005-12-27 Asat Ltd. Process for manufacturing ball grid array package
US7358119B2 (en) * 2005-01-12 2008-04-15 Asat Ltd. Thin array plastic package without die attach pad and process for fabricating the same
DE112007003268B4 (de) * 2007-01-16 2015-09-17 Infineon Technologies Ag Verfahren zum Halbleiterpacken und/oder Halbleiterpackung
JP5507344B2 (ja) * 2010-06-08 2014-05-28 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5479247B2 (ja) * 2010-07-06 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5919087B2 (ja) * 2012-05-10 2016-05-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6102187B2 (ja) * 2012-10-31 2017-03-29 日亜化学工業株式会社 発光装置用パッケージ及びそれを用いた発光装置
JP6100612B2 (ja) * 2013-05-27 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2016192523A (ja) 2016-11-10
US9589843B2 (en) 2017-03-07
US20160293452A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
JP7228063B2 (ja) 半導体装置
JP3207738B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI567836B (zh) Manufacturing method of semiconductor device
WO2011142006A1 (ja) 半導体装置およびその製造方法
US7326041B2 (en) Lead frame, resin sealing mold and method for manufacturing a semiconductor device using the same
US20180040487A1 (en) Manufacturing method of semiconductor device and semiconductor device
KR20050065340A (ko) 반도체장치 및 그 제조방법
KR20170085500A (ko) 개선된 컨택 핀을 구비한 qfn 패키지
JP6526463B2 (ja) 半導体装置の製造方法
JP5507344B2 (ja) 半導体装置の製造方法
JP2013258348A (ja) 半導体装置の製造方法
TWI244706B (en) Method of resin sealing a semiconductor device, resin-sealed semiconductor device, and forming die for resin sealing the semiconductor device
JP6100612B2 (ja) 半導体装置の製造方法
JP2012109435A (ja) 半導体装置の製造方法
JPWO2006100765A1 (ja) 半導体装置の製造方法及び圧縮成形装置
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
US20100244209A1 (en) Circuit device and method for manufacturing the same
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
US10128130B2 (en) Method for manufacturing a semiconductor device
TWI408783B (zh) 電路裝置及其製造方法
JP5119092B2 (ja) 半導体装置の製造方法
JP2010010634A (ja) リードフレーム及び半導体装置の製造方法
JP2000031367A (ja) 半導体装置及びその製造方法
JP2013016851A (ja) 半導体装置の製造方法
JP2008066762A (ja) 半導体チップ搭載用の絶縁基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190423

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190508

R150 Certificate of patent or registration of utility model

Ref document number: 6526463

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150