CN112514086A - 发光器件、其制造方法及具有其的显示设备 - Google Patents
发光器件、其制造方法及具有其的显示设备 Download PDFInfo
- Publication number
- CN112514086A CN112514086A CN201980050034.2A CN201980050034A CN112514086A CN 112514086 A CN112514086 A CN 112514086A CN 201980050034 A CN201980050034 A CN 201980050034A CN 112514086 A CN112514086 A CN 112514086A
- Authority
- CN
- China
- Prior art keywords
- light emitting
- electrode
- emitting diode
- disposed
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 239000000758 substrate Substances 0.000 claims abstract description 119
- 238000009413 insulation Methods 0.000 claims abstract description 45
- 239000011810 insulating material Substances 0.000 claims description 52
- 238000000034 method Methods 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 388
- 101100445049 Caenorhabditis elegans elt-1 gene Proteins 0.000 description 108
- 101100445050 Caenorhabditis elegans elt-2 gene Proteins 0.000 description 106
- 101150080924 CNE1 gene Proteins 0.000 description 60
- 239000004065 semiconductor Substances 0.000 description 55
- 238000005192 partition Methods 0.000 description 54
- 230000008569 process Effects 0.000 description 37
- 101100179596 Caenorhabditis elegans ins-3 gene Proteins 0.000 description 21
- 101150089655 Ins2 gene Proteins 0.000 description 20
- 101150032953 ins1 gene Proteins 0.000 description 20
- 239000010408 film Substances 0.000 description 18
- 239000003990 capacitor Substances 0.000 description 17
- 101000806846 Homo sapiens DNA-(apurinic or apyrimidinic site) endonuclease Proteins 0.000 description 15
- 101000835083 Homo sapiens Tissue factor pathway inhibitor 2 Proteins 0.000 description 15
- 102100026134 Tissue factor pathway inhibitor 2 Human genes 0.000 description 15
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 description 14
- 101100219315 Arabidopsis thaliana CYP83A1 gene Proteins 0.000 description 12
- 101100269674 Mus musculus Alyref2 gene Proteins 0.000 description 12
- 101100140580 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) REF2 gene Proteins 0.000 description 12
- 101100221835 Arabidopsis thaliana CPL2 gene Proteins 0.000 description 10
- 101150016835 CPL1 gene Proteins 0.000 description 10
- 101100058498 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNL1 gene Proteins 0.000 description 10
- 101100468774 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RIM13 gene Proteins 0.000 description 10
- 101100294209 Schizosaccharomyces pombe (strain 972 / ATCC 24843) cnl2 gene Proteins 0.000 description 10
- 101100401683 Schizosaccharomyces pombe (strain 972 / ATCC 24843) mis13 gene Proteins 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 239000002356 single layer Substances 0.000 description 9
- 238000003860 storage Methods 0.000 description 9
- 239000004020 conductor Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 7
- 101150119033 CSE2 gene Proteins 0.000 description 6
- 101100179824 Caenorhabditis elegans ins-17 gene Proteins 0.000 description 6
- 101100007792 Escherichia coli (strain K12) casB gene Proteins 0.000 description 6
- 101100397598 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) JNM1 gene Proteins 0.000 description 6
- 101100397001 Xenopus laevis ins-a gene Proteins 0.000 description 6
- 208000036252 interstitial lung disease 1 Diseases 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 102100029091 Exportin-2 Human genes 0.000 description 5
- 101000770958 Homo sapiens Exportin-2 Proteins 0.000 description 5
- 238000005137 deposition process Methods 0.000 description 5
- 208000036971 interstitial lung disease 2 Diseases 0.000 description 5
- 229910002704 AlGaN Inorganic materials 0.000 description 4
- 101710110702 Probable chorismate pyruvate-lyase 1 Proteins 0.000 description 4
- 101710110695 Probable chorismate pyruvate-lyase 2 Proteins 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 239000011147 inorganic material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000011368 organic material Substances 0.000 description 4
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 3
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 3
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 3
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- -1 InGaN Inorganic materials 0.000 description 2
- 208000029523 Interstitial Lung disease Diseases 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 102100030441 Ubiquitin-conjugating enzyme E2 Z Human genes 0.000 description 2
- 101710192875 Ubiquitin-conjugating enzyme E2 Z Proteins 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002310 reflectometry Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/387—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/405—Reflective materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electroluminescent Light Sources (AREA)
- Led Devices (AREA)
Abstract
发光器件可以包括:基板;第一电极和第二电极,设置在基板上并且彼此间隔开;至少一个发光二极管,设置在第一电极与第二电极之间,并且包括在纵向方向上位于相对侧上的第一端和第二端;绝缘图案,设置成覆盖发光二极管的上部部分并暴露发光二极管的第一端和第二端;第一接触电极,与第一端接触并将第一端电连接到第一电极;以及第二接触电极,与第二端接触并将第二端电连接到第二电极。绝缘图案具有这样的截面,该截面的宽度在下端区域中减小,并且当从基板的顶部观看时,绝缘图案可以完全覆盖发光二极管的第一端和第二端。
Description
技术领域
本公开的各种实施方式涉及发光器件、制造发光器件的方法及具有发光器件的显示设备。
背景技术
近来,已经开发了使用具有可靠的无机晶体结构的材料制造超小型发光二极管并使用该发光二极管制造发光器件的技术。例如,已经开发了使用具有对应于微米级尺寸或纳米级尺寸的小尺寸的超小型发光二极管的发光器件。这种发光器件可以在诸如显示设备和照明设备的各种电子设备中用作光源。
发明内容
技术问题
本公开的各种实施方式涉及包括发光二极管的发光器件、制造发光器件的方法以及包括发光器件的显示设备。
技术方案
根据本公开的一方面,发光器件可以包括:基板;第一电极和第二电极,设置在基板上并且彼此间隔开;至少一个发光二极管,设置在第一电极与第二电极之间,并且包括在纵向方向上位于相对侧上的第一端和第二端;绝缘图案,设置成覆盖发光二极管的上部部分并暴露发光二极管的第一端和第二端;第一接触电极,与发光二极管的第一端接触并将第一端电连接到第一电极;以及第二接触电极,与发光二极管的第二端接触并将第二端电连接到第二电极。绝缘图案具有这样的截面,该截面具有在其下端区域中其宽度减小的形状,并且当从基板的顶部观看时,绝缘图案可以完全覆盖发光二极管的第一端和第二端。
在实施方式中,第一接触电极和第二接触电极可以分别在第一端和第二端上与发光二极管的相对侧表面接触。第一接触电极和第二接触电极中的每一个的一端可以与绝缘图案的下端区域接触而不延伸到发光二极管的上表面。
在实施方式中,第一接触电极和第二接触电极可以彼此间隔开,并且在基板上设置在相同的层上或相同的高度处,且发光二极管插置在第一接触电极和第二接触电极之间。
在实施方式中,绝缘图案可以包括:第一侧表面,设置在发光二极管的第一端上并且包括倾斜表面或弯曲表面;以及第二侧表面,设置在发光二极管的第二端上并且包括倾斜表面或弯曲表面。
在实施方式中,当从基板的顶部观看时,第一侧表面的上端可以位于在朝第一电极的方向上与第一端以等于或大于第一接触电极和第二接触电极的厚度的距离间隔开的位置处。当从基板的顶部观看时,第二侧表面的上端可以位于在朝第二电极的方向上与第二端以等于或大于第一接触电极和第二接触电极的厚度的距离间隔开的位置处。
在实施方式中,绝缘图案可以具有等于或大于第一接触电极和第二接触电极中的每一个的厚度的厚度。
在实施方式中,发光器件还可以包括:至少一个第一绝缘层,设置在第一接触电极的区域与第一电极之间;以及至少一个第二绝缘层,设置在第二接触电极的区域与第二电极之间。
在实施方式中,绝缘图案可以具有小于第一绝缘层和第二绝缘层中的每一个的厚度的厚度。
在实施方式中,绝缘图案的上表面可以具有大于发光二极管的长度的宽度。
在实施方式中,发光器件还可以包括导电图案,导电图案设置在绝缘图案上并且设置成与发光二极管重叠并且通过绝缘图案与发光二极管以及第一接触电极和第二接触电极分离。
在实施方式中,导电图案可以由与第一接触电极和第二接触电极的材料相同的材料形成并且被电隔离。
在实施方式中,发光器件还可以包括设置在基板与发光二极管之间的第三绝缘层。
在实施方式中,发光二极管可以水平地设置在基板的一个表面上,并且在横向方向上定向在第一电极与第二电极之间。
在实施方式中,发光二极管可以包括具有处于纳米级到微米级的范围内的直径或长度的杆式发光二极管。
根据本公开的一方面,制造发光器件的方法可以包括:在基板上形成彼此间隔开的第一电极和第二电极;在其上形成有第一电极和第二电极的基板上形成第一绝缘材料层;在其上形成有第一绝缘材料层的基板上供应至少一个发光二极管,并且在第一电极与第二电极之间对准发光二极管,使得发光二极管的第一端和第二端分别与第一电极和第二电极相邻;在其上对准有发光二极管的基板上形成第二绝缘材料层;在其上形成有第二绝缘材料层的基板上形成掩模,并蚀刻第一绝缘材料层和第二绝缘材料层,使得第一端和第二端以及第一电极和第二电极的至少一个区域被暴露;以及形成第一接触电极和第二接触电极,第一接触电极和第二接触电极配置成分别将第一端和第二端连接到第一电极和第二电极。刻蚀第一绝缘材料层和第二绝缘材料层可以包括在发光二极管的其上定位有第一端和第二端的相对侧之上对第二绝缘材料层进行过蚀刻,以及在发光二极管的顶部处形成绝缘图案,该绝缘图案的宽度在其与发光二极管相邻的下端区域中减小,并且该绝缘图案完全覆盖第一端和第二端。
在实施方式中,形成掩模可以包括:在其上形成有第二绝缘材料层的基板上形成光致抗蚀剂层;以及在光致抗蚀剂层中形成第一开口和第二开口,使得位于第一电极和第二电极之上的第二绝缘材料层在分别与第一端和第二端以预定距离间隔开的位置处被部分地暴露。
在实施方式中,在形成第一接触电极和第二接触电极时,可以在绝缘图案上还形成与发光二极管以及第一接触电极和第二接触电极分离的导电图案。
在实施方式中,第一电极和第二电极可以在基板上同时形成在相同的层上。
在实施方式中,第一接触电极和第二接触电极可以在基板上同时形成在相同的层上。
根据本公开的一方面,显示设备可以包括:基板,包括显示区域;以及像素,设置在显示区域中。像素可以包括:第一电极和第二电极,设置在基板的区域上并且彼此间隔开;至少一个发光二极管,设置在第一电极与第二电极之间,并且包括在纵向方向上位于相对侧上的第一端和第二端;绝缘图案,设置成覆盖发光二极管的上部部分并暴露发光二极管的第一端和第二端;第一接触电极,与发光二极管的第一端接触并将第一端连接到第一电极;以及第二接触电极,与发光二极管的第二端接触并将第二端连接到第二电极。绝缘图案具有这样的截面,该截面具有在其下端区域中其宽度减小的形状,并且当从基板的顶部观看时,绝缘图案可以完全覆盖发光二极管的第一端和第二端。
有益效果
在根据本公开的实施方式的发光器件、制造发光器件的方法以及包括发光器件的显示设备中,可以将发光二极管可靠地连接在第一电极与第二电极之间,并且还可以简化制造工艺。
附图说明
图1a和图1b分别是示出根据本公开的实施方式的发光二极管的立体图和剖视图。
图2a和图2b分别是示出根据本公开的实施方式的发光二极管的立体图和剖视图。
图3a和图3b分别是示出根据本公开的实施方式的发光二极管的立体图和剖视图。
图4是示出根据本公开的实施方式的发光器件的平面图。
图5和图6是沿图4的线I-I’截取以示出发光器件的结构的剖视图。
图7是图5的区域EA1的放大图。
图8是与图5的区域EA1对应的剖视图,并且示出了与绝缘图案的形状有关的另一实施方式。
图9是示意性示出了根据本公开的实施方式的发光二极管与绝缘图案之间的相互布置关系的平面图。
图10a至图10i是顺序示出制造图5中所示的发光器件的方法的剖视图。
图11是示出根据本公开的实施方式的显示设备的平面图。
图12至图14是示出图11的像素的不同实施方式的电路图。
图15是示出图11的像素的平面图,并且特别地,示出了每个像素的发光单元的布局的实施方式。
图16是沿着图15的线II-II’截取的剖视图。
具体实施方式
现在将详细参考本公开的各种实施方式,其具体示例在附图中示出并在以下进行描述,因为可以以许多不同的形式对本公开的实施方式进行各种修改。然而,本公开不限于以下实施方式,并且可以被修改成各种形式。
在附图中可以省略与本公开的特征不直接相关的一些元件以清楚地解释本公开。此外,可稍微放大附图中一些元件的尺寸、比率等。应当注意,在整个附图中,相同的附图标记用于表示相同或相似的元件,并且将省略重复说明。
应当理解,尽管本文中可以使用术语“第一”、“第二”等来描述各种元件,但是这些元件不应受这些术语的限制。还应当理解,当在本说明书中使用时,术语“包括(comprise)”、“包括(include)”、“具有(have)”等指定所阐述的特征、整数、步骤、操作、元件、部件和/或它们的组合的存在,但并不排除一个或多个其它特征、整数、步骤、操作、元件、部件和/或它们的组合的存在或添加。此外,当诸如层、膜、区域或板的第一部分设置在第二部分上时,第一部分不仅可以直接位于第二部分上,而且第三部分可以介入它们之间。此外,在以下描述中使用的术语“位置”、“方向”等是以相对术语定义的,并且应当注意,它们可以根据视角或方向改变成相反的位置或方向。
为了详细地描述本公开,参考附图描述了本公开的实施方式和所需的细节,使得本公开所属技术领域的普通技术人员可以容易地实践本公开。此外,只要在句子中没有特别提及,单数形式可以包括复数形式。
图1a、图1b、图2a、图2b、图3a和图3b是示出根据本公开实施方式的发光二极管LD的立体图和剖视图。尽管图1a至图3b示出了圆柱形杆式发光二极管LD,但是根据本公开的发光二极管LD的种类和/或形状不限于此。
参考图1a和图1b,根据本公开的实施方式的发光二极管LD可以包括第一导电半导体层11、第二导电半导体层13以及插置在第一导电半导体层11与第二导电半导体层13之间的有源层12。例如,发光二极管LD可以由通过依次堆叠第一导电半导体层11、有源层12和第二导电半导体层13而形成的堆叠体配置成。
在实施方式中,发光二极管LD可以以在一个方向上延伸的杆的形式来设置。如果将发光二极管LD的延伸方向定义为纵向方向L,则发光二极管LD可以具有相对于纵向方向L的第一端和第二端。
在实施方式中,第一导电半导体层11和第二导电半导体层13中的一个可以设置在发光二极管LD的第一端上,并且第一导电半导体层11和第二导电半导体层13中的另一个可以设置在在发光二极管LD的第二端上。
在实施方式中,发光二极管LD可以以杆的形式来制造。在本说明书中,术语“杆式”包括在纵向上延伸的杆状形状和条状形状(即,具有大于1的纵横比),诸如圆柱形状和棱柱形状,并且其截面形状不限于特定形状。例如,发光二极管LD的长度L可以大于其直径D(或其截面的宽度)。
在实施方式中,发光二极管LD可以具有与纳米级或微米级对应的小尺寸,例如,与微米级至纳米级范围对应的直径D和/或长度L。然而,在本公开中,发光二极管LD的尺寸不限于此。例如,可以根据采用使用发光二极管LD的发光器件作为光源的各种设备(例如,显示设备)的设计条件以各种方式改变发光二极管LD的尺寸。
第一导电半导体层11可以包括例如至少一个n型半导体层。例如,第一导电半导体层11可以包括n型半导体层,该n型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料,并且掺杂有诸如Si、Ge或Sn的第一导电掺杂剂。然而,形成第一导电半导体层11的材料不限于此,并且第一导电半导体层11可以由各种其它材料形成。
有源层12可以设置在第一导电半导体层11上并且具有单量子阱结构或多量子阱结构。在实施方式中,可以在有源层12上和/或下方形成掺杂有导电掺杂剂的包覆层(未示出)。例如,包覆层可以由AlGaN层或InAlGaN层形成。在实施方式中,诸如AlGaN或AlInGaN的材料可以用于形成有源层12,并且可以使用各种其它材料来形成有源层12。
如果将预定电压或更大电压的电场施加到发光二极管LD的相对端,则发光二极管LD通过电子-空穴对在有源层12中的耦合而发光。由于可以基于前述原理来控制发光二极管LD的光发射,因此发光二极管LD可以用作各种发光器件以及像素的光源。
第二导电半导体层13可以设置在有源层12上,并且包括与第一导电半导体层11的类型不同类型的半导体层。例如,第二导电半导体层13可以包括至少一个p型半导体层。例如,第二导电半导体层13可以包括p型半导体层,该p型半导体层包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN中的任何一种半导体材料,并且掺杂有诸如Mg的第二导电掺杂剂。然而,形成第二导电半导体层13的材料不限于此,并且第二导电半导体层13可以由各种其它材料形成。
在实施方式中,发光二极管LD的外圆周表面(例如,圆柱体的外侧表面)上可以设置有绝缘膜INF。例如,绝缘膜INF可以形成在发光二极管LD的表面上以包围至少有源层12的外圆周表面。此外,绝缘膜INF可以进一步包围第一导电半导体层11和第二导电半导体层13中的每一个的至少一部分。在此,绝缘膜INF可以允许发光二极管LD的具有不同极性的相对端暴露于外部。例如,绝缘膜INF可以暴露相对于纵向方向(L)设置在发光二极管LD的相应的相对端上的第一导电半导体层11和第二导电半导体层13中的每一个的一端,例如可以暴露圆柱体的顶表面和底表面中的每一个而不是覆盖它。
在实施方式中,绝缘膜INF可以包括SiO2、Si3N4、Al2O3和TiO2中的至少一种绝缘材料,但是不限于此。换言之,形成绝缘膜INF的材料不限于特定材料,并且绝缘膜INF可以由公知的各种绝缘材料形成。
在实施方式中,除了第一导电半导体层11、有源层12和第二导电半导体层13之外,发光二极管LD还可以包括另外的其它部件。例如,发光二极管LD还可以包括设置在第一导电半导体层11、有源层12和/或第二导电半导体层13的一端上的至少一个荧光层、至少一个有源层、至少一个半导体层和/或至少一个电极层。
例如,如图2a和图2b中所示,发光二极管LD还可以包括设置在第二导电半导体层13的一端上的至少一个电极层14。在实施方式中,如图3a和图3b中所示,发光二极管LD还可以包括设置在第一导电半导体层11的一端上的至少一个电极层15。
电极层14和15中的每一个可以是欧姆接触电极,但是不限于此。此外,电极层14和15中的每一个可以包括金属或金属氧化物。例如,Cr、Ti、Al、Au、Ni、ITO、IZO、ITZO及其氧化物或合金可以单独使用或彼此组合使用。在实施方式中,电极层14和15可以是基本上透明或半透明的。由此,从发光二极管LD产生的光可以在穿过电极层14和15之后从发光二极管LD发射出。
在实施方式中,绝缘膜INF可以包围电极层14和15的外表面,或者可以不包围电极层14和15的外表面。换言之,绝缘膜INF可以选择性地形成在电极层14和15的表面上。此外,绝缘膜INF可以形成为允许发光二极管LD的具有不同极性的相对端被暴露,例如允许电极层14和15中的每一个的至少一区域被暴露。可替代地,在实施方式中,可以不设置绝缘膜INF。
如果绝缘膜INF设置在发光二极管LD的表面上,特别是有源层12的表面上,则可以防止有源层12与至少一个电极(未示出)短路,例如,可以防止有源层12与连接到发光二极管LD的相对端的电极中的至少一个电极等短路。因此,可以确保发光二极管LD的电稳定性。
此外,由于形成在发光二极管LD的表面上的绝缘膜INF,可以最小化发光二极管LD的表面上的缺陷的出现,从而可以改善发光二极管LD的寿命和效率。此外,如果绝缘膜INF形成在每个发光二极管LD上,则即使当多个发光二极管LD彼此相邻设置时,也可以防止发光二极管LD不期望地短路。
在本公开的实施方式中,可以执行另外的表面处理工艺以制造发光二极管LD。例如,可以对发光二极管LD进行表面处理(例如,通过涂覆工艺),使得当多个发光二极管LD与流体溶液混合并且然后被供应给每个单元发光区域(例如,每个像素区域)时,发光二极管LD可以在溶液中均匀地分布而不是不均匀地聚集。
包括上述发光二极管LD的发光器件可以用作包括显示设备的各种设备中的光源。例如,至少一个发光二极管LD可以设置在发光显示面板的每个像素区域中,从而形成每个像素的发光单元。此外,根据本公开的发光二极管LD的应用领域不限于显示设备。例如,发光二极管LD也可以用于需要光源的各种设备(诸如,照明设备)中。
图4是示出根据本公开的实施方式的发光器件的平面图。在实施方式中,图4示出了包括第一电力线PL1和第二电力线PL2或者直接连接到第一电力线PL1和第二电力线PL2的发光器件。然而,根据本公开的发光器件不限于图4中所示的实施方式。例如,在本公开的实施方式中,发光器件可以经由至少一个电路元件(例如,像素电路)、中间连接线等连接到第一电力线PL1和/或第二电力线PL2。
参照图4,根据本公开的实施方式的发光器件可以包括第一电极ELT1、第二电极ELT2、设置在第一电极ELT1与第二电极ELT2之间的多个发光二极管LD以及将发光二极管LD电连接到第一电极ELT1和第二电极ELT2的第一接触电极CNE1和第二接触电极CNE2。然而,根据本公开的发光器件不限于图4中所示的实施方式。例如,每个发光器件可以仅包括单个发光二极管LD。
发光器件还可以包括将第一电极ELT1连接至第一电力线PL1的第一连接电极CNL1以及将第二电极ELT2连接至第二电力线PL2的第二连接电极CNL2。在实施方式中,第一连接电极CNL1和第二连接电极CNL2可以分别整体地连接到第一电极ELT1和第二电极ELT2,或者经由至少一个接触孔等电连接到第一电极ELT1和第二电极ELT2。在第一连接电极CNL1和第二连接电极CNL2分别且整体地连接到第一电极ELT1和第二电极ELT2的情况下,第一连接电极CNL1和第二连接电极CNL2中的每一个可以被认为是第一电极ELT1和第二电极ELT2的对应电极的区域。
第一电极ELT1和第二电极ELT2可以彼此间隔开并且设置成使得其至少一部分彼此面对。例如,第一电极ELT1和第二电极ELT2可以在以预定距离彼此间隔开的位置处在作为发光器件的基础部件的基板上彼此平行地设置在相同的层上和/或相同的高度处。然而,本公开不限于此。例如,可以以各种方式改变第一电极ELT1和第二电极ELT2的形状和/或相互布置关系。
在实施方式中,第一电极ELT1可以通过第一连接电极CNL1连接到第一电力线PL1。在实施方式中,第一电极ELT1和第一连接电极CNL1可以在不同的方向上延伸。例如,当第一连接电极CNL1在第一方向DR1上(例如,在横向方向上)延伸时,第一电极ELT1可以在与第一方向DR1相交的第二方向DR2上(例如,在纵向方向上)延伸。
在实施方式中,第一电极ELT1可以与第一连接电极CNL1整体连接。例如,第一电极ELT1可以形成为以一种方式从第一连接电极CNL1分叉。然而,本公开不限于此。例如,在实施方式中,第一电极ELT1和第一连接电极CNL1可以单独地形成并且通过至少一个接触孔、通孔等彼此电连接。
在实施方式中,第一电极ELT1和/或第一连接电极CNL1可以与第一电力线PL1整体连接。在实施方式中,第一电极ELT1和/或第一连接电极CNL1可以与第一电力线PL1单独地形成,并且经由至少一个接触孔和/或至少一个电路元件电连接到第一电力线PL1。因此,可以将待供应给第一电力线PL1的第一电源传输到第一电极ELT1。
在实施方式中,第二电极ELT2可以通过第二连接电极CNL2连接到第二电力线PL2。在实施方式中,第二电极ELT2和第二连接电极CNL2可以在不同的方向上延伸。例如,当第二连接电极CNL2在第一方向DR1上延伸时,第二电极ELT2可以在与第一方向DR1相交的第二方向DR2上延伸。
在实施方式中,第二电极ELT2可以与第二连接电极CNL2整体连接。例如,第二电极ELT2可以形成为以一种方式从第二连接电极CNL2分叉。然而,本公开不限于此。例如,在实施方式中,第二电极ELT2和第二连接电极CNL2可以单独地形成并且通过至少一个接触孔、通孔等彼此电连接。
在实施方式中,第二电极ELT2和/或第二连接电极CNL2可以与第二电力线PL2整体连接。在实施方式中,第二电极ELT2和/或第二连接电极CNL2可以与第二电力线PL2单独地形成,并且经由至少一个接触孔和/或至少一个电路元件电连接到第二电力线PL2。因此,可以将待提供给第二电力线PL2的第二电源传输到第二电极ELT2。
在实施方式中,第一电源和第二电源可以具有不同的电位。例如,第一电源与第二电源之间的电位差可以等于或大于发光二极管LD的阈值电压。在实施方式中,第一电源和第二电源可以具有使至少一个发光二极管LD能够以正向方向连接在第一电极ELT1与第二电极ELT2之间的电位。换言之,第一电源与第二电源之间的电压可以具有使发光器件中包括的至少一个发光二极管LD发光的值。
在实施方式中,发光二极管LD可以在第一电极ELT1与第二电极ELT2之间彼此并联连接。例如,发光二极管LD可以在其中第一电极ELT1和第二电极ELT2设置成彼此面对的区域中在第一方向DR1上(例如,在横向方向上)布置在第一电极ELT1与第二电极ELT2之间。
在实施方式中,发光二极管LD的第一端可以通过第一接触电极CNE1电连接到第一电极ELT1。发光二极管LD的第二端可以通过第二接触电极CNE2电连接到第二电极ELT2。然而,本公开不限于此。例如,在本公开的实施方式中,发光二极管LD的相对端中的至少一个可以与第一电极ELT1或第二电极ELT2直接接触,并且因此电连接到第一电极ELT1或第二电极ELT2。
尽管图4示出了发光二极管LD在任何一个方向(例如,在第一方向DR1)上一致地定向,但是本公开不限于此。例如,发光二极管LD中的至少一个可以在第一电极ELT1与第二电极ELT2之间在对角线方向上定向。
在实施方式中,发光二极管LD中的每一个可以由发光二极管形成,该发光二极管由具有无机晶体结构的材料制成并且具有与纳米级或微米级对应的超小型尺寸。例如,如图1a至图3b中所示,每个发光二极管LD可以是具有处于纳米级到微米级的范围内的直径D和/或长度L的超小型杆式发光二极管。
在实施方式中,可以在预定溶液中以扩散形式准备发光二极管LD,并且然后通过喷墨方案等供应给限定在发光器件中的预定发光区域。例如,可以将发光二极管LD与挥发性溶剂混合并且供应给每个发光区域。在此,如果通过第一电力线PL1和第二电力线PL2分别向第一电极ELT1和第二电极ELT2施加第一电源和第二电源,则在第一电极ELT1与第二电极ELT2之间形成电场,由此发光二极管LD在第一电极ELT1和第二电极ELT2之间自对准。在已将发光二极管LD对准之后,可以通过挥发方案或其它方案去除溶剂。以这种方式,发光二极管LD可以可靠地布置在第一电极ELT1与第二电极ELT2之间。此外,由于第一接触电极CNE1和第二接触电极CNE2分别形成在发光二极管LD的相对端上,因此发光二极管LD可以更可靠地连接在第一电极ELT1与第二电极ELT2之间。
在实施方式中,第一接触电极CNE1可以形成为覆盖发光二极管LD的第一端和第一电极ELT1的至少一区域两者,由此发光二极管LD的第一端可以物理连接到和/或电连接到第一电极ELT1。同样,第二接触电极CNE2可以形成为覆盖发光二极管LD的第二端和第二电极ELT2的至少一区域两者,由此发光二极管LD的第二端可以物理连接到和/或电连接到第二电极ELT2。
当第一电源经由第一电力线PL1和第一电极ELT1施加到发光二极管LD的第一端并且第二电源经由第二电力线PL1和第二电极ELT2施加到发光二极管LD的第二端时,在第一电极ELT1与第二电极ELT2之间以正向方向连接的至少一个发光二极管LD可以发光。因此,发光器件可以发光。
图5和图6是沿图4的线I-I’截取以示出发光器件的结构的剖视图。详细地,图5和图6分别示出了沿图4的线I-I’截取的截面的示例,并且示出了与第一分隔壁PW1的形状和第二分隔壁PW2的形状有关的不同实施方式。
参照图5和图6连同图4,根据本公开的实施方式的发光器件可以包括:基板SUB;第一电极ELT1和第二电极ELT2,设置在基板SUB上;至少一个发光二极管LD,连接在第一电极ELT1与第二电极ELT2之间;以及第一接触电极CNE1和第二接触电极CNE2,分别将发光二极管LD的相对端连接到第一电极ELT1和第二电极ELT2。此外,发光器件还可以包括:第一分隔壁PW1和第二分隔壁PW2中的至少一个,第一分隔壁PW1设置在基板SUB与第一电极ELT1的区域之间,第二分隔壁PW2设置在基板SUB与第二电极ELT2的区域之间;至少一个第一绝缘层INS1,设置在第一电极ELT1与第一接触电极CNE1的区域之间;至少一个第二绝缘层INS2,设置在第二电极ELT2与第二接触电极CNE2的区域之间;第三绝缘层INS3,设置在基板SUB与发光二极管LD之间;绝缘图案INP,设置在发光二极管LD之上;以及导电图案CNP,设置在绝缘图案INP之上。
在实施方式中,基板SUB可以形成发光器件的基础部件,并且可以是刚性基板或柔性基板。例如,基板SUB可以是由玻璃或增强玻璃制成的刚性基板,或者是由塑料或金属制成的薄膜形成的柔性基板。此外,基板SUB可以是透明基板,但是不限于此。例如,基板SUB可以是半透明基板、不透明基板或反射基板。换言之,基板SUB的材料或性质不受特别限制。
第一分隔壁PW1和第二分隔壁PW2可以设置在基板SUB上。在实施方式中,基板SUB之上可以进一步设置和/或形成有至少一个缓冲层等(未示出)。在这种情况下,第一分隔壁PW1和第二分隔壁PW2可以设置在缓冲层上。
第一分隔壁PW1和第二分隔壁PW2可以在彼此间隔开的位置处设置在基板SUB的一个表面上。例如,第一分隔壁PW1和第二分隔壁PW2可以在以预定距离彼此间隔开的位置处设置在基板SUB的相同的层上。在实施方式中,第一分隔壁PW1和第二分隔壁PW2可以具有基本上相同的结构、形状和/或高度,但是本公开不限于此。
在实施方式中,第一分隔壁PW1和第二分隔壁PW2中的每一个可以包括具有无机材料和/或有机材料的绝缘材料。此外,第一分隔壁PW1和第二分隔壁PW2中的每一个可以具有单层结构或多层结构。换言之,第一分隔壁PW1和第二分隔壁PW2中的每一个的材料和/或堆叠结构可以以各种方式改变而不受特别地限制。
第一分隔壁PW1和第二分隔壁PW2中的每一个可以具有各种形状。例如,如图5中所示,第一分隔壁PW1和第二分隔壁PW2中的每一个可以具有梯形的截面形状,其宽度从其底部到顶部减小。在实施方式中,如图6中所示,第一分隔壁PW1和第二分隔壁PW2中的每一个可以具有半圆形或半椭圆形的截面,其宽度向上逐渐减小。换言之,第一分隔壁PW1和第二分隔壁PW2中的每一个的形状可以以各种方式改变而不受特别地限制。在实施方式中,第一分隔壁PW1和第二分隔壁PW2中的至少一个可以被省略或改变位置。
第一电极ELT1、第一绝缘层INS1和第一接触电极CNE1可以依次设置在第一分隔壁PW1之上。第二电极ELT2、第二绝缘层INS2和第二接触电极CNE2可以依次设置在第二分隔壁PW1之上。设置在第一分隔壁PW1和第二分隔壁PW2中的每一个之上的至少一个电极和/或绝缘层可以具有与第一分隔壁PW1和第二分隔壁PW2中的对应一个的形状对应的形状,但是本公开不限于此。
此外,第三绝缘层INS3、发光二极管LD、绝缘图案INP和导电图案CNP可以在第一电极ELT1和第二电极ELT2之间依次设置在基板SUB上。在实施方式中,发光二极管LD的至少一区域(例如,每个发光二极管LD的第一端EP1和第二端EP2)可以设置成面对第一电极ELT1和第二电极ELT2的通过第一分隔壁PW1和第二分隔壁PW2形成的倾斜表面(或弯曲表面)。
第一电极ELT1和第二电极ELT2可以在其上设置有第一分隔壁PW1和第二分隔壁PW2的基板SUB上设置在彼此间隔开的位置处。例如,第一电极ELT1可以设置在第一分隔壁PW1上以覆盖第一分隔壁PW1。
第二电极ELT2可以设置在第二分隔壁PW2上以覆盖第二分隔壁PW2。在实施方式中,第一电极ELT1和第二电极ELT2中的任何一个可以是阳极电极,并且另一个可以是阴极电极。
第一电极ELT1和第二电极ELT2可以分别具有与第一分隔壁PW1的形状和第二分隔壁PW2的形状对应的形状。例如,第一电极ELT1可以具有与第一分隔壁PW1的形状对应的倾斜表面或弯曲表面,并且第二电极ELT2可以具有与第二分隔壁PW2的形状对应的倾斜表面或弯曲表面。在实施方式中,第一分隔壁PW1和第二分隔壁PW2可以不设置在发光器件中。在这种情况下,第一电极ELT1和第二电极ELT2中的每一个可以具有基本上平坦的形状。
在实施方式中,第一电极ELT1和第二电极ELT2可以在基板SUB上设置在相同的平面上,并且具有基本上相同的高度。这样,如果第一电极ELT1和第二电极ELT2具有相同的高度,则发光二极管LD可以更可靠地连接在第一电极ELT1和第二电极ELT2之间。然而,本公开不限于此。例如,可以以各种方式改变第一电极ELT1和第二电极ELT2的形状、结构和/或相互设置关系。
在实施方式中,第一电极ELT1和第二电极ELT2中的每一个可以具有单层结构或多层结构,并且其堆叠结构不受特别限制。例如,第一电极ELT1可以具有包括第一反射电极REF1和第一导电盖层CPL1的多层结构。第二电极ELT2可以具有包括第二反射电极REF2和第二导电盖层CPL2的多层结构。
第一反射电极REF1和第二反射电极REF2中的每一个可以由具有预定反射率的导电材料形成。例如,第一反射电极REF1和第二反射电极REF2可以包括诸如Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr及其合金的金属中的至少一种;然而,本公开不限于此。第一反射电极REF1和第二反射电极REF2中的每一个可以由各种反射导电材料形成。
第一反射电极REF1和第二反射电极REF2可以使从发光二极管LD中的每一个的相对端(即,第一端EP1和第二端EP2)发射的光能够在显示图像的方向上(例如,在正面方向上)行进。具体地,如果第一反射电极REF1和第二反射电极REF2中的每一个具有与第一分隔壁PW1和第二分隔壁PW2中的对应一个的形状对应的倾斜度或曲率,则从发光二极管LD中的每一个的第一端EP1和第二端EP2发射的光可以被第一反射电极REF1和第二反射电极REF2反射,由此光可以在正面方向上更可靠地行进。由此,可以提高从发光二极管LD发射的光的效率。
在本公开的实施方式中,第一分隔壁PW1和第二分隔壁PW2中的每一个还可以用作反射构件。例如,第一分隔壁PW1和第二分隔壁PW2连同设置在第一分隔壁PW1和第二分隔壁PW2上的第一反射电极REF1和第二反射电极REF2可以用作反射部件,以便提高从发光二极管LD中的每一个发射的光的效率。
第一导电盖层CPL1和第二导电盖层CPL2可以选择性地设置在第一反射电极REF1和第二反射电极REF2之上。例如,第一导电盖层CPL1可以设置在第一反射电极REF1之上以覆盖第一反射电极REF1。第二导电盖层CPL2可以设置在第二反射电极REF2之上以覆盖第二反射电极REF2。
第一导电盖层CPL1和第二导电盖层CPL2中的每一个可以由诸如ITO或IZO的透明导电材料形成,以便最小化从发光二极管LD发射的光的损失。然而,本公开不限于此。例如,可以以各种方式改变第一导电盖层CPL1和第二导电盖层CPL2的材料。
第一导电盖层CPL1和第二导电盖层CPL2可以防止第一反射电极REF1和第二反射电极REF2在制造发光器件的工艺期间被可能发生的缺陷损坏,并且可以增强基板SUB与第一反射电极REF1和第二反射电极REF2之间的粘合力。在实施方式中,可以省略第一导电盖层CPL1和第二导电盖层CPL2中的至少一个。
形成第一绝缘层INS1的下层的第1_1绝缘层INS1_1、形成第二绝缘层INS2的下层的第2_1绝缘层INS2_1以及设置在第一电极ELT1和第二电极ELT2之间的第三绝缘层INS3可以设置在其上设置有第一电极ELT1和第二电极ELT2的基板SUB上。
在实施方式中,第1_1绝缘层INS1_1可以设置在第一电极ELT1与第一接触电极CNE1之间。例如,第1_1绝缘层INS1_1可以设置在第一导电盖层CPL1与第一接触电极CNE1的区域之间。第1_1绝缘层INS1_1可以暴露第一电极ELT1的区域的上表面,并且可以设置在第一电极ELT1的另一区域上。例如,第1_1绝缘层INS1_1可以暴露第一导电盖层CPL1的与发光二极管LD的第一端EP1相邻的区域,并且覆盖第一导电盖层CPL1的另一区域。
在实施方式中,第2_1绝缘层INS2_1可以设置在第二电极ELT2与第二接触电极CNE2之间。例如,第2_1绝缘层INS2_1可以设置在第二导电盖层CPL2与第二接触电极CNE2的区域之间。第2_1绝缘层INS2_1可以暴露第二电极ELT2的区域的上表面,并且设置在第二电极ELT2的另一区域上。例如,第2_1绝缘层INS2_1可以暴露第二导电盖层CPL2的与发光二极管LD的第二端EP2相邻的区域,并且覆盖第二导电盖层CPL2的另一区域。
在实施方式中,第三绝缘层INS3可以在平面图中(例如,当从基板的平面图观看时)设置在第一电极ELT1与第二电极ELT2之间,并且相对于厚度方向(例如,基板SUB的厚度方向)设置在基板SUB与发光二极管OLED之间。发光二极管LD可以设置在第三绝缘层INS3上。换言之,第三绝缘层INS3可以是设置在发光二极管LD下方的绝缘层。第三绝缘层INS3可以稳定地支撑发光二极管LD并且防止发光二极管LD被去除。
在实施方式中,第1_1绝缘层INS1_1、第2_1绝缘层INS2_1和/或第三绝缘层INS3可以同时形成。例如,第1_1绝缘层INS1_1、第2_1绝缘层INS2_1和/或第三绝缘层INS3可以包括包括SiNx的各种绝缘材料中的相同的绝缘材料,并且在相同的处理步骤处同时形成。然而,本公开不限于此。例如,在实施方式中,第1_1绝缘层INS1_1、第2_1绝缘层INS2_1和/或第三绝缘层INS3可以包括至少一种不同的绝缘材料或者在不同的处理步骤处形成。第1_1绝缘层INS1_1、第2_1绝缘层INS2_1和/或第三绝缘层INS3中的每一个可以由单层或多层形成,并且其结构不受特别限制。换言之,在本公开中,第1_1绝缘层INS1_1、第2_1绝缘层INS2_1和/或第三绝缘层INS3的结构、构成材料和/或形成顺序不受特别限制。
在实施方式中,至少一个发光二极管LD可以设置在其上设置有第1_1绝缘层INS1_1、第2_1绝缘层INS2_1和/或第三绝缘层INS3的基板SUB上。发光二极管LD可以设置在第三绝缘层INS3之上,并且当从基板SUB的顶部观看时,发光二极管LD设置在第一电极ELT1与第二电极ELT2之间。发光二极管LD可以在纵向方向上在其相应的相对侧上具有第一端EP1和第二端EP2。
在实施方式中,发光二极管LD可以水平地设置在基板SUB的一个表面上。此外,发光二极管LD可以在横向方向上定向在第一电极ELT1与第二电极ELT2之间。例如,发光二极管LD的第一端EP1可以设置成面对第一电极ELT1。发光二极管LD的第二端EP2可以设置成面对第二电极ELT2。
形成第一绝缘层INS1的上层的第1_2绝缘层INS1_2、形成第二绝缘层INS2的上层的第2_2绝缘层INS2_2以及设置在发光二极管LD之上的绝缘图案INP可以设置在其上设置有发光二极管LD的基板SUB上。
在实施方式中,第1_2绝缘层INS1_2连同第1_1绝缘层INS1_1可以设置在第一电极ELT1与第一接触电极CNE1之间。例如,第1_2绝缘层INS1_2可以设置在第1_1绝缘层INS1_1上。第1_2绝缘层INS1_2连同第1_1绝缘层INS1_1可以暴露第一电极ELT1的区域的上表面,并且设置在第一电极ELT1的另一区域上。例如,第1_2绝缘层INS1_2可以暴露第一导电盖层CPL1的与发光二极管LD的第一端EP1相邻的区域,并且覆盖第一导电盖层CPL1的另一区域。
在实施方式中,第2_2绝缘层INS2_2连同第2_1绝缘层INS2_1可以设置在第二电极ELT2与第二接触电极CNE2之间。例如,第2_2绝缘层INS2_2可以设置在第2_1绝缘层INS2_1上。第2_2绝缘层INS2_2连同第2_1绝缘层INS2_1可以暴露第二电极ELT2的区域的上表面,并且设置在第二电极ELT2的另一区域上。例如,第2_2绝缘层INS2_2可以暴露第二导电盖层CPL2的与发光二极管LD的第二端EP2相邻的区域,并且覆盖第二导电盖层CPL2的另一区域。
在实施方式中,绝缘图案INP可以设置成覆盖发光二极管LD的上部部分,并且形成为使得设置在发光二极管LD的相对侧上的第一端EP1和第二端EP2被暴露。例如,当从基板SUB的顶部观看时,绝缘图案INP可以形成为完全覆盖发光二极管LD的第一端EP1和第二端EP2。在基板SUB的侧视图或剖视图中,绝缘图案INP可以不覆盖第一端EP1和第二端EP2中的每一个的至少一区域。
在实施方式中,可以形成绝缘图案INP使得在形成导电层以形成第一接触电极CNE1和第二接触电极CNE2的工艺期间,导电层可以通过发光二极管LD的第一端EP1和第二端EP2上的绝缘图案INP断开连接(例如,切断)。例如,绝缘图案INP可以具有能够致使发光二极管LD的第一端EP1和第二端EP2之上的区域中的导电层断开连接的形状和/或尺寸。本文中,绝缘图案INP的示例性结构和/或形状的详细描述将稍后进行。
在实施方式中,可以同时形成第1_2绝缘层INS1_2、第2_2绝缘层INS2_2和/或绝缘图案INP。例如,第1_2绝缘层INS1_2、第2_2绝缘层INS2_2和/或绝缘图案INP可以包括包括SiNx的各种绝缘材料中的相同的绝缘材料,并且在相同的处理步骤处同时形成。然而,本公开不限于此。例如,在实施方式中,第1_2绝缘层INS1_2、第2_2绝缘层INS2_2和/或绝缘图案INP可以包括至少一种不同的绝缘材料,或者在不同的处理步骤处形成。第1_2绝缘层INS1_2、第2_2绝缘层INS2_2和/或绝缘图案INP可以具有与第1_1绝缘层INS1_1、第2_1绝缘层INS2_1和/或第三绝缘层INS3相同的绝缘材料。例如,第1_1绝缘层INS1_1、第2_1绝缘层INS2_1、第三绝缘层INS3、第1_2绝缘层INS1_2、第2_2绝缘层INS2_2和绝缘图案INP全部可以由SiNx形成。然而,本公开不限于前述结构,并且绝缘层的构成材料可以以各种方式改变。
在实施方式中,第1_2绝缘层INS1_2、第2_2绝缘层INS2_2和绝缘图案INP各自可以由单层或多层形成,并且其结构不受特别限制。换言之,在本公开中,第1_2绝缘层INS1_2、第2_2绝缘层INS2_2和/或第三绝缘层INS3的结构、构成材料和/或形成顺序不受特别限制。
此外,第一绝缘层INS1和第二绝缘层INS2可以具有基本上相同或相似的材料和/或结构,并且通过相同的工艺或方案形成。例如,第一绝缘层INS1和第二绝缘层INS2在构成材料、堆叠结构、形状、厚度和高度中的至少一个方面可以相同。
在其中形成第一绝缘层INS1和第二绝缘层INS2的部分的工艺期间,第三绝缘层INS3和绝缘图案INP中的每一个可以与第一绝缘层INS1和第二绝缘层INS2同时形成。例如,第三绝缘层INS3可以具有与分别形成第一绝缘层INS1的下层和第二绝缘层INS2的下层的第1_1绝缘层INS1_1和第2_1绝缘层INS2_1的材料和/或结构基本上相同或相似的材料和/或结构,并且可以具有与第1_1绝缘层INS1_1和第2_1绝缘层INS2_1的厚度基本上相同和/或相似的厚度。第三绝缘层INS3可以具有小于第一绝缘层INS1和第二绝缘层INS2中的每一个的整体厚度的厚度。例如,第三绝缘层INS3可以具有对应于第一绝缘层INS1的厚度的大约一半或第二绝缘层INS2的厚度的大约一半的厚度。
同样,绝缘图案INP可以具有与分别形成第一绝缘层INS1的上层和第二绝缘层INS2的上层的第1_2绝缘层INS1_2和第2_2绝缘层INS2_2的材料和/或结构基本上相同或相似的材料和/或结构,并且可以具有与第1_2绝缘层INS1_2和第2_2绝缘层INS2_2的厚度基本上相同和/或相似的厚度。绝缘图案INP可以具有比第一绝缘层INS1和第二绝缘层INS2中的每一个的整体厚度小的厚度。例如,绝缘图案INP可以具有对应于第一绝缘层INS1的厚度的大约一半或第二绝缘层INS2的厚度的大约一半的厚度。
第一接触电极CNE1、第二接触电极CNE2和导电图案CNP可以设置在其上设置有第一绝缘层INS1、第二绝缘层INS2和绝缘图案INP的基板SUB上。在此,导电图案CNP可以选择性地包括在发光器件中。在一些实施方式中,可以省略导电图案CNP。
第一接触电极CNE1可以设置在第一电极ELT1和第一绝缘层INS1之上,并且在第一电极ELT1的未被第一绝缘层INS1覆盖的区域之上与第一电极ELT1接触。因此,第一接触电极CNE1和第一电极ELT1可以彼此电连接。此外,第一接触电极CNE1的一端可以与发光二极管LD的第一端EP1接触,并且因此电连接到第一端EP1。第一接触电极CNE1可以稳定地支撑发光二极管LD的第一端EP1,并且将第一端EP1电连接到第一电极ELT1。
第二接触电极CNE2可以设置在第二电极ELT2和第二绝缘层INS2之上,并且在第二电极ELT2的未被第二绝缘层INS2覆盖的区域之上与第二电极ELT2接触。因此,第二接触电极CNE2和第二电极ELT2可以彼此电连接。此外,第二接触电极CNE2的一端可以与发光二极管LD的第二端EP2接触,并且因此电连接到第二端EP2。第二接触电极CNE2可以稳定地支撑发光二极管LD的第二端EP2,并且将第二端EP2电连接到第二电极ELT2。
在实施方式中,第一接触电极CNE1和第二接触电极CNE2可以是基本上透明或半透明的。例如,第一接触电极CNE1和第二接触电极CNE2可以由包括ITO或IZO的透明导电材料形成。此外,第一接触电极CNE1和第二接触电极CNE2可以由各种已知的透明导电材料制成。因此,从发光二极管LD产生的光可以在穿过第一接触电极CNE1和第二接触电极CNE2之后从发光二极管LD发射出。
在本公开的实施方式中,分别设置在发光二极管LD的第一端EP1和第二端EP2上的第一接触电极CNE1和第二接触电极CNE2可以仅与发光二极管LD的相对侧表面接触,而可以不设置在发光二极管LD的上表面上。例如,第一接触电极CNE1和第二接触电极CNE2中的每一个的一端可以与绝缘图案INP的侧表面的下端接触,而不是延伸到发光二极管LD的上表面上。
在实施方式中,第一接触电极CNE1和第二接触电极CNE2可以彼此间隔开,并且在基板SUB上设置在相同的层上和/或相同的高度处,且发光二极管LD插置在第一接触电极CNE1和第二接触电极CNE2之间。例如,第一接触电极CNE1和第二接触电极CNE2可以具有这样的形状和/或结构,在该形状和/或结构中第一接触电极CNE1和第二接触电极CNE2在发光二极管LD的相对侧上对称。
第一接触电极CNE1和第二接触电极CNE2可以通过相同的工艺同时形成,并且通过在绝缘图案INP的下端(或者朝该下端)具有减小的宽度的绝缘图案INP而在绝缘图案INP的下部部分周围断开连接。因此,即使当发光二极管LD具有小的长度(例如,处于纳米级到微米级的范围内的长度)时,第一接触电极CNE1和第二接触电极CNE2也可以保持彼此分离,且发光二极管LD插置在第一接触电极CNE1和第二接触电极CNE2之间。
此外,第一接触电极CNE1和第二接触电极CNE2不设置在发光二极管LD的上表面上。因此,即使形成在发光二极管LD的表面上的绝缘膜INF在形成和/或设置发光二极管LD的工艺期间或者在形成绝缘图案INP的工艺期间被损坏,也可以防止发光二极管LD通过绝缘膜INF的损坏部分与第一接触电极CNE1和/或第二接触电极CNE2发生不希望的短路。
因此,即使在通过相同的工艺(例如,单个掩模工艺)同时形成第一接触电极CNE1和第二接触电极CNE2时,也可以防止由第一接触电极CNE1和第二接触电极CNE2引起的短路缺陷,并且可以确保发光器件的电稳定性。
在本公开的这种实施方式中,由于可以通过相同的工艺同时形成第一接触电极CNE1和第二接触电极CNE2,因此可以减少或最小化用于制造发光器件的掩模工艺的数量。因此,可以将发光二极管LD可靠地连接在第一电极ELT1与第二电极ELT2之间,并且可以简化制造发光器件的工艺。在本公开的这种实施方式中,可以通过减少制造发光器件所需的成本和/或时间来提高生产率。此外,可以简化发光器件的结构。
导电图案CNP可以设置成在绝缘图案INP上与发光二极管LD重叠,并且通过绝缘图案INP与发光二极管LD以及第一接触电极CNE1和第二接触电极CNE2分离。在实施方式中,导电图案CNP可以在形成第一接触电极CNE1和第二接触电极CNE2的工艺期间与第一接触电极CNE1和第二接触电极CNE2同时形成,并且以已通过绝缘图案INP与第一接触电极CNE1和第二接触电极CNE2断开连接的状态保留在绝缘图案INP上,绝缘图案INP具有其宽度朝其下端减小的形状。
例如,导电图案CNP可以由与第一接触电极CNE1和第二接触电极CNE2的透明导电材料相同的透明导电材料形成,并且在绝缘图案INP上保持电隔离。此外,可以在用于形成第一接触电极CNE1和第二接触电极CNE2的导电层沉积工艺(例如,溅射方案的导电层沉积工艺)期间,在绝缘图案INP上形成导电图案CNP,并且导电图案CNP可以具有与第一接触电极CNE1和第二接触电极CNE2基本上相同或相似的厚度。
然而,在本公开中,导电图案CNP可以既不形成在发光器件中也不保留在导电图案CNP中。例如,在实施方式中,可以不形成导电图案CNP,或者可以在用于形成第一接触电极CNE1和第二接触电极CNE2的导电层沉积工艺之后选择性地去除导电图案CNP。例如,在本公开的实施方式中,可以在绝缘图案INP之上设置掩模以防止形成导电图案CNP。可替代地,在形成第一接触电极CNE1和第二接触电极CNE2的工艺期间已形成导电图案CNP连同第一接触电极CNE1和第二接触电极CNE2之后,可以选择性地去除导电图案CNP。
在实施方式中,其上设置有第一接触电极CNE1和第二接触电极CNE2等的基板SUB上可以设置有外涂层OC。例如,外涂层OC可以设置成覆盖基板SUB的其上设置有第一接触电极CNE1和第二接触电极CNE2等的上表面。
图7是图5的区域EA1的放大图。图8是对应于图5的区域EA1的剖视图,并且示出了与绝缘图案INP的形状有关的另一实施方式。图9是示意性示出了根据本公开的实施方式的发光二极管LD与绝缘图案INP之间的相互布置关系的平面图。
参照图7至图9,当从基板SUB的顶部观看时,绝缘图案INP可以形成为完全覆盖发光二极管LD的整个上表面,包括发光二极管LD的第一端EP1和第二端EP2。然而,在基板SUB的侧视图或剖视图中,绝缘图案INP可以允许发光二极管LD的第一端EP1和第二端EP2被暴露。
例如,绝缘图案INP可以形成为仅覆盖第一端EP1的上端区域和第二端EP2的上端区域,而不覆盖第一端EP1的其它区域和第二端EP2的其它区域。例如,绝缘图案INP可以完全覆盖每个发光二极管LD的上表面,并且具有其宽度在其与基板SUB相邻的下端区域中或者朝与基板SUB逐渐接近的下端区域减小的截面形状,使得设置在发光二极管LD的相对侧上的第一端EP1和第二端EP2可以被暴露。未被绝缘图案INP覆盖的第一端EP1可以与第一接触电极CNE1接触并被其覆盖。未被绝缘图案INP覆盖的第二端EP2可以与第二接触电极CNE2接触并被其覆盖。换言之,第一接触电极CNE1和第二接触电极CNE2可以设置于在横向方向上定向的发光二极管LD的相对侧上,并且通过与发光二极管LD接触而电连接到发光二极管LD。
在实施方式中,绝缘图案INP的上表面USUR可以具有比发光二极管LD的长度L大的第一宽度W1、W1’,并且完全覆盖发光二极管LD的上表面。绝缘图案INP可以具有其宽度在其下端区域中或者朝下端区域减小的形状,并且允许发光二极管LD的第一端EP1和第二端EP2被暴露。例如,绝缘图案INP的下表面LSUR可以具有类似于或小于发光二极管LD的长度L的第二宽度W2、W2’。
例如,在绝缘图案INP的其下方设置有发光二极管LD的第一端EP1和第二端EP2的侧表面SSUR上,绝缘图案INP可以具有其宽度朝其下端区域逐渐减小的截面形状。在实施方式中,绝缘图案INP可以包括设置在发光二极管LD的第一端EP1上的第一侧表面SSUR1和设置在发光二极管LD的第二端EP2上的第二侧表面SSUR2。此外,第一侧表面SSUR1和第二侧表面SSUR2可以如图7中所示那样具有弯曲表面(例如,与蘑菇形状的侧表面部分对应的弯曲表面),或者可以如图8中所示那样具有倾斜表面(例如,与倒梯形形状的侧表面部分对应的倾斜表面),使得第一侧表面SSUR1和第二侧表面SSUR2之间的宽度可以朝下端区域逐渐减小。然而,绝缘图案INP的形状不限于图7和图8的实施方式。绝缘图案INP的形状可以以各种方式改变。例如,在本公开的实施方式中,绝缘图案INP的第一侧表面SSUR1和第二侧表面SSUR2可以具有弯曲表面和倾斜表面、阶梯形状或不平整表面形状的组合。
在实施方式中,绝缘图案INP可以具有这样的形状和/或尺寸,该形状和/或尺寸使得在形成导电层以形成第一接触电极CNE1和第二接触电极CNE2的工艺期间,导电层可以通过由位于发光二极管LD的第一端EP1和第二端EP2的上端区域中的绝缘图案INP引起的阴影效应而自然地断开连接。例如,当第一接触电极CNE1和第二接触电极CNE2中的每一个具有第一厚度TH1并且导电图案CNP具有与第一厚度TH1相似或相同或者小于第一厚度TH1的厚度TH1’时,当从基板SUB的顶部观看时,绝缘图案INP的第一侧表面SSUR1的上端USE1可以设置在与发光二极管LD的第一端EP1在朝第一电极ELT1的方向上以等于或大于第一厚度TH1的第一距离d1间隔开的位置处。同样,在基板SUB的平面图中,绝缘图案INP的第二侧表面SSUR2的上端USE2可以设置在与发光二极管LD的第二端EP2在朝第二电极ELT2的方向上以等于或大于第一厚度TH1的第二距离d2间隔开的位置处。例如,当待在后续工艺期间形成的第一接触电极CNE1和第二接触电极CNE2中的每一个的厚度(即,第一厚度TH1)在近似0.1μm至近似0.2μm的范围内时,在平面图中,绝缘图案INP的第一侧表面SSUR1和第二侧表面SSUR2的相应上端USE1和USE2可以分别设置在与发光二极管LD的第一端EP1和第二端EP2以近似0.3μm或更大(例如,0.3μm至0.5μm)间隔开的位置处。
第一侧表面SSUR1和第二侧表面SSUR2的相应下端LSE1和LSE2可以设置成与第一端EP1和第二端EP2紧密相邻。例如,第一侧表面SSUR1和第二侧表面SSUR2的相应下端LSE1和LSE2可以在第一厚度TH1或更小的距离内与第一端EP1和第二端EP2相邻地设置。因此,在形成第一接触电极CNE1和第二接触电极CNE2的工艺期间,第一接触电极CNE1和第二接触电极CNE2可以可靠地与发光二极管LD的相对端(即,第一端EP1和第二端EP2)接触。
此外,绝缘图案INP可以具有使得导电图案CNP能够与设置在导电图案CNP周围的第一接触电极CNE1和第二接触电极CNE2以及发光二极管LD可靠地分离的厚度。例如,绝缘图案INP可以具有第二厚度TH2,第二厚度TH2等于或大于第一接触电极CNE1和第二接触电极CNE2的厚度,即,第一厚度TH1。例如,当第一厚度TH1在近似0.1μm至近似0.2μm的范围内时,第二厚度TH2可以是近似0.3μm或更大,例如,在0.3μm至0.5μm的范围内。
此外,绝缘图案INP可以具有使得用于形成第一接触电极CNE1和第二接触电极CNE2的导电层能够在第一侧表面SSUR1和第二侧表面SSUR2上可靠地断开连接的形状。例如,绝缘图案INP可以以这样的形状具有预定范围内的角度、倾斜度和/或曲率,该形状的宽度朝其下端区域减小。此外,绝缘图案INP可以具有台阶形状等。
在前述实施方式中,覆盖发光二极管LD的上表面的绝缘图案INP可以具有其宽度在其下端区域中减小的形状。因此,可以将发光二极管LD可靠地连接在第一电极ELT1与第二电极ELT2之间,并且可以简化制造发光器件的工艺。
图10a至图10i是顺序示出制造图5中所示的发光器件的方法的剖视图。
参考图10a,在基板SUB的一个表面上在彼此间隔开的位置处形成第一分隔壁PW1和第二分隔壁PW2。在实施方式中,第一分隔壁PW1和第二分隔壁PW2可以通过形成包括无机材料和/或有机材料的绝缘层的工艺或者图案化工艺(例如,掩模工艺)来形成,并且因此可以通过各种类型的已知工艺来形成。在实施方式中,第一分隔壁PW1和第二分隔壁PW2可以使用相同的材料在基板SUB上同时形成在相同的层(或相同的平面)上,但是本公开不限于此。
参照图10b,在其上形成有第一分隔壁PW1和第二分隔壁PW2的基板SUB上在彼此间隔开的位置处形成第一电极ELT1和第二电极ELT2。在实施方式中,第一电极ELT1和第二电极ELT2可以通过形成包括至少一种导电材料的导电层的工艺和/或其图案化工艺来形成,并且可以通过各种类型的已知工艺来形成。
在实施方式中,第一电极ELT1和第二电极ELT2中的每一个可以由单层或多层形成。例如,第一电极ELT1可以由包括第一反射电极REF1和第一导电盖层CPL1的多层形成。第二电极ELT2可以由包括第二反射电极REF2和第二导电盖层CPL2的多层形成。在这种情况下,形成第一电极ELT1和第二电极ELT2的步骤可以包括分别在第一分隔壁PW1和第二分隔壁PW2上形成第一反射电极REF1和第二反射电极REF2的步骤以及在第一反射电极REF1和第二反射电极REF2上形成第一导电盖层CPL1和第二导电盖层CPL2的步骤。
此外,第一电极ELT1和第二电极ELT2可以在基板SUB上同时形成在相同的层上,但是本公开不限于此。在同时形成第一电极ELT1和第二电极ELT2的情况下,可以减少或最小化用于制造发光器件的掩模工艺的数量。
参照图10c,在其上形成有第一电极ELT1和第二电极ELT2的基板SUB上形成第一绝缘材料层IL1。在实施方式中,第一绝缘材料层IL1可以通过包括无机材料和/或有机材料的绝缘层的沉积工艺来形成,并且可以通过各种类型的已知工艺来形成。在实施方式中,第一绝缘材料层IL1可以由单层或多层形成。
参照图10d,在其上形成有第一绝缘材料层IL1的基板SUB上供应至少一个发光二极管LD。发光二极管LD设置在第一电极ELT1和第二电极ELT2之间,使得发光二极管LD的第一端EP1和第二端EP2分别与第一电极ELT1和第二电极ELT2相邻。在实施方式中,发光二极管LD可以通过包括喷墨方法的各种方法供应在基板SUB上,并且通过向第一电极ELT1和第二电极ELT2施加预定电压而在第一电极ELT1和第二电极ELT2之间对准。
参照图10e,在其上设置有发光二极管LD的基板SUB上形成第二绝缘材料层IL2。在实施方式中,第二绝缘材料层IL2可以通过包括无机材料和/或有机材料的绝缘层的沉积工艺来形成,并且可以通过各种类型的已知工艺来形成。在实施方式中,第二绝缘材料层IL2可以由单层或多层形成。
参照图10f和图10g,在其上形成有第二绝缘材料层IL2的基板SUB上形成掩模(例如,具有与用于分别将第一电极ELT1和第二电极ELT2连接到第一接触电极CNE1和第二接触电极CNE2的第一接触件CNT1和第二接触件CNT2对应的开口OP1和OP2的光致抗蚀剂层PR)。可以蚀刻第一绝缘材料层IL1和第二绝缘材料层IL2,使得可以暴露发光二极管LD的第一端EP1和第二端EP2以及第一电极ELT1和第二电极ELT2的至少一个区域。由此,可以在第一电极ELT1上形成暴露第一电极ELT1的区域的第一绝缘层INS1,可以在第二电极ELT2上形成暴露第二电极ELT2的区域的第二绝缘层INS2,并且可以在发光二极管LD上形成覆盖发光二极管LD的上表面的绝缘图案INP。
例如,形成掩模的步骤可以包括在其上形成有第二绝缘材料层IL2的基板SUB上形成光致抗蚀剂层PR并在与第一接触件CNT1和第二接触件CNT2对应的相应位置处在光致抗蚀剂层PR中形成第一开口OP1和第二开口OP2的步骤,其中第一接触件CNT1和第二接触件CNT2与发光二极管LD的第一端EP1和第二端EP2以预定的第三距离d3和预定的第四距离d4间隔开,使得第一电极ELT1和第二电极ELT2之上的第二绝缘材料层IL2被部分地暴露。这样,其中形成有第一开口OP1和第二开口OP2的光致抗蚀剂层PR可以用作用于选择性地蚀刻第一绝缘材料层IL1的区域和第二绝缘材料层IL2的区域的掩模。
在实施方式中,可以同时蚀刻或顺序蚀刻第一绝缘材料层IL1和第二绝缘材料层IL2。此外,可以至少一次和/或通过至少一种蚀刻工艺来蚀刻第一绝缘材料层IL1和第二绝缘材料层IL2。例如,可以通过至少一种干法和/或湿法蚀刻工艺来蚀刻第一绝缘材料层IL1和第二绝缘材料层IL2。
在本公开的实施方式中,可以在发光二极管LD的其上设置有第一端EP1和第二端EP2的相对侧上至少将第二绝缘材料层IL2过蚀刻成其宽度朝其下端区域减小的形状。例如,由于第二绝缘材料层IL2的相对侧表面在发光二极管LD之上被过蚀刻,因此绝缘图案INP可以以发光二极管LD之上的绝缘图案INP完全覆盖第一端EP1和第二端EP2并且其宽度朝与发光二极管LD相邻的下端区域减小的形状形成,使得第一端EP1和第二端EP2在发光二极管LD的侧向方向上暴露。
在实施方式中,可以根据蚀刻条件、工艺裕量等来改变形成在光致抗蚀剂层PR中的第一开口OP1和第二开口OP2中的每一个的位置和尺寸。例如,可以考虑第一绝缘材料层IL1和第二绝缘材料层IL2的材料和厚度、蚀刻气体的浓度、执行蚀刻工艺的时间段中的至少之一以及考虑待形成在发光二极管LD上的绝缘图案INP的尺寸、形状和位置来调节第一开口OP1和第二开口OP2的位置和/或尺寸。此外,由于还可以在蚀刻第一绝缘材料层IL1和/或第二绝缘材料层IL2的工艺期间蚀刻光致抗蚀剂层PR的一部分,因此考虑到第一开口OP1和第二开口OP2可以扩展的事实,可以调节第一开口OP1和第二开口OP2的位置和/或尺寸。换言之,可以考虑工艺条件或裕量等来设置待形成在掩模中的第一开口OP1和第二开口OP2的位置、尺寸等。
参照图10h,在其上形成有第一绝缘层INS1和第二绝缘层INS2以及绝缘图案INP的基板SUB上形成第一接触电极CNE1和第二接触电极CNE2以及导电图案CNP。例如,第一接触电极CNE1和第二接触电极CNE2以及导电图案CNP可以通过包括溅射方案的各种方案通过在其上形成有第一绝缘层INS1和第二绝缘层INS2以及绝缘图案INP的基板SUB上沉积和/或图案化导电层来形成。
在实施方式中,导电层可以不仅直接形成在第一电极ELT1和第二电极ELT2以及发光二极管LD之上,而且还形成在发光二极管LD的通过第一绝缘材料层IL1和第二绝缘材料层IL2的蚀刻工艺暴露的第一端EP1和第二端EP2上。因此,导电层形成为与发光二极管LD的第一端EP1和第二端EP2直接接触,由此第一接触电极CNE1和第二接触电极CNE2可以形成为分别将第一端EP1和第二端EP2连接到第一电极ELT1和第二电极ELT2。
此外,导电层也可以形成在发光二极管LD之上,使得导电层通过绝缘图案INP与第一接触电极CNE1和第二接触电极CNE2分离。因此,在形成第一接触电极CNE1和第二接触电极CNE2的步骤处,可以在发光二极管LD之上形成导电图案CNP。导电图案CNP可以通过绝缘图案INP保持与发光二极管LD以及第一接触电极CNE1和第二接触电极CNE2分离。
参照图10i,在其上形成有第一接触电极CNE1和第二接触电极CNE2以及导电图案CNP的基板SUB上形成外涂层OC。因此,可以制造根据图5的实施方式的发光器件。
根据前述实施方式,第一接触电极CNE1和第二接触电极CNE2可以在基板SUB上同时形成在相同的层上。因此,可以减少或最小化用于制造发光器件的掩模工艺的数量。
此外,由于发光二极管LD之上的导电图案CNP可以通过绝缘图案INP保持电隔离,因此可以防止在发光二极管LD内或周围发生短路缺陷,并且可以将发光二极管LD可靠地连接在第一电极ELT1和第二电极ELT2之间。
图11是示出根据本公开的实施方式的显示设备的平面图。图11示出了作为能够将根据上述实施方式的发光器件用作光源的设备的示例的显示设备,特别地,设置在显示设备中的显示面板PNL。根据实施方式,图11集中于显示区域DA简单地示出了显示面板PNL的结构。在一些实施方式中,尽管未示出,但是显示面板PNL上可以进一步设置有至少一个驱动电路单元(例如,扫描驱动器和数据驱动器中的至少一个)和/或多条线。
参照图11,根据本公开的实施方式的显示面板PNL可以包括基板SUB以及设置在基板SUB上的多个像素PXL。详细地,基板SUB可以包括配置成显示图像的显示区域DA以及形成在除了显示区域DA之外的预定区域中的非显示区域NDA。像素PXL可以在基板SUB上设置在显示区域DA中。
在实施方式中,显示区域DA可以设置在显示面板PNL的中央部分中,并且非显示区域NDA可以以包围显示区域DA的方式设置在显示面板PNL的外围部分中。显示区域DA和非显示区域NDA的位置不限于此,并且它们的位置可以改变。
基板SUB可以是刚性基板或柔性基板,并且其材料或性质不受特别限制。例如,基板SUB可以是由玻璃或增强玻璃制成的刚性基板,或者由塑料或金属制成的薄膜形成的柔性基板。
基板SUB上的其中设置有像素PXL的区域被定义为显示区域DA,并且其另一区域被定义为非显示区域NDA。例如,基板SUB可以包括具有多个像素区域的显示区域DA以及设置在显示区域DA周围的非显示区域NDA,其中多个像素区域上形成有相应的像素PXL。连接到像素PXL的各种线和/或内部电路可以设置在非显示区域NDA中。
像素PXL中的每一个可以包括配置成由对应的扫描信号和对应的数据信号驱动的至少一个光源,例如在前述实施方式中作为光源描述的发光器件。例如,像素PXL中的每一个可以包括一对第一电极ELT1和第二电极ELT2以及连接在第一电极ELT1和第二电极ELT2之间的至少一个发光二极管LD。此外,发光二极管LD可以是具有处于纳米级到微米级的范围内的小尺寸的超小型杆式发光二极管。在实施方式中,像素PXL中的每一个可以包括在第一电极ELT1和第二电极ELT2之间彼此并联连接使得可以获得期望的亮度水平的多个发光二极管LD。
在实施方式中,每个像素PXL可以是有源像素,但是本公开不限于此。例如,根据本公开的显示设备中的像素PXL的类型、结构和/或驱动方案不受特别限制。换言之,每个像素PXL可以形成各种公知的无源或有源发光显示设备的像素。
图12至图14是示出图11的像素PXL的不同实施方式的电路图。详细地,图12至图14示出了能够设置在有源发光显示设备中的像素PXL的不同实施方式。例如,图12至图14中所示的每个像素PXL可以是设置在图11的显示面板PNL上的像素PXL中的任何一个。像素PXL可以具有基本上相同或相似的结构。
参照图12,根据本公开的实施方式的像素PXL可以包括配置成生成具有与数据信号对应的亮度的光的发光单元EMU以及配置成驱动发光单元EMU的像素电路PXC。
在实施方式中,发光单元EMU可以包括在第一电源VDD和第二电源VSS之间彼此并联连接的多个发光二极管LD。在此,第一电源VDD和第二电源VSS可以具有不同的电位,使得发光二极管LD可以发光。例如,第一电源VDD可以设置成高电位电源,并且第二电源VSS可以设置成低电位电源。在此,第一电源VDD和第二电源VSS之间的电位差可以在像素PXL的至少发光时段期间设置成发光二极管LD的阈值电压或更大。
尽管图12示出了其中形成每个像素PXL的发光单元EMU的发光二极管LD在第一电源VDD与第二电源VSS之间以相同的方向(例如,以正向方向)彼此并联连接的实施方式,但是本公开不限于此。例如,在实施方式中,发光二极管LD中的一些可以在第一电源VDD与第二电源VSS之间以正向方向彼此连接,并且其它发光二极管LD可以以反向方向彼此连接。可替代地,在实施方式中,至少一个像素PXL可以仅包括单个发光二极管LD。
在实施方式中,构成每个发光单元EMU的发光二极管LD中的每一个的一端(例如,图4至图6的EP1)可以通过第一电极(例如,图4至图6的ELT1)共同连接到对应的像素电路PXC,并且通过像素电路PXC连接到第一电源VDD。发光二极管LD的另一端(例如,图4至图6的EP2)可以通过第二电极(例如,图4至图6的ELT2)共同连接到第二电源VSS。为了方便起见,在下文中,设置在每个发光单元EMU中的第一电极ELT1和第二电极ELT2将分别称为第一像素电极和第二像素电极。
每个发光单元EMU可以发射具有与通过对应的像素电路PXC供应至其的驱动电流对应的亮度的光。由此,可以在显示区域DA上显示预定图像。
像素电路PXC可以连接到对应像素PXL的扫描线Si和数据线Dj。例如,如果像素PXL设置在显示区域DA的第i行和第j列上,则像素PXL的像素电路PXC可以连接到显示区域DA的第i扫描线Si和第j数据线Dj。像素电路PXC可以包括第一晶体管T1和第二晶体管T2以及存储电容器Cst。
第一晶体管(驱动晶体管;T1)的第一电极可以连接到第一电源VDD,并且其第二电极可以通过第一像素电极(即,对应发光单元EMU的第一电极ELT1)连接到发光二极管LD。在此,第一晶体管T1的第一电极和第二电极可以是不同的电极。例如,如果第一电极是源电极,则第二电极是漏电极。第一晶体管T1的栅电极连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制待供应给发光单元EMU的驱动电流。
第二晶体管(开关晶体管;T2)的第一电极连接到数据线Dj,并且其第二电极连接到第一节点N1。第二晶体管T2的栅电极连接到扫描线Si。
当从扫描线Si供应栅极导通电压(例如,低电压)的扫描信号时,第二晶体管T2导通以将第一节点N1电连接到数据线Dj。在每个帧周期期间,将对应帧的数据信号供应给数据线Dj。数据信号经由第二晶体管T2传输到第一节点N1。由此,对应于数据信号的电压被充电至存储电容器Cst。
存储电容器Cst的一个电极连接到第一电源VDD,并且其另一电极连接到第一节点N1。存储电容器Cst可以在每个帧周期期间利用与供应给第一节点N1的数据信号对应的电压进行充电,并且维持该充电电压直到下一帧的数据信号被供应。
尽管在图12中,包括在像素电路PXC中的晶体管(例如,第一晶体管T1和第二晶体管T2)已经被示出为由P型晶体管形成,但是本公开不限于此。换言之,第一晶体管T1和第二晶体管T2中的任何一个可以被改变成N型晶体管。
例如,如图13中所示,第一晶体管T1和第二晶体管T2两者可以由N型晶体管形成。除了一些电路元件的连接位置已经根据第一晶体管T1和第二晶体管T2的类型的改变而改变的事实之外,图13中示出的像素PX的配置和操作与图12的像素电路PXC的配置和操作基本上相似。因此,将省略图13的像素PXL的详细描述。
像素电路PXC的结构不限于图12和图13中所示的实施方式。换言之,像素电路PXC可以由可以具有各种结构和/或通过各种驱动方案来操作的公知的像素电路形成。例如,像素电路PXC可以以与图14中所示的实施方式的像素电路PXC相同的方式来配置。
参照图14,像素电路PXC可以不仅连接到对应水平线的扫描线Si,而且还连接到至少另一条扫描线(或控制线)。例如,设置在显示区域DA的第i行上的像素PXL的像素电路PXC可以进一步连接到第i-1扫描线Si-1和/或第i+1扫描线Si+1。在实施方式中,像素电路PXC可以不仅连接到第一电源VDD和第二电源VSS,而且还连接到第三电源。例如,像素电路PXC还可以连接到初始化电源Vint。在实施方式中,像素电路PXC可以包括第一晶体管T1至第七晶体管T7以及存储电容器Cst。
第一晶体管T1的第一电极经由第五晶体管T5连接到第一电源VDD,并且其第二电极经由第六晶体管T6连接到发光二极管LD。第一晶体管T1的栅电极可以连接到第一节点N1。第一晶体管T1可以响应于第一节点N1的电压来控制待供应给发光单元EMU的驱动电流。
第二晶体管T2连接在数据线Dj与第一晶体管T1的第一电极之间。第二晶体管T2的栅电极连接到对应的扫描线Si。当从扫描线Si供应栅极导通电压的扫描信号时,第二晶体管T2可以导通以将数据线Dj电连接到第一晶体管T1的第一电极。因此,如果第二晶体管T2导通,则可以将从数据线Dj供应的数据信号传输到第一晶体管T1。
第三晶体管T3连接在第一晶体管T1的第二电极与第一节点N1之间。第三晶体管T3的栅电连接到对应的扫描线Si。当从扫描线Si供应栅极导通电压的扫描信号时,第三晶体管T3可以导通以将第一晶体管T1的第二电极电连接到第一节点N1。因此,如果第三晶体管T3导通,则第一晶体管T1可以以二极管的形式连接。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。第四晶体管T4的栅电极连接到前一条扫描线,例如第i-1扫描线Si-1。当将栅极导通电压的扫描信号提供给第i-1扫描线Si-1时,第四晶体管T4可以导通,使得初始化电源Vint的电压可以传输到第一节点N1。在此,初始化电源Vint的电压可以是数据信号的最小电压或更小。
第五晶体管T5连接在第一电源VDD与第一晶体管T1之间。第五晶体管T5的栅电极连接到对应的发射控制线,例如第i发射控制线Ei。第五晶体管T5可以在栅极截止电压(例如,高电压)的发射控制信号被供应给发射控制线Ei时截止,并且可以在其它情况下导通。
第六晶体管T6连接在第一晶体管T1与发光二极管LD之间。第六晶体管T6的栅电极连接到对应的发射控制线,例如第i发射控制线Ei。第六晶体管T6可以在栅极截止电压的发射控制信号被供应给发射控制线Ei时截止,并且可以在其它情况下导通。
第七晶体管T7连接在发光单元EMU(例如,连接到发光二极管LD的第一端的第一像素电极)与初始化电源Vint之间连接。第七晶体管T7的栅电极连接到后一级的扫描线中的任何一条,例如连接到第i+1扫描线Si+1。当将栅极导通电压的扫描信号供应给第i+1扫描线Si+1时,第七晶体管T7可以导通,使得初始化电源Vint的电压可以被供应给第一像素电极。
存储电容器Cst连接在第一电源VDD与第一节点N1之间。存储电容器Cst可以存储与每个帧周期期间施加到第一节点N1的数据信号对应的电压以及第一晶体管T1的阈值电压两者。
尽管在图14中,包括在像素电路PXC中的晶体管(例如,第一晶体管T1至第七晶体管T7)已经被示出为由P型晶体管形成,但是本公开不限于此。例如,第一晶体管T1至第七晶体管T7中的至少一个可以改变为N型晶体管。
可以应用于本公开的像素PXL的结构不限于图12至图14中所示的实施方式,并且每个像素PXL可以具有各种公知的结构。例如,包括在每个像素PXL中的像素电路PXC可以由可以具有各种结构和/或通过各种驱动方案来操作的公知的像素电路形成。在本公开的实施方式中,每个像素PXL可以配置在无源发光显示设备等中。在这种情况下,可以省略像素电路PXC,并且发光单元EMU的第一像素电极和第二像素电极中的每一个可以直接连接到扫描线Si、数据线Dj、电力线和/或控制线。
图15是示出图11的像素PXL的平面图,并且特别地,示出了每个像素PXL的发光单元EMU的布局的实施方式。图16是沿着图15的线II-II’截取的剖视图。
在实施方式中,图15中所示的发光单元EMU可以是与根据上述实施方式(例如,图4中所示的实施方式等)的发光器件的配置基本上相似或相等的配置。图16中所示的显示元件层LDL示出了与图15的发光单元EMU对应的截面,并且例如可以以与根据图5等中所示的实施方式的发光器件的截面的配置基本上相似或相等的方式来配置。因此,在图15和图16中,类似的附图标记用于表示与图4和图5的实施方式的部件相同或相似的部件,并且将省略其详细描述。
参照图15至图16,每个像素PXL可以包括堆叠在基板SUB上的像素电路层PCL和显示元件层LDL。
在实施方式中,像素电路层PCL可以包括设置在显示区域DA中的多个电路元件。例如,像素电路层PCL可以包括形成在相应像素区域PXA中以形成相应像素电路PXC的多个电路元件。例如,像素电路层PCL可以包括设置在每个像素区域PXA中的至少一个晶体管T和存储电容器Cst。为了方便起见,图15代表性地示出了设置在像素电路PXC中的晶体管之中的直接连接到显示元件层LDL的第一电极ELT1(即,第一像素电极)的仅一个晶体管T。所提供的用于配置相应像素电路PXC的晶体管可以具有基本上相同或相似的截面结构。此外,在本公开中,每个晶体管T的结构不限于图16中所示的实施方式的晶体管T的结构。例如,每个晶体管T可以具有各种公知的截面结构。此外,在本公开的实施方式中,所提供的用于配置相应像素电路PXC的多个晶体管可以具有不同的类型和/或结构。
此外,像素电路层PCL可以包括多个绝缘层。例如,像素电路层PCL可以包括依次堆叠在基板SUB的一个表面上的栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2以及钝化层PSV。在实施方式中,栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2以及钝化层PSV可以依次堆叠在基板SUB与显示元件层LDL之间。像素电路层PCL还可以包括设置在基板SUB与电路元件之间的至少一个缓冲层BFL。在实施方式中,缓冲层BFL、栅极绝缘层GI、第一层间绝缘层ILD1和第二层间绝缘层ILD2以及钝化层PSV中的至少一个可以形成在包括显示区域DA和非显示区域NDA的基板SUB的一个表面上。
在实施方式中,缓冲层BFL可以防止杂质扩散到每个晶体管T中。缓冲层BFL可以由单层形成,或者可以由具有至少两层或更多层的多层形成。在缓冲层BFL具有多层结构的情况下,相应层可以由相同材料或不同材料形成。在实施方式中,可以省略缓冲层BFL。
在实施方式中,每个晶体管T可以包括半导体层SCL、栅电极GE、第一晶体管电极ET1和第二晶体管电极ET2。尽管图16示出了其中每个晶体管T包括与半导体层SCL分开形成的第一晶体管电极ET1和第二晶体管电极ET2的实施方式,但是本公开不限于此。例如,在实施方式中,代替其中设置在每个像素区域PXA中的至少一个晶体管T分别包括第一晶体管电极ET1和/或第二晶体管电极ET2的结构,第一晶体管电极ET1和/或第二晶体管电极ET2可以与对应的半导体层SCL一体形成。
半导体层SCL可以设置在缓冲层BFL上。例如,半导体层SCL可以设置在栅极绝缘层GI与其上形成有缓冲层BFL的基板SUB之间。半导体层SCL可以包括与第一晶体管电极ET1接触的第一区域、与第二晶体管电极ET2接触的第二区域以及设置在第一区域与第二区域之间的沟道区域。在实施方式中,第一区域和第二区域中的一个可以是源极区域,并且另一个可以是漏极区域。
在实施方式中,半导体层SCL可以是由多晶硅、非晶硅、氧化物半导体等形成的半导体图案。半导体层SCL的沟道区域可以是本征半导体,其是未掺杂的半导体图案。半导体层SCL的第一区域和第二区域中的每一个可以是掺杂有预定杂质的半导体图案。
栅电极GE可以设置在半导体层SCL上,且栅极绝缘层GI插置在栅电极GE和半导体层SCL之间。例如,栅电极GE可以设置在栅极绝缘层GI与第一层间绝缘层ILD1之间,并且与半导体层SCL的至少一区域重叠。
第一晶体管电极ET1和第二晶体管电极ET2可以设置在半导体层SCL上,且至少一个绝缘层(例如,多个绝缘层)插置在半导体层SCL与第一晶体管电极ET1和第二晶体管电极ET2之间。例如,第一晶体管电极ET1和第二晶体管电极ET2可以设置在第二层间绝缘层ILD2与钝化层PSV之间。第一晶体管电极ET1和第二晶体管电极ET2可以电连接到半导体层SCL。例如,第一晶体管电极ET1和第二晶体管电极ET2可以通过穿过第一层间绝缘层ILD1和第二层间绝缘层ILD2以及栅极绝缘层GI的对应接触孔分别与半导体层SCL的第一区域和第二区域接触。
在实施方式中,第一晶体管电极ET1和第二晶体管电极ET2中的任何一个可以通过穿过钝化层PSV的至少一个接触孔(例如,第一接触孔CH1)电连接到设置在钝化层PSV之上的显示元件层LDL的第一电极ELT1(即,第一像素电极)。然而,这种结构可以根据每个晶体管T1的连接位置等由晶体管改变。
在实施方式中,存储电容器Cst可以包括在彼此间隔开的位置处设置在不同层上的第一电容器电极CSE1和第二电容器电极CSE2。例如,第一电容器电极CSE1可以设置在第一层间绝缘层ILD1和第二层间绝缘层ILD2之间。第二电容器电极CSE2可以设置在形成晶体管T的至少一个导电层上,例如,设置在与半导体层SCL、栅电极GE以及第一晶体管电极ET1和第二晶体管电极ET2中的至少一个相同的层上。例如,第二电容器电极CSE2连同晶体管T的栅电极GE可以设置在栅极绝缘层GI与第一层间绝缘层ILD1之间。
尽管为了描述起见,图16示出了第一电容器电极CSE1和第二电容器电极CSE2中的每一个由单层形成,但是本公开不限于此。例如,第一电容器电极CSE1和第二电容器电极CSE2中的至少一个可以由多层形成,并且第一电容器电极CSE1和第二电容器电极CSE2的堆叠结构和/或位置可以以各种方式改变。
显示元件层LDL是每个像素PXL的发光单元EMU设置在其上的层,并且例如可以以与参考图4和图5描述的发光器件的方式相同的方式来配置。例如,显示元件层LDL可以包括在像素电路层PCL之上设置在每个像素区域PXA中的第一电极ELT1和第二电极ELT2,以及电连接在第一电极ELT1和第二电极ELT2之间的至少一个发光二极管LD。例如,显示元件层LDL可以包括在每个像素区域PXA中形成在像素电路层PCL之上的多个发光二极管LD,并且配置每个发光单元EMU。
在实施方式中,显示元件层LDL的第一电极ELT1(即,第一像素电极)可以通过第一接触孔CH1与像素电路层PCL的电路元件(例如,至少一个晶体管T)电连接。显示元件层LDL的第二电极ELT2(即,第二像素电极)可以通过第二接触孔CH2与未示出的电力线(或控制线)电连接。在实施方式中,电力线可以设置在与形成在像素电路层PCL上的至少一个导电层的层相同的层上,并且通过第二接触孔CH2与显示元件层LDL的第二电极ELT2电连接,但是本公开不限于此。
如前述实施方式中所描述的,每个像素PXL的发光单元EMU可以由使用至少一个发光二极管LD的发光器件配置成。由于以上已经描述了根据本公开的实施方式的发光器件,因此将省略对与发光器件对应的每个发光单元EMU和用于配置发光单元EMU的显示元件层LDL的详细解释。
尽管通过详细的示例性实施方式描述了本公开的精神和范围,但是应当注意,上述实施方式仅仅是描述性的,而不应被认为是限制性的。本领域的技术人员应当理解,在不背离由所附权利要求所限定的本公开的范围的情况下,可以在本文中作出各种改变、替代和替换。
本公开的范围不受本说明书的详细描述的限制,而应由所附权利要求限定。此外,从权利要求的含义和范围得出的本公开的所有改变或修改及其等同应被解释为包括在本公开的范围内。
Claims (20)
1.发光器件,包括:
基板;
第一电极和第二电极,设置在所述基板上并且彼此间隔开;
至少一个发光二极管,设置在所述第一电极与所述第二电极之间,并且包括在纵向方向上位于相对侧上的第一端和第二端;
绝缘图案,设置成覆盖所述发光二极管的上部部分并暴露所述发光二极管的所述第一端和所述第二端;
第一接触电极,与所述发光二极管的所述第一端接触并将所述第一端电连接到所述第一电极;以及
第二接触电极,与所述发光二极管的所述第二端接触并将所述第二端电连接到所述第二电极,
其中,所述绝缘图案具有这样的截面,所述截面具有在其下端区域中其宽度减小的形状,并且当从所述基板的顶部观看时,所述绝缘图案完全覆盖所述发光二极管的所述第一端和所述第二端。
2.根据权利要求1所述的发光器件,
其中,所述第一接触电极和所述第二接触电极分别在所述第一端和所述第二端上与所述发光二极管的相对侧表面接触,以及
其中,所述第一接触电极和所述第二接触电极中的每一个的一端与所述绝缘图案的所述下端区域接触而不延伸到所述发光二极管的上表面。
3.根据权利要求1所述的发光器件,其中,所述第一接触电极和所述第二接触电极彼此间隔开,并且在所述基板上设置在相同的层上或相同的高度处,且所述发光二极管插置在所述第一接触电极和所述第二接触电极之间。
4.根据权利要求1所述的发光器件,其中,所述绝缘图案包括:
第一侧表面,设置在所述发光二极管的所述第一端上并且包括倾斜表面或弯曲表面;以及
第二侧表面,设置在所述发光二极管的所述第二端上并且包括倾斜表面或弯曲表面。
5.根据权利要求4所述的发光器件,
其中,当从所述基板的顶部观看时,所述第一侧表面的上端位于在朝所述第一电极的方向上与所述第一端以等于或大于所述第一接触电极和所述第二接触电极的厚度的距离间隔开的位置处,以及
其中,当从所述基板的顶部观看时,所述第二侧表面的上端位于在朝所述第二电极的方向上与所述第二端以等于或大于所述第一接触电极和所述第二接触电极的所述厚度的距离间隔开的位置处。
6.根据权利要求1所述的发光器件,其中,所述绝缘图案的厚度等于或大于所述第一接触电极和所述第二接触电极中的每一个的厚度。
7.根据权利要求1所述的发光器件,还包括:
至少一个第一绝缘层,设置在所述第一接触电极的区域与所述第一电极之间;以及
至少一个第二绝缘层,设置在所述第二接触电极的区域与所述第二电极之间。
8.根据权利要求7所述的发光器件,其中,所述绝缘图案的厚度小于所述第一绝缘层和所述第二绝缘层中的每一个的厚度。
9.根据权利要求1所述的发光器件,其中,所述绝缘图案的上表面的宽度大于所述发光二极管的长度。
10.根据权利要求1所述的发光器件,还包括:
导电图案,设置在所述绝缘图案上并且设置成与所述发光二极管重叠,并且通过所述绝缘图案与所述发光二极管以及所述第一接触电极和所述第二接触电极分离。
11.根据权利要求10所述的发光器件,其中,所述导电图案由与所述第一接触电极和所述第二接触电极的材料相同的材料形成并且被电隔离。
12.根据权利要求1所述的发光器件,还包括设置在所述基板与所述发光二极管之间的第三绝缘层。
13.根据权利要求1所述的发光器件,其中,所述发光二极管水平地设置在所述基板的一个表面上,并且在横向方向上定向在所述第一电极与所述第二电极之间。
14.根据权利要求1所述的发光器件,其中,所述发光二极管包括具有处于纳米级至微米级的范围内的直径或长度的杆式发光二极管。
15.制造发光器件的方法,包括:
在基板上形成彼此间隔开的第一电极和第二电极;
在形成有所述第一电极和所述第二电极的所述基板上形成第一绝缘材料层;
在形成有所述第一绝缘材料层的所述基板上供应至少一个发光二极管,并且在所述第一电极与所述第二电极之间对准所述发光二极管,使得所述发光二极管的第一端和第二端分别与所述第一电极和所述第二电极相邻;
在对准有所述发光二极管的所述基板上形成第二绝缘材料层;
在形成有所述第二绝缘材料层的所述基板上形成掩模,并蚀刻所述第一绝缘材料层和所述第二绝缘材料层,使得所述第一端和所述第二端以及所述第一电极和所述第二电极的至少一个区域被暴露;
形成第一接触电极和第二接触电极,所述第一接触电极和所述第二接触电极配置成分别将所述第一端和所述第二端连接到所述第一电极和所述第二电极,
其中,刻蚀所述第一绝缘材料层和所述第二绝缘材料层包括在所述发光二极管的定位有所述第一端和所述第二端的相对侧之上对所述第二绝缘材料层进行过蚀刻,以及在所述发光二极管的顶部处形成绝缘图案,所述绝缘图案的宽度在所述绝缘图案的与所述发光二极管相邻的下端区域中减小,并且所述绝缘图案完全覆盖所述第一端和所述第二端。
16.根据权利要求15所述的方法,其中,形成所述掩模包括:
在形成有所述第二绝缘材料层的所述基板上形成光致抗蚀剂层;以及
在所述光致抗蚀剂层中形成第一开口和第二开口,使得位于所述第一电极和所述第二电极之上的所述第二绝缘材料层在分别与所述第一端和所述第二端以预定距离间隔开的位置处被部分地暴露。
17.根据权利要求15所述的方法,其中,在形成所述第一接触电极和所述第二接触电极时,在所述绝缘图案上还形成与所述发光二极管以及所述第一接触电极和所述第二接触电极分离的导电图案。
18.根据权利要求15所述的方法,其中,所述第一电极和所述第二电极在所述基板上同时形成在相同的层上。
19.根据权利要求15所述的方法,其中,所述第一接触电极和所述第二接触电极在所述基板上同时形成在相同的层上。
20.显示设备,包括:
基板,包括显示区域;以及
像素,设置在所述显示区域中,
其中,所述像素包括:
第一电极和第二电极,设置在所述基板的区域上并且彼此间隔开;
至少一个发光二极管,设置在所述第一电极与所述第二电极之间,并且包括在纵向方向上位于相对侧上的第一端和第二端;
绝缘图案,设置成覆盖所述发光二极管的上部部分并暴露所述发光二极管的所述第一端和所述第二端;
第一接触电极,与所述发光二极管的所述第一端接触并将所述第一端连接到所述第一电极;以及
第二接触电极,与所述发光二极管的所述第二端接触并将所述第二端连接到所述第二电极,以及
其中,所述绝缘图案具有这样的截面,所述截面具有在其下端区域中其宽度减小的形状,并且当从所述基板的顶部观看时,所述绝缘图案完全覆盖所述发光二极管的所述第一端和所述第二端。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202410854515.1A CN118610335A (zh) | 2018-07-27 | 2019-01-17 | 发光器件、其制造方法及具有其的显示设备 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2018-0087701 | 2018-07-27 | ||
KR1020180087701A KR102559097B1 (ko) | 2018-07-27 | 2018-07-27 | 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치 |
PCT/KR2019/000711 WO2020022596A1 (ko) | 2018-07-27 | 2019-01-17 | 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410854515.1A Division CN118610335A (zh) | 2018-07-27 | 2019-01-17 | 发光器件、其制造方法及具有其的显示设备 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112514086A true CN112514086A (zh) | 2021-03-16 |
CN112514086B CN112514086B (zh) | 2024-07-19 |
Family
ID=69181838
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201980050034.2A Active CN112514086B (zh) | 2018-07-27 | 2019-01-17 | 发光器件、其制造方法及具有其的显示设备 |
CN202410854515.1A Pending CN118610335A (zh) | 2018-07-27 | 2019-01-17 | 发光器件、其制造方法及具有其的显示设备 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202410854515.1A Pending CN118610335A (zh) | 2018-07-27 | 2019-01-17 | 发光器件、其制造方法及具有其的显示设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11749783B2 (zh) |
EP (1) | EP3832740A4 (zh) |
KR (2) | KR102559097B1 (zh) |
CN (2) | CN112514086B (zh) |
WO (1) | WO2020022596A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113571619A (zh) * | 2021-06-30 | 2021-10-29 | 上海天马微电子有限公司 | 显示面板、显示装置及显示面板的制备方法 |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102604659B1 (ko) * | 2018-07-13 | 2023-11-21 | 삼성디스플레이 주식회사 | 발광 장치 및 이의 제조 방법 |
KR102535276B1 (ko) | 2018-12-20 | 2023-05-23 | 삼성디스플레이 주식회사 | 표시 장치 및 그의 제조 방법 |
KR20210035362A (ko) * | 2019-09-23 | 2021-04-01 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20210065239A (ko) * | 2019-11-26 | 2021-06-04 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20200026845A (ko) * | 2020-02-20 | 2020-03-11 | 엘지전자 주식회사 | 반도체 발광소자를 이용한 디스플레이 장치 |
KR20210115116A (ko) * | 2020-03-11 | 2021-09-27 | 삼성디스플레이 주식회사 | 표시 장치 및 표시 장치의 제조 방법 |
KR20210124564A (ko) * | 2020-04-03 | 2021-10-15 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20210132255A (ko) | 2020-04-24 | 2021-11-04 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20210143961A (ko) * | 2020-05-20 | 2021-11-30 | 삼성디스플레이 주식회사 | 발광 소자 및 이를 포함하는 표시 장치 |
KR20210149292A (ko) * | 2020-06-01 | 2021-12-09 | 삼성디스플레이 주식회사 | 화소, 그 제조 방법 및 그를 포함하는 표시 장치 |
KR20210150631A (ko) | 2020-06-03 | 2021-12-13 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
KR20210151272A (ko) | 2020-06-04 | 2021-12-14 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20210152086A (ko) * | 2020-06-05 | 2021-12-15 | 삼성디스플레이 주식회사 | 발광 소자, 이의 제조 방법 및 표시 장치 |
KR20220019141A (ko) * | 2020-08-06 | 2022-02-16 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
KR20220070127A (ko) | 2020-11-20 | 2022-05-30 | 고려대학교 산학협력단 | 나노로드 발광소자 및 그 제조 방법 |
KR20220088565A (ko) | 2020-12-18 | 2022-06-28 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20220100746A (ko) * | 2021-01-08 | 2022-07-18 | 삼성디스플레이 주식회사 | 표시 장치 |
KR20230028608A (ko) * | 2021-08-19 | 2023-03-02 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102792467A (zh) * | 2010-03-05 | 2012-11-21 | 夏普株式会社 | 发光装置、发光装置的制造方法、照明装置和背光源 |
CN107611153A (zh) * | 2016-07-12 | 2018-01-19 | 三星显示有限公司 | 显示设备和制造该显示设备的方法 |
CN108206228A (zh) * | 2016-12-19 | 2018-06-26 | 三星显示有限公司 | 发光设备以及发光设备的制造方法 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4914929B1 (zh) | 1968-05-13 | 1974-04-11 | ||
JPS4814394B1 (zh) | 1968-12-06 | 1973-05-07 | ||
JP3337405B2 (ja) * | 1996-12-27 | 2002-10-21 | シャープ株式会社 | 発光表示素子およびその電気配線基板への接続方法ならびに製造方法 |
TWI302382B (en) | 2004-09-15 | 2008-10-21 | Yu Nung Shen | Light emitting diode package and its packaging method |
JP2006318910A (ja) | 2005-05-11 | 2006-11-24 | Lg Electronics Inc | 電界発光素子及びその製造方法、電界発光表示装置及びその製造方法 |
KR20110041401A (ko) | 2009-10-15 | 2011-04-21 | 샤프 가부시키가이샤 | 발광 장치 및 그 제조 방법 |
JP4914929B2 (ja) | 2009-10-15 | 2012-04-11 | シャープ株式会社 | 発光装置およびその製造方法 |
US8872214B2 (en) | 2009-10-19 | 2014-10-28 | Sharp Kabushiki Kaisha | Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device |
WO2012005540A2 (ko) | 2010-07-08 | 2012-01-12 | 주식회사 엘지화학 | 유기 발광 소자 및 이의 제조방법 |
KR101436123B1 (ko) | 2013-07-09 | 2014-11-03 | 피에스아이 주식회사 | 초소형 led를 포함하는 디스플레이 및 이의 제조방법 |
KR101490758B1 (ko) | 2013-07-09 | 2015-02-06 | 피에스아이 주식회사 | 초소형 led 전극어셈블리 및 이의 제조방법 |
WO2015047052A1 (ko) | 2013-09-30 | 2015-04-02 | 주식회사 엘지화학 | 유기 발광 소자 |
JP2017055020A (ja) | 2015-09-11 | 2017-03-16 | 株式会社東芝 | 半導体装置の製造方法 |
KR102578834B1 (ko) * | 2015-11-30 | 2023-09-15 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
JP6785057B2 (ja) | 2016-05-02 | 2020-11-18 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
KR101987196B1 (ko) * | 2016-06-14 | 2019-06-11 | 삼성디스플레이 주식회사 | 픽셀 구조체, 픽셀 구조체를 포함하는 표시장치 및 그 제조 방법 |
KR102699567B1 (ko) * | 2016-07-11 | 2024-08-29 | 삼성디스플레이 주식회사 | 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법 |
KR102592276B1 (ko) * | 2016-07-15 | 2023-10-24 | 삼성디스플레이 주식회사 | 발광장치 및 그의 제조방법 |
KR102530760B1 (ko) | 2016-07-18 | 2023-05-11 | 삼성전자주식회사 | 반도체 발광소자 |
KR102587215B1 (ko) * | 2016-12-21 | 2023-10-12 | 삼성디스플레이 주식회사 | 발광 장치 및 이를 구비한 표시 장치 |
KR102513267B1 (ko) * | 2017-10-13 | 2023-03-23 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
KR102552602B1 (ko) | 2018-07-10 | 2023-07-10 | 삼성디스플레이 주식회사 | 발광 장치, 그의 제조 방법, 및 이를 구비한 표시 장치 |
-
2018
- 2018-07-27 KR KR1020180087701A patent/KR102559097B1/ko active IP Right Grant
-
2019
- 2019-01-17 CN CN201980050034.2A patent/CN112514086B/zh active Active
- 2019-01-17 CN CN202410854515.1A patent/CN118610335A/zh active Pending
- 2019-01-17 EP EP19840534.2A patent/EP3832740A4/en active Pending
- 2019-01-17 US US17/263,391 patent/US11749783B2/en active Active
- 2019-01-17 WO PCT/KR2019/000711 patent/WO2020022596A1/ko unknown
-
2023
- 2023-07-19 KR KR1020230094180A patent/KR102673078B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102792467A (zh) * | 2010-03-05 | 2012-11-21 | 夏普株式会社 | 发光装置、发光装置的制造方法、照明装置和背光源 |
CN107611153A (zh) * | 2016-07-12 | 2018-01-19 | 三星显示有限公司 | 显示设备和制造该显示设备的方法 |
CN108206228A (zh) * | 2016-12-19 | 2018-06-26 | 三星显示有限公司 | 发光设备以及发光设备的制造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113571619A (zh) * | 2021-06-30 | 2021-10-29 | 上海天马微电子有限公司 | 显示面板、显示装置及显示面板的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
WO2020022596A1 (ko) | 2020-01-30 |
KR102559097B1 (ko) | 2023-07-26 |
KR20200013190A (ko) | 2020-02-06 |
KR20230115279A (ko) | 2023-08-02 |
EP3832740A4 (en) | 2022-04-27 |
EP3832740A1 (en) | 2021-06-09 |
US11749783B2 (en) | 2023-09-05 |
CN112514086B (zh) | 2024-07-19 |
KR102673078B1 (ko) | 2024-06-11 |
CN118610335A (zh) | 2024-09-06 |
US20210167253A1 (en) | 2021-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112514086B (zh) | 发光器件、其制造方法及具有其的显示设备 | |
EP3913677B1 (en) | Display device | |
CN112585757B (zh) | 发光器件、制造其的方法以及具有其的显示设备 | |
US12068356B2 (en) | Light-emitting device with insulating layer between electrodes on different layers | |
EP3893279A1 (en) | Display device and manufacturing method thereof | |
EP3902002A1 (en) | Display device and method for manufacturing same | |
CN113228289A (zh) | 显示装置及其修复方法 | |
KR102715637B1 (ko) | 발광 장치, 이를 포함하는 표시 장치 및 표시 장치의 제조 방법 | |
CN112543999A (zh) | 显示装置及其制造方法 | |
CN113169208A (zh) | 显示装置 | |
US12009383B2 (en) | Light emitting device and display device comprising partition walls between emission areas | |
EP3866202A1 (en) | Light-emitting device, method for producing same, and display device including same | |
CN112789726A (zh) | 显示装置及其制造方法 | |
CN113169206A (zh) | 发光器件和具有该发光器件的显示装置 | |
EP4027390A1 (en) | Display device | |
CN113994472A (zh) | 显示装置及其制造方法 | |
TW202243234A (zh) | 顯示裝置及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |