[go: up one dir, main page]
More Web Proxy on the site http://driver.im/

CN111886837B - 接收设备、传输系统、汽车 - Google Patents

接收设备、传输系统、汽车 Download PDF

Info

Publication number
CN111886837B
CN111886837B CN201980017575.5A CN201980017575A CN111886837B CN 111886837 B CN111886837 B CN 111886837B CN 201980017575 A CN201980017575 A CN 201980017575A CN 111886837 B CN111886837 B CN 111886837B
Authority
CN
China
Prior art keywords
circuit
evaluation
signal
transmission path
receiving device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980017575.5A
Other languages
English (en)
Other versions
CN111886837A (zh
Inventor
小宫俊秀
中村健哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN111886837A publication Critical patent/CN111886837A/zh
Application granted granted Critical
Publication of CN111886837B publication Critical patent/CN111886837B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

差分输入引脚(INP)/(INN)与差分传输路径(2)连接。接收器电路(602)接收被输入到差分输入引脚(INP)/(INN)的差分输入信号。锁存电路(604)对接收器电路(602)所输出的内部差分信号(INTP)/(INTN)进行锁存。评价电路(610)对内部差分信号(INTP)/(INTN)进行采样，生成与内部差分信号(INTP)/(INTN)的波形有关的评价数据(DEVAL)。接收设备(600)被构成为能够向外部提供评价数据(DEVAL)。

Description

接收设备、传输系统、汽车
技术领域
本发明涉及数据传输技术。
背景技术
为了在多个半导体设备间高速地传输数据，广泛采用差分串行接口。尤其是，在采用CDR(Clock Data Recovery：时钟数据恢复)方式的无时钟传输中，能够通过将时钟嵌入串行数据来进行传输，从而利用单一的差分线来高速地传输数据。
这种差分串行接口的用途展现出广泛的前景，例如，对于汽车中的车载设备间的数据传输，也使用差分串行接口。在专利文献1中，公开了能够以1条传输路径来进行双向传输的AC耦合的接口。
图1是表示差分传输系统的基本构成的图。差分传输系统1R包括发送设备10、接收设备20及差分传输路径2。当差分传输路径2的长度变长时，会无法忽视差分传输路径2的寄生电阻或寄生电容所形成的低通滤波器的影响，被传输的串行信号的高频成分会衰减。因此，在接收侧被观测到的波形失真会变得显著。
[现有技术文献]
[专利文献]
专利文献1:国际公开WO2008/099523号
发明内容
[发明要解决的课题]
在设计阶段中，会存在如下情况：差分传输系统1R的设计者为了确保足够的线路质量而欲对接收设备20侧中的接收波形进行测定。例如，为了解决传输路径中的波形失真问题，向发射器侧导入预加重电路或去加重电路。预加重电路对在传输路径中衰减的高频成分在发射器侧预先进行强调，去加重电路使在传输路径中相对难以衰减的低频成分在发射器侧预先衰减。对于预加重电路及去加重电路的参数的最优化，接收器电路中的波形测定是有效的。
图2是波形测定所对应的接收设备20的框图。接收设备20在差分输入引脚INP、INN接收来自发送设备10的差分信号。接收电路22包含完全差分型的放大器(缓冲器)，接收被输入到差分输入引脚INP、INN的差分串行信号。锁存电路24将接收电路所输出的内部差分信号INTP、INTN转换为单端的接收信号，并将其与时钟信号同步锁存。
在CDR(Clock Data Recovery：时钟数据恢复)方式中，用多相时钟MCLK来对接收信号进行锁存，从在各相中锁存的接收信号中，选择出最优的一个，并利用后级的串并转换器26将其转换为并行数据。
与接收波形的测定相关联地，在接收设备20，设置有测定波形用的监控引脚MONP、MONN。在监控引脚MONP、MONN，连接有波形测定器4。完全差分形式的输出缓冲器28接收内部差分信号INTP、INTN，并将其经由监控引脚MONP、MONN而输出到波形测定器4。
通过使用图2的接收设备20，设计者能够利用波形测定器4来对眼图(波形)或其开口率进行评价。然而，会存在接收设备20的引脚数増加这样的问题。此外，在波形评价时，需要高价的波形测定器4。
本发明鉴于上述状况而完成，其一个方案的例示性目的之一在于提供一种能够简易地进行波形评价的接收器电路。
[用于解决技术课题的技术方案]
本发明的一个方案涉及一种接收设备。接收设备包括输入引脚、接收器电路、锁存电路、以及评价电路，该输入引脚与传输路径连接，该接收器电路接收被输入到输入引脚的输入信号，该锁存电路对接收器电路所输出的内部信号进行锁存，该评价电路对内部信号进行采样，生成与内部信号的波形有关的评价数据，且该接收设备被构成为能够向外部提供评价数据。
另外，将以上构成要素任意组合后得到的结果、或将本发明的表达方式在方法、装置等之间转换后的结果，作为本发明的方案也是有效的。
[发明效果]
根据本发明的一个方案，能够简易地进行波形评价。
附图说明
图1是表示差分传输系统的基本构成的图。
图2是波形测定所对应的接收设备的框图。
图3是包括实施方式的接收器电路的差分传输系统的框图。
图4是表示眼图的一例的图。
图5的(a)、(b)是对评价数据DEVAL的一例进行说明的图。
图6是表示评价电路的构成例的电路图。
图7的(a)～(c)是对评价电路的第1～第3动作例进行说明的时序图。
图8是表示评价电路的另一构成例的电路图。
图9是双向传输系统的框图。
图10是包括图9的双向传输系统的图像处理系统的框图。
图11是表示包括图10的图像处理系统的汽车的图。
具体实施方式
(实施方式的概要)
本说明书所公开的一个实施方式涉及一种接收设备。接收设备包括输入引脚、接收器电路、锁存电路、以及评价电路，该输入引脚与传输路径连接，该接收器电路接收被输入到输入引脚的输入信号，该锁存电路对接收器电路所输出的内部信号进行锁存，该评价电路对内部信号进行采样，生成与内部信号的波形有关的评价数据，且该接收设备被构成为能够向外部提供评价数据。通过将评价波形所需的硬件的一部分安装于接收设备，从而能够简易地进行波形评价。
也可以是，评价数据表示内部信号的眼图(eye diagram)。通过生成眼图，从而能够根据该眼睛的开口率或宽度来对传输路径中的失真、带宽、以及噪声的影响进行评价。
也可以是，眼图将内部信号所通过的标绘点作为第1值来表示，将不会通过的标绘点作为第2值来表示。由此，能够压缩评价数据的大小。
也可以是，接收设备还包括PLL(Phase Locked Loop：锁相环)电路，该PLL电路生成指示评价电路的采样定时的选通信号。
也可以是，接收设备被构成为能够从外部输入PLL电路的基准时钟。
也可以是，PLL电路的基准时钟被嵌入于输入信号。
也可以是，评价电路包含A/D转换器。
(实施方式)
以下，参照附图，基于优选的实施方式来对本发明进行说明。对于各附图所示的相同或等同的构成要素、构件、以及处理，标注相同的附图标记，并适当省略重复的说明。此外，实施方式并不对发明进行限定，仅为例示，实施方式所记述的一切特征或其组合并非都是发明的实质性内容。
在本说明书中，所谓“构件A与构件B连接的状态”，除包含构件A与构件B物理性地直接连接的情况之外，还包含构件A与构件B经由不对其电连接状态产生实质影响的、或者不会损害其耦合所起到的功能或效果的其它构件间接连接的情况。
同样，所谓“构件C被设置于构件A与构件B之间的状态”，除包含构件A与构件C，或者构件B与构件C直接连接的情况之外，还包含经由不对其电连接状态产生实质影响、或者不会损害通过其耦合而起到的功能或效果的其它构件间接地连接的情况。
图3是包括实施方式的接收器电路600的差分传输系统1的框图。差分传输系统1包括发送设备10、接收设备600及差分传输路径2。
发送设备10介由差分传输路径2来向接收设备600发送差分串行数据。
接收设备600与串行数据的接收相关联地，包括差分输入引脚INP/INN、接收器电路602、锁存电路604、串并转换器606、以及内部电路608。差分输入引脚INP/INN与差分传输路径2连接。
接收器电路602接收被输入到差分输入引脚INP/INN的差分输入信号，生成内部差分信号INTP/INTN。接收器电路602既可以是差分缓冲器，也可以是差分均衡器电路。
锁存电路604为差分输入的锁存型比较器，接收内部差分信号INTP/INTN，对它们的差分(INTP-INTN)进行高(1)/低(0)的二值化，将其与串行时钟CKs同步锁存并转换为串行数据Ds。也可以是，串行时钟CKs被与差分输入信号一同从发送设备10供给。或者，也可以是，串行时钟CKs被嵌入于差分输入信号INP/INN(CDR方式)，在该情况下，在接收设备600，设置有CDR电路。串并转换器606将串行数据Ds转换为并行数据Dp，并将其供给到接收设备600的内部电路608。
接收设备600与波形评价相关联地，包括评价电路610、存储器620、以及接口电路622。评价电路610对从接收器电路602输出的内部差分信号INTP/INTN进行采样，生成与内部差分信号INTP/INTN的波形有关的评价数据DEVAL。接收设备600被构成为能够向外部提供评价数据DEVAL。
存储器620是保存评价数据DEVAL的寄存器。存储器620与接口电路622连接，能够从外部电路6访问。对于接口电路622，能够使用I2C(Inter IC)接口或SPI(SerialPeripheral Interface：串行外设接口)等。另外，也可以是，外部电路6仅在差分传输系统1的设计阶段中连接。
以上是接收设备600的构成。接着，对其动作进行说明。
＜通常动作时＞
评价电路610被无效化(禁用)，接收器电路602的输出即内部差分信号INTP/INTN被输入到锁存电路604，并行数据Dp被供给到内部电路608。
＜差分传输系统1的评价＞
在差分传输系统1的设计评价时，评价电路610被有效化(启用)。差分串行数据的测试图案被从发送设备10传入到接收设备600。测试图案被生成为包含各种转变的图案，例如能够使用伪随机信号(PRBS：Pseudo Random Binary Sequence；伪随机二进制序列)。
评价电路610生成与测试图案的波形有关的评价数据DEVAL，并将其保存于存储器620。在测试结束后，外部电路6访问存储器620并读取评价数据DEVAL。
以上是接收设备600的动作。根据该接收设备600，能够通过将评价波形所需的硬件的一部分安装于接收设备来简易地进行波形评价。即，无需图2那样高价的测定器4。
此外，根据图3的接收设备600，与图2的接收设备20相比，无需输出波形用的监控引脚MONP/MONN，从而能够削减芯片面积及封装面积。另一方面，许多接收设备600包括I2C接口，通过使用它们，图3的接口电路622及其附带的引脚(SDA、SCL)不会使电路面积増加。
接着，针对评价数据进行说明。
优选的是，评价数据DEVAL表示内部差分信号INT的眼图。图4是表示眼图的一例的图。眼图为对内部差分信号INTP/INTN的波形转变进行大量采样，并使其重叠而得到的图。在图4的例子中，使连续的2个数据符号的波形重叠。
图5的(a)、(b)是对评价数据DEVAL的一例进行说明的图。在图5的(a)的眼图中，包含多个转变所对应的多个波形。也可以是，评价电路610在时间轴方向的M个(在此，M＝8)不同定时t1～t8对多个波形分别进行采样，并将其数字化。各波形被沿振幅方向按N比特(2N阶段)来量化。此时，如图5的(b)所示，能够考虑以时间轴方向为列，以振幅方向为行的M×2N(在该例中，为8×8)的矩阵。评价电路610对通过对矩阵中的波形所通过的元素标记第1值(例如值1)，对波形都不会通过的元素标记第2值(例如值0)。通过针对所有波形进行标记，从而能够得到评价数据DEVAL。
时间轴方向的分辨率M(采样频率)也可以是串行数据的频率fs的4倍～32倍左右，且振幅方向的分辨率N也可以是3～8比特左右。
因为该评价数据DEVAL的数据量可为M×2N比特，所以具有能够使存储器620的尺寸变小这样的优点。
图6是表示评价电路610的构成例的电路图。评价电路610包含A/D转换器612、定时发生器614、以及映射电路616。A/D转换器612具有差分输入，在与选通信号STRB相应的定时将内部差分信号INTP/INTN转换为数字值。定时发生器614生成选通信号STRB，该选通信号STRB指示A/D转换器612的采样定时。也可以是，定时发生器614包含PLL电路，该PLL电路对从接收设备600的外部提供的基准时钟CKREF进行倍频，生成选通信号STRB。或者，也可以是，定时发生器614提取被输入到差分输入引脚INP/INN的差分输入信号(串行数据)中嵌入的时钟，并对该时钟进行倍频，从而生成选通信号STRB。
映射电路616基于A/D转换器612所生成的数字值来对被保存于存储器620的图5的(b)的评价数据DEVAL的矩阵MTRX的元素进行标记。例如，将矩阵的元素的初始值设为零。在采样定时ti(i＝1，2，…M)，在数字值为X(X＝1，…，2N)时，对元素(i，X)标记1。通过反复进行该工作，从而生成评价数据DEVAL。
图7的(a)是对评价电路610的第1动作例进行说明的时序图。在A/D转换器612的最大动作频率充分高于内部差分信号INTP/INTN的频率的情况下，也可以将选通信号STRB的频率设为fs×M(在图7的(a)中，M＝4)。
图7的(b)是对评价电路610的第2动作例进行说明的时序图。在A/D转换器612的最大动作频率与内部差分信号INTP/INTN的频率为相同程度的情况下，也可以将选通信号STRB的频率设为fs(在图7的(b)中，M＝8)。通过使该选通信号STRB的相位随着t1、t2、···tM移位，从而能够生成评价数据DEVAL。
图7的(c)是对评价电路610的第3动作例进行说明的时序图。评价电路610也可以包括并联地动作的多个(在此，为2个)A/D转换器。在该情况下，也可以是，重复以下动作：利用第1A/D转换器来对时刻ti(i＝1，2，…)的波形进行采样，利用第2A/D转换器来对时刻tj(j＝1，2，…，其中j≠i)的波形进行采样。通过一边使i，j移位一边重复该动作，从而能够生成评价数据DEVAL。
图8是表示评价电路610的另一构成例的电路图。定时发生器632生成可控制相位的选通信号STRB。定时发生器632既可以由PLL电路构成，也可以为CDR电路。例如，也可以是，定时发生器632生成多相时钟，并将利用复用器选择的相作为选通信号STRB来输出。
锁存电路630为差分输入的锁存型比较器，在选通信号STRB的定时对内部差分信号INTP/INTN的状态进行锁存，并生成串行数据DS。锁存电路630既可以被与锁存电路604兼用，也可以在锁存电路604之外单独设置。
图案发生器636生成期待值图案，该期待值图案包含接收设备600所接收的串行信号的期待值DEXP。数字比较器634对由锁存电路630锁存的串行数据DS与期待值数据DEXP逐比特地进行比较，并生成表示通过、失败的判定数据DJ。当使定时发生器632所生成的选通信号STRB的定时如图5的(a)所示地沿时间轴方向随t1、t2、…、t8移位时，随着离开眼睛开口的中心，失败的比例増大。也可以是，数据处理部638将选通信号STRB的定时与失败的比例(或通过的比例)的关系作为评价数据DEVAL来输出。该评价数据DEVAL表示时间轴方向的开口率，即定时余量。
D/A转换器646生成与控制代码CODE相应的阈值电压VTH。比较器640、642分别将内部差分信号INTP、INTN在选通信号STRB所表示的定时与阈值电压VTH进行比较。例如，能够通过将选通信号STRB的定时固定于符号的中心(t4或t5)来使控制代码CODE即阈值电压VTH发生变化，从而检测出振幅方向的开口率。也可以是，将该开口率作为评价数据DEVAL。
或者，当使阈值电压VTH和选通信号STRB的定时以矩阵方式发生变化时，能够生成图5的(b)所示的评价数据DEVAL。
接着，对接收设备600的用途进行说明。
＜双向传输系统100的构成＞
图9是双向传输系统100的框图。双向传输系统100包括介由差分传输路径102而连接的第1电路200及第2电路300。第1电路200与差分传输路径102的对应的一端介由电容器C1P/C1N而耦合，第2电路300与差分传输路径102的对应的一端介由电容器C2P/C2N而耦合。
第1电路200和第2电路300能够双向进行串行传输，但从第1电路200向第2电路300的传输速率与从第2电路300向第1电路200的传输速率可以不同。例如，从第1电路200向第2电路300以数Gbps传输图像数据等大容量数据，从第2电路300向第1电路200以数十Mbps传输用于控制被连接于第1电路200或第1电路200的其它电路的数据。
＜第1电路200的构成＞
第1电路200包括第1驱动器202、第1接收器204、控制器206、并串转换器210、以及串并转换器212。
在第1电路200的内部(或外部)，会生成应向第2电路300发送的第1并行数据D1PTX。第1并行数据D1PTX的内容并不被特别地限定，能够包含图像数据或音频数据、或是其它的数据。并串转换器210将第1并行数据D1PTX转换为第1串行数据D1STX。第1驱动器202与差分传输路径102的一端介由电容器而AC耦合，根据第1串行数据D1STX来驱动差分传输路径102。如此，第1串行数据D1S被从第1电路200发送到第2电路300。
此外，第2串行数据D2S被从第2电路300向第1电路200发送。第1接收器204与差分传输路径102的一端耦合，接收从第2电路300发送的第2串行数据D2S。
控制器206基于第2串行数据D2S所包含的控制信号CTRL来控制第1电路200的状态或被连接于第1电路200的外部电路。具体而言，也可以是，将接收到的第2串行数据D2SRX利用串并转换器212转换为第2并行数据D2PRX，并从第2并行数据D2PRX中提取出控制信号CTRL1。以上是第1电路200的构成。
＜第2电路300的构成＞
接着，对第2电路300的构成进行说明。第2电路300除了上述接收设备600之外，还包含第2驱动器306及并串转换器312。
接收设备600与差分传输路径102的另一端耦合，接收从第1电路200发送的第1串行数据D1S。串并转换器606将锁存电路604所锁存的第1串行数据D1SRX转换为第1并行数据D1PRX。第1并行数据D1PRX被向内部电路608供给。
并串转换器312接收应向第1电路200发送的控制信号CTRL，并将其转换为包含其的第2串行数据D2STX。第2驱动器306与差分传输路径102的另一端耦合，根据包含控制信号CTRL的第2串行数据D2STX来驱动差分传输路径102。以上是第2电路300的构成。
图10是包括图9的双向传输系统100的图像处理系统400的框图。
图像处理系统400包括多个照相机402、以及SOC(System on Chip：片上系统)404。SOC404针对从多个照相机402得到的图像数据IMG实施预定的图像处理。此外，SOC404向多个照相机402供给用于控制它们的信号(照相机控制信号)。例如，多个照相机402的拍摄定时可基于作为照相机控制信号之一的同步信号SYNC来取得同步。在图6中，示出了2个照相机，但既可以设置更多的照相机402，也可以只设置1个照相机。
在照相机402与SOC404的距离较远的情况下，在照相机402所内置的接口电路中，难以向SOC404准确地发送图像数据IMG。相反，在SOC404所内置的接口电路中，难以向照相机402准确地传输照相机控制信号。在这样的用途中，能够良好地利用上述双向传输系统100。
双向传输系统406被设置在照相机402与SOC404之间，被用图9的双向传输系统100的架构构成。双向传输系统406将照相机402的图像数据IMG作为第1串行数据D1S而传输到SOC404。此外，双向传输系统100将包含同步信号SYNC的第2串行数据D2S发送到照相机402。
双向传输系统406包括串行器电路410、解串器电路420、以及差分传输路径430。串行器电路410相当于第1电路200，解串器电路420相当于第2电路300，差分传输路径430相当于差分传输路径102。
在通常的动作模式下，串行器电路410接收来自照相机402的图像数据IMG，将其转换为第1串行数据D1S并发送到解串器电路420。解串器电路420接收第1串行数据D1S，并将图像数据IMG供给到SOC404。
此外，在通常的动作模式下，解串器电路420接收来自SOC404的照相机控制信号(同步信号SYNC)，将其转换为第2串行数据D2S并发送到串行器电路410。
在图像处理系统400的设计阶段中，会进行解串器电路420的内部差分信号INTP/INTN的波形测定。图3的外部电路6既可以是图10的SOC404，也可以不是SOC404而是被连接的另一电路。
图11是表示包括图10的图像处理系统400的汽车的图。汽车500包括多个照相机402。各照相机402介由双向传输系统406而与SOC404连接。例如。SOC404根据汽车500的行驶状态来对多个照相机402进行处理。例如，SOC404在倒退行驶时，将后方的照相机402B的图像显示于车载显示器502。当在停车时选择环视模式时，SOC404还会对多个照相机402的图像进行合成，并将合成后的图像显示于车载显示器502。
以上，针对本发明，基于实施方式进行了说明。本领域技术人员应理解的是，该实施方式仅为例示，在它们的各构成元素或各处理过程的组合中，可能存在各种变形例，且那样的变形例也在本发明的范围之内。以下，针对这样的变形例进行说明。
＜变形例＞
在实施方式中，以二值矩阵的形式表示了眼图，但不限于此。例如，也可以是，评价数据DEVAL包含眼图所包含的多个转变波形数据自身。在眼图中包含K个转变波形，并将各波形沿振幅方向以2N比特，沿时间轴方向按M点进行量化时，评价数据DEVAL的数据量为K×2N×M比特。或者，也可以是，评价数据DEVAL针对各时刻t1～tM，将内部波形信号INTP/INTN表示为以振幅为等级的直方图。
此外，也可以是，评价数据DEVAL以眼图以外的形式来表示内部差分信号INTP/INTN。
在图8的评价电路610中，在无需振幅方向的评价的情况下，也可以省略比较器640、比较器642、以及D/A转换器646。相反，在图8的评价电路610中，在无需时间轴方向的评价的情况下，也可以省略锁存电路630、数字比较器634、以及图案发生器636。
在实施方式中，输入信号INP/INN及内部信号INTP/INTN均为差分信号，但不限于此，本发明也能够适用于传输单端输入信号的系统。
在图6中，用A/D转换器来构成了评价电路610，但不限于此，例如也可以是，不使用A/D转换器，而是使用生成可变的阈值电压的可变电压源或D/A转换器与将阈值电压VTH和内部信号进行比较的比较器的组合。例如，能够通过在某一选通定时ti，使阈值电压VTH阶梯性地发生变化，从而检测出眼睛开口的最小值及最大值。通过一边使选通定时tj移位一边重复该测定，从而能够取得眼睛开口的形状。
虽然基于实施方式，使用具体的语句来对本发明进行了说明，但实施方式仅表示本发明的原理、应用的一个侧面，在实施方式中，在不脱离权利要求书所规定的本发明的思想的范围内，允许对许多变形例或配置进行变更。
[工业可利用性]
本发明涉及数据传输技术。
[附图标记说明]
1 差分传输系统
2 差分传输路径
4 波形测定器
6 外部电路
10 发送设备
20 接收设备
24 锁存电路
26 串并转换器
28 输出缓冲器
600 接收设备
602 接收器电路
604 锁存电路
606 串并转换器
608 内部电路
610 评价电路
612 A/D转换器
614 PLL电路
616 映射电路
620 存储器
622 接口电路
100 双向传输系统
102 差分传输路径
200 第1电路
202 第1驱动器
204 第1接收器
210 并串转换器
212 串并转换器
300 第2电路
306 第2驱动器
312 并串转换器
D1P 第1并行数据
D1S 第1串行数据
CTRL 控制信号
D2S 第2串行数据
400 图像处理系统
402 照相机
404 SOC
406 双向传输系统
410 串行器电路
420 解串器电路
430 差分传输路径
500 汽车
502 车载显示器

Claims (24)

1.一种接收设备，其特征在于，包括：
输入引脚，其与传输路径连接，
接收器电路，其接收被输入到上述输入引脚的输入信号，
锁存电路，其对上述接收器电路所输出的内部信号进行锁存，以及
评价电路，其对上述内部信号进行采样，生成与上述内部信号的波形有关的评价数据；
该接收设备被构成为能够向外部提供上述评价数据，
上述评价数据表示上述内部信号的眼图，
上述眼图将上述内部信号所通过的标绘点显示为第1值，将不会通过的标绘点显示为第2值。
2.如权利要求1所述的接收设备，其特征在于，
上述评价电路包含A/D转换器。
3.如权利要求1或2所述的接收设备，其特征在于，还包括：
存储器，其保存上述评价数据，以及
接口电路，其与上述存储器连接。
4.如权利要求1或2所述的接收设备，其特征在于，
还包括驱动器，该驱动器介由上述输入引脚而与上述传输路径耦合，并根据包含控制信号的串行数据来驱动上述传输路径。
5.如权利要求1或2所述的接收设备，其特征在于，
上述输入信号及上述内部信号为差分信号。
6.一种接收设备，其特征在于，包括：
输入引脚，其与传输路径连接，
接收器电路，其接收被输入到上述输入引脚的输入信号，
锁存电路，其对上述接收器电路所输出的内部信号进行锁存，以及
评价电路，其对上述内部信号进行采样，生成与上述内部信号的波形有关的评价数据；
该接收设备被构成为能够向外部提供上述评价数据，
上述评价电路包含PLL(Phase Locked Loop：锁相环)电路，该PLL电路生成指示采样定时的选通信号。
7.如权利要求6所述的接收设备，其特征在于，
被构成为能够从外部输入上述PLL电路的基准时钟。
8.如权利要求6所述的接收设备，其特征在于，
上述PLL电路的基准时钟被嵌入于上述输入信号。
9.如权利要求6～8的任何一项所述的接收设备，其特征在于，
上述评价电路包含A/D转换器。
10.如权利要求6～8的任何一项所述的接收设备，其特征在于，还包括：
存储器，其保存上述评价数据，以及
接口电路，其与上述存储器连接。
11.如权利要求6～8的任何一项所述的接收设备，其特征在于，
还包括驱动器，该驱动器介由上述输入引脚而与上述传输路径耦合，并根据包含控制信号的串行数据来驱动上述传输路径。
12.如权利要求6～8的任何一项所述的接收设备，其特征在于，
上述输入信号及上述内部信号为差分信号。
13.一种接收设备，其特征在于，包括：
输入引脚，其与传输路径连接，
接收器电路，其接收被输入到上述输入引脚的输入信号，
锁存电路，其对上述接收器电路所输出的内部信号进行锁存，以及
评价电路，其对上述内部信号进行采样，生成与上述内部信号的波形有关的评价数据；
该接收设备被构成为能够向外部提供上述评价数据，
上述评价电路一边使选通信号的相位变化，一边判定上述锁存电路的输出是否合格。
14.如权利要求13所述的接收设备，其特征在于，
上述评价电路包含A/D转换器。
15.如权利要求13或14所述的接收设备，其特征在于，还包括：
存储器，其保存上述评价数据，以及
接口电路，其与上述存储器连接。
16.如权利要求13或14所述的接收设备，其特征在于，
还包括驱动器，该驱动器介由上述输入引脚而与上述传输路径耦合，并根据包含控制信号的串行数据来驱动上述传输路径。
17.如权利要求13或14所述的接收设备，其特征在于，
上述输入信号及上述内部信号为差分信号。
18.一种接收设备，其特征在于，包括：
输入引脚，其与传输路径连接，
接收器电路，其接收被输入到上述输入引脚的输入信号，
锁存电路，其对上述接收器电路所输出的内部信号进行锁存，以及
评价电路，其对上述内部信号进行采样，生成与上述内部信号的波形有关的评价数据；
该接收设备被构成为能够向外部提供上述评价数据，
上述评价电路包含：
D/A转换器，其生成与控制代码相应的阈值电压，以及
比较器，其将上述内部信号与上述阈值电压进行比较。
19.如权利要求18所述的接收设备，其特征在于，
上述评价电路包含A/D转换器。
20.如权利要求18或19所述的接收设备，其特征在于，还包括：
存储器，其保存上述评价数据，以及
接口电路，其与上述存储器连接。
21.如权利要求18或19所述的接收设备，其特征在于，
还包括驱动器，该驱动器介由上述输入引脚而与上述传输路径耦合，并根据包含控制信号的串行数据来驱动上述传输路径。
22.如权利要求18或19所述的接收设备，其特征在于，
上述输入信号及上述内部信号为差分信号。
23.一种传输系统，其特征在于，包括：
发送设备，以及
如权利要求1～22的任何一项所述的接收设备，其与上述发送设备介由传输路径而耦合。
24.一种汽车，其特征在于，包括：
至少一个照相机，以及
传输来自上述照相机的图像的如权利要求23所述的传输系统。
CN201980017575.5A 2018-04-06 2019-03-28 接收设备、传输系统、汽车 Active CN111886837B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-073908 2018-04-06
JP2018073908 2018-04-06
PCT/JP2019/013562 WO2019194066A1 (ja) 2018-04-06 2019-03-28 受信デバイス、伝送システム、自動車

Publications (2)

Publication Number Publication Date
CN111886837A CN111886837A (zh) 2020-11-03
CN111886837B true CN111886837B (zh) 2023-05-02

Family

ID=68100245

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980017575.5A Active CN111886837B (zh) 2018-04-06 2019-03-28 接收设备、传输系统、汽车

Country Status (5)

Country Link
US (1) US11184146B2 (zh)
JP (1) JP7068443B2 (zh)
CN (1) CN111886837B (zh)
DE (1) DE112019001819T5 (zh)
WO (1) WO2019194066A1 (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4250854A (en) * 1978-12-15 1981-02-17 Nippon Soken, Inc. Speed control system for automotive vehicles
CN1475980A (zh) * 2002-06-26 2004-02-18 �ձ������ȷ湫˾ 显示板驱动装置、显示控制装置、驱动装置和数据传输装置
CN101179297A (zh) * 2006-11-09 2008-05-14 索尼株式会社 数据接收设备
CN101662636A (zh) * 2009-09-10 2010-03-03 中国科学院声学研究所 一种安全高速差分串行接口
JP2010212771A (ja) * 2009-03-06 2010-09-24 Nec Corp 半導体装置、シリアライザ／デシリアライザ評価方法およびプログラム
CN102609386A (zh) * 2010-12-03 2012-07-25 罗姆股份有限公司 串行数据的接收电路、接收方法及传输系统、传输方法
CN103401815A (zh) * 2008-06-27 2013-11-20 佳能株式会社 差分传输电路
US8611403B1 (en) * 2012-04-13 2013-12-17 Altera Corporation Apparatus and methods for transceiver power adaptation
CN104039597A (zh) * 2011-12-09 2014-09-10 伟创力汽车有限公司 用于自动门户进入的模块化汽车相机和图像处理系统

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7561855B2 (en) * 2002-06-25 2009-07-14 Finisar Corporation Transceiver module and integrated circuit with clock and data recovery clock diplexing
CN101606363A (zh) 2007-02-14 2009-12-16 松下电器产业株式会社 Ac耦合接口电路
JP2009159256A (ja) 2007-12-26 2009-07-16 Fujitsu Ltd 伝送特性調整装置、回路基板、及び伝送特性調整方法
JP2009188489A (ja) * 2008-02-04 2009-08-20 Nec Electronics Corp 複数チャンネルの信号を送受信する送信回路及び受信回路
US9596160B1 (en) * 2014-10-31 2017-03-14 Altera Corporation Methods for built-in self-measurement of jitter for link components
CN109565277B (zh) * 2016-08-30 2024-03-22 株式会社半导体能源研究所 接收差分信号的接收器、包括接收器的ic以及显示装置
US10122353B2 (en) * 2016-09-09 2018-11-06 Finisar Corporation Cross-point offset adjustment circuit
DE112018005256T5 (de) * 2017-09-18 2020-07-02 Intel Corporation Zeitkodiertes Datenkommunikationsprotokoll, Vorrichtung und Verfahren zum Erzeugen und Empfangen eines Datensignals

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4250854A (en) * 1978-12-15 1981-02-17 Nippon Soken, Inc. Speed control system for automotive vehicles
CN1475980A (zh) * 2002-06-26 2004-02-18 �ձ������ȷ湫˾ 显示板驱动装置、显示控制装置、驱动装置和数据传输装置
CN101179297A (zh) * 2006-11-09 2008-05-14 索尼株式会社 数据接收设备
CN103401815A (zh) * 2008-06-27 2013-11-20 佳能株式会社 差分传输电路
JP2010212771A (ja) * 2009-03-06 2010-09-24 Nec Corp 半導体装置、シリアライザ／デシリアライザ評価方法およびプログラム
CN101662636A (zh) * 2009-09-10 2010-03-03 中国科学院声学研究所 一种安全高速差分串行接口
CN102609386A (zh) * 2010-12-03 2012-07-25 罗姆股份有限公司 串行数据的接收电路、接收方法及传输系统、传输方法
CN104039597A (zh) * 2011-12-09 2014-09-10 伟创力汽车有限公司 用于自动门户进入的模块化汽车相机和图像处理系统
US8611403B1 (en) * 2012-04-13 2013-12-17 Altera Corporation Apparatus and methods for transceiver power adaptation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"基于FPGA数字信号传输分析仪的设计与实现";黄海兴;《数字技术与应用》;20140315;全文 *

Also Published As

Publication number Publication date
CN111886837A (zh) 2020-11-03
WO2019194066A1 (ja) 2019-10-10
JPWO2019194066A1 (ja) 2021-02-18
US11184146B2 (en) 2021-11-23
US20210021403A1 (en) 2021-01-21
JP7068443B2 (ja) 2022-05-16
DE112019001819T5 (de) 2021-01-07

Similar Documents

Publication Publication Date Title
US8040940B2 (en) Transmitter/receiver device that converts serial and parallel signals and method of testing thereof
US8284848B2 (en) Differential data transferring system and method using three level voltages
US7528640B2 (en) Digital pulse-width control apparatus
US8625706B2 (en) Signal processing apparatus, information processing apparatus, multilevel coding method, and data transmission method
US8384406B2 (en) Semiconductor test apparatus and test method
JP5945812B2 (ja) 「ｌｖｄｓ」タイプのリンク用のビデオデジタル信号を送信および受信するためのシステム
US20120072784A1 (en) Circuitry on an integrated circuit for performing or facilitating oscilloscope, jitter, and/or bit-error-rate tester operations
KR100868299B1 (ko) 클록 정보와 함께 데이터를 전송하는 방법 및 장치
US20080010568A1 (en) Fabric-based high speed serial crossbar switch for ate
JP2007060655A (ja) アイサイズ測定回路、データ通信システムの受信器、及びアイサイズ測定方法
US20140115212A1 (en) Serial communication circuit, integrated circuit device, physical quantity measuring device, electronic apparatus, moving object, and serial communication method
CN111274178B (zh) 正交检测和校正设备及方法
US20040205416A1 (en) Communication apparatus with failure detect function
CN103140768B (zh) 用于执行或者有助于示波器、抖动和/或误比特率测试器操作的集成电路上的电路系统
CN111886837B (zh) 接收设备、传输系统、汽车
US7450039B2 (en) Transmission device and electronic apparatus with self-diagnostic function, and self-diagnostic method for use therein
US20230375610A1 (en) Systems and techniques for line diagnostics
KR100471006B1 (ko) 고속 데이터 출력 소자의 지터 측정 장치 및 토탈 지터측정방법
JP2006250586A (ja) 半導体集積回路、およびその試験方法
WO2020144755A1 (ja) 撮像システム
CN216118413U (zh) 一种时间测量电路
JP2002237853A (ja) 差動信号伝送回路および該回路の伝送エラー検出方法
US20080222452A1 (en) Test apparatus for testing a circuit unit
JP2019165433A (ja) 双方向伝送システム、そのシリアライザ回路、デシリアライザ回路、自動車
US9020015B2 (en) Differential signal transmission circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant